KR20180057977A - 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자 - Google Patents

칼코지나이드 화합물 선택소자를 포함하는 메모리 소자 Download PDF

Info

Publication number
KR20180057977A
KR20180057977A KR1020160156522A KR20160156522A KR20180057977A KR 20180057977 A KR20180057977 A KR 20180057977A KR 1020160156522 A KR1020160156522 A KR 1020160156522A KR 20160156522 A KR20160156522 A KR 20160156522A KR 20180057977 A KR20180057977 A KR 20180057977A
Authority
KR
South Korea
Prior art keywords
electrode
group
layer
present
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020160156522A
Other languages
English (en)
Inventor
강병우
허종
김민경
소병진
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020160156522A priority Critical patent/KR20180057977A/ko
Publication of KR20180057977A publication Critical patent/KR20180057977A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/141—
    • H01L45/1233—
    • H01L45/1253—
    • H01L45/143—
    • H01L45/144—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 기재는, 제1 전극, 제1 전극과 중첩하는 제2 전극, 제1 전극 및 제2 전극 사이에 개재되는 선택 소자층을 포함하며, 선택 소자층은 MaXbYc 조성의 칼코지나이드 화합물(이때, M은 전도성 원소, X는 14족 원소, Y는 16족 원소, 0<a<1, 0<b<1, 0<c<1)을 포함하는, 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자에 관한 것이다.

Description

칼코지나이드 화합물 선택소자를 포함하는 메모리 소자 {MEMORY DEVICE HAVING CHALCOGENIDE COMPOSITE SELECTION DEVICE}
본 기재는 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자에 관한 것이다.
고집적 메모리용 반도체 소자를 제작하기 위해서, 정류거동을 보이는 선택 소자의 적용에 대한 필요성이 최근 증대되고 있다. 선택 소자를 고집적 메모리용 반도체 소자에 적용하게 되면, 누설 전류(Leakage current)를 감소시킬 수 있다.
선택 소자로 사용되기 위해서는 특정 전압을 기준으로, 그 이상의 범위에서 저항값이 급격하게 변화되는 조건을 만족시켜야 한다.
IBM에서 선택 소자로 사용하기 위하여 발표한 MIEC(Mixed Ionic Electonic Conducting) 소자의 경우, 동작 메카니즘이 아직은 불분명하며, 매우 제한된 조성에서만 선택 소자의 특성이 나타난다고 보고되었다. 이에 따라 다른 조성 및 다른 재료를 이용하여 선택 소자로 적용하기 위한 연구에 대한 필요성이 증대되고 있다. 이와 같이 선택 소자로 적용할 수 있는 다양한 재료 및 조성의 개발은 선택의 폭을 넓히고 특성에 맞는 선택 소자를 선택할 수 있는 기회를 제공할 수 있다.
본 기재는, 선택 소자 특성을 구현하기 위하여 3원계 이상의 칼코지나이드 화합물을 포함하는 메모리 소자를 제공하기 위한 것이다.
또한, 본 발명이 해결하고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 메모리 소자는, 제1 전극, 제1 전극과 중첩하는 제2 전극, 제1 전극 및 제2 전극 사이에 개재되는 선택 소자층을 포함하며, 선택 소자층은 MaXbYc 조성의 칼코지나이드 화합물(이때, M은 전도성 원소, X는 14족 원소, Y는 16족 원소, 0<a<1, 0<b<1, 0<c<1)을 포함한다.
전도성 원소는, 구리(Cu), 은(Ag) 및 리튬(Li)을 포함하는 군에서 선택되는 하나 이상일 수 있다.
X는 규소(Si), 저마늄(Ge), 주석(Sn) 및 납(Pb)을 포함하는 군에서 선택되는 하나 이상일 수 있다.
Y는 황(S), 셀레늄(Se) 및 텔루륨(Te)을 포함하는 군에서 선택되는 하나 이상일 수 있다.
a는 35at% 이상 47at% 이하일 수 있다.
b는 10at% 이상 23at% 이하일 수 있다.
c는 32at% 이상 50at% 이하일 수 있다.
본 실시예의 메모리 소자에 포함된 선택 소자층은, 갈륨(Ga), (Bi), 비소(As), 인듐(In), 아연(Zn), 카드뮴(Cd), 알루미늄(Al) 및 요오드(I)를 포함하는 군에서 선택되는 중 하나 이상을 포함하는 도펀트를 더 포함할 수 있다.
도펀트는 0at% 초과 10at% 이하로 포함될 수 있다.
본 실시예의 메모리 소자에 포함된 제1 전극 및 제2 전극 중 하나 이상은 비활성 전도성 물질을 포함할 수 있다.
비활성 전도성 물질은 백금(Pt) 또는 텅스텐(W)을 포함할 수 있다.
본 실시예의 메모리 소자에 포함된 선택 소자층의 칼코지나이드 화합물의 두께는 20nm 이상 100nm 이하일 수 있다.
선택 소자층 및 제2 전극 사이에 개재되는 비휘발성 메모리층을 더 포함할 수 있다.
본 실시예의 메모리 소자는 선택 소자층과 비휘발성 메모리층 사이에 위치하는 금속층을 더 포함할 수 있다.
금속층의 두께는 0 초과 100nm 이하일 수 있다.
본 기재에 의하면, 선택 소자 특성을 구현하기 위하여 특정 전압에서 정류 거동을 보이는 특성을 가지는 3원계 이상의 칼코지나이드 화합물을 포함하는 메모리 소자를 제공할 수 있다. 따라서 조성비를 조절하여, 저항이 급격하게 변화하는 특정 전압 값의 조절이 가능한 메모리 소자를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 소자를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 변형예에 따른 메모리 소자를 개략적으로 도시한 도면이다.
도 3은 본 실시예에 따른 선택 소자층으로 이용되는 물질인 MaXbYc의 조성 범위를 나타낸 3원계 상평형도이다.
도 4는 Cu7 . 2Ge1 . 2S6 조성의 파우더를 이용하여 진공 열 증착 공법으로 증착한 MIM 소자의 조성분석 결과이다.
도 5는 Cu7 . 2Ge1 . 2S6 조성의 파우더를 이용하여 진공 열 증착 공법으로 증착한 MIM 소자의 전류(I)-전압(V) 거동과 실제 박막으로 증착된 Cu:Ge:S 조성 비율이다..
도 6은 Cu7 . 2Ge1 . 2S6 조성의 파우더를 이용하여 진공 열 증착 공법으로 증착한 MIM 소자의 전류(I)-전압(V) 거동과 실제 박막으로 증착된 Cu:Ge:S 조성 비율이다.
도 7은 Cu8GeS6 조성의 파우더를 이용하여 진공 열 증착 공법으로 증착한 박막시편의 실제 Cu/S (M/Y) 조성 비율과 전류(I)-전압(V) 측정을 통하여 얻어진 특정 전압에 관한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하면 다음과 같다. 다만, 본 기재를 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 기재의 요지를 명료하게 하기 위하여 생략하기로 한다.
본 기재를 명확하게 설명하기 위해서 설명과 관계없는 부분을 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로 본 기재가 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 실시예에 따른 메모리 소자는 선택 소자에 관한 것으로, 저항 변화 메모리(ReRAM) 소자를 포함한 차세대 비휘발성 메모리(PRAM, MRAM) 소자에 응용 가능하며, 메모리 소자의 집적도 향상에 기여하기 위한 것이다.
이하에서는 첨부된 도면을 참조하여 본 실시예 및 그 변형예에 따른 메모리 소자(100)에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 소자(100)를 개략적으로 도시한 도면이다. 도 1에 도시된 것과 같이, 본 실시예에 따른 메모리 소자(100)는 서로 마주보는 제1 전극(110) 및 제2 전극(120), 그리고 제1 전극(110) 및 제2 전극(120) 사이에 개재되는 선택 소자층(130)을 포함한다.
제1 전극(110) 상에는 선택 소자층(130)이 형성되고, 그 위에 제2 전극(120)이 제1 전극(110)과 선택 소자층(130)을 사이에 두고 중첩하도록 형성된다. 본 실시예에 따른 제1 전극(110) 및 제2 전극(120) 중 하나 이상은 반응성이 낮아 부식이 되지 않으며, 전기 전도도가 높은 비활성 전도성 물질을 포함한다. 일 예로, 본 실시예에 따른 제1 전극(110) 및 제2 전극(120) 중 하나 이상은 백금(Pt) 또는 텅스텐(W) 중 하나 이상을 포함할 수 있다.
본 실시예에 따른 선택 소자층(130)은 MaXbYc 조성의 3원계 칼코지나이드 화합물을 포함하며, 이때, M은 전도성 원소, X는 14족 원소, Y는 16족 원소를 나타내며, 각각 0<a<1, 0<b<1, 0<c<1의 조건을 만족한다.
구체적으로, 본 실시예에 따른 전도성 원소는 구리(Cu), 은(Ag) 및 리튬(Li)을 포함하는 군에서 선택되는 하나 이상이며, X는 14족 원소 중 규소(Si), 저마늄(Ge), 주석(Sb) 및 납(Pb)을 포함하는 군에서 선택되는 하나 이상이고, Y는 16족 원소 중 황(S), 셀레늄(Se), 텔루륨(Te)을 포함하는 군에서 선택되는 하나 이상이다.
a, b, c는 각 원소가 선택 소자층을 이루는 칼코지나이드 화합물에 포함되는 비율을 나타내는 것이며, 이를 백분율로 나타내면 "원자퍼센트(atomic percent, at%)"가 된다.
구체적으로, 본 실시예에 따른 a는 35at% 이상 47at% 이하일 수 있으며, b는 10at% 이상 23at% 이하일 수 있고, c는 32at% 이상 50at% 이하일 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하면 다음과 같다. 다만, 본 기재를 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 기재의 요지를 명료하게 하기 위하여 생략하기로 한다.
본 기재를 명확하게 설명하기 위해서 설명과 관계없는 부분을 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로 본 기재가 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 실시예에 따른 메모리 소자는 선택 소자에 관한 것으로, 저항 변화 메모리(ReRAM) 소자를 포함한 차세대 비휘발성 메모리(PRAM, MRAM) 소자에 응용 가능하며, 메모리 소자의 집적도 향상에 기여하기 위한 것이다.
이하에서는 첨부된 도면을 참조하여 본 실시예 및 그 변형예에 따른 메모리 소자(100)에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 소자(100)를 개략적으로 도시한 도면이다. 도 1에 도시된 것과 같이, 본 실시예에 따른 메모리 소자(100)는 서로 마주보는 제1 전극(110) 및 제2 전극(120), 그리고 제1 전극(110) 및 제2 전극(120) 사이에 개재되는 선택 소자층(130)을 포함한다.
제1 전극(110) 상에는 선택 소자층(130)이 형성되고, 그 위에 제2 전극(120)이 제1 전극(110)과 선택 소자층(130)을 사이에 두고 중첩하도록 형성된다. 본 실시예에 따른 제1 전극(110) 및 제2 전극(120) 중 하나 이상은 반응성이 낮아 부식이 되지 않으며, 전기 전도도가 높은 비활성 전도성 물질을 포함한다. 일 예로, 본 실시예에 따른 제1 전극(110) 및 제2 전극(120) 중 하나 이상은 백금(Pt) 또는 텅스텐(W) 중 하나 이상을 포함할 수 있다.
본 실시예에 따른 선택 소자층(130)은 MaXbYc 조성의 3원계 칼코지나이드 화합물을 포함하며, 이때, M은 전도성 원소, X는 14족 원소, Y는 16족 원소를 나타내며, 각각 0<a<1, 0<b<1, 0<c<1의 조건을 만족한다.
구체적으로, 본 실시예에 따른 전도성 원소는 구리(Cu), 은(Ag) 및 리튬(Li)을 포함하는 군에서 선택되는 하나 이상이며, X는 14족 원소 중 규소(Si), 저마늄(Ge), 주석(Sn) 및 납(Pb)을 포함하는 군에서 선택되는 하나 이상이고, Y는 16족 원소 중 황(S), 셀레늄(Se), 텔루륨(Te)을 포함하는 군에서 선택되는 하나 이상이다.
a, b, c는 각 원소가 선택 소자층을 이루는 칼코지나이드 화합물에 포함되는 비율을 나타내는 것이며, 이를 백분율로 나타내면 "원자퍼센트(atomic percent, at%)"가 된다.
구체적으로, 본 실시예에 따른 a는 35at% 이상 47at% 이하일 수 있으며, b는 10at% 이상 23at% 이하일 수 있고, c는 32at% 이상 50at% 이하일 수 있다.
한편, 본 실시예에 따른 선택 소자층(130)은 0at% 초과 10at% 이하의 비율로 첨가되는 도펀트를 더 포함할 수 있다. 이때 본 실시예에 따른 도펀트는 갈륨(Ga), (Bi), 비소(As), 인듐(In), 아연(Zn), 카드뮴(Cd), 알루미늄(Al) 및 요오드(I)를 포함하는 군에서 선택되는 중 하나 이상이다.
본 실시예에 따른 선택 소자층(130)의 칼코지나이드 화합물은 진공 열 증착(thermal evaporation)에 의해 박막으로 형성될 수 있으며, 증착에 의해 형성되는 선택 소자층(130)의 칼코지나이드 화합물의 두께는 20nm 이상 100nm 이하의 범위를 질 수 있다.
한편, 도 2에는 본 실시예의 일 변형예에 따른 메모리 소자(100)가 도시되어 있다. 도 2에 도시된 것과 같이, 본 변형예에 따른 메모리 소자(100)는 선택 소자층(130) 및 제2 전극(120) 사이에 개재되는 비휘발성 메모리층(140)을 더 포함할 수 있다.
한편, 본 변형예와 같이, 선택 소자층(130)과 비휘발성 메모리층(140) 사이의 분리가 필요한 경우, 나노미터 두께의 금속층(150)을 선택 소자층(130)과 비휘발성 메모리층(140) 사이에 배치하는 구조도 구현이 가능하다. 이때, 선택 소자층(130)과 비휘발성 메모리층(140) 사이에 위치하는 금속층(150)은 0 초과 100nm 이하의 두께를 가진다.
이하에서는 본 실시예의 구체적인 데이터를 참고하여 선택 소자층(130)을 포함하는 메모리 소자(100)에 대해 보다 상세하게 설명하기로 한다.
도 3은 본 실시예에 따른 선택 소자층(130)으로 이용되는 물질인 MaXbYc의 조성 범위를 나타낸 3원계 상평형도이며, 도 4는 Cu7.2Ge1.2S6 조성의 파우더를 이용하여 진공 열 증착 공법으로 증착한 MIM 소자의 조성분석 결과이다.
도 3에는 본 실시예에 따른 선택 소자층(130)으로 이용되는 물질인 MaXbYc의 조성 범위가 3원계 상평형도에서 빗금친 영역으로 도시되어 있다. 앞서 설명한 것과 같이, MaXbYc에서 각각 a는 35at% 이상 47at% 이하일 수 있으며, b는 10at% 이상 23at% 이하일 수 있고, c는 32at% 이상 50at% 이하일 수 있다.
도 4에는 보다 구체적으로, M은 구리(Cu)로, X는 저마늄(Ge), Y는 황(S)으로 선택하고, Cu7 . 2Ge1 . 2S6 조성을 가지는 파우더를 진공 열 증착 공법으로 증착한 MIM 소자의 조성을 분석한 결과가 도시되어 있다. 증착 공법에 의하게 되면, 조성이 고르지 못하게 증착될 수 있기 때문에, 도 4와 같이 다양한 조성비를 가지는 선택 소자층(130)을 포함하는 MIM 소자가 제공된다. 다만, 도 4에 도시된 것과 같이, 도 3에 표시된 영역과 동일한 영역 내에 대부분의 조성이 포함됨을 확인할 수 있다.
도 5는 도 4와 같이, Cu7 . 2Ge1 . 2S6 조성의 파우더를 이용하여 진공 열 증착 공법으로 증착한 MIM 소자의 전류(I)-전압(V) 거동과 실제 Cu:Ge:S 조성 비율이며, 도 6은 Cu7 . 2Ge1 . 2S6 조성의 파우더를 이용하여 진공 열 증착 공법으로 증착한 MIM 소자의 전류(I)-전압(V) 거동과 실제 Cu:Ge:S 조성 비율이다. 도 5 및 도 6은 동일한 조건 하에서 증착이 진행되었으나, 기판의 위치가 변경됨으로써 조성이 변경되었다.
도 5 및 도 6에 도시된 본 실시예에 따른 메모리 소자(100)는 앞서 설명한 도 4와 같이 MIM(Metal-Insulator-Metal) 소자로 제작되었다. 한편, 본 실시예에 따른 MIM 소자의 전류(I)-전압(V) 거동은, 일 예로, 제1 전극(110) 및 제2 전극(120)은 백금(Pt) 전극으로 이루어지는 MIM 소자를 이용하여, 1mA의 컴플라이언스 전류로 측정된다.
도 5와 같이 0.4V 근처 및 도 6과 같이 0.85V 근처 부위에서 전류 값이 기하 급수적(exponential)으로 증가됨을 확인할 수 있다. 따라서, 특정 전압 근처에서 전류가 급격하게 변화되는 전류(I)-전압(V) 거동을 통해 선택 소자로서 이용될 수 있음을 확인 가능하다.
보다 구체적으로 설명하자면, 앞서 설명한 것과 같이 메모리 소자(100)로서의 기능을 발휘하기 위하여, 본 실시예에 따른 선택 소자층(130)은 MIEC(Mixed Ionic Electonic Conducting) 물질을 이용하여 선택 소자 특성을 구현하기 위한 것으로, 구리(Cu) 이온 이외의 다른 이온들의 움직임을 이용하여 선택 소자 특성을 발현할 수 있는 물질을 포함한다.
MIEC 물질을 이용한 선택 소자의 경우, 전도성 이온(Cu, Ag 등)이 외부 전압에 의해 이동하고, 특정 전압 이상에서는 그로 인하여 발생한 국부 전기장에 의해서 전자와 홀이 흐름으로써 기하 급수적(exponential)인 전류 증가 거동을 보이게 된다.
선택 소자 특성을 발현하기 위해서는, 특전 전압 이하에서는 일정한 전류가 흐르지만, 특정 전압 이상에서는 기하 급수적(exponential)으로 급격하게 전류가 증가하는 거동이 확인되어야 한다. 이때, 기하 급수적(exponential)으로 급격하게 전류가 증가되는 거동을 통해서, 내부의 전도성 필라멘트에 의한 전류 거동이 아님을 확인할 수 있다.
도 7은 Cu8GeS6 조성의 파우더를 이용하여 진공 열 증착 공법으로 증착한 박막시편의 실제 Cu/S (M/Y) 조성 비율과 전류(I)-전압(V) 측정을 통하여 얻어진 특정 전압에 관한 그래프이다. 도 7에 도시된 것과 같이, Cu/S 비율이 감소함에 따라 전류가 기하 급수적(exponential)으로 급격하게 변화되는 전압값인 특정 전압이 감소함을 확인할 수 있다.
이상에서는 본 발명의 일 실시예 및 그 변형예에 따라 선택 소자 특성을 가지는 선택 소자층(130)을 포함하는 메모리 소자(100)에 대해 설명하였다. 본 실시예들에 따르면, 선택 소자 특성을 구현하기 위하여, 특정 전압에서 정류 거동을 보이는 특성을 가지는 3원계 이상의 칼코지나이드 화합물을 포함한다. 따라서 선택 소자로써 특정 전압 이상에서 급격하게 전류 증가 거동이 관찰될 수 있다. 이러한 특정 전압은 재료의 Cu/S 조성비에 따라 조절이 가능하다. 따라서, 조성비를 조절함으로써, 저항이 급격하게 변화하는 특정 전압 값의 조절이 가능한 메모리 소자를 제공할 수 있다.
앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명한 일이다. 따라서, 그러한 수정예 또는 변형예들은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되어서는 안되며, 변형된 실시예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
100: 메모리 소자 110: 제1 전극
120: 제2 전극 130: 선택 소자층
140: 비휘발성 메모리층 150: 금속층

Claims (15)

  1. 제1 전극;
    상기 제1 전극과 중첩하는 제2 전극;
    상기 제1 전극 및 상기 제2 전극 사이에 개재되는 선택 소자층을 포함하며,
    상기 선택 소자층은 MaXbYc 조성의 칼코지나이드 화합물(이때, M은 전도성 원소, X는 14족 원소, Y는 16족 원소, 0<a<1, 0<b<1, 0<c<1)을 포함하는, 메모리 소자.
  2. 제1항에 있어서,
    상기 전도성 원소는,
    구리(Cu), 은(Ag) 및 리튬(Li)을 포함하는 군에서 선택되는 하나 이상인, 메모리 소자.
  3. 제1항에 있어서,
    상기 X는 규소(Si), 저마늄(Ge), 주석(Sn) 및 납(Pb)을 포함하는 군에서 선택되는 하나 이상인, 메모리 소자.
  4. 제1항에 있어서,
    상기 Y는 황(S), 셀레늄(Se) 및 텔루륨(Te)를 포함하는 군에서 선택되는 하나 이상인, 메모리 소자.
  5. 제1항에 있어서,
    상기 a는 35at% 이상 47at% 이하인, 메모리 소자.
  6. 제1항에 있어서,
    상기 b는 10at% 이상 23at% 이하인, 메모리 소자.
  7. 제1항에 있어서,
    상기 c는 32at% 이상 50at% 이하인, 메모리 소자.
  8. 제1항에 있어서,
    상기 선택 소자층은,
    갈륨(Ga), (Bi), 비소(As), 인듐(In), 아연(Zn), 카드뮴(Cd), 알루미늄(Al) 및 요오드(I)를 포함하는 군에서 선택되는 중 하나 이상을 포함하는 도펀트를 더 포함하는, 메모리 소자.
  9. 제8항에 있어서,
    상기 도펀트는 0at% 초과 10at% 이하로 포함되는, 메모리 소자.
  10. 제1항에 있어서,
    상기 제1 전극 및 상기 제2 전극 중 하나 이상은 비활성 전도성 물질을 포함하는, 메모리 소자.
  11. 제10항에 있어서,
    상기 비활성 전도성 물질은 백금(Pt) 또는 텅스텐(W)을 포함하는, 메모리 소자.
  12. 제1항에 있어서,
    상기 칼코지나이드 화합물의 두께는 20nm 이상 100nm 이하인, 메모리 소자.
  13. 제1항에 있어서,
    상기 선택 소자층 및 상기 제2 전극 사이에 개재되는 비휘발성 메모리층을 더 포함하는, 메모리 소자.
  14. 제13항에 있어서,
    상기 선택 소자층과 상기 비휘발성 메모리층 사이에 위치하는 금속층을 더 포함하는, 메모리 소자.
  15. 제14항에 있어서,
    상기 금속층의 두께는 0 초과 100nm 이하인, 메모리 소자.
KR1020160156522A 2016-11-23 2016-11-23 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자 Ceased KR20180057977A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160156522A KR20180057977A (ko) 2016-11-23 2016-11-23 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160156522A KR20180057977A (ko) 2016-11-23 2016-11-23 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자

Publications (1)

Publication Number Publication Date
KR20180057977A true KR20180057977A (ko) 2018-05-31

Family

ID=62454603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160156522A Ceased KR20180057977A (ko) 2016-11-23 2016-11-23 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자

Country Status (1)

Country Link
KR (1) KR20180057977A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200067295A (ko) * 2018-12-03 2020-06-12 마이크론 테크놀로지, 인크 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
US11152427B2 (en) * 2017-03-22 2021-10-19 Micron Technology, Inc. Chalcogenide memory device components and composition
KR102581503B1 (ko) * 2022-10-31 2023-09-21 한국과학기술원 상변화 메모리 장치 및 이의 제조 방법
US12324166B2 (en) 2021-06-16 2025-06-03 Samsung Electronics Co., Ltd. Resistive memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100080939A (ko) * 2007-11-16 2010-07-13 가부시키가이샤 아루박 칼코게나이드막 및 그 제조방법
US20130069030A1 (en) * 2011-09-16 2013-03-21 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
KR101481920B1 (ko) * 2013-11-15 2015-01-14 포항공과대학교 산학협력단 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR20160013654A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
WO2016158430A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100080939A (ko) * 2007-11-16 2010-07-13 가부시키가이샤 아루박 칼코게나이드막 및 그 제조방법
US20130069030A1 (en) * 2011-09-16 2013-03-21 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
KR101481920B1 (ko) * 2013-11-15 2015-01-14 포항공과대학교 산학협력단 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR20160013654A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
WO2016158430A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Journal of the Electron Devices Society ( Volume: 4, Issue: 5, Sept. 2016 ) *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
US11114615B2 (en) 2017-03-22 2021-09-07 Micron Technology, Inc. Chalcogenide memory device components and composition
US11152427B2 (en) * 2017-03-22 2021-10-19 Micron Technology, Inc. Chalcogenide memory device components and composition
KR20200067295A (ko) * 2018-12-03 2020-06-12 마이크론 테크놀로지, 인크 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물
US12324166B2 (en) 2021-06-16 2025-06-03 Samsung Electronics Co., Ltd. Resistive memory device
KR102581503B1 (ko) * 2022-10-31 2023-09-21 한국과학기술원 상변화 메모리 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
Velea et al. Te-based chalcogenide materials for selector applications
US10529777B2 (en) Switch device and storage unit
KR101541056B1 (ko) 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법
KR102297252B1 (ko) 스위치 소자 및 기억 장치
CN107732010B (zh) 一种选通管器件及其制备方法
KR20180057977A (ko) 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자
Lee et al. A plasma-treated chalcogenide switch device for stackable scalable 3D nanoscale memory
CN100530432C (zh) 电阻可变存储装置和制造方法
DE102004052647B4 (de) Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
TWI607437B (zh) 記憶裝置
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
KR20140118177A (ko) 저항 변화 메모리 소자
KR101521383B1 (ko) 비휘발성 저항 스위칭 메모리 소자
Lim et al. Thermally stable amorphous oxide-based Schottky diodes through oxygen vacancy control at metal/oxide interfaces
US12035541B2 (en) Selector device and semiconductor storage device
Das et al. Studies on electrical switching behavior and optical band gap of amorphous Ge–Te–Sn thin films
US11963459B2 (en) Switching device and resistance variable device
KR20240080367A (ko) 칼코게나이드 물질 및 반도체 장치
KR20240141705A (ko) 저항 변화 재료, 스위치 소자용 재료, 스위치층, 스위치 소자 및 기억 장치
US11424290B2 (en) Variable resistance element
US20250008744A1 (en) Amorphous material and cross-point type memory
US11600772B2 (en) Resistance variable device with chalcogen-containing layer
KR20180057976A (ko) 전이 금속 화합물 선택 소자를 포함하는 저항 변화형 메모리 소자
TW202517130A (zh) 電阻變化材料、開關元件用材料、開關層、開關元件及記憶裝置
CN113611722A (zh) 电阻式存储装置以及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161123

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180319

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180921

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180319

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20180921

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20180619

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20181130

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20181126

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20180921

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20180619

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20180319