KR20240080367A - 칼코게나이드 물질 및 반도체 장치 - Google Patents

칼코게나이드 물질 및 반도체 장치 Download PDF

Info

Publication number
KR20240080367A
KR20240080367A KR1020220163642A KR20220163642A KR20240080367A KR 20240080367 A KR20240080367 A KR 20240080367A KR 1020220163642 A KR1020220163642 A KR 1020220163642A KR 20220163642 A KR20220163642 A KR 20220163642A KR 20240080367 A KR20240080367 A KR 20240080367A
Authority
KR
South Korea
Prior art keywords
chalcogenide material
coordination number
indium
semiconductor device
electrode
Prior art date
Application number
KR1020220163642A
Other languages
English (en)
Inventor
정광선
안준구
조성래
황욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220163642A priority Critical patent/KR20240080367A/ko
Priority to US18/299,608 priority patent/US20240179921A1/en
Publication of KR20240080367A publication Critical patent/KR20240080367A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/547—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on sulfides or selenides or tellurides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/44—Metal salt constituents or additives chosen for the nature of the anions, e.g. hydrides or acetylacetonate
    • C04B2235/446—Sulfides, tellurides or selenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

칼코게나이드 물질은, 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함할 수 있고, 상기 셀레늄(Se)이 49 내지 56 at% 포함되고, 상기 인듐(In)이 1.1at% 이하로 포함되고, 상기 저마늄(Ge)과 실리콘(Si)의 합이 18 내지 21 at%일 수 있다.

Description

칼코게나이드 물질 및 반도체 장치{CHALCOGENIDE MATERIAL AND SEMICONDUCTOR DEVICE}
본 발명은 물질 및 전자 장치에 관한 것으로, 보다 상세하게는 본 발명은 칼코게나이드 물질 및 반도체 장치에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있다. 따라서, 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들은 동작 특성 및 신뢰도를 향상시킬 수 있는 칼코게나이드 물질, 반도체 장치를 제공한다.
본 발명의 일 실시예에 따른 칼코게나이드 물질은, 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함할 수 있고, 상기 셀레늄(Se)이 49 내지 56 at% 포함되고, 상기 인듐(In)이 1.1at% 이하로 포함되고, 상기 저마늄(Ge)과 실리콘(Si)의 합이 18 내지 21 at%일 수 있다.
본 발명의 일 실시예에 따른 반도체 장치는 제1 전극; 제2 전극; 및 상기 제1 전극과 상기 제2 전극의 사이에 위치되고, 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함할 수 있고, 평균 배위수가 2.60 내지 2.68인 칼코게나이드 물질을 포함하는 제1 가변 저항막을 포함할 수 있다.
반도체 장치의 누설 전류를 감소시킬 수 있고, 구동 전력을 감소시킬 수 있다. 메모리 셀의 임계 전압 분포를 개선할 수 있고, 리드 윈도우를 확보할 수 있다. 반도체 장치의 신뢰성을 개선할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 구조를 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 칼코게나이드 물질의 특성을 설명하기 위한 그래프이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 칼코게나이드 물질의 특성을 설명하기 위한 그래프이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 칼코게나이드 물질의 특성을 설명하기 위한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 칼코게나이드 물질의 특성을 설명하기 위한 그래프이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 칼코게나이드 물질을 포함하는 메모리 셀의 동작 특성을 설명하기 위한 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하기로 한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 구조를 설명하기 위한 도면이다.
도 1a를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 메모리 셀(MC)을 포함할 수 있고, 워드 라인(WL) 및 비트 라인(BL)을 더 포함할 수 있다. 메모리 셀(MC)은 워드 라인(WL)과 비트 라인(BL)의 사이에 연결될 수 있다. 메모리 셀(MC)은 선택 소자(S) 및 메모리 소자(M)를 포함할 수 있다.
선택 소자(S)는 인가되는 전압 또는 전류의 크기에 따라 전류의 흐름을 조정할 수 있다. 선택 소자(S)의 턴 온 또는 턴 오프에 따라 메모리 셀(MC)을 선택할 수 있다. 선택 소자(S)는 제1 전극(11), 제1 가변 저항막(14) 및 제2 전극(12)을 포함할 수 있다. 제1 가변 저항막(14)은 제1 전극(11)과 제2 전극(12)의 사이에 위치될 수 있다. 선택 소자(S)의 제1 전극(11)은 워드 라인(WL)과 전기적으로 연결될 수 있다. 참고로, 선택 소자(S)와 메모리 소자(M)의 위치가 바뀔 수 있으며, 제1 전극(11)이 비트 라인(BL)과 전기적으로 연결되는 것도 가능하다.
제1 가변 저항막(14)은 스위칭막일 수 있고, 메모리 셀(MC)의 동작 시에 비정질과 같은 특정 상(phase)을 유지할 수 있다. 제1 가변 저항막(14)은 5원계 칼코게나이드 물질을 포함할 수 있다. 칼코게나이드 물질에 포함된 원소의 종류 및 각 원소의 농도는 스위칭막으로서 요구되는 제1 가변 저항막(14)의 특성을 고려하여 결정될 수 있다. 실시예로서, 누설 전류, 에너지 밴드 갭, 평균 배위수, 열변형, 드리프트, 바운싱 등을 복합적으로 고려하여, 칼코게나이드 물질에 포함된 원소의 종류 및 각 원소의 농도를 결정할 수 있다.
칼코게나이드 물질은 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함할 수 있다. 여기서, 셀레늄(Se)은 49 내지 56 at% 포함될 수 있다. 인듐(In)은 1.1at% 이하로 포함될 수 있다. 저마늄(Ge)과 실리콘(Si)의 합은 18 내지 21 at%일 수 있다. 칼코게나이드 물질의 평균 배위수(MCN)는 2.60 내지 2.68일 수 있다.
메모리 소자(M)는 제2 전극(12), 제2 가변 저항막(15) 및 제3 전극(13)을 포함할 수 있다. 제2 가변 저항막(15)은 제2 전극(12)과 제3 전극(13)의 사이에 위치될 수 있다. 선택 소자(S)와 메모리 소자(M)는 제2 전극(12)을 공유할 수 있다. 메모리 소자(M)의 제3 전극(13)은 비트 라인(BL) 또는 워드 라인(WL)과 전기적으로 연결될 수 있다.
제2 가변 저항막(15)은 메모리막일 수 있다. 제2 가변 저항막(15)은 메모리 소자(M)에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 간에 가역적으로 천이하는 특성을 가질 수 있다. 실시예로서, 제2 가변 저항막(15)이 저저항 상태를 가지면 데이터 '1'이 저장될 수 있고, 제2 가변 저항막(15)이 고저항 상태를 가지면 데이터 '0'이 저장될 수 있다.
제2 가변 저항막(15)은 저항성 물질을 포함할 수 있다. 제2 가변 저항막(15) 내에 전기적 통로가 생성되거나 소멸됨으로써, 데이터를 저장할 수 있다. 실시예로서, 제2 가변 저항막(15)은 전이 금속 산화물(transition metal oxide)을 포함하거나, 페로브스카이트계 물질과 같은 금속 산화물을 포함할 수 있다.
제2 가변 저항막(15)은 자화 고정층, 터널 배리어층 및 자화 자유층을 포함하는 MTJ 구조를 가질 수 있다. 자화 고정층의 자화 방향에 대한 자화 자유층의 자화 방향 변화에 따라 데이터를 저장할 수 있다. 실시예로서, 자화 고정층 및 자화 자유층은 자성 물질을 포함할 수 있고, 터널 베리어층은 금속 산화물을 포함할 수 있다.
제2 가변 저항막(15)은 상변화 물질을 포함할 수 있다. 고저항의 비정질 상태로부터 저저항의 결정 상태로 변화하는 셋(SET) 동작 및 저저항의 결정 상태로부터 고저항의 비정질 상태로 변화하는 리셋(RESET) 동작에 의해, 메모리 셀(MC)에 데이터를 저장할 수 있다. 제2 가변 저항막(15)은 칼코게나이드 물질을 포함할 수 있다. 제2 가변 저항막(15)은 실리콘(Si), 저마늄(Ge), 안티몬(Sb), 텔레륨(Te), 비스무트(Bi), 인듐(In), 주석(Sn), 셀레늄(Se) 등을 포함하거나, 이들의 조합을 포함할 수 있다. 실시예로서, 제2 가변 저항막(15)은 Ge-Sb-Te(GST)를 포함할 수 있고, 탄소(C), 질소(N) 등의 불순물을 더 포함할 수 있다.
제1 전극(11), 제2 전극(12) 및 제3 전극(13)은 금속, 금속 질화물 등의 도전 물질을 포함할 수 있다. 실시예로서, 제1 전극(11), 제2 전극(12) 및 제3 전극(13) 각각은 텅스텐(W), 텅스텐질화물(WN), 텅스텐실리사이드(WSi), 티타늄(Ti), 티타늄질화물(WNx), 티타늄실리콘질화물(TiSiN), 티타늄알루미늄질화물(TiAlN), 탄탈륨(Ta), 탄탈륨질화물(TaN), 탄탈륨실리콘질화물(TaSiN), 탄탈륨알루미늄질화물(TaAlN), 탄소(C), 실리콘카바이드(SiC), 실리콘카본질화물(SiCN), 구리(Cu), 아연(Zn), 니켈(Ni), 코발트(Co), 납(Pd), 백금(Pt) 등을 포함하거나, 이들을 조합하여 포함할 수 있다.
참고로, 메모리 셀(MC)은 제1 가변 저항막(14)과 제2 가변 저항막(15)을 둘다 포함하거나, 둘중 하나만 포함할 수 있다. 도 1b를 참조하면, 메모리 셀(MC)은 제1 가변 저항막(14)을 포함할 수 있고, 제1 가변 저항막(14)이 스위칭막이면서 동시에 메모리막으로서 사용될 수 있다. 이러한 경우, 메모리 셀(MC)의 동작 시에 제1 가변 저항막(14)이 비정질과 같은 특정 상을 유지할 수 있고, 메모리 셀(MC)의 임계 전압(Vth)에 따라 데이터를 저장할 수 있다.
전술한 바와 같은 구조에 따르면, 제1 가변 저항막(14)의 조성에 따라 메모리 셀(MC)의 동작 특성을 조절할 수 있다. 5원계 칼코게나이드 물질을 포함하는 제1 가변 저항막(14)의 각 원소의 함량을 조절함으로써, 선택된 메모리 셀(MC)의 구동 시에 주변 메모리 셀들의 누설 전류를 감소시킬 수 있다. 또한, 반도체 장치의 구동 전력을 감소시킬 수 있고, 메모리 셀들(MC)의 임계 전압 분포를 개선할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타낸 도면이다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 2a를 참조하면, 반도체 장치는 워드 라인들(WL), 비트 라인들(BL) 및 메모리 셀들(MC)을 포함할 수 있다. 워드 라인들(WL)은 제1 방향(I)으로 확장될 수 있고, 비트 라인들(BL)은 제1 방향(I)과 교차된 제2 방향(Ⅱ)으로 확장될 수 있다. 메모리 셀들(MC)은 워드 라인들(WL)과 비트 라인들(BL)의 사이에 각각 연결될 수 있다. 메모리 셀들(MC)은 제1 방향(I) 및 제2 방향(Ⅱ)으로 배열될 수 있다. 메모리 셀들(MC) 각각은 앞서 도 1a 또는 도 1b를 참조하여 설명한 구조를 가질 수 있다.
도 2b를 참조하면, 반도체 장치는 워드 라인들(WL), 비트 라인들(BL) 및 메모리 셀들(MC)을 포함할 수 있다. 워드 라인들(WL)은 제1 방향(I)으로 확장될 수 있고, 제3 방향(Ⅲ)으로 적층될 수 있다. 비트 라인들(BL)은 제2 방향(Ⅱ)으로 확장될 수 있다. 비트 라인들(BL)과 워드라인들(WL)이 교차되는 영역에 메모리 셀들(MC)이 적층될 수 있다. 적층된 메모리 셀들(MC)은 수직 전극을 통해 비트 라인(BL)과 전기적으로 연결될 수 있다. 메모리 셀들(MC) 각각은 앞서 도 1a 또는 도 1b를 참조하여 설명한 구조를 가질 수 있다.
전술한 바와 같은 구조에 따르면, 메모리 셀들(MC)을 크로스-포인트 어레이 구조로 배열하거나, 제3 방향(Ⅲ)으로 적층시킴으로써, 메모리 소자의 집적도를 향상시킬 수 있다. 또한, 로우 어드레스에 따라 워드 라인(WL)을 선택하고 컬럼 어드레스에 따라 비트 라인(BL)을 선택함으로써, 원하는 메모리 셀(MC)을 선택할 수 있다. 선택된 메모리 셀(MC)에 셋 동작 또는 리셋 동작을 수행함으로써, 데이터를 저장할 수 있다.
한편, 메모리 셀들(MC)이 어레이 형태로 배열되기 때문에, 선택된 메모리 셀(MC)의 주변에 위치된 메모리 셀들(MC)에서 누설 전류가 발생할 수 있다. 따라서, 메모리 셀들(MC)에 포함된 제1 칼코게나이드막(14) 또는 제2 칼코게나이드막(15)의 조성을 조절함으로써, 누설 전류를 감소시키고 구동 전력을 감소시킬 수 있다. 실시예로서, 스위칭막으로 사용되는 제1 칼코게나이드막(14)의 밴드 갭 에너지를 고려하여 평균 배위수를 조절하거나, 각 원소의 함량을 조절할 수 있다.
도 3은 본 발명의 일 실시예에 따른 칼코게나이드 물질의 특성을 설명하기 위한 그래프이다. x축은 에너지 밴드 갭(Eg)을 나타내고 y축은 누설 전류(Ioff)를 나타낸다.
도 3는 에너지 밴드 갭(Eg)과 누설 전류(Ioff)의 관계를 나타낸다. 그래프를 참조하면, 에너지 밴드 갭(Eg)이 클수록 누설 전류(Ioff)가 작은 것을 확인할 수 있다. 풀-프렌켈 전도(poole-frenkel conduction) 모델에 따르면, 절연체 내에서 전자가 트랩 사이트를 이용하여 전도할 수 있다. 에너지 배리어 보다 큰 열 에너지가 공급되면 전자가 트랩 사이트들 간에 이동할 수 있다. 따라서, 에너지 배리어를 증가시킴으로써 전자의 이동을 감소시키거나 최소화할 수 있다. 여기서, 에너지 배리어는 전도성 레벨과 트랩 레벨의 차이(Ec-Et)를 의미할 수 있다. 칼코게나이드 물질의 경우, 수많은 트랩 사이트가 존재하기 때문에 전도성 레벨과 트랩 레벨의 차이(Ec-Et)는 전도성 레벨과 페르미 에너지 레벨(Ec-Ef)의 차이와 동일 또는 유사하다고 볼 수 있다.
따라서, 칼코게나이드 물질의 에너지 밴드 갭을 증가시킴으로써, 선택 소자가 턴 오프된 상태에서 풀-프렌켈 전도를 최소화할 수 있다. 이를 통해, 메모리 셀들의 누설 전류(Ioff)를 감소시거나 최소화할 수 있다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 칼코게나이드 물질의 특성을 설명하기 위한 그래프이다.
도 4a는 칼코게나이드 물질의 평균 배위수(mean coordination number; MCN)와 에너지 밴드 갭(Eg)의 관계를 나타낸다. x축은 평균 배위수(MCN)를 나타내고 y축은 에너지 밴드 갭(Eg)을 나타낸다. 그래프를 참조하면, 평균 배위수(MCN)의 특정 범위에서 에너지 밴드 갭(Eg)이 증가하는 것을 확인할 수 있다. 실시예로서, 평균 배위수(MCN)의 특정 범위에서 에너지 밴드 갭(Eg)이 최대로 증가하고, 특정 범위 밖에서 에너지 밴드 갭(Eg)이 감소한다.
평균 배위수(MCN)는 아래의 수학식 1을 이용하여 산출할 수 있다. 여기서, ri는 공유 결합의 배위수일 수 있고, ai는 몰분율(molar fraction) 또는 원자 농도(atomic concentration)일 수 있다.
Figure pat00001
본 발명의 일 실시예에 따른 5원계 칼코게나이드 물질은 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함할 수 있다. 14족에 해당하는 저마늄(Ge) 및 실리콘(Si)은 배위수가 4이고, 13족에 해당하는 인듐(In)은 배위수가 3이고, 15족에 해당하는 아세닉(As)은 배위수가 3이고, 16족에 해당하는 셀레늄(Se)은 배위수가 2이다.
실시예로서, 칼코게나이드 물질의 저마늄(Ge)의 농도가 14.7 at%이고 아세닉(As)의 농도가 26.4 at%이고 셀레늄(Se)의 농도가 56.5 at%이고 인듐(In)의 농도가 2.1 at%이고 실리콘(Si)의 농도가 0.3 at%일 수 있다. 칼코게나이드 물질에 포함된 각 원소의 배위수 및 원자 농도를 수학식 1에 대입하여 평균 배위수(MCN)를 산출할 수 있고, 평균 배위수(MCN)는 2.585일 수 있다.
실시예로서, 칼코게나이드 물질의 저마늄(Ge)의 농도가 13.0 내지 17.0 at%이고 아세닉(As)의 농도가 20.5 내지 35.6 at%이고 셀레늄(Se)의 농도가 49.6 내지 53.6 at%이고 인듐(In)의 농도가 0.4 내지 8.0 at%이고 실리콘(Si)의 농도가 1.4 내지 2.9 at%일 수 있다. 칼코게나이드 물질에 포함된 각 원소의 배위수 및 원자 농도를 수학식 1에 대입하여 평균 배위수(MCN)를 산출할 수 있고, 칼코게나이드 물질의 평균 배위수(MCN)는 2.60 내지 2.68일 수 있다.
실시예로서, 칼코게나이드 물질의 저마늄(Ge)의 농도가 13.0 내지 16.8 at%이고 아세닉(As)의 농도가 25.5 내지 35.6 at%이고 셀레늄(Se)의 농도가 49.6 내지 54.4 at%이고 인듐(In)의 농도가 0.4 내지 2.4 at%이고 실리콘(Si)의 농도가 0.9 내지 3.0 at%일 수 있다. 칼코게나이드 물질에 포함된 각 원소의 배위수 및 원자 농도를 수학식 1에 대입하여 평균 배위수(MCN)를 산출할 수 있고, 칼코게나이드 물질의 평균 배위수(MCN)는 2.64 내지 2.68일 수 있다.
5원계 칼코게나이드 물질에서, 2원 화합물(binary compound)인 Ge-Se와 As-Se가 주요 결합일 수 있다. 5원계 칼코게나이드 물질의 결정 구조에서, Ge-Se는 CS(Corner Sharing) 방식으로 결합할 수 있고, As-Se는 피라미드(Pyramid) 방식으로 결합할 수 있다. 평균 배위수(MCN)의 변화에 대해, CS의 비율(CS/(CS+Pyramid.)과 에너지 밴드갭(Eg)의 거동이 상관 관계를 보인다.
도 4b는 칼코게나이드 물질의 평균 배위수(MCN)에 따른 결합 방식의 차이를 라만 스펙트럼으로 분석한 결과를 나타낸다. x축은 라만 시프트(raman shift)를 나타내고 y축은 산란광의 정규화된 강도(normalized intensity)를 나타낸다.
5원계 칼코게나이드 물질에 포함된 저마늄(Ge), 실리콘(Si) 또는 아세닉(As)의 함량이 증가하면, 평균 배위수(MCN)가 증가하게 된다. 이때, 저마늄(Ge), 실리콘(Si) 또는 아세닉(As)의 함량이 적정 수치보다 높게 되면, 이들과 결합할 셀레늄(Se)이 부족하기 때문에, Ge-Ge, As-As, Si-Si와 같은 등극 결합(homopolar bond)이 증가하게 된다. 등극 결합은 NBE(near band edge)에서 얕은 트랩 레벨(shallow trap level)을 형성할 수 있고, Ec-Ef 감소를 유발할 수 있다. 이러한 경우, 누설 전류가 발생할 수 있다.
그래프를 참조하면, 평균 배위수(MCN)가 2.673인 칼코게나이드 물질의 경우, As-Se의 피라미드 결합 및 Ge-Se의 CS 결합이 많고 등극 결합이 적은 것을 알 수 있다. 이와 달리, 평균 배위수(MCN)가 2.714, 2.789, 2.838인 칼코게나이드 물질들의 경우, As-Se의 피라미드 결합 및 Ge-Se의 CS 결합이 적고 등극 결합이 많은 것을 알 수 있다. 따라서, 평균 배위수(MCN)가 2.673인 칼코게나이드 물질을 스위칭막으로 사용함으로써, 선택 소자의 누설 전류를 개선할 수 있다. 반면에, 평균 배위수(MCN)가 2.714, 2.789 또는 2.838인 칼코게나이드 물질을 스위칭막으로 사용할 경우, 선택 소자의 누설 전류가 유발될 수 있다.
도 4c는 칼코게나이드 물질의 평균 배위수(MCN)와 에너지 밴드 갭(Eg)의 관계를 나타낸다. x축은 평균 배위수(MCN)를 나타내고 y축은 에너지 밴드 갭(Eg)을 나타낸다.
그래프를 참조하면, 평균 배위수(MCN)가 약 2.64일 때 에너지 밴드 갭(Eg)이 최대 값을 갖고, 평균 배위수(MCN)가 2.64보다 크거나 작으면 에너지 밴드 갭(Eg)이 감소하게 된다. 따라서, 에너지 밴드 갭(Eg)이 최대인 평균 배위수(MCN) 2.64를 기준으로, 평균 배위수(MCN)의 범위를 결정할 수 있다. 실시예로서, 평균 배위수(MCN)에 따른 에너지 밴드 갭(Eg)의 변화를 고려하여, 평균 배위수(MCN)가 2.64 내지 2.68인 칼코게나이드 물질을 스위칭막으로 사용할 수 있다.
또한, 평균 배위수(MCN)의 범위를 결정함에 있어서, 인듐(In)의 특성을 고려할 수 있다. 인듐(In)은 칼코게나이드 물질이 안정적으로 비정질 상태를 유지하고, 선택 소자가 균일한 임계 전압을 갖도록 할 수 있다. 단, 인듐(In)의 에너지 밴드 갭(Eg)이 낮기 때문에, 칼코게나이드 물질의 에너지 밴드 갭(Eg)을 고려하여 인듐(In)의 함량을 조절할 수 있다.
5원계 칼코게나이드 물질의 주요한 조성인 Ge-Se는 약 2.18eV 이하의 에너지 에너지 밴드 갭(Eg)을 가질 수 있고, As-Se는 약 1.77eV 이하의 에너지 밴드 갭(Eg)을 가질 수 있다. In-Se는 칼코게나이드 물질에서 에너지 밴드 갭(Eg)이 가장 낮은 결합일 수 있고, 약 1.4 내지 약 1.6eV의 에너지 밴드 갭(Eg)을 가질 수 있다. 따라서, 인듐(In)의 함량을 증가시키면 칼코게나이드 물질의 에너지 밴드 갭(Eg)이 감소하고, 누설 전류(Ioff)가 증가할 수 있다. 또한, 인듐(In)의 함량을 감소시키면 칼코게나이드 물질의 에너지 밴드 갭(Eg)이 증가하고, 누설 전류(Ioff)가 증가할 수 있다.
인듐(In)의 함량이 3.38at%이하인 경우, 에너지 밴드 갭(Eg)이 증가할 수 있고, 누설 전류(Ioff)가 감소할 수 있다. 실시예로서, 인듐(In)의 함량이 3.38at% 이하이고, 평균 배위수(MCN)가 2.64 내지 2.68인 칼코게나이드 물질을 스위칭막으로 사용함으로써, 반도체 장치의 누설 전류를 개선할 수 있다. 또한, 인듐(In) 함량이 1.1at% 이하이거나 0.45 내지 1.1 at%인 경우, 인듐(In)의 함량 감소에 의해 에너지 밴드 갭(Eg)이 상승하므로, 평균 배위수(MCN)가 2.64보다 작은 경우에도 누설 전류 개선이 가능하다. 따라서, 인듐(In)의 함량이 1.1at% 이하이거나 0.45 내지 1.1 at%인 경우, 평균 배위수(MCN)가 2.60 내지 2.68인 칼코게나이드 물질을 스위칭막으로 사용할 수 있다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 칼코게나이드 물질의 특성을 설명하기 위한 그래프이다. 각 그래프는 셀레늄(Se)의 함량, 아세닉(As)과 인듐(In)의 함량 및 저마늄(Ge)과 실리콘(Si)의 함량에 따른 칼코게나이드 물질의 특성 변화를 나타낸다.
도 5a는 칼코게나이드 물질의 조성에 따른 누설 전류(Ioff)의 변화를 나타낸다. 음영이 진할수록 누설 전류가 크고 음영이 흐릴수록 누설 전류가 작을 수 있다. 도 5b는 칼코게나이드 물질의 조성에 따른 에너지 밴드 갭(Eg)의 변화를 나타낸다. 음영이 진할수록 에너지 밴드 갭(Eg)이 크고 음영이 흐릴수록 에너지 밴드 갭(Eg)이 작을 수 있다. 도 5c는 칼코게나이드 물질의 조성에 따른 평균 배위수(MCN)의 변화를 나타낸다. 음영이 진할수록 평균 배위수(MCN)가 크고 음영이 흐릴수록 평균 배위수(MCN)가 작을 수 있다. 표 1은 샘플(S1~S6)로 사용된 칼코게나이드 물질의 조성을 나타낸다.
Ge As Se In Si
sample 1(S1) 12.9 at% 29.1 at% 54.6 at% 1.1 at% 2.3 at%
sample 2(S2) 13.0 at% 35.6 at% 49.6 at% 0.4 at% 1.4 at%
sample 3(S3) 16.8 at% 29.2 at% 50.5 at% 1.4 at% 2.1 at%
sample 4(S4) 14.7 at% 26.4 at% 56.5 at% 2.1 at% 0.3 at%
sample 5(S5) 23.4 at% 16.6 at% 53.1 at% 3.7 at% 3.2 at%
sample 6(S6) 18.6 at% 19.0 at% 57.8 at% 3.4 at% 1.2 at%
도 5a의 그래프에서 샘플 5(S5)와 샘플 6(S6)을 비교하면, 저마늄(Ge)과 실리콘(Si)의 합이 19.8at%인 샘플 6(S6)이 저마늄(Ge)과 실리콘(Si)의 합이 26.6at%인 샘플 5(S5)에 비해 누설 전류(Ioff)가 작다. 도 5a의 그래프에서 샘플 3(S3)과 샘플 6(S6)을 비교하면, 셀레늄(Se) 농도가 57.8at%인 샘플 6(S6)이 셀레늄 농도가 50.5at%인 샘플 3(S3)에 비해 누설 전류가 작다.
도 5a와 도 5b의 그래프를 비교하면, 칼코게나이드 물질의 에너지 밴드 갭(Eg)이 크면 누설 전류(Ioff)가 작다. 또한, 도 5b의 그래프에서 샘플 2(S2)와 샘플 3(S3)를 비교하면, 인듐(In)이 0.4at%인 샘플 2(S2)가 인듐(In)이 1.4at%인 샘플 3(S3)에 비해 에너지 밴드 갭(Eg)이 크다.
도 5c의 그래프에서 샘플 1(S1)과 샘플 4(S4)를 살펴보면, 샘플 1(S1)과 샘플 4(S4) 둘다 MCN이 2.64에 비해 낮다. 도 5b와 도 5c의 그래프를 비교하면, 인듐(In)의 농도가 1.1at%인 샘플 1(S1)이 인듐(In)의 농도가 2.1at%인 샘플 4(S4)에 비해 에너지 밴드 갭(Eg)이 크다.
도 5b와 도 5c의 그래프를 비교하면, 평균 배위수(MCN) 2.64에서 에너지 밴드 갭(Eg)이 최대 값을 갖는다. 또한, 샘플 1(S1)과 샘플 6(S6)을 비교하면, 인듐(In)의 농도가 1.1at%인 샘플 1(S1)이 인듐(In)의 농도가 3.4at%인 샘플 4(S6)에 비해 에너지 밴드 갭(Eg)이 크다.
따라서, 누설 전류(Ioff), 에너지 밴드 갭(Eg), 평균 배위수(MCN)를 고려하여 칼코게나이드 물질의 조성을 결정할 수 있다. 실시예로서, 스위칭막에 포함된 칼코게나이드 물질이 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함할 수 있고, 셀레늄(Se)이 49≤Se≤56 at%의 범위로 포함될 수 있고, 인듐(In)이 1.1at% 이하로 포함될 수 있고, 저마늄(Ge)과 실리콘(Si)의 합이 18≤Ge+Si≤21 at%일 수 있다. 또한, 칼코게나이드 물질의 평균 배위수가 2.60 내지 2.68이거나, 2.64 내지 2.68일 수 있다.
도 6은 본 발명의 일 실시예에 따른 칼코게나이드 물질의 특성을 설명하기 위한 그래프로서, 칼코게나이드 물질의 평균 배위수(MCN)와 거칠기(roughness)의 관계를 나타낸다. x축은 평균 배위수(MCN)를 나타내고 y축은 거칠기(rms)를 나타낸다.
본 발명의 일 실시예에 따른 칼코게나이드 물질을 메모리 셀의 가변 저항막으로 사용하기 위해서는 온도 변화에 대한 안정성이 요구된다. 실시예로서, 제조 과정에서 가변 저항막을 형성한 이후에 수행되는 공정들의 온도에 의한 칼코게나이드 물질의 안정성을 고려할 수 있다. 이를 위해, 칼코게나이드 물질의 유리 전이 온도(glass transition temperature) 이상의 온도에서 칼코게나이드 물질의 거칠기가 얼마나 열화되는지에 대해 평가할 수 있다.
칼코게나이드 물질에 포함된 저마늄(Ge) 및 실리콘(Si)은 배위수가 4이고, 아세닉(As) 및 인듐(In)은 배위수가 3이고, 셀레늄(Se)은 배위수가 2이다. 공유 결합에 참여하는 배위수의 개수가 클수록 본딩 세기(bonding strength)가 강해지므로, 거칠기가 덜 열화될 수 있다. 평균 배위수(MCN)가 낮으면 유리 전이 온도가 낮을 수 있고, 거칠기가 열화되기 때문에 반도체 장치를 제조하는 과정에서 패턴이 기울어지거나 쓰러질 수 있다. 그래프를 참조하면, 평균 배위수가 2.60 이하일 때 거칠기가 유의차있는 수준(p-value<0.05)으로 열화된다. 여기서, 유의 확률(probability value; p-value)은 통계적으로 유의미한 차이를 분석할 때 사용하는 지표일 수 있다. 따라서, 후속 공정의 약 300℃의 온도에서 칼코게나이드 물질의 변형을 고려할 때, 평균 배위수는 2.60 이상이 되도록 칼코게나이드 물질의 조성을 결정할 수 있다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 칼코게나이드 물질을 포함하는 메모리 셀의 동작 특성을 설명하기 위한 그래프이다. 각 그래프는 셀레늄(Se)의 함량, 아세닉(As)과 인듐(In)의 함량 및 저마늄(Ge)과 실리콘(Si)의 함량에 따른 메모리 셀의 특성을 나타낸다.
도 7a는 칼코게나이드 물질의 조성에 따른 메모리 효과(memory effect)의 변화를 나타낸다. 셋 동작 또는 리셋 동작에 의해 메모리 셀을 셋 상태 또는 리셋 상태로 프로그램할 수 있다. 또한, 셋 상태의 메모리 셀과 리셋 상태의 메모리 셀의 임계 전압 차이를 통해 메모리 셀에 저장된 데이터를 리드할 수 있다. 따라서, 셋 상태와 리셋 상태의 임계 차이가 클수록 리드 윈도우(read window)가 커질 수 있고, 리드 마진을 확보할 수 있다. 메모리 효과는 리드 윈도우와 관련이 있으므로, 메모리 효과를 고려하여 칼코게나이드 물질의 조성을 결정할 수 있다. 칼코게나이드 물질에 포함된 14족(group IVA) 원소가 메모리 효과에 기여할 수 있다. 따라서, 저마늄(Ge)과 실리콘(Si)의 함량을 18≤Ge+Si≤21at%의 범위로 조절함으로써, 메모리 효과를 증가시킬 수 있다.
도 7b는 칼코게나이드 물질의 조성에 따른 드리프트(drift)의 변화를 나타낸다. 드리프트는 셋 상태 또는 리셋 상태를 갖는 메모리 셀의 임계 전압 변동을 나타낸다. 드리프트는 칼코게나이드 물질의 구조적 완화(structural relaxation)와 연관되어 있다. 칼코게나이드 물질이 구조적 완화에 안정적이면, 드리프트가 작을 수 있다.
화학양론적비(stoichiometry)에 해당하는 조성으로 (GeSe2)x(SiSe2)y(In2Se3)z(As2Se3)1-x-y-z이고, x, y, z는 0보다 크고 1 보다 작고, 평균 배위수(MCN)가 2.4 내지 2.67인 칼코게나이드 물질은 구조적 완화에 안정적일 수 있다. 칼코게나이드 물질 내에 셀레늄(Se)이 적정 농도로 포함됨으로써, 쇼트 레인지 오더(short range order)에 해당되는 결합이 소멸(annihilation)되더라도 에너지적으로 변화가 작을 수 있다. 셀레늄이 부족하거나(Se-deficient) 과량일 경우(Se-excess)에는 결합 소멸 후에 에너지적 변화가 크기 때문에 드리프트가 커질 수 있다. 따라서, 셀레늄(Se)의 함량을 49≤Se≤56at%의 범위로 조절함으로써, 드리프트를 개선할 수 있다.
도 7c는 칼코게나이드 물질의 조성에 따른 바운스(bounce)의 변화를 나타낸다. 바운스는 랜덤 텔레그래프 노이즈(random telegraph noise)의 한 종류일수 있고, 메모리 셀의 임계 전압 산포를 의미할 수 있다. 셀레늄이 부족한(Se-deficient) 영역에서 NBE(near band edge)에 위치하는 트랩, 예를 들어, 14족(group IVA) 원소를 제외한 과잉 원소에 의한 결함 레벨(defect level)을 감소시킴으로써, 바운스를 개선할 수 있다. 평균 배위수(MCN)를 감소시키거나 셀레늄(Se)의 함량을 증가시킴으로써 바운스를 개선할 수 있다.
전술한 바와 같이, 칼코게나이드 물질을 메모리 셀의 가변 저항막으로 사용하기 위해, 메모리 셀의 제조 과정, 메모리 셀의 신뢰성 등을 고려하여 칼코게나이드 물질의 조성을 결정할 수 있다. 누설 전류, 에너지 밴드 갭 및 평균 배위수 뿐만 아니라, 거칠기, 드리프트, 바운싱 등을 복합적으로 고려하고, 특성들 간의 트레이드-오프 관계를 고려할 수 있다. 예를 들어, 바운싱을 개선하기 위해서는 평균 배위수(MCN)를 감소시키거나 셀레늄(Se)의 함량을 감소시킬 수 있지만, 열적 안정성을 높이기 위해서는 평균 배위수(MCN)를 증가시킴으로써 결합 세기를 증가시키고 유리 전이 온도를 높일 수 있다.
따라서, 전술한 특성들을 고려하여 메모리 셀의 스위칭막으로 사용 가능한 칼코게나이 물질의 조성을 결정할 수 있다. 실시예로서, 칼코게나이드 물질은 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함할 수 있고, 셀레늄(Se)이 49 내지 56 at%, 인듐(In)이 1.1at% 이하, 저마늄(Ge)과 실리콘(Si)의 합이 18 내지 21 at%일 수 있다. 칼코게나이드 물질은 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함할 수 있고, 평균 배위수가 2.60 내지 2.68 또는 2.64 내지 2.68일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 이는 본 발명의 개념에 따른 실시예를 설명하기 위한 것일 뿐이며, 본 발명은 상기 실시예들에 한정되지 않는다. 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 실시예들에 대한 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
11: 제1 전극 12: 제2 전극
13: 제3 전극 14: 제1 가변 저항막
15: 제2 가변 저항막 S: 선택 소자
M: 메모리 소자 MC: 메모리 셀
WL: 워드 라인 BL: 비트 라인

Claims (14)

  1. 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함하고,
    상기 셀레늄(Se)이 49 내지 56 at% 포함되고, 상기 인듐(In)이 1.1at% 이하로 포함되고, 상기 저마늄(Ge)과 실리콘(Si)의 합이 18 내지 21 at%인
    칼코게나이드 물질.
  2. 제1항에 있어서,
    상기 칼코게나이드 물질의 평균 배위수는 2.60 내지 2.68인
    칼코게나이드 물질.
  3. 제1항에 있어서,
    상기 칼코게나이드 물질의 평균 배위수는 2.64 내지 2.68인
    칼코게나이드 물질.
  4. 제1항에 있어서,
    상기 인듐(In)이 0.45 내지 1.1 at% 포함된
    칼코게나이드 물질.
  5. 제1 전극;
    제2 전극; 및
    상기 제1 전극과 상기 제2 전극의 사이에 위치되고, 저마늄(Ge), 셀레늄(Se), 아세닉(As), 실리콘(Si) 및 인듐(In)을 포함하고, 평균 배위수가 2.60 내지 2.68인 칼코게나이드 물질을 포함하는 제1 가변 저항막
    을 포함하는 반도체 장치.
  6. 제5항에 있어서,
    상기 칼코게나이드 물질은 상기 셀레늄(Se)이 49 내지 56 at% 포함된
    반도체 장치.
  7. 제5항에 있어서,
    상기 칼코게나이드 물질은 상기 인듐(In)이 1.1 at% 이하로 포함된
    반도체 장치.
  8. 제5항에 있어서,
    상기 칼코게나이드 물질은 상기 인듐이 3.38at% 이하로 포함된
    반도체 장치.
  9. 제8항에 있어서,
    상기 칼코게나이드 물질의 평균 배위수는 2.64 내지 2.68인
    반도체 장치.
  10. 제5항에 있어서,
    상기 칼코게나이드 물질은,
    상기 저마늄(Ge)과 실리콘(Si)의 합이 18 내지 21 at%인
    반도체 장치.
  11. 제5항에 있어서,
    상기 반도체 장치의 동작 시에 상기 가변 저항막은 비정질 상태를 유지하는
    반도체 장치.
  12. 제5항에 있어서,
    제3 전극; 및
    상기 제2 전극과 상기 제3 전극의 사이에 위치된 제2 가변 저항막
    을 더 포함하는 반도체 장치.
  13. 제12항에 있어서,
    상기 제1 가변 저항막은 스위칭막이고, 상기 제2 가변 저항막은 메모리막인
    반도체 장치.
  14. 제5항에 있어서,
    워드 라인; 및
    상기 워드 라인과 교차된 비트 라인을 더 포함하고,
    상기 워드 라인과 상기 비트 라인의 사이에 연결된 메모리 셀이 상기 제1 전극, 상기 제2 전극 및 상기 제1 가변 저항막을 포함하는
    반도체 장치.
KR1020220163642A 2022-11-30 2022-11-30 칼코게나이드 물질 및 반도체 장치 KR20240080367A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220163642A KR20240080367A (ko) 2022-11-30 2022-11-30 칼코게나이드 물질 및 반도체 장치
US18/299,608 US20240179921A1 (en) 2022-11-30 2023-04-12 Chalcogenide material and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220163642A KR20240080367A (ko) 2022-11-30 2022-11-30 칼코게나이드 물질 및 반도체 장치

Publications (1)

Publication Number Publication Date
KR20240080367A true KR20240080367A (ko) 2024-06-07

Family

ID=91191423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220163642A KR20240080367A (ko) 2022-11-30 2022-11-30 칼코게나이드 물질 및 반도체 장치

Country Status (2)

Country Link
US (1) US20240179921A1 (ko)
KR (1) KR20240080367A (ko)

Also Published As

Publication number Publication date
US20240179921A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US10991882B2 (en) Methods of forming resistive memory elements
US9356232B2 (en) Method of making memory element with ion source layer comprised of two or more unit IO source layers
US7639523B2 (en) Stabilized resistive switching memory
US20170098684A1 (en) Switch device and storage unit
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
TWI497491B (zh) 記憶體元件及記憶體裝置
US20190172871A1 (en) Selector Device Incorporating Conductive Clusters for Memory Applications
JP5708930B2 (ja) 記憶素子およびその製造方法ならびに記憶装置
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US20170104031A1 (en) Selector Elements
KR101854023B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US10879312B2 (en) Memory device and memory unit
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
CN102403458A (zh) 存储元件和存储装置
JP2012060024A (ja) 記憶素子および記憶装置
KR101889600B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
KR102130219B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
KR20240080367A (ko) 칼코게나이드 물질 및 반도체 장치
US12035541B2 (en) Selector device and semiconductor storage device
KR102395814B1 (ko) 선택 소자 및 이를 포함하는 메모리 소자
US20220302213A1 (en) Selector device and semiconductor storage device
KR20240060306A (ko) 금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치