KR20240060306A - 금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치 - Google Patents

금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20240060306A
KR20240060306A KR1020220141764A KR20220141764A KR20240060306A KR 20240060306 A KR20240060306 A KR 20240060306A KR 1020220141764 A KR1020220141764 A KR 1020220141764A KR 20220141764 A KR20220141764 A KR 20220141764A KR 20240060306 A KR20240060306 A KR 20240060306A
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
electrode
semiconductor device
memory cell
Prior art date
Application number
KR1020220141764A
Other languages
English (en)
Inventor
허성
성하준
박성용
양우영
윤동진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220141764A priority Critical patent/KR20240060306A/ko
Priority to US18/187,151 priority patent/US20240147735A1/en
Publication of KR20240060306A publication Critical patent/KR20240060306A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

일 실시예에 따른 스위칭 소자는 제1 전극층, 상기 제1 전극층과 대향하도록 배치된 제2 전극층, 및 상기 제1 전극층과 상기 제2 전극층 사이에 배치된 선택층을 포함하고, 상기 제1 전극층은, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)으로 도핑될 수 있다.

Description

금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치{METAL-DOPED SWITCHING DEVICE AND SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 개시는 금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치에 관한 것이다.
최근, 전자기기의 소형화, 고성능화에 수반하여, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 메모리 장치가 요구되고 있다. 이러한 메모리 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 PRAM(Phase-change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory), 등과 같은 메모리 장치가 있다. 이러한 메모리 장치들은 칼코게나이드 재료를 사용하는 OTS(ovonic threshold switch) 기반의 스위칭 소자를 포함할 수 있다. 스위칭 소자에 사용되는 칼코게나이드 재료는 재료를 이루는 성분간의 결합이 불안정하여, 반복적인 스위칭시, 문턱 전압이 감소될 수 있다.
본 개시에 따르면, 스위칭에 따른 문턱 전압 감소가 개선된 스위칭 소자를 제공할 수 있다.
본 개시에 따르면, 스위칭에 따른 문턱 전압 감소가 개선된 스위칭 소자를 포함하는 반도체 장치가 제공될 수 있다.
일 실시예에 따르면, 스위칭 소자는 제1 전극층, 상기 제1 전극층과 대향하도록 배치된 제2 전극층, 및 상기 제1 전극층과 상기 제2 전극층 사이에 배치된 선택층을 포함하고, 상기 제1 전극층은, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)으로 도핑될 수 있다.
상기 제1 전극층의 도핑 농도는 0at% 초과이고, 15at% 이하일 수 있다.
상기 제1 전극층의 도핑 농도는 6at% 이상이고, 15at% 이하일 수 있다.
상기 제1 전극층은 티타늄질화물(TiN)을 포함할 수 있다.
상기 선택층은 게르마늄(Ge), 비소(As), 및 셀레늄(Se)을 포함하는 칼코게나이드 재료를 포함할 수 있다.
상기 칼코게나이드 재료는 오보닉 문턱 스위칭 물질 특성을 나타낼 수 있다.
상기 제2 전극층은 티타늄질화물(TiN)을 포함할 수 있다.
일 실시예에 따르면, 메모리 셀은 제1 전극층, 상기 제1 전극층과 대향하도록 배치된 제2 전극층, 상기 제1 전극층과 상기 제2 전극층 사이에 배치된 선택층, 상기 제1 전극층과 대향하도록 배치된 제3 전극층, 및 상기 제1 전극층과 상기 제3 전극층 사이에 배치된 가변 저항층을 포함하고, 상기 제1 전극층은, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)으로 도핑될 수 있다.
상기 제1 전극층의 도핑 농도는 0at% 초과이고, 15at% 이하일 수 있다.
상기 제1 전극층의 도핑 농도는 6at% 이상이고, 15at% 이하일 수 있다.
상기 제1 전극층은 티타늄질화물(TiN)을 포함할 수 있다.
상기 선택층은 게르마늄(Ge), 비소(As), 및 셀레늄(Se)을 포함하는 칼코게나이드 재료를 포함할 수 있다.
상기 칼코게나이드 재료는 오보닉 문턱 스위칭 물질 특성을 나타낼 수 있다.
상기 가변 저항층은 상변화 물질을 포함할 수 있다.
일 실시예에 따르면, 반도체 장치는 제1 방향으로 연장되고 서로 이격 배치된 복수의 제1 전극 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되고 서로 이격 배치된 복수의 제2 전극 라인, 및 상기 제1 전극 라인과 상기 제2 전극 라인의 교차점에서 상기 제1 전극 라인과 상기 제2 전극 라인 사이에 전기적으로 연결된 복수의 메모리 셀을 포함하고, 상기 복수의 메모리 셀 각각은 전기적으로 연결된 제1 전극층, 선택층, 제2 전극층, 및 가변 저항층을 포함하며, 상기 제1 전극층은, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)으로 도핑될 수 있다.
상기 제1 전극층의 도핑 농도는 0at% 초과이고, 15at% 이하일 수 있다.
상기 제1 전극층의 도핑 농도는 6at% 이상이고, 15at% 이하일 수 있다.
상기 가변 저항층에 전기적으로 연결된 제3 전극층을 더 포함할 수 있다.
상기 반도체 장치는 3차원 크로스 포인트 어레이(3D cross point array) 구조를 가질 수 있다.
상기 반도체 장치는 PRAM, RRAM, 또는 MRAM을 포함할 수 있다.
개시된 실시예에 따른 스위칭 소자는 일함수가 큰 금속으로 전극층을 도핑하여, 스위칭에 따른 문턱 전압 감소가 개선될 수 있다.
개시된 실시예에 따른, 반도체 장치는 일함수가 큰 금속으로 전극층을 도핑하여, 누설 전류가 감소되어 성능이 향상될 수 있다.
도 1은 일 실시예에 따른 스위칭 소자의 단면도이다.
도 2는 금속 도핑에 따른 전극의 일함수 변화를 나타내는 그래프이다.
도 3은 금속 도핑에 따른 전극의 일함수 변화를 나타내는 표이다.
도 4는 금속 도핑이 된 스위칭 소자의 IV curve를 나타내는 그래프이다.
도 5는 일 실시예에 따른 메모리 셀의 사시도이다.
도 6은 일 실시예에 따른 반도체 장치의 사시도이다.
이하, 첨부된 도면들을 참조하여, 전극이 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
"상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 다수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들은 적당한 순서로 행해질 수 있으며, 반드시 기재된 순서에 한정되는 것은 아니다.
도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이런 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 스위칭 소자의 단면도이다.
도 1을 참조하면, 스위칭 소자(100)는 제1 전극층(110), 제1 전극층(110)과 대향하도록 배치된 제2 전극층(130), 제1 전극층(110)과 상기 제2 전극층(130) 사이에 배치된 선택층(120)을 포함할 수 있다. 선택층(120)은 제1 전극층(110)과 제2 전극층(130) 사이에 전기적으로 연결될 수 있다.
제1 전극층(110) 및 제2 전극층(130)은 전류가 흐르는 통로가 될 수 있다. 스위칭 소자(100)의 제1 전극층(110)과 제2 전극층(130) 사이에 문턱 전압보다 큰 전압이 인가될 때, 선택층(120)은 저저항 상태가 되어 전류가 흐르기 시작하고, 스위칭 소자(100)의 제1 전극층(110)과 제2 전극층(130) 사이에 문턱 전압보다 작은 전압이 인가될 때 선택층(120)은 고저항 상태로 돌아가 전류가 거의 흐르지 않게 된다. 또한 선택층(120)을 통해 흐르는 전류가 유지 전류(holding current)보다 작아질 때, 선택층(120)은 고저항 상태로 변화될 수 있다. 따라서, 스위칭 소자(100)는 제1 전극층(110)과 제2 전극층(130) 사이에 인가되는 전압에 따라 턴온/턴오프될 수 있다.
제1 전극층(110) 및 제2 전극층(130)은 도전성 재료로 형성될 수 있다. 예를 들어, 도전성 재료는 각각 금속, 도전성 금속 산화물, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 도전성 재료는 각각 탄소(C), 티타늄질화물(TiN), 티타늄실리콘질화물(TiSiN), 티타늄카본질화물(TiCN), 티타늄알루미늄질화물(TiAlN), 및 티타늄카본실리콘질화물(TiCSiN) 중에서 선택된 1종 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 전극층(110)은 금속으로 도핑될 수 있다. 그러나 이에 한정되지 않고, 제2 전극층(130)이 금속으로 도핑될 수도 있다. 제1 전극층(110) 또는 제2 전극층(130)을 도핑하는 금속의 일함수는 제1 전극층(110)과 제2 전극층(130)의 도전성 재료의 일함수보다 클 수 있다. 제1 전극층(110)을 도핑하는 금속은 예를 들어, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)을 포함할 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 0at% 초과이고, 15at% 이하일 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 6at% 이상이고, 15at% 이하일 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 10at% 이상이고, 15at% 이하일 수 있다.
선택층(120)은 오보닉 문턱 스위칭(ovonic threshold switch; OTS) 특성을 갖는 칼코게나이드 재료를 포함할 수 있다. 예를 들어, 선택층(120)은 게르마늄(Ge), 비소(As), 및 셀레늄(Se)을 포함하는 칼코게나이드 재료를 포함할 수 있다.
선택층(120)은 증착을 이용하여 형성될 수 있고, 예를 들어 물리화학적 증착을 이용하여 형성될 수 있다. 선택층(120)은 게르마늄(Ge), 비소(As), 및 셀레늄(Se)을 포함하는 칼코게나이드 재료를 포함하는 적어도 하나의 타겟을 이용하는 물리 기상 증착법(Physical Vapor Deposition; PVD) 공정을 통해 형성될 수 있다. 적어도 하나의 타겟은 게르마늄(Ge), 비소(As), 및 셀레늄(Se)을 포함하는 타겟을 포함할 수 있다. 선택층(120)은 게르마늄(Ge), 비소(As), 및 셀레늄(Se)을 포함하는 칼코게나이드 재료를 포함하는 복수의 소스를 이용하여 화학 기상 증착법(Chemical Vapor Deposition; CVD) 공정 또는 원자층 증착법(Atomic Layer Deposition; ALD) 공정을 통해 형성될 수도 있다.
선택층(120)은 코-스퍼터링(co-sputtering) 증착에 의해 얇은 두께로 형성될 수도 있다. 예를 들어, 선택층(120)의 두께는 약 5 nm 이상이고, 약 50 nm 이하일 수 있고, 약 5 nm 이상이고, 약 30 nm 이하일 수 있다.
제1 전극층(110)을 일함수가 큰 금속으로 도핑함에 따라, 선택층(120)의 셀레늄(Se)의 디퓨전(diffusion)에 따른 문턱 전압 감소를 보완하고, 반도체 소자의 성능을 개선할 수 있다.
실시예에 따른 스위칭 소자(100)는 메모리 셀에 적용되어 메모리 셀의 스위칭 동작을 위해 사용될 수 있다.
도 2는 금속 도핑에 따른 전극의 일함수 변화를 나타내는 그래프이고, 표 1은 금속 도핑에 따른 전극의 일함수 변화를 수치로 나타낸 것이다.
도 2와 표 1을 참조하면, 텅스텐(W), 게르마늄(Ge), 및 비소(As)의 도핑 농도에 따른 도 1의 제1 전극층(110)의 일함수 변화를 알 수 있다.
Doping(at%) As Ge W
1.8 -0.27 -0.26 0.08
3.4 -0.48 -0.46 0.16
6.7 -0.88 -0.75 0.37
13.3 -1.06 -0.90 0.47
제1 전극층(110)에 게르마늄(Ge), 비소(As)를 도핑한 경우, 도핑 농도가 높아짐에 따라, 제1 전극층(110)의 일함수가 감소하는 것을 알 수 있다.제1 전극층(110)에 텅스텐(W)을 도핑한 경우, 도핑 농도가 높아짐에 따라, 제1 전극층(110)의 일함수가 증가하는 것을 알 수 있다.
도 3은 금속 도핑에 따른 전극의 일함수 변화를 나타내는 도면이다
도 3을 참고하면, 도 1의 제1 전극층(110)에 6at%의 도핑 농도로 금속을 도핑함에 따른 제1 전극층(110)의 일함수 변화를 주기율표 상에 나타낸 결과를 알 수 있다.
제1 전극층(110)에 리튬(Li), 베릴륨(Be), 붕소(B), 탄소(C), 질소(N), 산소(O), 플루오르(F), 나트륨(Na), 마그네슘(Mg), 알루미늄(Al), 실리콘(Si), 인(P), 황(S), 염소(Cl), 칼륨(K), 칼슘(Ca), 스칸듐(Sc), 바나듐(V), 크로뮴(Cr), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 비소(As), 셀레늄(Se), 브롬(Br), 루비듐(Rb), 스트론튬(Sr), 이트륨(Y), 지르코늄(Zr), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 안티모니(Sb), 텔루륨(Te), 아이오딘(I), 세슘(Cs), 바륨(Ba), 란타넘(La), 금(Au), 수은(Hg), 탈륨(Tl), 납(Pb), 비스무트(Bi), 폴로늄(Po), 또는 아스타틴(At)을 도핑한 경우, 제1 전극층(110)의 일함수가 감소하는 것을 알 수 있다.
제1 전극층(110)에 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)을 도핑한 경우, 제1 전극층(110)의 일함수가 증가하는 것을 알 수 있다. 제1 전극층(110)에 일함수를 증가시키는 금속을 도핑하여, 스위칭에 따른 문턱 전압의 감소폭을 줄일 수 있다.
도 4는 금속 도핑이 된 스위칭 소자의 IV curve를 나타내는 그래프이다.
도 4를 참조하면, 도 1의 스위칭 소자(100)의 제1 전극층(110)에 텅스텐을 도핑하였을 때의 IV curve 양상을 알 수 있다. 도 3에서 알 수 있듯이 텅스텐은 일함수가 티타늄질화물(TiN) 보다 큰 금속이다.
제1 전극층(110)에 텅스텐 금속을 도핑하기 전에는 1st, 2nd, 3rd 스위칭에 따라 IV curve에서 문턱 전압 값이 -1eV 이상 감소하였는데, 제1 전극층(110)에 텅스텐 금속을 도핑한 도 5의 경우, 1st 스위칭 대비 3rd 스위칭을 했을때 IV curve에서 문턱 전압 값이 -0.3eV 감소하였음을 확인할 수 있다. 이를 통해, 제1 전극층(110)에 일함수를 증가시키는 금속을 도핑하여, 문턱 전압의 감소폭을 줄일 수 있음을 알 수 있다.
도 5는 일 실시예에 따른 메모리 셀의 사시도이다.
도 5를 참조하면, 메모리 셀(200)은 제1 전극 라인(210)과 제2 전극 라인(220) 사이에서 전기적으로 연결된 선택층(120)과 가변 저항층(140)을 포함할 수 있다. 메모리 셀(200)은 제1 전극층(110), 제1 전극층(110)과 대향하도록 배치된 제2 전극층(130), 제1 전극층(110)과 상기 제2 전극층(130) 사이에 배치된 선택층(120), 제1 전극층(110)과 대향하도록 배치된 제3 전극층(150), 제1 전극층(110)과 상기 제3 전극층(150) 사이에 배치된 가변 저항층(140)을 포함할 수 있다.
선택층(120)은 제1 전극층(110)과 제2 전극층(130) 사이에 전기적으로 연결될 수 있고, 가변 저항층(140)은 제1 전극층(110)과 제3 전극층(150) 사이에 전기적으로 연결될 수 있다.
도 5의 메모리 셀(200)에서 선택층(120)은 제1 전극층(110) 및 제2 전극층(130)과 함께 스위칭 소자의 역할을 수행할 수 있다. 스위칭 소자(100)는 도 1의 스위칭 소자(100)와 동일할 수 있다. 스위칭 소자(100)에 문턱 전압보다 큰 전압이 인가될 때, 선택층(120)은 저저항 상태가 되어 전류가 흐르기 시작하고, 스위칭 소자(100)에 문턱전압보다 작은 전압이 인가될 때 선택층(120)은 고저항 상태로 돌아가 전류가 거의 흐르지 않게 된다. 또한 선택층(120)을 통해 흐르는 전류가 유지 전류(holding current)보다 작아질 때, 선택층(120)은 고저항 상태로 변화될 수 있다. 따라서, 스위칭 소자(100)는 인가되는 전압에 따라 턴온/턴오프될 수 있다.
제1 전극층(110)은 금속으로 도핑될 수 있다. 제1 전극층(110)을 도핑하는 금속은 일함수가 큰 금속일 수 있다. 제1 전극층(110)을 도핑하는 금속은 예를 들어, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)을 포함할 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 0at% 초과이고, 15at% 이하일 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 6at% 이상이고, 15at% 이하일 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 10at% 이상이고, 15at% 이하일 수 있다.
가변 저항층(140)은 정보를 저장하는 역할을 수행할 수 있다. 가변 저항층(140)은 인가된 전압에 따라 저항값이 달라질 수 있다. 구체적으로, 가변 저항층(140)은 가열 시간에 따라 비정질 상태와 결정질 상태 사이에서 가역적으로 변화하는 상변화 물질을 포함할 수 있다. 상변화 물질은 비정질 상에서 고저항 상태가 되고, 결정질 상태에서 저저항 상태가 될 수 있다. 고저항 상태를 '0'으로, 저저항 상태를 '1'로 정의함으로써, 스위칭 소자에 데이터가 저장될 수 있다.
제1 전극 라인(210), 및 제2 전극 라인(220)은 전류가 흐르는 통로가 될 수 있다. 제1 전극 라인(210), 및 제2 전극 라인(220)은 선택적으로 도전성 재료로 형성될 수 있다. 예를 들어, 도전성 재료는 각각 독립적으로 금속, 도전성 금속 산화물, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 도전성 재료는 각각 탄소(C), 티타늄질화물(TiN), 티타늄실리콘질화물(TiSiN), 티타늄카본질화물(TiCN), 티타늄알루미늄질화물(TiAlN), 티타늄카본실리콘질화물(TiCSiN), 탄탈럼(Ta), 탄탈럼질화물(TaN), 텅스텐(W) 및 텅스텐질화물(WN) 중에서 선택된 1종 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 전극층(110), 제2 전극층(130) 및 제3 전극층(150)은 전류가 흐르는 통로가 될 수 있다. 제1 전극층(110), 제2 전극층(130) 및 제3 전극층(150)은 선택적으로 도전성 재료로 형성될 수 있다. 예를 들어, 도전성 재료는 각각 독립적으로 금속, 도전성 금속 산화물, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 도전성 재료는 각각 탄소(C), 티타늄질화물(TiN), 티타늄실리콘질화물(TiSiN), 티타늄카본질화물(TiCN), 티타늄알루미늄질화물(TiAlN), 티타늄카본실리콘질화물(TiCSiN), 탄탈럼(Ta), 탄탈럼질화물(TaN), 텅스텐(W) 및 텅스텐질화물(WN) 중에서 선택된 1종 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
메모리 셀(200)은 필라(pillar) 형상을 가질 수 있다. 예를 들어, 메모리 셀(200)은 원기둥 형상을 가질 수 있고, 사각기둥, 타원기둥, 다각기둥 등의 다양한 기둥 형상을 가질 수도 있다.
메모리 셀(200)은 측면이 기판에 대해 수직일 수 있다. 다시 말해, 메모리 셀(200)은 적층 방향(Z 방향)에 수직인 단면의 면적이 일정할 수 있으나, 이는 예시적인 것이며, 상부가 하부보다 넓거나, 또는 하부가 상부보다 넓은 구조를 가질 수 있다. 또한, 선택층(120), 및 가변 저항층(140)은 각각 독립적으로 상부와 하부의 넓이가 동일하거나 다를 수 있다. 이러한 형상은 각 구성 요소의 형성 방법에 따라 달라질 수 있다.
도 6은 일 실시예에 따른 반도체 장치의 사시도이다.
도 6을 참조하면, 반도체 장치(1000)는 복수의 메모리 셀(MC)을 포함하며, 메모리 셀(MC)은 도 5의 메모리 셀(200)일 수 있다. 반도체 장치(1000)는 3차원 크로스 포인트 어레이(3D cross point array) 구조를 가질 수 있다. 반도체 장치(1000)는 상이한 레벨에 위치한 제1 전극 라인(WL)과 제2 전극 라인(BL)을 포함할 수 있다. 반도체 장치(1000)는 제1 방향(X 방향)으로 연장되고 제1 방향에 수직한 제2 방향(Y 방향)으로 이격된 제1 전극 라인(WL)을 포함할 수 있다. 또한, 반도체 장치(1000)는 제1 전극 라인(WL)과 제3 방향(Z 방향)으로 이격되어, 제1 방향과 교차하는 제2 방향으로 상호 평행하게 연장되는 제2 전극 라인(BL)을 포함할 수 있다.
메모리 셀(MC)은 제1 전극 라인(WL)과 제2 전극 라인(BL)의 사이에 배치될 수 있다. 메모리 셀(MC)은 제1 전극 라인(WL) 및 제2 전극 라인(BL)과 전기적으로 연결되면서, 이들의 교차점에 배치될 수 있다. 메모리 셀(MC)은 매트릭스 형태로 배열될 수 있다. 메모리 셀(MC)은 전기적으로 연결된 제1 전극층(110), 선택층(120), 제2 전극층(130), 가변 저항층(140)을 포함할 수 있다. 메모리 셀(MC)은 가변 저항층(140)에 전기적으로 연결된 제3 전극층(150)을 더 포함할 수 있다. 선택층(120)은 제1 전극층(110)과 제2 전극층(130) 사이에 전기적으로 연결될 수 있고, 가변 저항층(140)은 제1 전극층(110)과 제3 전극층(150) 사이에 전기적으로 연결될 수 있다. 제1 전극 라인(WL) 및 제2 전극 라인(BL)을 통해 다양한 전압 신호 또는 전류 신호가 제공될 수 있고, 그에 따라 선택된 메모리 셀(MC)에 대해서는 데이터가 기입되거나 독출되며, 나머지 선택되지 않은 메모리 셀(MC)에 대해서는 기입이나 독출이 수행되는 것이 방지될 수 있다.
제1 전극층(110)은 금속으로 도핑될 수 있다. 제1 전극층(110)을 도핑하는 금속은 일함수가 큰 금속일 수 있다. 제1 전극층(110)을 도핑하는 금속은 예를 들어, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)을 포함할 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 0at% 초과이고, 15at% 이하일 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 6at% 이상이고, 15at% 이하일 수 있다. 제1 전극층(110)을 도핑하는 금속의 도핑 농도는 10at% 이상이고, 15at% 이하일 수 있다.
가변 저항층(140)과 선택층(120)은 제3 방향(Z 방향)을 따라 직렬로 연결되어 배치될 수 있으며, 선택층(120)은 제1 전극 라인(WL)과 제2 전극 라인(BL) 중 하나에 전기적으로 연결되고, 가변 저항층(140)은 다른 전극 라인에 전기적으로 연결될 수 있다. 제1 전극 라인(WL) 및 제2 전극 라인(BL)을 통해 다양한 전압 신호 또는 전류 신호가 제공될 수 있고, 그에 따라 선택된 메모리 셀(MC)에 대해서는 데이터가 기입되거나 독출되며, 나머지 선택되지 않은 메모리 셀(MC)에 대해서는 기입이나 독출이 수행되는 것이 방지될 수 있다.
메모리 셀(MC)의 배열은 멀티-데크 구조를 가질 수 있다. 메모리 셀(MC)은 제3 방향(Z 방향)으로 적층될 수 있다. 예를 들어, 메모리 셀(MC)의 배열은 제1 전극 라인(WL)과 제2 전극 라인(BL)이 제3 방향(Z 방향)을 따라 교대로 적층된 멀티-데크 구조를 가질 수 있다. 이 경우 교대로 적층된 제1 전극 라인(WL)과 제2 전극 라인(BL) 사이에 메모리 셀(MC)이 위치할 수 있다.
메모리 셀(MC)은 제3 방향(Z 방향)을 따라 동일한 구조로 배치될 수 있다. 예를 들어, 제1 전극 라인(WL)과 제2 전극 라인(BL) 사이에 배치되는 메모리 셀(MC)에서, 가변 저항층(140)은 제2 전극 라인(BL)에 전기적으로 연결되고, 선택층(120)은 제1 전극 라인(WL)에 전기적으로 연결되며, 가변 저항층(140)과 선택층(120)은 직렬로 연결될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 도 7에 도시된 것과는 달리, 메모리 셀(MC)에서 선택층(120)과 가변 저항층(140)의 위치가 바뀔 수 있다. 예를 들어, 메모리 셀(MC)에서 가변 저항층(140)이 제1 전극 라인(WL)에 전기적으로 연결되고 선택층(120)이 제2 전극 라인(BL)과 전기적으로 연결될 수도 있다.
선택층(120)은 해당 선택층(120)과 전기적으로 연결된 반도체 장치(1000)에 대한 전류의 흐름을 제어하여, 해당 반도체 장치(1000)를 선택하는 역할을 수행할 수 있다. 구체적으로, 선택층(120)은 양단에 걸린 전압의 크기에 따라 저항이 변화할 수 있는 물질을 포함할 수 있다. 예를 들어, 선택층(120)은 오보닉 문턱 스위칭 특성을 가질 수 있다.
선택층(120)은 열적 안정성이 우수하여 반도체 소자 등의 제조 공정에서 손상 또는 열화가 적을 수 있다. 구체적으로, 선택층(120)은 결정화 온도가 350℃ 이상이고, 600℃ 이하일 수 있다. 예를 들어, 결정화 온도가 380℃ 이상, 400℃ 이상, 580℃ 이하 또는 550℃ 이하일 수 있다. 또한, 선택층(120)은 승화(sublimation) 온도가 250℃ 이상이고, 400℃ 이하일 수 있다. 예를 들어, 승화 온도는 280℃ 이상, 300℃ 이상, 380℃ 이하 또는 350℃ 이하일 수 있다.
가변 저항층(140)은 정보를 저장하는 역할을 수행할 수 있다. 구체적으로, 가변 저항층(140)은 인가된 전압에 따라 저항값이 달라질 수 있다. 반도체 장치(1000)는 가변 저항층(140)의 저항 변화에 따라 '0' 또는 '1'과 같은 디지털 정보를 기억할 수 있고 소거할 수도 있다. 예를 들어, 반도체 장치(1000)는 가변 저항층(140)의 고저항 상태를 '0'으로, 저저항 상태를 '1'로 데이터를 기입할 수 있다. 여기서, 고저항 상태 '0'에서 저저항 상태 '1'로의 기입을 '셋(set) 동작'이라 칭할 수 있고, 저저항 상태 '1'에서 고저항 상태 '0'으로의 기입을 '리셋(reset) 동작'이라 칭할 수 있다.
가변 저항층(140)은 인가되는 전기적 펄스에 의해 복수 개의 저항 상태들 중 하나의 상태로 변화될 수 있다. 가변 저항층(140)은 전류량에 따라 결정 상태가 변화하는 상변화 물질을 포함할 수 있다. 상변화 물질은 비교적 저항이 높은 비정질 상태 또는 비교적 저항이 낮은 결정 상태로 변화될 수 있다. 상변화 물질은 메모리 소자의 양단에 인가되는 전압에 의해 발생하는 줄 열(Joule's heat)에 의해 상(phase)이 가역적으로 변화될 수 있으며, 이와 같은 상변화를 통해 반도체 장치(1000)에 데이터가 저장될 수 있다.
상변화 물질은 셀레늄(Se) 및/또는 텔루륨(Te)을 포함하고, 게르마늄(Ge), 안티모니(Sb), 비스무트(Bi), 납(Pb), 주석(Sn), 은(Ag), 비소(As), 황(S), 실리콘(Si), 인듐(In), 티타늄(Ti), 갈륨(Ga), 인(P), 붕소(B), 산소(O) 및 탄소(C) 중에서 선택되는 하나 이상의 원소를 포함할 수 있다. 상변화 물질은 Ge-Sb-Te(GST)를 포함할 수 있다. Ge-Sb-Te(GST)는 게르마늄(Ge), 안티모니(Sb), 및 텔루륨(Te)을 포함하는 화합물이며, Ge2Sb2Te5, Ge2Sb2Te7, GeSb2Te4, 및/또는 GeSb4Te7를 포함할 수 있다.
상변화 물질은 알루미늄(Al), 아연(Zn), 크로뮴(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 루테늄(Ru), 팔라듐(Pd), 하프늄(Hf), 탄탈럼(Ta), 이리듐(Ir), 백금(Pt), 지르코늄(Zr), 탈륨(Tl), 및 폴로늄(Po) 중에서 선택되는 하나 이상의 금속 원소를 더 포함할 수 있다. 금속 원소는 가변 저항층(140)의 전기 전도성 및 열전도성을 높일 수 있고, 결정화 속도를 높일 수도 있다.
상변화 물질을 이루는 각 원소는 다양한 화학적 조성비 (stoichiometry)를 가질 수 있다. 각 원소의 화학적 조성비에 따라 상변화 물질의 결정화 온도, 용융점, 결정화 에너지에 따른 상변화 속도, 및 정보 보유력(retention)이 조절될 수 있다. 예를 들어, 상변화 물질의 용융점이 500℃ 내지 약 800℃일 수 있게 화학적 조성비가 조절될 수 있다.
가변 저항층(140)은 서로 다른 물성을 갖는 두 개 이상의 층들이 교대로 적층되는 다층 구조를 가질 수 있다. 예를 들어, 가변 저항층(149)은 Ge-Te으로 이루어지는 층과 Sb-Te으로 이루어지는 층이 교대로 적층되는 구조를 포함할 수 있다. 이러한 적층 구조는 초격자(Super-Lattice) 구조일 수 있다. 또한, 복수의 층들 사이에 배리어층이 더 포함될 수 있다. 배리어층은 복수의 층들 간에 물질 확산을 방지하는 역할을 할 수 있다.
반도체 장치(1000)를 구동하는 방법을 간단히 설명하면 다음과 같다. 반도체 장치(1000)는 제1 전극 라인(WL) 및 제2 전극 라인(BL)을 통해 메모리 셀(MC)의 가변 저항층(140)에 전압이 인가되어 전류가 흐를 수 있다.
또한 제1 전극 라인(WL) 및 제2 전극 라인(BL)의 선택에 의해 임의의 메모리 셀(MC)이 어드레스될 수 있고, 선택된 제1 전극 라인(WL) 및 제2 전극 라인(BL) 사이에 소정의 신호를 인가하여, 메모리 셀(MC)을 프로그래밍할 수 있다. 또한 제2 전극 라인(BL)을 통하여 전류값을 측정함으로써, 해당 메모리 셀(MC)의 가변 저항층(140)의 저항값에 따른 정보, 즉 프로그래밍된 정보를 판독할 수 있다.
반도체 장치(1000)는 PRAM, RRAM, 또는 MRAM이 될 수 있다. 하지만 이는 단지 예시적인 것으로, 이외에도 반도체 장치(1000)는 멤리스터(Memristor) 등이 될 수도 있다.
반도체 장치(1000) 내에 포함된 메모리 셀의 재료가 비정질 상태와 결정질 상태 사이에서 가역적으로 변화하는 상변화 물질을 포함할 때, 반도체 장치(1000)는 PRAM일 수 있다. 이러한 PRAM은 메모리 셀의 양단에 인가되는 전압에 의해 발생하는 줄 열(Joule heat)에 의해 상(phase)이 가역적으로 변화될 수 있으며, 이와 같은 상변화를 통해 메모리 셀에 데이터가 저장될 수 있다. 예를 들어, 상변화 물질은 비정질 상에서 고저항 상태가 되고, 결정질 상에서 저저항 상태가 될 수 있다. 고저항 상태를 '0'으로, 저저항 상태 '1'로 정의함으로써, 메모리 셀에 데이터가 저장될 수 있다.
반도체 장치(1000) 내에 포함된 메모리 셀의 재료가 전이금속 산화물을 포함할 ‹š, 반도체 장치(1000)는 RRAM이 될 수 있다. 전이금속 산화물을 포함하는 메모리 셀은 프로그램 동작에 의하여 적어도 하나의 전기적 통로가 메모리 셀 내에 생성되거나 소멸될 수 있다. 전기적 통로가 생성된 경우에 메모리 소자는 낮은 저항값을 가질 수 있으며, 전기적 통로가 소멸된 경우에 메모리 셀은 높은 저항값을 가질 수 있다. 이와 같은 메모리 셀의 저항값 차이를 이용하여 반도체 장치(1000)에 데이터가 저장될 수 있다. 전이금속 산화물은 탄탈럼(Ta), 지르코늄(Zr), 티타늄(Ti), 하프늄(Hf), 망간(Mn), 이트륨(Y), 니켈(Ni), 코발트(Co), 아연(Zn), 나이오븀(Nb), 구리(Cu), 철(Fe), 또는 크로뮴(Cr) 중에서 선택되는 1종 이상의 금속을 포함할 수 있다. 전이금속 산화물은 Ta2O5-x, ZrO2-x, TiO2-x, HfO2-x, MnO2-x, Y2O3-x, NiO1-y, Nb2O5-x, CuO1-y, 및 Fe2O3-x 중에서 하나 이상을 포함할 수 있다(0≤x≤1.5, 0≤y≤0.5일 수 있다.).
반도체 장치(1000) 내에 포함된 메모리 셀이 자성체로 이루어지는 2개의 전극과, 이들 2개의 자성체 전극 사이에 개재되는 유전체를 포함하는 MTJ(Magnetic Tunnel Junction) 구조를 갖는 경우, 반도체 장치(1000)는 MRAM이 될 수 있다. 2개의 전극은 각각 자화 고정층 및 자화 자유층일 수 있으며, 이들 사이에 개재된 유전체는 터널 배리어층일 수 있다. 자화 고정층은 일 방향으로 고정된 자화 방향을 갖고, 자화 자유층은 자화 고정층의 자화 방향에 평행 또는 반 평행하도록 변경 가능한 자화 방향을 가질 수 있다. 자화 고정층 및 자화 자유층의 자화 방향들은 터널 배리어층의 일면에 평행할 수 있으나, 이에 한정되는 것은 아니다. 자화 고정층 및 자화 자유층의 자화 방향들은 터널 배리어층의 일면에 수직할 수 있다. 자화 자유층의 자화 방향이 자화 고정층의 자화 방향과 평행한 경우, 메모리 소자가 제1 저항값을 가질 수 있다. 한편, 자화 자유층의 자화 방향이 자화 고정층의 자화 방향에 반 평행한 경우, 메모리 소자는 제2 저항값을 가질 수 있다. 이와 같은 메모리 소자의 저항값 차이를 이용하여 반도체 장치(1000)에 데이터가 저장될 수 있다. 자화 고정층은 일 방향으로 고정된 자화 방향을 갖고, 자화 자유층은 내부 전자들의 스핀 토크(spin torque)에 의하여 자화 방향이 변할 수 있다. 자화 고정층 및 자화 자유층은 자성 물질을 포함할 수 있다. 이 때, 자화 고정층은 자화 고정층 내 강자성 물질의 자화 방향을 고정시키는 반강자성 물질을 더 포함할 수 있다. 터널 배리어층은 마그네슘(Mg), 티타늄(Ti), 알루미늄(Al), 아연(Zn) 중에서 선택되는 1종 이상의 산화물일 수 있으나, 이에 한정되는 것은 아니다.
이로부터, 본 개시의 기술적 사상에 의한 구현예들에 따르면, 문턱 전압 감소폭이개선된 스위칭 소자 및 반도체 장치를 제공할 수 있음을 확인할 수 있다.
금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 권리범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 권리범위에 포함된 것으로 해석되어야 할 것이다.
100.....스위칭 소자 110.....제1 전극층
120.....선택층 130.....제2 전극층
140.....가변 저항층 150.....제3 전극층
200.....메모리 셀 210.....제1 전극 라인
220.....제2 전극 라인 230.....제2 전극층
1000.....반도체 장치

Claims (20)

  1. 제1 전극층;
    상기 제1 전극층과 대향하도록 배치된 제2 전극층; 및
    상기 제1 전극층과 상기 제2 전극층 사이에 배치된 선택층;을 포함하고,
    상기 제1 전극층은, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)으로 도핑된 스위칭 소자.
  2. 제1 항에 있어서,
    상기 제1 전극층의 도핑 농도는 0at% 초과이고, 15at% 이하인, 스위칭 소자.
  3. 제1 항에 있어서,
    상기 제1 전극층의 도핑 농도는 6at% 이상이고, 15at% 이하인, 스위칭 소자.
  4. 제1 항에 있어서,
    상기 제1 전극층은 티타늄질화물(TiN)을 포함하는, 스위칭 소자.
  5. 제1 항에 있어서,
    상기 선택층은 게르마늄(Ge), 비소(As), 및 셀레늄(Se)을 포함하는 칼코게나이드 재료를 포함하는, 스위칭 소자.
  6. 제5 항에 있어서,
    상기 칼코게나이드 재료는 오보닉 문턱 스위칭 물질 특성을 나타내는, 스위칭 소자.
  7. 제1 항에 있어서,
    상기 제2 전극층은 티타늄질화물(TiN)을 포함하는, 스위칭 소자.
  8. 제1 전극층;
    상기 제1 전극층과 대향하도록 배치된 제2 전극층;
    상기 제1 전극층과 상기 제2 전극층 사이에 배치된 선택층;
    상기 제1 전극층과 대향하도록 배치된 제3 전극층; 및
    상기 제1 전극층과 상기 제3 전극층 사이에 배치된 가변 저항층;을 포함하고,
    상기 제1 전극층은, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)으로 도핑된, 메모리 셀.
  9. 제8 항에 있어서,
    상기 제1 전극층의 도핑 농도는 0at% 초과이고, 15at% 이하인, 메모리 셀.
  10. 제8 항에 있어서,
    상기 제1 전극층의 도핑 농도는 6at% 이상이고, 15at% 이하인, 메모리 셀.
  11. 제8 항에 있어서,
    상기 제1 전극층은 티타늄질화물(TiN)을 포함하는, 메모리 셀.
  12. 제8 항에 있어서,
    상기 선택층은 게르마늄(Ge), 비소(As), 및 셀레늄(Se)을 포함하는 칼코게나이드 재료를 포함하는, 메모리 셀.
  13. 제12 항에 있어서,
    상기 칼코게나이드 재료는 오보닉 문턱 스위칭 물질 특성을 나타내는, 메모리 셀.
  14. 제8 항에 있어서,
    상기 가변 저항층은 상변화 물질을 포함하는, 메모리 셀.
  15. 제1 방향으로 연장되고 서로 이격 배치된 복수의 제1 전극 라인;
    상기 제1 방향과 교차하는 제2 방향으로 연장되고 서로 이격 배치된 복수의 제2 전극 라인; 및
    상기 제1 전극 라인과 상기 제2 전극 라인의 교차점에서 상기 제1 전극 라인과 상기 제2 전극 라인 사이에 전기적으로 연결된 복수의 메모리 셀을 포함하고,
    상기 복수의 메모리 셀 각각은 전기적으로 연결된 제1 전극층, 선택층, 제2 전극층, 및 가변 저항층을 포함하며,
    상기 제1 전극층은, 망간(Mn), 철(Fe), 나이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 이리듐(Ir), 또는 백금(Pt)으로 도핑된, 반도체 장치.
  16. 제15 항에 있어서,
    상기 제1 전극층의 도핑 농도는 0at% 초과이고, 15at% 이하인, 반도체 장치.
  17. 제15 항에 있어서,
    상기 제1 전극층의 도핑 농도는 6at% 이상이고, 15at% 이하인, 반도체 장치.
  18. 제15 항에 있어서,
    상기 가변 저항층에 전기적으로 연결된 제3 전극층을 더 포함하는, 반도체 장치.
  19. 제15 항에 있어서,
    상기 반도체 장치는 3차원 크로스 포인트 어레이(3D cross point array) 구조를 가지는, 반도체 장치.
  20. 제15 항에 있어서,
    상기 반도체 장치는 PRAM, RRAM, 또는 MRAM을 포함하는, 반도체 장치.
KR1020220141764A 2022-10-28 2022-10-28 금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치 KR20240060306A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220141764A KR20240060306A (ko) 2022-10-28 2022-10-28 금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치
US18/187,151 US20240147735A1 (en) 2022-10-28 2023-03-21 Metal-doped switching device and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220141764A KR20240060306A (ko) 2022-10-28 2022-10-28 금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20240060306A true KR20240060306A (ko) 2024-05-08

Family

ID=90833606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220141764A KR20240060306A (ko) 2022-10-28 2022-10-28 금속으로 도핑된 스위칭 소자 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US20240147735A1 (ko)
KR (1) KR20240060306A (ko)

Also Published As

Publication number Publication date
US20240147735A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US11183223B2 (en) Memory devices
US10403681B2 (en) Memory device including a variable resistance material layer
US9991315B2 (en) Memory device including ovonic threshold switch adjusting threshold voltage thereof
US10644069B2 (en) Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
CN107644934B (zh) 存储器件
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
US7233017B2 (en) Multibit phase change memory device and method of driving the same
US10720470B2 (en) Variable resistance memory devices
TW201535680A (zh) 切換裝置及儲存單元
KR102507303B1 (ko) 메모리 소자
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
KR101854023B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US11522132B2 (en) Storage device and storage unit with a chalcogen element
KR102130219B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US20240147735A1 (en) Metal-doped switching device and semiconductor device including the same
KR20220063573A (ko) 칼코겐 화합물 및 이를 포함하는 반도체 소자
KR102395814B1 (ko) 선택 소자 및 이를 포함하는 메모리 소자
KR101795159B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
KR102660633B1 (ko) 고압 수소 열처리된 선택 소자층을 구비한 가변 저항 메모리 장치 및 그 제조 방법
US20220406842A1 (en) Chalcogenide material, device and memory device including the same
US20240188305A1 (en) Memory devices
KR20230145904A (ko) 칼코게나이드 재료, 이를 포함하는 스위칭 소자, 및 스위칭 소자를 포함하는 메모리 장치
KR20220038919A (ko) 선택 소자 및 이를 포함하는 메모리 소자 및 메모리 장치
KR20220059879A (ko) 칼코겐 화합물층을 포함하는 반도체 소자 및 이를 포함한 반도체 장치