CN107644934B - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN107644934B
CN107644934B CN201710497491.9A CN201710497491A CN107644934B CN 107644934 B CN107644934 B CN 107644934B CN 201710497491 A CN201710497491 A CN 201710497491A CN 107644934 B CN107644934 B CN 107644934B
Authority
CN
China
Prior art keywords
equal
layer
less
variable resistance
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710497491.9A
Other languages
English (en)
Other versions
CN107644934A (zh
Inventor
吴哲
安东浩
堀井秀树
朴淳五
朴正熙
李镇宇
成东俊
崔雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107644934A publication Critical patent/CN107644934A/zh
Application granted granted Critical
Publication of CN107644934B publication Critical patent/CN107644934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器件包括可变电阻层和电连接到可变电阻层的选择器件层。存储器件还包括减少漏电流并且具有例如根据以下化学式1的成分的硫族化物开关材料，[GeXSiY(AsaTe1‑a)Z](1‑U)[N]U‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑(1)其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6并且0.08≤U≤0.2。

Description

存储器件
相关申请的交叉引用
本申请要求于2016年7月22日在韩国知识产权局提出的韩国专利申请No.10-2016-0093462的优先权，该申请的公开内容通过引用全部并入本文中。
技术领域
本文所述主题涉及一种存储器件，更具体地，涉及一种包括可变电阻材料层的存储器件。
背景技术
随着电子设备变得更轻、更薄、更短和更小，对高度集成的半导体器件的需求一直在增加。此外，已经提出了包括可变电阻材料层和选择器件层并且具有交叉点结构的三维(3D)存储器件。作为用于3D存储器件的选择器件层，已经提出了包括显示双向(Ovonic)阈值开关特性的硫族化物材料在内的存储器件。
发明内容
本文所述主题的示例性实施例提供了一种具有低截止电流和优异可靠性的存储器件。
根据一个示例性实施例，提供了一种存储器件，其包括可变电阻层、与可变电阻层电连接的选择器件层以及具有根据以下化学式1的成分的硫族化物开关材料，
[GeXSiY(AsaTe1-a)Z](1-U)[N]U---------------------------------(1)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6并且0.08≤U≤0.2。
根据另一示例性实施例，提供了一种存储器件，该存储器件包括可变电阻层、与可变电阻层电连接的选择器件层以及具有根据以下化学式3的成分的硫族化物开关材料，
GeXSiYAsZ(TebSe1-b)W---------------------------------(3)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.35≤Z≤0.45，0.7≤b＜1.0，0.3≤W≤0.4并且X+Y+Z+W＝1。
根据另一示例性实施例，提供了一种存储器件，包括：多条第一电极线，形成在衬底上并且在与衬底的上表面平行的第一方向上延伸；多条第二电极线，形成在所述多条第一电极线的上方，并且在与衬底的上表面平行且不同于第一方向的第二方向上延伸；多条第三电极线，形成在所述多条第一电极线的上方，并在第一方向上延伸；以及多个存储器单元，分别形成在所述多条第一电极线和所述多条第二电极线彼此交叉的点处以及所述多条第二电极线和所述多条第三电极线彼此交叉的点处。所述多个存储器单元中的每一个包括选择器件层和可变电阻层，并且选择器件层包括具有根据以下化学式1或化学式3的成分的硫族化物开关材料，
[GeXSiY(AsaTe1-a)Z](1-U)[N]U---------------------------------(1)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6并且0.08≤U≤0.2，
GeXSiYAsZ(TebSe1-b)W---------------------------------(3)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.35≤Z≤0.45，0.7≤b＜1.0，0.3≤W≤0.4并且X+Y+Z+W＝1。
附图说明
根据接下来结合附图进行的详细描述，将更清楚地理解本文所述主题的示例性实施例，在附图中：
图1是根据示例性实施例的可变电阻存储器件的等效电路图；
图2是根据示例性实施例的可变电阻存储器件的透视图；
图3是沿图2的线1X-1X’和1Y-1Y’所截取的截面图；
图4是示意性地示出了具有双向阈值开关特性的选择器件层的电压-电流曲线的曲线图；
图5是示出了根据示例性实施例的硫族化物开关材料的成分范围的三元相图；
图6A至图6C是示出了根据示例性实施例的包括硫族化物开关材料的存储器件的特性的曲线图；
图7至图10是根据示例性实施例的可变电阻存储器件的截面图；
图11是根据示例性实施例的可变电阻存储器件的透视图；
图12是沿图11的线2X-2X’和2Y-2Y’所截取的截面图；
图13是根据示例性实施例的可变电阻存储器件的透视图；
图14是沿图13的线3X-3X’和3Y-3Y’所截取的截面图；
图15是根据示例性实施例的可变电阻存储器件的透视图；
图16是沿图15的线4X-4X’所截取的截面图；以及
图17至图19是示出了根据示例性实施例的制造可变电阻存储器件的处理的截面图。
具体实施方式
在下文将参照附图更全面地描述本公开，在附图中示出了各种示例性实施方式。然而，本发明可以以许多不同形式实施，且不应被解释为限于示例实施例。这些示例实施例仅是示例，且不需要本文提供的细节的许多实现和变型是可能的。还应该强调的是本公开提供了备选示例的细节，但是这种备选方案的列举不是穷举的。此外，各示例之间的细节的任何一致性不应被解释为需要这种细节，列出本文所描述的每个特征的每个可能变型是不切实际的。在确定本发明的要求时应参考权利要求的语言。
在附图中，为了清楚起见，可以放大层和区域的尺寸和相对尺寸。贯穿附图，类似标记表示类似元件。虽然不同的图示出了示例性实施方式的变型，但是这些图不必旨在彼此互斥。相反，如从在下面详细描述的上下文中将看到的，当将附图及其描述作为整体考虑时，在不同附图中描绘和描述的某些特征可以与其他附图的其他特征组合以产生各种示例性实施例。
尽管可以使用诸如“一个示例性实施例”或“某些示例性实施例”之类的语言来参考本文所描述的附图，但是这些附图及其相应的描述不旨在与其他附图或描述相互排斥，除非上下文如此指示。因此，某些附图中的某些方面可以与其他附图中的某些特征相同，和/或某些附图可以是特定示例性实施例的不同表示或不同部分。
本文中所使用的术语仅仅是为了描述具体示例性实施例的目的，而不是意在限制本发明。如本文中使用的，除非上下文明确地给出另外的指示，否则单数形式“一”、“一个”和“所述”意在还包括复数形式。如本文中所使用的，术语“和/或”包括一个或多个相关联列出的项目的任意和所有组合，并且可以简写为“/”。
将理解，虽然本文中可以使用术语第一、第二、第三等来描述各元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。除非上下文另有说明，否则这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开，例如作为命名约定。因此，在不脱离本发明的教导的情况下，下面在本说明书的一个部分中讨论的第一元件、组件、区域、层或部分可以在说明书的另一部分或权利要求中被命名为第二元件、组件、区域、层或部分。此外，在某些情况下，即使在说明书中没有使用“第一”、“第二”等来描述术语，在权利要求中仍然可以将其称为“第一”或“第二”以便区分彼此不同的所要求保护的元素。
还将理解的是，术语“包括”和/或“包含”在本说明书中使用时表示存在所陈述的特征、区域、整数、步骤、操作、元素和/或组件，但并不排除存在或添加一个或多个其他特征、区域、整数、步骤、操作、元素、组件和/或其组合。
将理解的是，当提及元件“连接”或“耦接”到另一元件或者“在另一元件”上时，它可以直接连接或耦接到该另一元件或者直接在该另一元件上，或者还可以存在介于中间的元件。相比之下，当提及元件“直接连接”或“直接耦接”到另一元件或者“接触”另一元件或“与”另一元件“接触”时，不存在介于中间的元件。用于描述元件之间的关系的其他词语应以类似的方式解释(例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”等)。
将通过理想示意图的方式参考平面图和/或截面图来描述本文所描述的示例性实施例。因此，可以根据制造技术和/或公差来修改示例性视图。因此，所公开的实施例不限于视图中所示的那些，而是包括基于制造工艺形成的构造的修改。因此，附图中示例地示出的区域可以具有示意性的性质，并且附图中所示的区域的形状可以示例地示出元件的区域的具体形状，但是本发明的方面不限于此。
为便于描述，空间上的相对术语，诸如″在......之下″、″在......下方″、″下″、″在......上方″、″上″等在本文中可以用来描述如在附图中所示的一个元件或者特征与另一个或多个元件或者特征的关系。将理解的是，空间上的相对术语除了包括附图中示出的方向之外，还意在包含设备在使用中或操作中的不同方向。例如，如果附图中的设备被翻转，则被描述为在其他元件或者特征″下方″或者″之下″的元件将被定向在其他元件或者特征的″上方″。因此，术语“下方”可以包括上方和下方的取向二者。所述设备可以以其他方式定向(旋转90度或在其他方向)，且可以相应地解释本文中使用的空间相对描述符。
同样，本文中使用的诸如“上方”和“下方”之类的空间相对术语具有其通常的宽泛含义，例如即使当向下看元件A和元件B时它们之间没有重叠，元件A也可以在元件B之上(正如在空中的东西通常在地面上的东西的上方，即使其并不是直接在另一者上方)。
当涉及取向、布局、位置、形状、尺寸、数量或其他测度时本文所用术语(例如，“相同”、“相等”、“平面”或“共面”)不必表示完全相同的取向、布局、位置、形状、尺寸、数量或其他测度，而是为了强调在例如可能由于制造工艺而发生的可接受变化内的几乎相同的取向、布局、位置、形状、尺寸、数量或其他测度。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可以用于强调该含义。例如，被描述为“基本上相同”、“基本上相等”或“基本上共面”的项目可以完全相同、相等或共面，或者在例如可能由于制造工艺而发生的可接受变化内可以相同、相等或共面。
诸如“约”或“大致”之类的术语可以反映仅以小的相对方式和/或以不显著改变某些元件的操作、功能或结构的方式变化的量、尺寸、取向或布局。例如，“约0.1至约1”的范围可以包括诸如在0.1附近的0％-5％偏差和在1附近的0％至5％偏差的范围，尤其是如果这种偏差维持与所列出的范围相同的效果。
尽管可能未示出相应的平面图和/或一些截面图的透视图，但是本文所示的器件结构的截面图提供对沿着如在平面图中示出的两个不同方向延伸和/或沿着如在透视图中示出的三个不同方向延伸的多个器件结构的支撑。两个不同方向可以彼此正交或可以不正交。三个不同方向可以包括可与两个不同方向正交的第三方向。多个器件结构可以集成在同一电子设备中。例如，当在截面图中示出器件结构(例如，存储器单元结构或晶体管结构)时，电子设备可以包括如通过电子设备的平面图所示出的多个器件结构(例如，多个存储器单元结构或多个晶体管结构)。多个器件结构可以以阵列和/或以二维图案来布置。
如本文所使用的，被描述为“电连接”的项目被构造为使得电信号可以从一个项目传递到另一个项目。因此，物理连接到无源电绝缘组件(例如，印刷电路板的预浸料层、连接两个器件的电绝缘粘合剂、电绝缘的底部填充物或模具层等)的无源导电组件(例如，导线、焊盘、内部电线等)不与所述无源电绝缘组件电连接。此外，彼此“直接电连接”的项目通过一个或多个无源元件(例如，导线、焊盘、内部电线、通孔等)电连接。因此，直接电连接的组件不包括通过有源元件(诸如晶体管或二极管)电连接的组件。直接电连接的元件可以被直接物理连接和直接电连接。
被描述为热连接或热连通的组件被布置为使得热将沿着组件之间的路径流动，以允许热量从第一组件传递到第二组件。仅因为两个组件是同一设备或封装的一部分，并不会使它们热连接。一般来说，导热并直接连接到其他导热或发热组件(或通过中间导热组件连接到那些组件或者紧邻以实现实质上的热传递)的组件将被描述为热连接到那些组件，或与那些组件热连通。相反，其间具有绝热材料的两个组件不被描述为彼此热连接或热连通，所述两个组件之间的绝热材料显著地防止所述两个组件之间的热传递或仅允许偶然的热传递。术语“导热”或“导热的”不会仅因为其提供偶然的热传导而应用于特定材料，而是旨在表示通常被称为良好热导体或已知具有用于传递热的效用的材料，或具有与那些材料相似的导热性能的组件。
除非另外定义，否则这里使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常所理解的含义相同的含义。还将理解的是，诸如在常用词典中定义的术语应被解释为其含义与在相关技术和/或本申请的上下文中的含义相同，而不应将其解释为理想的或过于正式的含义，除非本文明确如此定义。
如在所公开的技术领域中通常的做法，以功能块、单元和/或模块来描述并在附图中示出特征和示例性实施方式。本领域技术人员将理解，这些块、单元和/或模块通过诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光)电路来物理地实现，所述电子(或光)电路可以使用基于半导体的制造技术或其他制造技术来形成。在块、单元和/或模块由微处理器或类似物实现的情况下，它们可以使用软件(例如，微代码)被编程以执行本文讨论的各种功能，并且可以可选地由固件和/或软件驱动。备选地，每个块、单元和/或模块可以通过专用硬件实现或实现为执行一些功能的专用硬件和处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合以执行其他功能。此外，在不脱离本发明构思的范围的情况下，实施例的每个块、单元和/或模块可以物理地分离成两个或更多个交互和离散的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，示例性实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
图1是根据示例性实施例的可变电阻存储器件100的等效电路图。
如图1所示，可变电阻存储器件100可以包括沿着第一方向(X方向)延伸并且在与第一方向垂直的第二方向(Y方向)上彼此间隔开的字线WL1和WL2。另外，可变电阻存储器件100可以包括在第三方向(Z方向)上与字线WL1和WL2间隔开并且沿着第二方向延伸的位线BL1、BL2、BL3和BL4。
存储器单元MC可以分别布置在位线BL1、BL2、BL3和BL4与字线WL1和WL2之间。具体地，存储器单元MC可以布置在位线BL1、BL2、BL3和BL4与字线WL1和WL2之间的交叉点处，并且每个存储器单元MC可以包括用于存储信息的可变电阻层ME和用于选择存储器单元的选择器件层SW。另外，选择器件层SW可以被称为开关器件层或接入器件层。
存储器单元MC可以沿着第三方向布置并且具有彼此相同的结构。例如，在布置在字线WL1和位线BL1之间的存储器单元MC中，选择器件层SW电连接到字线WL1，可变电阻层ME电连接到位线BL1，并且可变电阻层ME和选择器件层SW可以彼此串联连接。
然而，示例性实施例不限于上述结构布置。例如，与图1的示例性实施例不同，选择器件层SW和可变电阻层ME的位置可以在存储器单元MC中交换。例如，在存储器单元MC中，可变电阻层ME可以连接到字线WL1，而选择器件层SW可以连接到位线BL1。
将简要描述驱动可变电阻存储器件100的方法。经由字线WL1或WL2和位线BL1、BL2、BL3或BL4向存储器单元MC中的可变电阻层ME施加电压，使得电流可以流过可变电阻层ME。例如，可变电阻层ME可以包括可以在第一相和第二相之间可逆地转变的相变材料层。然而，可变电阻层ME不限于此，即，可变电阻层ME可以包括具有根据所施加的电压而变化的电阻值的任何类型的可变电阻器。例如，在所选择的存储器单元MC中，可变电阻层ME的电阻可以根据施加到可变电阻层ME的电压而在第一相和第二相之间可逆地转变。
根据可变电阻层ME的电阻变化，存储器单元MC可以存储表示为“0”或“1”的数字信息，或者可以从存储器单元MC中擦除数字信息。例如，数据可以在存储器单元MC中被写为高电阻状态“0”和低电阻状态“1”。这里，可以将从高电阻状态“0”到低电阻状态“1”的数据写入称为“置位操作”，并且可以将从低电阻状态“1”到高电阻状态“0”的数据写入称为“复位操作”。然而，根据示例性实施例的存储器单元MC不限于如上所述的高电阻状态“0”和低电阻状态“1”的数字信息，而是可以存储各种电阻状态。
可以通过选择字线WL1和WL2以及位线BL1、BL2、BL3和BL4来寻址任意存储器单元MC，并且可以通过在字线WL1和WL2与位线BL1、BL2、BL3和BL4之间施加预定信号来对存储器单元MC进行编程。另外，可以经由位线BL1、BL2、BL3和BL4测量电流值，以便根据相应的存储器单元MC中的可变电阻层的电阻值来读取信息，即，编程信息。
图2是根据示例性实施例的可变电阻存储器件的透视图，图3是沿图2的线1X-1X’和1Y-1Y’所截取的截面图。
如图2和图3所示，可变电阻存储器件100可以包括衬底101上的第一电极线层110L、第二电极线层120L和存储器单元层MCL。
如图所示，层间绝缘层105可以布置在衬底101上。层间绝缘层105可以包括诸如氧化硅之类的氧化物材料或诸如氮化硅之类的氮化物材料，并且将第一电极线层110L与衬底101电分离。在示例性实施例的可变电阻存储器件100中，层间绝缘层105布置在衬底101上，但这是非限制性示例。例如，在根据另一示例性实施例的可变电阻存储器件100中，集成电路层可以布置在衬底101上，并且存储器单元可以布置在集成电路层上。集成电路层可以包括例如用于操作存储器单元的外围电路和/或用于执行操作的核心电路。包括外围电路和/或核心电路的集成电路层被布置在衬底上并且存储器单元被布置在集成电路层之上的结构可以被称为外围上单元(cell over peri，COP)结构。
第一电极线层110L可以包括彼此平行地沿着第一方向(X方向)延伸的多条第一电极线110。第二电极线层120L可以包括彼此平行并且在与第一方向交叉的第二方向(Y方向)上延伸的多条第二电极线120。第一方向和第二方向可以彼此垂直。
当驱动可变电阻存储器件100时，第一电极线110可以对应于字线WL(参见图1)，并且第二电极线120可以对应于位线BL(参见图1)。备选地，第一电极线110可以对应于位线，并且第二电极线120可以对应于字线。
第一电极线110和第二电极线120均可以包括金属、导电金属氮化物、导电金属氧化物或其组合。例如，第一电极线110和第二电极线120均可以包括W、WN、Au、Ag、Cu、Al、TiAlN、Ir、Pt、Pd、Ru、Zr、Rh、Ni、Co、Cr、Sn、Zn、氧化铟锡(ITO)、其合金或其组合。此外，第一电极线110和第二电极线120均可以包括金属层和至少部分地覆盖金属层的导电阻挡层。导电阻挡层可以包括例如Ti、TiN、Ta、TaN或其组合。
存储器单元层MCL可以包括在第一方向和第二方向上彼此间隔开的多个存储器单元140(图1的MC)。如图2和图3所示，第一电极线110和第二电极线120可以彼此交叉。存储器单元140可以布置在第一电极线层110L和第二电极线层120L之间的第一电极线110和第二电极线120彼此交叉的部分上。
存储器单元140可以形成为具有方柱形结构，但不限于此。例如，存储器单元140可以具有各种类型的柱形状，例如圆柱、椭圆形柱和多边形柱。另外，根据所使用的形成方法，存储器单元140均可以具有下部比上部宽的结构、或者上部比下部宽的结构。例如，当通过执行蚀刻工艺形成存储器单元140时，每个存储器单元140的下部可以比其上部宽。此外，如果通过执行镶嵌工艺形成存储器单元140，则每个存储器单元140的上部可以比其下部宽。在蚀刻工艺或镶嵌工艺期间，可以精确地控制蚀刻，使得材料层可以被蚀刻成具有几乎竖直的侧表面，并且上部和下部在宽度上几乎彼此相同。在包括图2和图3的附图中，为了便于描述，存储器单元140被示为具有竖直侧表面，但是存储器单元140均可以具有下部比上部宽或者上部比下部宽的结构。
每个存储器单元140可以包括下电极层141、选择器件层143、中间电极层145、加热电极层147、可变电阻层149和上电极层148。在不考虑上述层的位置的情况下，可以将下电极层141称为第一电极层，将中间电极层145和加热电极层147称为第二电极层，并且将上电极层148称为第三电极层。
在一些实施例中，可变电阻层149(图1的ME)可以包括在非晶态和结晶态之间可逆变化的相变材料。例如，可变电阻层149可以包括这样的材料，该材料的相可以由于施加到可变电阻层149的相对端子的电压所产生的焦耳热而可逆地改变，并且该材料的电阻根据相变而变化。具体地，相变材料可以在处于非晶相时处于高电阻状态，而在处于结晶相时处于低电阻状态。通过将高电阻状态定义为“0”并将低电阻状态定义为“1”，可以将数据存储在可变电阻层149中。
在一些实施例中，可变电阻层149可以包括硫族化物材料作为相变材料。例如，可变电阻层149可以包括Ge-Sb-Te(GST)。这里，带有连字符(-)的化学成分表达式表示包括在某一混合物或化合物中的元素，并且可以表示包括所表达的元素在内的所有种类的化学式结构。例如，Ge-Sb-Te可以包括Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4和Ge1Sb4Te7。
除了上述Ge-Sb-Te(GST)之外，可变电阻层149还可以包括各种硫族化物材料。例如，可变电阻层149可以包括选自硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)、铟(In)、锡(Sn)和硒(Se)中的至少两者或其组合作为硫族化物材料。
可变电阻层149中包括的每个元素可以具有各种化学计量比。可以根据每个元素的化学计量来调节结晶温度、熔点、根据结晶能的相移速度和可变电阻层149的信息保持。在示例性实施例中，包括在可变电阻层149中的硫族化物材料的熔点可以为约500℃到约800℃。
另外，可变电阻层149还可以包括选自硼(B)、碳(C)、氮(N)、氧(O)、磷(P)和硫(S)中的至少一种杂质。可变电阻存储器件100的驱动电流可以根据杂质而变化。此外，可变电阻层149还可以包括金属。例如，可变电阻层149可以包括选自铝(Al)、镓(Ga)、锌(Zn)、钛(Ti)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、铱(Ir)、铂(Pt)、锆(Zr)、铊(Tl)和钋(Po)中的至少一种。上述金属材料可以增加可变电阻层149的导电性和导热性，从而提高结晶速度和凝固速度。另外，金属材料可以提高可变电阻层149的信息保持性。
可变电阻层149可以具有多层结构，在所述多层结构中堆叠了具有彼此不同的物理性质的两个或更多个层。可以自由选择层的数量或每个层的厚度。可以在层之间进一步形成阻挡层。阻挡层可以防止材料在多个层之间分散。也就是说，阻挡层可以减少多个层中在形成连续层时先前层的扩散。
另外，可变电阻层149可以具有包括彼此不同的材料在内的多个层交替堆叠的超晶格结构。例如，可变电阻层149可以具有包括Ge-Te的第一层和包括Sb-Te的第二层交替堆叠的结构。然而，第一层和第二层不限于此，即，第一层和第二层可以包括各种上述材料。
在以上描述中，相变材料被示例性地提供为可变电阻层149，但是其他示例性实施例不限于此。可变电阻存储器件100的可变电阻层149可以包括具有可变电阻特性的各种材料。
在一些示例性实施例中，如果可变电阻层149包括过渡金属氧化物，则可变电阻存储器件100可以是电阻随机存取存储器(ReRAM)。在包括过渡金属氧化物的可变电阻层149中，可以通过编程操作产生或消除至少一条电路径。当电路径被产生时，可变电阻层149可以具有低电阻值，而当电路径被消除时，可变电阻层149可以具有高电阻值。可变电阻存储器件100可以通过使用可变电阻层149的电阻值之间的差来存储数据。例如，高电阻值可以指示存储的“0”，低电阻值可以指示存储的“1”。
当可变电阻层149包括过渡金属氧化物时，过渡金属氧化物可以包括选自Ta、Zr、Ti、Hf、Mn、Y、Ni、Co、Zn、Nb、Cu、Fe和Cr中的至少一种金属。例如，过渡金属氧化物可以具有单层结构或包括选自Ta2O5-x、ZrO2-x、TiO2-x、HfO2-x、Mn02-x、Y2O3-x、NiO1-y、Nb2O5-x、CuO1-y和Fe2O3-x中的至少一种在内的多层结构。在上述示例中，x和y可以分别从0≤x≤1.5的范围和0≤y≤0.5的范围内选择，但不限于此。
在示例性实施例中，当可变电阻层149具有包括由磁性材料形成的两个电极和布置在其之间的电介质材料在内的磁性隧道结(MRJ)结构时，可变电阻存储器件100可以是磁性RAM(MRAM)。
上述两个电极可以分别是钉扎磁化层和自由磁化层，并且布置在这两个电极之间的电介质材料可以是隧道势垒层。钉扎磁化层具有在某一方向上固定的磁化方向，并且自由磁化层具有与钉扎磁化层的磁化方向平行或反平行的磁化方向。钉扎磁化层和自由磁化层的磁化方向可以与隧道势垒层的表面平行，但是不限于此。也就是说，钉扎磁化层和自由磁化层的磁化方向可以垂直于隧道势垒层的表面。
在自由磁化层的磁化方向与钉扎磁化层的磁化方向平行的情况下，可变电阻层149可以具有第一电阻值。此外，在自由磁化层的磁化方向不与钉扎磁化层的磁化方向平行的情况下，可变电阻层149可以具有第二电阻值。通过使用电阻值的变化，可变电阻存储器件100可以存储数据。自由磁化层的磁化方向可以根据编程电流中的电子的自旋扭矩而改变。
钉扎磁化层和自由磁化层可以具有磁性材料。这里，钉扎磁化层还可以包括用于固定钉扎磁化层中的铁磁材料的磁化方向的反铁磁材料。隧道势垒层可以包括选自Mg、Ti、Al、MgZn和MgB的氧化物材料，但不限于此。
选择器件层143(图1的SW)可以是可以控制电流流动的电流调节层。选择器件层143可以包括材料层，其电阻可以根据施加到选择器件层143的相对端子的电压的大小而变化。例如，选择器件层143可以包括双向阈值开关(OTS)材料。下面将简要描述基于OTS材料的选择器件层143的功能。也就是说，当小于阈值电压VT的电压被施加到选择器件层143时，选择器件层143保持在高电阻状态，即，电流几乎不流过选择器件层143。此外，当大于阈值电压VT的电压被施加到选择器件层143时，选择器件层143进入低电阻状态并且电流开始流动。此外，当流过选择器件层143的电流小于保持电流时，选择器件层143可以转变为高电阻状态。此外，稍后将参考图4详细描述选择器件层143的双向阈值开关性质。
选择器件层143可以包括硫族化物开关材料作为OTS材料。在示例性实施例中，选择器件层143可以包括包含Ge、Si、As和Te的四元硫族化物开关材料，并且四元硫族化物开关材料可以进一步包括N。例如，选择器件层143可以包括具有根据以下化学式1的成分的硫族化物开关材料。
[GeXSiY(AsaTe1-a)Z](1-U)[N]U---------------------------------(1)
这里，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6并且0.08≤U≤0.2。
在示例性实施例中，四元硫族化物开关材料可以包括含量为约5％至约10％的Ge(例如，上述化学式1中X可以为0.05至0.1)。在本文中，含量表示原子百分比。这里，具有GeXSiY(ASaTe1-a)Z的成分的硫族化物开关材料将被称为四元硫族化物开关材料。例如，除了四元硫族化物开关材料之外，具有根据上述化学式1的成分的硫族化物开关材料还可以包括N。在一些示例中，四元硫族化物开关材料可以包括含量为约6％至约8％的Ge(例如，上述化学式1中X可以为0.06至0.08)。可以理解，当硫族化物开关材料中包含预定量的Ge时，可以提高硫族化物开关材料的热稳定性，并且可以表现出稳定的开关特性。例如，当四元硫族化物开关材料包括含量小于约5％的Ge时，硫族化物开关材料的热稳定性可能不是优异的，例如，热稳定性可能不够高以用于具有交叉点结构的存储器件中。另一方面，当四元硫族化物开关材料包括含量大于约10％的Ge时，硫族化物开关材料的非晶化趋势增加，因此，硫族化物开关材料可能不表现出稳定的开关特性。
在示例性实施例中，四元硫族化物开关材料可以包括含量为约15％至约25％的Si(例如，上述化学式1中Y可以为0.15至0.25)。在一些示例性实施例中，四元硫族化物开关材料可以包括含量为约17％至约22％的Si(例如，上述化学式1中Y可以为0.17至0.22)。当硫族化物开关材料中包含预定量的Si时，可以减小硫族化物开关材料的漏电流(或截止电流Ioff)。例如，当四元硫族化物开关材料包括含量大于约15％的Si时，可以减小硫族化物开关材料的截止电流。当四元硫族化物开关材料包括含量超过约25％的Si时，可以减少用于实现稳定开关特性的四元硫族化物开关材料中可包括的Ge的含量，相应地，硫族化物开关材料的热稳定性可能降低。
在示例性实施例中，四元硫族化物开关材料中的Ge和Si的含量的总和可以为约20％至约30％(例如，上述化学式1中X和Y的总和可以为0.2至0.3)。例如，当Ge和Si的含量的总和大于约30％时，由于Ge和Si的共价键合特性，硫族化物开关材料可能不会表现出稳定的开关特性。
在示例性实施例中，四元硫族化物开关材料可以包括含量为约70％至约80％的As和Te的金属化合物(例如AsaTe1-a)，其中“a”的范围可以为约0.45至约0.6(例如，上述化学式1中Z可以为0.7至0.8)。也就是说，四元硫族化物开关材料可以包括As和Te，使得As相对于As和Te的总原子量的比为约0.45至约0.6。例如，四元硫族化物开关材料可以包括含量为约32％至约48％的As以及含量为约28％至约44％的Te。
应理解，随着As和Te的金属化合物中的As的含量变大，四元硫族化物开关材料的漏电流减小。另一方面，如果Te的含量太小(例如，a大于0.6)，则四元硫族化物开关材料可能不会表现出稳定的开关特性。在一些示例性实施例中，四元硫族化物开关材料可以包括含量为约40％至约45％的As以及含量为约30％至约35％的Te。然而，一个或多个示例性实施例不限于此。稍后将参照图6A至图6C描述根据示例性实施例的硫族化物开关材料的漏电流特性。
在示例性实施例中，如上述化学式1所示，硫族化物开关材料还可以包括含量为约8％至约20％的N(例如，上述化学式1中U可以为0.08至0.2)。在一些示例性实施例中，硫族化物开关材料可以包括含量为约15％至约20％的N(例如，上述化学式1中U可以为0.15至0.2)。由于硫族化物开关材料包括N，所以硫族化物开关材料中的Ge、Si、As和Te各自的含量可以根据N的量而减少。例如，硫族化物开关材料可以具有成分[Ge0.08Si0.17As42.2Te32.8]0.82[N]0.18或[Ge0.08Si0.17As42.2Te32.8]0.86[N]0.14，但是不限于此。随着包含在硫族化物开关材料中的N的量变大(例如，N的量为8％或更大)，硫族化物开关材料的漏电流可以减小。然而，当N的量超过约20％时，包括在硫族化物开关材料中的Ge、Si、As和Te各自的量减少，结果可能不能获得稳定的开关特性。
在其他示例性实施例中，选择器件层143可以包括包含Ge、Si、As、Te和N在内的硫族化物开关材料，并且还包括碳(C)。例如，选择器件层143可以包括具有根据以下化学式2的成分的硫族化物开关材料。
[GeXSiY(AsaTe1-a)Z](1-U-V)[N]U[C]V---------------------------------(2)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6，0.08≤U≤0.2并且0.01≤V≤0.15。
在示例性实施例中，如上述化学式2所示，硫族化物开关材料可以包括含量为约8％至约20％的N和含量为约1％至约15％的C(例如，在上述化学式2中，U可以为0.08至0.2，V可以为0.01至0.15)。在一些示例性实施例中，硫族化物开关材料可以包括含量为约10％至约15％的N和含量为约4％至约10％的C(例如，在上述化学式2中，U可以为0.1至0.15，V可以为0.04至0.1)。例如，硫族化物开关材料可以具有诸如[Ge0.08Si0.17As42.2Te32.8]0.86[N]0.10[C]0.04、[Ge0.08Si0.17As42.2Te32.8]0.82[N]0.14[C]0.04或[Ge0.08Si0.17As42.2Te32.8]0.82[N]0.10[C]0.08之类的成分，但是不限于此。
应当理解，包含在硫族化物开关材料中的N或C减小了硫族化物开关材料的漏电流。例如，N或C可以减少硫族化物开关材料中的载流子跳跃位置(carrier hopping site)，因此，包括硫族化物开关材料的选择器件层143的漏电流可以减小。此外，硫族化物开关材料中包括的N或C可以抑制硫族化物开关材料中的核(或成核晶种)的生成或生长，因此，硫族化物开关材料可以具有升高的结晶温度，并且硫族化物开关材料的热稳定性可以提高。例如，硫族化物开关材料可以具有约350℃至约450℃的高结晶温度，因此，可以在使用硫族化物开关材料制造具有交叉点结构的可变电阻存储器件的工艺期间，防止硫族化物开关材料的损坏或硫族化物开关材料的劣化。此外，稍后将参照图6A至图6C描述根据示例性实施例的硫族化物开关材料的漏电流特性和热稳定性。
在其他示例性实施例中，选择器件层143可以包括包含Ge、Si、As、Te和Se的硫族化物开关材料。例如，选择器件层143可以包括具有根据以下化学式3的成分的硫族化物开关材料。
GeXSiYAsZ(TebSe1-b)W---------------------------------(3)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.35≤Z≤0.45，0.7≤b＜1.0，0.3≤W≤0.4并且X+Y+Z+W＝1。
在示例性实施例中，硫族化物开关材料可以具有通过在具有成分GeXSiYAsZTeW的四元硫族化物开关材料中将Te替换为Se而获得的成分。硫族化物开关材料可以包括含量为约30％至约40％的Te和Se的金属化合物(例如，TebSe1-b)(例如，上述化学式3中W可以为0.3至0.4)，其中b可以等于或大于约0.7且小于1.0。也就是说，硫族化物开关材料可以包括Te和Se，使得Se相对于Te和Se的总原子量的比大于0且等于或小于0.3(否则，可以用Se来代替Te的小于30％的原子量)。例如，硫族化物开关材料可以包括含量大于约0％且等于或小于10％的Se和含量为约21％至约40％的Te。在一些示例性实施例中，硫族化物开关材料可以包括含量为约3.5％至约8％的Se和含量为约24％至约28％的Te。
当硫族化物开关材料包括Se以代替Te的一部分时，可以理解，硫族化物开关材料的漏电流减小。通常，Te可以是允许硫族化物开关材料表现出双向阈值开关特性的主要成分，但是随着Te的量增加，漏电流(例如，在截止状态下流过硫族化物开关材料的电流(这里，截止状态下的漏电流被称为截止电流))相对较大。然而，当在硫族化物开关材料中包括Se以代替Te的一部分时，截止电流可以减小。当Se以大于约10％的量包括在硫族化物开关材料中时(此外，硫族化物开关材料包括Si)，包括在硫族化物开关材料中的Si和Se的总量可以增加。使用这种增加的材料，硫族化物开关材料可以表现出增加的阈值电压和/或不稳定的开关特性。
在示例性实施例中，选择器件层143可以包括包含Ge、Si、As、Te和Se并且还包含N和C中的至少一种的硫族化物开关材料。例如，选择器件层143可以包括具有根据以下化学式4或5的成分的硫族化物开关材料。
[GeXSiYAsZ(TebSe1-b)W](1-U)[N]U---------------------------------(4)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.35≤Z≤0.45，0.7≤b＜1.0，0.3≤W≤0.4，X+Y+Z+W＝1并且0.08≤U≤0.2。
[GeXSiYAsZ(TebSe1-b)W](1-U-V)[N]U[C]V---------------------------------(5)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.35≤Z≤0.45，0.7≤b＜1.0，0.3≤W≤0.4，X+Y+Z+W＝1，0.08≤U≤0.2并且0.01≤V≤0.15。
如上所述，选择器件层143可以包括具有根据上述化学式1、2、3、4或5的成分的硫族化物开关材料，并且硫族化物开关材料可以表现出稳定的开关特性、低截止电流、优异的热稳定性和优异的耐久性。
加热电极层147可以布置在中间电极层145和可变电阻层149之间，以接触可变电阻层149。加热电极层147可以在置位操作或复位操作期间加热可变电阻层149。加热电极层147可以包括导电材料，该导电材料可以产生足够的热量，以在不与可变电阻层149反应的情况下引起可变电阻层149的相变。加热电极层147可以包括碳基导电材料。在一些示例性实施例中，加热电极层147可以包括TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、C、碳化硅(SiC)、碳氮化硅(SiCN)、碳氮化物(CN)、碳氮化钛(TiCN)、碳氮化钽(TaCN)、难熔金属组合或其氮化物。然而，加热电极层147不限于上述示例。
下电极层141、中间电极层145和上电极层148可以用作电流路径，并且可以包括导电材料。例如，下电极层141、中间电极层145和上电极层148均可以包括金属、导电金属氮化物、导电金属氧化物或其组合。例如，下电极层141、中间电极层145和上电极层148均可以包括选自C、TiN、TiSiN、TiCN、TiCSiN、TiAlN、Ta、TaN、W和WN中的至少一种，但不限于此。
可以选择性地形成下电极层141和上电极层148。也就是说，可以省略下电极层141和上电极层148。然而，为了防止当选择器件层143和可变电阻层149直接接触第一电极线110和第二电极线120时可能引起的污染或接触不良，可以在第一电极线110和第二电极线120与选择器件层143和可变电阻层149之间布置下电极层141和上电极层148。
此外，必须设置中间电极层145，以防止热从加热电极层147传递到选择器件层143。通常，选择器件层143可以包括处于非晶态的硫族化物开关材料。然而，根据可变电阻存储器件100的缩小趋势，可以减小可变电阻层149、选择器件层143、加热电极层147和中间电极层145中的每一个的厚度和宽度以及它们之间的距离。因此，在驱动可变电阻存储器件100时，当加热电极层147产生热以引起可变电阻层149的相变时，与加热电极层147相邻布置的选择器件层143可能受到热的影响。例如，选择器件层143可能由于来自相邻加热电极层147的热而部分地结晶，即，选择器件层143可能劣化或可能被损坏。
在示例性实施例中，中间电极层145可以形成为厚的，以不将热从加热电极层147传递到选择器件层143。如图2和图3所示，中间电极层145具有与下电极层141或上电极层148的厚度相似的厚度，但是中间电极层145的厚度可以大于下电极层141或上电极层148的厚度，以促进热阻挡操作。例如，中间电极层145的厚度可以为约10nm至约100nm，但不限于此。此外，中间电极层145可以包括用于热阻挡功能的至少一个热阻挡层。当中间电极层145包括两个或更多个热阻挡层时，中间电极层145可以具有热阻挡层和电极材料层交替堆叠的结构。
第一绝缘层160a布置在第一电极线110之间，并且第二绝缘层160b可以布置在存储器单元层MCL的存储器单元140之间。另外，第三绝缘层160c可以布置在第二电极线120之间。第一绝缘层160a至第三绝缘层160c可以是包括彼此相同的材料的绝缘层，或者第一绝缘层160a至第三绝缘层160c中的至少一个可以包括与其他绝缘层不同的材料。第一绝缘层160a至第三绝缘层160c可以包括例如氧化物材料或氮化物材料的电介质材料，并且可以在每个层中将器件彼此电隔离。另外，可以形成气隙(未示出)来代替第二绝缘层160b。当形成气隙时，可以在气隙和存储器单元140之间形成具有预定厚度的绝缘衬里(未示出)。
通常，在使用硫族化物材料作为选择器件层的可变电阻存储器件中，硫族化物材料具有低结晶温度，使得不能有效地执行用于存储器件的一般制造工艺，从而导致难以制造具有三维(3D)交叉点堆叠结构的存储器件。此外，由于硫族化物材料具有相对较大的截止电流，所以一起操作的存储器单元的数量减少，并且其耐久性不合需要。然而，根据示例性实施例的可变电阻存储器件100可以包括选择器件层143，该选择器件层143包括具有根据化学式1至5中的任一个的成分的硫族化物开关材料，并且硫族化物开关材料可以表现出稳定的开关特性、低截止电流、优异的热稳定性和优异的耐久性。因此，可变电阻存储器件100可以具有可靠性优异的3D交叉点堆叠结构。
图4是示意性地示出了具有双向阈值开关特性的选择器件层的电压-电流曲线的曲线图。
如图4所示，第一曲线61表示在电流不流过选择器件层143(参见图3)的状态下的电压-电流关系。这里，选择器件层143可以用作阈值电压VT为第一电压电平63的开关器件。当从电压和电流为0的状态电压逐渐增加时，电流可能几乎不在选择器件层143上流动，直到电压达到阈值电压VT(即，第一电压电平63)。然而，一旦电压超过阈值电压VT，在选择器件层143上流动的电流可以大大增加，并且施加到选择器件层143的电压可以降低到饱和电压VS(即，第二电压电平64)。
第二曲线62表示在电流在选择器件层143中流过的状态下的电压电流关系。当在选择器件层143中流动的电流大于第一电流电平66时，施加到选择器件层143的电压可以增加到略微大于第二电压电平64。例如，当在选择器件层143中流动的电流从第一电流电平66增加到第二电流电平67时，施加到选择器件层143的电压可以从第二电压电平64略微增加。也就是说，一旦电流流过选择器件层143，则施加到选择器件层143的电压可以主要维持为饱和电压VS。如果电流减小到保持电流电平(例如，第一电流电平66)或更小，则选择器件层143被切换到电阻器状态，以便有效地阻断电流，直到电压增加到阈值电压VT。
如图4所示，当存储器件处于断开状态(例如，施加了小于阈值电压VT的预定电压的状态)时，可以流过少量的电流。随着断开状态下的漏电流变大，可以一起操作的存储器单元的数量减少，并且可能不能获得稳定的开关特性，因此可能难以实现具有3D交叉点结构的可变电阻存储器件。然而，根据示例性实施例的选择器件层143包括具有根据化学式1至5中的任一个的成分的硫族化物开关材料。因此，选择器件层143可以具有稳定的开关特性和低截止电流，并且可变电阻存储器件100可以具有可靠性优异的3D交叉点堆叠结构。
在下文中，将参照图5以及图6A至图6C详细描述根据示例性实施例的包括硫族化物开关材料的存储器件。
图5是示出了根据示例性实施例的硫族化物开关材料的成分范围的三元相图。
图6A至图6C是示出了根据示例性实施例的包括硫族化物开关材料的存储器件的特性的曲线图。
如图5所示，根据示例性实施例的硫族化物开关材料可以具有根据以上化学式1和2的成分范围(组I(GR1))和根据以上化学式3至5的成分范围(组II(GR2))。
例如，组I GR1可以包括Ge、Si、As、Te、N以及选择性地包括C，并且可以包括As和Te，使得As相对于As和Te的总原子量的比为约0.45至约0.6，并且N的含量可以为约8％至约20％。
例如，组II GR2包括Ge、Si、As、Te、Se以及选择性地包括N和C中的至少一种，并且可以具有其中Te的一部分(例如，大于0％且等于或小于30％)被Se代替的成分。
在图6A至图6C中，示出了根据示例性实施例的组I GR1和组II GR2的导通电流特性与截止电流(图6A)、写入和读取操作中的截止电流(图6B)以及热稳定性和耐久性(图6C)。在图6C中，热稳定性表示从在约50℃/min的条件下测量差示扫描量热法(DSC)的结果所获得的结晶温度。
组I GR1的实验例1(EX1)是具有成分[Ge0.08Si0.17As0.422Te0.328]0.90[N]0.10的硫族化物开关材料，组I GR1的实验例2(EX2)是具有成分[Ge0.08Si0.17As0.422Te0.328]0.82[N]0.18的硫族化物开关材料，组II GR2的实验例3(EX3)是具有成分[Ge0.08Si0.17As0.422Te0.328]0.86[N]0.10[C]0.04的硫族化物开关材料，组II GR2的实验例4(EX4)是具有成分[Ge0.08Si0.17As0.422Te0.248Se0.08]0.82[N]0.18的硫族化物开关材料。
另外，为了与根据示例性实施例的组I(GR1)和组II(GR2)进行比较，在图6A至图6C中示出和测量根据比较例1(CO1)和比较例2(CO2)的硫族化物开关材料的特性。比较例1(CO1)是具有成分Ge8Si17As35Te40的硫族化物开关材料，比较例2(CO2)是具有成分GeXSiYAsZTeUSeWSV(其中，X为17至19，Y为7至10，Z为25至27，U为28至30，W为28至30并且V为5至6)的硫族化物开关材料。另外，比较例1和2(CO1和CO2)的硫族化物开关材料的成分在图5的相图中示出。
如图6A所示，当与比较例1和2(CO1和CO2)相比较时，实验例1至4(EX1、EX2、EX3和EX4)显示出相对高的导通电流与截止电流比(Ion/Ioff)。例如，实验例1至4(EX1、EX2、EX3和EX4)分别显示出Ion/Ioff的值为1.2E4、4.2E5、3.9E5和2.1E5，但是比较例1和2(CO1和CO2)显示出Ion/Ioff的值为约7.8E3和1.8E4。
如图6B所示，当与比较例1和2(CO1和CO2)相比较时，实验例1至4(EX1、EX2、EX3和EX4)显示出低得多的写入截止电流Ioff-write和读取截止电流Ioff-read。例如，实验例4(EX4)具有18nA的写入截止电流Ioff-write和0.54hA的读取截止电流Ioff-read，其远低于比较例1(CO1)的142nA的写入截止电流Ioff-write和13.5nA的读取截止电流Ioff-read。
如图6C所示，实验例1至4(EX1、EX2、EX3和EX4)均显示出优异的热稳定性(或结晶温度)和优异的耐久性。
如上所述，根据示例性实施例的硫族化物开关材料包括As和Te，使得As相对于As和Te的总原子量的比为约0.45至0.6，并且还包括含量为约8％至约20％的N。根据示例性实施例的硫族化物开关材料可以选择性地包括含量为约1％至约15％的C。另外，根据示例性实施例的硫族化物开关材料可以具有其中Te的一部分(例如，大于0％且等于或小于30％)被Se代替的成分。从实验例1至4(EX1、EX2、EX3和EX4)的特性中可以看出，根据示例性实施例的硫族化物材料可以大大降低写入截止电流Ioff-write和读取截止电流Ioff-read，因此可以具有高的导通电流与截止电流比(Ion/Ioff)。此外，硫族化物材料可以具有优异的热稳定性和优异的耐久性。
图7至图10是根据示例性实施例的可变电阻存储器件的截面图，并且对应于图3所示的截面。
图7是根据示例性实施例的可变电阻存储器件100a的截面图。可以省略以上参照图2和图3提供的描述。
如图7所示，根据示例性实施例的可变电阻存储器件100a可以不同于图3的可变电阻存储器件100，不同之处在于下电极层141和选择器件层143形成为镶嵌结构。具体地，在根据示例性实施例的可变电阻存储器件100a中，下电极层141和选择器件层143通过镶嵌工艺形成，而中间电极层145、加热电极层147、可变电阻层149和上电极层148可以通过蚀刻工艺形成。因此，下电极层141和选择器件层143可以具有宽度沿向下的方向减小的结构。
此外，在根据示例性实施例的可变电阻存储器件100a中，下间隔件152可以形成在下电极层141和选择器件层143的侧表面上。在根据示例性实施例的可变电阻存储器件100a中，当通过镶嵌工艺形成下电极层141和选择器件层143时，预先在沟槽中的侧表面上形成下间隔件152，之后，可以形成下电极层141和选择器件层143。因此，根据示例性实施例的可变电阻存储器件100a可以包括下电极层141和选择器件层143的侧表面上的下间隔件152。可以省略下间隔件152。
图8是根据示例性实施例的可变电阻存储器件100b的截面图。可以省略以上参照图2和图3提供的描述。
如图8所示，根据示例性实施例的可变电阻存储器件100b可以不同于图3的可变电阻存储器件100，不同之处在于可变电阻层149形成为镶嵌结构。具体地，在示例性实施例的可变电阻存储器件100b中，下电极层141、选择器件层143、中间电极层145、加热电极层147和上电极层148通过蚀刻方法形成，而可变电阻层149可以通过镶嵌工艺形成。此外，在根据示例性实施例的可变电阻存储器件100b中，上间隔件155可以形成在可变电阻层149的侧表面上。上间隔件155可以以与图7的可变电阻存储器件100a中的下间隔件152相同的方式形成。例如，在绝缘层(未示出)上形成沟槽，在沟槽的内侧表面上形成上间隔件155，并且用于可变电阻层149的材料填充沟槽中的剩余空间。然而，可以省略上间隔件155。
图9是根据示例性实施例的可变电阻存储器件100c的截面图。可以省略以上参照图2和图3提供的描述。
如图9所示，根据示例性实施例的可变电阻存储器件100c不同于图8的可变电阻存储器件100b，不同之处在于可变电阻层149形成为具有“L”形结构的镶嵌结构。具体地，在根据示例性实施例的可变电阻存储器件100c中，下电极层141、选择器件层143、中间电极层145、加热电极层147和上电极层148通过蚀刻方法形成，而可变电阻层149可以通过镶嵌工艺形成。
此外，在根据示例性实施例的可变电阻存储器件100c中，上间隔件155可以形成在可变电阻层149的侧表面上。然而，由于可变电阻层149形成为具有“L”形结构，所以上间隔件155可以形成为不对称结构。具有“L”形结构的可变电阻层149可以通过如下的镶嵌工艺形成。在加热电极层147上形成绝缘层，并且在绝缘层中形成沟槽。沟槽形成得宽，以与相邻的存储器单元140重叠。接下来，在沟槽中和绝缘层上共形地形成将构成可变电阻层的第一材料层，之后，在第一材料层上形成将形成上间隔件的第二材料层。然后，执行化学机械抛光(CMP)工艺以平坦化和暴露绝缘层的上表面。在平坦化之后，形成与存储器单元140对准的掩模图案，并且通过使用掩模图案蚀刻第一材料层和第二材料层，以形成“L”形的可变电阻层149和上间隔件155。
图10是根据示例性实施例的可变电阻存储器件100d的截面图。可以省略以上参照图2和图3提供的描述。
如图10所示，根据示例性实施例的可变电阻存储器件100d不同于图9的可变电阻存储器件100c，不同之处在于可变电阻层149形成为短划线结构(dash structure)。可以通过与形成“L”形结构的可变电阻层149的方式类似的方式形成短划线结构的可变电阻层149。例如，在沟槽中和绝缘层上共形地形成用于形成可变电阻层149的第一材料层，之后，第一材料层通过各向异性蚀刻仅保留在沟槽的侧壁上。之后，形成第二材料层以覆盖第一材料层。然后，通过CMP工艺执行平坦化，以暴露绝缘层的上表面。在平坦化工艺之后，形成与存储器单元140对准的掩模图案，并且通过使用掩模图案蚀刻第二材料层，以形成短划线结构的可变电阻层149和上间隔件155。
图11是根据示例性实施例的可变电阻存储器件200的透视图，图12是沿图11的线2X-2X’和2Y-2Y’所截取的可变电阻存储器件的截面图。可以省略以上参照图2和图3提供的描述。
如图11和图12所示，可变电阻存储器件200可以包括衬底101上的第一电极线层110L、第二电极线层120L、第三电极线层130L、第一存储器单元层MCL1和第二存储器单元层MCL2。
如图所示，层间绝缘层105可以布置在衬底101上。第一电极线层110L可以包括彼此平行地在第一方向(X方向)上延伸的多条第一电极线110。第二电极线层120L可以包括彼此平行地在与第一方向垂直的第二方向(Y方向)上延伸的多条第二电极线120。另外，第三电极线层130L可以包括彼此平行地在第一方向(X方向)上延伸的多条第三电极线130。另外，除了在第三方向(Z方向)上的位置之外，第三电极线130可以在延伸方向或排列结构方面与第一电极线110相同。因此，第三电极线130可以被称为第三电极线层130L中的第一电极线。
考虑到驱动可变电阻存储器件200，第一电极线110和第三电极线130可以对应于字线，并且第二电极线120可以对应于位线。或者，第一电极线110和第三电极线130可以对应于位线，并且第二电极线120可以对应于字线。当第一电极线110和第三电极线130对应于字线时，第一电极线110可以对应于下字线，并且第三电极线130可以对应于上字线，而第二电极线120可以对应于由下字线和上字线共享的公共位线。
第一电极线110、第二电极线120和第三电极线130均可以包括金属、导电金属氮化物、导电金属氧化物或其组合。此外，第一电极线110、第二电极线120和第三电极线130均可以包括金属层和至少部分地覆盖金属层的导电阻挡层。
第一存储器单元层MCL1可以包括在第一方向和第二方向上彼此间隔开的多个第一存储器单元140-1。第二存储器单元层MCL2可以包括在第一方向和第二方向上彼此间隔开的多个第二存储器单元140-2。如图所示，第一电极线110和第二电极线120彼此交叉，并且第二电极线120和第三电极线130可以彼此交叉。第一存储器单元140-1可以布置在第一电极线层110L和第二电极线层120L之间的第一电极线110和第二电极线120彼此交叉的部分上。第二存储器单元140-2可以布置在第二电极线层120L和第三电极线层130L之间的第二电极线120和第三电极线130彼此交叉的部分上。
第一存储器单元140-1和第二存储器单元140-2可以分别包括下电极层141-1和141-2、选择器件层143-1和143-2、中间电极层145-1和145-2、加热电极层147-1和147-2、可变电阻层149-1和149-2以及上电极层148-1和148-2。第一存储器单元140-1和第二存储器单元140-2可以具有基本上相同的结构。
第一绝缘层160a布置在第一电极线110之间，第二绝缘层160b可以布置在第一存储器单元层MCL1的第一存储器单元140-1之间。另外，第三绝缘层160c布置在第二电极线120之间，第四绝缘层160d可以布置在第二存储器单元层MCL2的第二存储器单元140-2之间，并且第五绝缘层160e可以布置在第三电极线130之间。第一绝缘层160a至第五绝缘层160e可以包括相同的材料，或者其中至少一个层可以包括与其他层不同的材料。第一绝缘层160a至第五绝缘层160e可以包括氧化物或氮化物的电介质材料，并且可以在每个层中将器件彼此电隔离。此外，可以形成气隙(未示出)来代替第二绝缘层160b和第四绝缘层160d中的至少一个。当形成气隙时，可以在气隙和第一存储器单元140-1之间和/或在气隙和第二存储器单元140-2之间形成具有预定厚度的绝缘衬里(未示出)。
根据示例性实施例的可变电阻存储器件200可以具有这样的结构，在该结构中，具有图2和图3所示的结构的可变电阻存储器件100被重复地堆叠。然而，可变电阻存储器件200不限于此，例如，根据示例性实施例的可变电阻存储器件200可以具有这样的结构，在该结构中，具有图7至图10中示例性地示出的各种结构的可变电阻存储器件100a至100d被堆叠。
图13是可变电阻存储器件300的透视图，图14是沿图13的线3X-3X’和3Y-3Y’所截取的可变电阻存储器件300的截面图。可以省略以上参照图2、图3、图11和图12提供的描述。
如图13和图14所示，根据示例性实施例的可变电阻存储器件300可以具有包括四个存储器单元层MCL1、MCL2、MCL3和MCL4的四层结构。具体地，第一存储器单元层MCL1可以布置在第一电极线层110L和第二电极线层120L之间，第二存储器单元层MCL2可以布置在第二电极线层120L和第三电极线层130L之间。第二层间绝缘层170可以形成在第三电极线层130L上，并且第一上电极线层210L、第二上电极线层220L和第三上电极线层230L可以布置在第二层间绝缘层170上。第一上电极线层210L包括结构与第一电极线110的结构相同的第一上电极线210，第二上电极线层220L包括结构与第二电极线120的结构相同的第二上电极线220，并且第三上电极线层230L包括结构与第三电极线130或第一电极线110的结构相同的第三上电极线230。第一上存储器单元层MCL3布置在第一上电极线层210L和第二上电极线层220L之间，第二上存储器单元层MCL4可以布置在第二上电极线层220L和第三上电极线层230L之间。
第一电极线层110L至第三电极线层130L以及第一存储器单元层MCL1和第二存储器单元层MCL2与图2、图3、图11和图12中示出的相同。另外，除了布置在第二层间绝缘层170上而不是第一层间绝缘层105上以外，第一上电极线层210L至第三上电极线层230L以及第一上存储器单元层MCL3和第二上存储器单元层MCL4可以与第一电极线层110L至第三电极线层130L以及第一存储器单元层MCL1和第二存储器单元层MCL2基本上相同。
根据示例性实施例的可变电阻存储器件300可以具有这样的结构，在该结构中，具有图2和图3所示的结构的可变电阻存储器件100被重复地堆叠，但是不限于此。例如，根据示例性实施例的可变电阻存储器件300可以具有这样的结构，在该结构中，具有图7至图10中示例性地示出的各种结构的可变电阻存储器件100a至100d被堆叠。
图15是根据示例性实施例的可变电阻存储器件400的透视图，图16是沿图15的线4X-4X’所截取的可变电阻存储器件400的截面图。可以省略以上参照图2、图3、图11和图12提供的描述。
如图15和图16所示，可变电阻存储器件400可以包括形成在衬底101上方第一水平处的驱动电路区域410、以及形成在衬底101上方第二水平处的第一存储器单元层MCL1和第二存储器单元层MCL2。
这里，“水平”表示从衬底101沿垂直方向的高度(图15和图16中的Z方向)。在衬底101上方，第一水平比第二水平更接近衬底101。
驱动电路区域410可以是其中布置有用于驱动第一存储器单元层MCL1和第二存储器单元层MCL2中的存储器单元的外围电路或驱动电路的区域。例如，布置在驱动电路区域410上的外围电路可以是能够高速处理输入到第一存储器单元层MCL1和第二存储器单元层MCL2的数据/从其输出的数据的电路。例如，外围电路可以包括页缓冲器、锁存电路、高速缓存电路、列解码器、感测放大器、数据输入/输出电路或行解码器。
用于驱动电路的有源区域AC可以通过器件隔离层104限定在衬底101上。形成驱动电路区域410的多个晶体管TR可以形成在衬底101的有源区域AC上。多个晶体管TR中的每一个可以包括栅极G、栅极绝缘层GD和源极/漏极区SD。栅极G的相对侧壁可以被绝缘间隔件106覆盖，并且蚀刻停止层108可以形成在栅极G和绝缘间隔件106上。蚀刻停止层108可以包括诸如氮化硅或氮氧化硅之类的绝缘材料。
多个层间绝缘层412A、412B和412C可以顺序地堆叠在蚀刻停止层108上。多个层间绝缘层412A、412B和412C均可以包括氧化硅、氮化硅或氮氧化硅。
驱动电路区域410包括电连接到多个晶体管TR的多层布线结构414。多层布线结构可以通过多个层间绝缘层412A、412B和412C彼此绝缘。
多层布线结构414均可以包括顺序地堆叠在衬底101上并且彼此电连接的第一接触部416A、第一布线层418A、第二接触部416B和第二布线层418B。在示例性实施例中，第一布线层418A和第二布线层418B可以包括金属、导电金属、金属硅化物或其组合。例如，第一布线层418A和第二布线层418B可以包括诸如钨、钼、钛、钴、钽、镍、硅化钨、硅化钴、硅化钽或硅化镍之类的导电材料。
在图16中，多层布线结构414具有包括第一布线层418A和第二布线层418B在内的双层布线结构，但是一个或多个示例性实施例不限于图16的示例。例如，根据驱动电路区域410的布局，多层布线结构414可以具有三个或更多个布线层结构。
层间绝缘层105可以形成在多个层间绝缘层412A、412B和412C上。第一存储器单元层MCL1和第二存储器单元层MCL2可以布置在层间绝缘层105上。
虽然在附图中未示出，但是在第一存储器单元层MCL1和第二存储器单元层MCL2与驱动电路区域410之间连接的布线结构(未示出)可以被布置为穿过层间绝缘层105。
根据示例性实施例的可变电阻存储器件400，由于第一存储器单元层MCL1和第二存储器单元层MCL2布置在驱动电路区域410上，因此可以进一步改善可变电阻存储器件400的完整性。
图17至图19是示出了根据示例性实施例的制造参考图2所示的可变电阻存储器件的处理的截面图。
如图17所示，在衬底101上形成层间绝缘层105。层间绝缘层105可以包括例如氧化硅或氮化硅，但不限于此。在层间绝缘层105上形成包括在第一方向(X方向)上延伸并且彼此间隔开的多个第一电极线110的第一电极线层110L。第一电极线110可以通过蚀刻工艺或镶嵌工艺形成。以上参照图2和图3描述了第一电极线110中包括的材料。可以在第一电极线110之间布置在第一方向上延伸的第一绝缘层160a。
在第一电极线层110L和第一绝缘层160a上顺序地堆叠下电极材料层141k、选择器件材料层143k、中间电极材料层145k、加热电极材料层147k、可变电阻材料层149k和上电极材料层148k，以形成堆叠结构140k。上面已经参照图2和图3描述了包括在堆叠结构140k中的各材料层的材料和功能。
选择器件材料层143k可以通过使用包括硫族化物开关材料的靶经由物理气相沉积(PVD)工艺而形成，其中所述硫族化物开关材料包括Ge、Si、As和Te并且选择性地包括Se、C和N中的至少一种。或者，选择器件材料层143k可以通过使用包括硫族化物开关材料的源经由化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺而形成，其中所述硫族化物开关材料包括Ge、Si、As和Te并且选择性地包括Se、C和N中的至少一种。
如图18所示，在形成堆叠结构140k(参见图17)之后，在堆叠结构140k上形成在第一方向(X方向)和第二方向(Y方向)上彼此间隔开的掩模图案。之后，通过使用掩模图案蚀刻堆叠结构140k，使得第一电极线110和第一绝缘层160a的上表面部分地暴露，以形成多个存储器单元140。
存储器单元140根据掩模图案的形状在第一方向和第二方向上彼此间隔开，并且可以电连接到其下的第一电极线110。此外，存储器单元140均可以包括下电极层141、选择器件层143、中间电极层145、加热电极层147、可变电阻层149和上电极层148。在形成存储器单元140之后，通过灰化工艺(ashing process)和剥离工艺(strip process)去除剩余的掩模图案。
存储器单元140可以通过蚀刻工艺形成，但不限于此。在示例性实施例中，存储器单元140可以通过镶嵌工艺形成。例如，当通过镶嵌工艺形成存储器单元140中的可变电阻层149时，首先形成绝缘材料层，然后蚀刻绝缘材料层，以形成暴露加热电极层147的上表面的沟槽。之后，在沟槽中填充相变材料，然后通过使用CMP工艺进行平坦化以形成可变电阻层149。
如图19所示，形成填充在存储器单元140之间的第二绝缘层160b。第二绝缘层160b可以包括与第一绝缘层160a的氧化物或氮化物材料相同/或不同的氧化物或氮化物材料。使绝缘材料层形成为具有足以完全填充存储器单元140之间的空间的厚度，然后通过CMP工艺对绝缘材料层进行平坦化以暴露上电极层148的上表面并形成第二绝缘层160b。
之后，形成用于形成第二电极线层的导电层，并通过蚀刻工艺对该导电层进行图案化以形成第二电极线120。第二电极线120可以在第二方向(Y方向)上延伸并且可以彼此间隔开。可以在第二电极线120之间布置在第二方向上延伸的第三绝缘层160c。第二电极线120可以通过蚀刻工艺形成，但不限于此。例如，第二电极线120可以通过镶嵌工艺形成。当通过镶嵌工艺形成第二电极线120时，在存储器单元140和第二绝缘层160b上形成绝缘材料层，然后蚀刻绝缘材料层，以形成在第二方向上延伸并且暴露可变电阻层149的上表面的沟槽。之后，用导电材料填充沟槽并将其平坦化以形成第二电极线120。如果需要，在存储器单元140之间填充的绝缘材料层被形成为厚的且被平坦化，然后，在绝缘材料层中形成沟槽以形成第二电极线120。在这种情况下，第二绝缘层和第三绝缘层可以通过使用相同的材料形成为一体型。
尽管已经参考这里描述的示例性实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以进行形式和细节上的多种改变。

Claims (17)

1.一种存储器件，包括：
可变电阻层；以及
选择器件层，与所述可变电阻层电连接并且包括具有根据以下化学式1的成分的硫族化物开关材料，
[GeXSiY(AsaTe1-a)z](1-U)[N]U-------------------------------(1)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6并且0.08≤U≤0.2。
2.根据权利要求1所述的存储器件，其中在化学式1中，X的范围为0.06至0.08，Y的范围为0.17至0.22。
3.根据权利要求1所述的存储器件，其中在化学式1中，a的范围为0.5至0.6。
4.根据权利要求1所述的存储器件，其中在化学式1中，U的范围为0.15至0.2。
5.根据权利要求1所述的存储器件，其中所述硫族化物开关材料具有根据以下化学式2的成分，其中向化学式1进一步添加了碳(C)，
[GeXSiY(AsaTe1-a)Z](1-U-V)[N]U[C]V--------------------------(2)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6，0.08≤U≤0.2并且0.01≤V≤0.15。
6.根据权利要求5所述的存储器件，其中在化学式2中，U的范围为0.1至0.15，V的范围为0.04至0.1。
7.根据权利要求1所述的存储器件，其中所述硫族化物开关材料被配置为具有双向阈值开关特性。
8.根据权利要求1所述的存储器件，其中所述可变电阻层包括成分与所述硫族化物开关材料的成分不同的硫族化物材料。
9.根据权利要求1所述的存储器件，其中所述可变电阻层包括超晶格结构，所述超晶格结构包括GeSbTe、InSbTe和BiSbTe中的至少一种，或者包括重复堆叠的GeTe和SbTe。
10.一种存储器件，包括：
可变电阻层；以及
选择器件层，与所述可变电阻层电连接并且包括具有根据以下化学式3的成分的硫族化物开关材料，
GeXSiYAsZ(TebSe1-b)W-----------------------------------(3)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.35≤Z≤0.45，0.7≤b＜1.0，0.3≤W≤0.4并且X+Y+Z+W＝1。
11.根据权利要求10所述的存储器件，其中所述硫族化物开关材料包括含量为3.5％至8％的硒(Se)和含量为24％至28％的碲(Te)。
12.根据权利要求10所述的存储器件，其中所述硫族化物开关材料包括含量为6％至8％的锗(Ge)和含量为17％至22％的硅(Si)。
13.根据权利要求10所述的存储器件，其中所述硫族化物开关材料具有根据以下化学式4的成分，化学式4除了化学式3之外还包含氮(N)，
[GeXSiYAsZ(TebSe1-b)W](1-U)[N]U---------------------------(4)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.35≤Z≤0.45，0.7≤b＜1.0，0.3≤W≤0.4，X+Y+Z+W＝1并且0.08≤U≤0.2。
14.根据权利要求13所述的存储器件，其中所述硫族化物开关材料包括含量为15％至20％的氮(N)。
15.根据权利要求10所述的存储器件，其中所述硫族化物开关材料具有根据以下化学式5的成分，化学式5除了化学式3之外还包含氮(N)和碳(C)，
[GeXSiYAsZ(TebSe1-b)W](1-U-V)[N]U[C]V-----------------------(5)
其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.35≤Z≤0.45，0.7≤b＜1.0，0.3≤W≤0.4，X+Y+Z+W＝1，0.08≤U≤0.2并且0.01≤V≤0.15。
16.根据权利要求15所述的存储器件，其中所述硫族化物开关材料包括含量为10％至15％的氮(N)和含量为4％至10％的碳(C)。
17.一种存储器件，包括：
多条字线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此间隔开；
多条位线，沿第二方向延伸并且在第一方向上彼此间隔开，所述多条位线在与第一方向和第二方向均垂直的第三方向上与所述多条字线间隔开；
多个存储器单元，所述多个存储器单元被分别布置在字线和位线之间，所述存储器单元中的每个包括：
下电极层；
选择器件层；
中间电极层；
可变电阻层；以及
上电极层，
其中所述选择器件层包括具有减小漏电流的成分的硫族化物开关材料，
其中所述硫族化物开关材料包括Ge、Si、As、Te和N，并且
其中在化学式为[GeXSiY(AsaTe1-a)Z](1-U)[N]U的硫族化物开关材料中Ge的含量为5％至10％，其中0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6并且0.08≤U≤0.2。
CN201710497491.9A 2016-07-22 2017-06-26 存储器件 Active CN107644934B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0093462 2016-07-22
KR1020160093462A KR102532201B1 (ko) 2016-07-22 2016-07-22 메모리 소자

Publications (2)

Publication Number Publication Date
CN107644934A CN107644934A (zh) 2018-01-30
CN107644934B true CN107644934B (zh) 2021-08-10

Family

ID=60988874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710497491.9A Active CN107644934B (zh) 2016-07-22 2017-06-26 存储器件

Country Status (4)

Country Link
US (2) US10224371B2 (zh)
KR (1) KR102532201B1 (zh)
CN (1) CN107644934B (zh)
TW (1) TWI729155B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183633B2 (en) * 2016-10-04 2021-11-23 Sony Semiconductor Solutions Corporation Switch device, storage apparatus, and memory system
US10374009B1 (en) * 2018-07-17 2019-08-06 Macronix International Co., Ltd. Te-free AsSeGe chalcogenides for selector devices and memory devices using same
KR102635268B1 (ko) * 2018-08-20 2024-02-13 에스케이하이닉스 주식회사 칼코게나이드 재료 및 이를 포함하는 전자 장치
CN109473411B (zh) * 2018-09-17 2021-08-20 上海音特电子有限公司 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法
JP2020047814A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
KR102614852B1 (ko) 2018-11-14 2023-12-19 삼성전자주식회사 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법
CN109638153A (zh) * 2018-12-06 2019-04-16 华中科技大学 一种选通管材料、选通管器件及其制备方法
JP2020150212A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体メモリ装置
TWI686803B (zh) * 2019-06-04 2020-03-01 旺宏電子股份有限公司 可變電阻式記憶體之編程方法及記憶胞之電壓編程方法
US11276731B2 (en) * 2019-08-07 2022-03-15 Micron Technology, Inc. Access line formation for a memory array
JP7417387B2 (ja) * 2019-09-05 2024-01-18 キオクシア株式会社 半導体装置の製造方法
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
FR3102884B1 (fr) * 2019-11-04 2021-11-12 Commissariat Energie Atomique Dispositif memoire non volatile selecteur et procede de lecture associe
US11158787B2 (en) * 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
JP2021103749A (ja) * 2019-12-25 2021-07-15 キオクシア株式会社 抵抗変化素子
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
KR20220021550A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 정보 저장 물질 패턴 및 셀렉터 물질 패턴을 포함하는 반도체 장치
CN112436027A (zh) * 2020-11-23 2021-03-02 长江先进存储产业创新中心有限责任公司 半导体结构及其制造方法
CN113795924A (zh) * 2021-07-28 2021-12-14 长江先进存储产业创新中心有限责任公司 具有包含缺陷减少材料的选择器的相变存储器装置及其形成方法
US20240015987A1 (en) * 2022-07-08 2024-01-11 Macronix International Co., Ltd. Multi-layer ovonic threshold switch (ots) for switching devices and memory devices using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086526A (ja) * 2004-09-17 2006-03-30 Ovonyx Inc オボニック閾値スイッチを有する相変化メモリ
CN101847442A (zh) * 2008-12-30 2010-09-29 意法半导体股份有限公司 具有双向阈值开关的非易失性存储器
TW201535373A (zh) * 2014-01-17 2015-09-16 Sony Corp 開關元件及記憶裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS543565A (en) 1977-06-10 1979-01-11 Kyowa Electronic Instruments Low elastic distortion gauge
US7935951B2 (en) 1996-10-28 2011-05-03 Ovonyx, Inc. Composite chalcogenide materials and devices
US6795338B2 (en) 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US8188454B2 (en) 2005-10-28 2012-05-29 Ovonyx, Inc. Forming a phase change memory with an ovonic threshold switch
JP2010123664A (ja) * 2008-11-18 2010-06-03 Elpida Memory Inc 不揮発性メモリ装置
US8148707B2 (en) 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
JP5403565B2 (ja) 2009-09-11 2014-01-29 国立大学法人東北大学 相変化材料および相変化型メモリ素子
KR101887225B1 (ko) * 2011-11-23 2018-09-11 삼성전자주식회사 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법
JP5606478B2 (ja) * 2012-03-22 2014-10-15 株式会社東芝 半導体記憶装置
JP2013201247A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体記憶装置及びその製造方法
JP5985337B2 (ja) * 2012-09-28 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101431656B1 (ko) 2013-04-05 2014-08-21 한국과학기술연구원 저머늄 및 셀레늄을 이용한 칼코지나이드 스위칭 소자 및 그 제조방법
US10084016B2 (en) 2013-11-21 2018-09-25 Micron Technology, Inc. Cross-point memory and methods for fabrication of same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086526A (ja) * 2004-09-17 2006-03-30 Ovonyx Inc オボニック閾値スイッチを有する相変化メモリ
CN101847442A (zh) * 2008-12-30 2010-09-29 意法半导体股份有限公司 具有双向阈值开关的非易失性存储器
TW201535373A (zh) * 2014-01-17 2015-09-16 Sony Corp 開關元件及記憶裝置

Also Published As

Publication number Publication date
US10546894B2 (en) 2020-01-28
US20190148456A1 (en) 2019-05-16
KR20180010790A (ko) 2018-01-31
US10224371B2 (en) 2019-03-05
US20180026077A1 (en) 2018-01-25
TWI729155B (zh) 2021-06-01
KR102532201B1 (ko) 2023-05-12
CN107644934A (zh) 2018-01-30
TW201830686A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
CN107644934B (zh) 存储器件
US10403681B2 (en) Memory device including a variable resistance material layer
US10734450B2 (en) Memory device and electronic apparatus including the same
US11349074B2 (en) Memory cell and memory device comprising selection device layer, middle electrode layer and variable resistance layer
US10580979B2 (en) Memory device and method of manufacturing the same
CN107665947B (zh) 可变电阻存储器件
US20200227481A1 (en) Memory device and method of manufacturing the same
US10644069B2 (en) Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
US10720470B2 (en) Variable resistance memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant