KR101887225B1 - 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법 - Google Patents
듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법 Download PDFInfo
- Publication number
- KR101887225B1 KR101887225B1 KR1020110123076A KR20110123076A KR101887225B1 KR 101887225 B1 KR101887225 B1 KR 101887225B1 KR 1020110123076 A KR1020110123076 A KR 1020110123076A KR 20110123076 A KR20110123076 A KR 20110123076A KR 101887225 B1 KR101887225 B1 KR 101887225B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- heater
- data storage
- film
- patterns
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 49
- 230000009977 dual effect Effects 0.000 title description 3
- 238000013500 data storage Methods 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 12
- 239000010408 film Substances 0.000 description 124
- 238000009413 insulation Methods 0.000 description 85
- 125000006850 spacer group Chemical group 0.000 description 72
- 239000002184 metal Substances 0.000 description 63
- 230000008569 process Effects 0.000 description 35
- 239000004065 semiconductor Substances 0.000 description 35
- 230000004888 barrier function Effects 0.000 description 32
- 238000000465 moulding Methods 0.000 description 31
- 229910021332 silicide Inorganic materials 0.000 description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 30
- 238000002955 isolation Methods 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910008482 TiSiN Inorganic materials 0.000 description 11
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 10
- 239000007787 solid Substances 0.000 description 10
- 229910019001 CoSi Inorganic materials 0.000 description 9
- -1 TiCN Inorganic materials 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 7
- 229910019007 CoSiN Inorganic materials 0.000 description 7
- 229910004491 TaAlN Inorganic materials 0.000 description 7
- 229910004200 TaSiN Inorganic materials 0.000 description 7
- 229910010037 TiAlN Inorganic materials 0.000 description 7
- 229910010282 TiON Inorganic materials 0.000 description 7
- 229910008807 WSiN Inorganic materials 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910005554 GaTeSe Inorganic materials 0.000 description 2
- 229910006107 GeBiTe Inorganic materials 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 229910005900 GeTe Inorganic materials 0.000 description 2
- 229910005918 GeTeSe Inorganic materials 0.000 description 2
- 229910005923 GeTeTi Inorganic materials 0.000 description 2
- 229910018314 SbSeBi Inorganic materials 0.000 description 2
- 229910018321 SbTe Inorganic materials 0.000 description 2
- 229910018213 SeTeSn Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B3/00—Ohmic-resistance heating
- H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
- H05B3/12—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
- H05B3/14—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
- H05B3/141—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
기판 상에 제1 도전성 라인이 배치된다. 상기 제1 도전성 라인 상에 스위칭 소자가 형성된다. 상기 스위칭 소자 상에 하부 히터가 형성된다. 상기 하부 히터 상에 데이터 저장 패턴이 형성된다. 상기 데이터 저장 패턴 상에 상부 히터가 형성된다. 상기 상부 히터 상에 제2 도전성 라인이 형성된다. 상기 상부 히터의 측면은 상기 하부 히터의 측면 및 상기 데이터 저장 패턴의 측면에 수직 정렬된다.
Description
본 발명은 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법에 관한 것이다.
피램(Phase-change Random Access Memory; PRAM)과 같은 비-휘발성 메모리소자(non-volatile memory device)에 있어서, 리셋 전류(reset current)를 낮추기 위한 다양한 방법들이 연구되고 있다.
본 발명이 해결하고자 하는 과제는, 낮은 리셋 전류(reset current)를 갖는 비-휘발성 메모리소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는, 낮은 리셋 전류(reset current)를 갖는 비-휘발성 메모리소자의 제조 방법들을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위하여 본 발명 기술적 사상의 실시 예들은, 비-휘발성 메모리소자를 제공한다. 이 소자는 기판 상에 형성된 제1 도전성 라인을 포함한다. 상기 제1 도전성 라인 상에 스위칭 소자가 형성된다. 상기 스위칭 소자 상에 하부 히터가 형성된다. 상기 하부 히터 상에 데이터 저장 패턴이 형성된다. 상기 데이터 저장 패턴 상에 상부 히터가 형성된다. 상기 상부 히터 상에 제2 도전성 라인이 형성된다. 상기 상부 히터의 측면은 상기 하부 히터의 측면 및 상기 데이터 저장 패턴의 측면에 수직 정렬된다.
응용 실시 예에서, 상기 상부 히터와 상기 데이터 저장 패턴의 접촉면 및 상기 하부 히터와 상기 데이터 저장 패턴의 접촉면은 실질적으로 동일한 크기일수 있다.
다른 실시 예에서, 상기 상부 히터의 수직 길이는 수평 폭보다 클 수 있다.
또 다른 실시 예에서, 상기 상부 히터의 수직 길이는 상기 하부 히터의 수직 길이보다 클 수 있다.
또 다른 실시 예에서, 상기 하부 히터, 상기 데이터 저장 패턴 및 상기 상부 히터의 수평 폭들은 실질적으로 동일할 수 있다.
또 다른 실시 예에서, 상기 하부 히터 상부 표면의 가장자리는 상향 돌출될 수 있다. 상기 데이터 저장 패턴 상부 표면의 가장자리 또한 상향 돌출된 돌출될 수 있다.
또 다른 실시 예에서, 상기 데이터 저장 패턴의 수직 길이는 수평 폭보다 클 수 있다.
또 다른 실시 예에서, 상기 데이터 저장 패턴은 막대(bar) 모양일 수 있다.
또 다른 실시 예에서, 상기 제2 도전성 라인은 상기 상부 히터의 상면 및 측면에 접촉될 수 있다.
또 다른 실시 예에서, 상기 상부 히터 및 상기 제2 도전성 라인 사이에 상부 전극이 형성될 수 있다. 상기 상부 전극은 상기 상부 히터의 상면 및 측면에 접촉될 수 있다.
또 다른 실시 예에서, 상기 스위칭 소자 및 상기 하부 히터 사이에 도전성 패턴이 형성될 수 있다. 상기 하부 히터는 수평 폭보다 수직 높이가 큰 상부(upper part) 및 수직 높이보다 수평 폭이 큰 하부(lower part)를 포함할 수 있다. 상기 하부 히터의 상기 하부(lower part)는 상기 도전성 패턴에 접촉될 수 있다.
또한, 본 발명 기술적 사상의 실시 예들은, 다른 비-휘발성 메모리소자를 제공한다. 이 소자는 기판 상의 제1 도전성 라인을 포함한다. 상기 제1 도전성 라인 상에 스위칭 소자가 형성된다. 상기 스위칭 소자 상에 하부 히터가 형성된다. 상기 하부 히터 상에 데이터 저장 패턴이 형성된다. 상기 데이터 저장 패턴 상의 고 저항 패턴이 형성된다. 상기 고 저항 패턴 상의 중간 저항 패턴이 형성된다. 상기 중간 저항 패턴 상에 형성되고 상기 제1 도전성 라인과 교차하는 제2 도전성 라인이 제공된다. 상기 고 저항 패턴의 측면은 상기 하부 히터의 측면 및 상기 데이터 저장 패턴의 측면에 수직 정렬된다. 상기 고 저항 패턴은 상기 제2 도전성 라인보다 높은 전기저항을 갖는 물질을 포함한다. 상기 중간 저항 패턴은 상기 제2 도전성 라인보다 높고 상기 고 저항 패턴보다 낮은 전기저항을 갖는 물질을 포함한다.
다른 실시 예에서, 상기 고 저항 패턴은 TiSiN을 포함할 수 있으며, 상기 중간 저항 패턴은 TiN을 포함할 수 있고, 상기 제2 도전성 라인은 Cu를 포함할 수 있다.
또 다른 실시 예에서, 상기 중간 저항 패턴은 상기 고 저항 패턴에 접촉된 상부 전극 및 상기 상부 전극 상에 형성되고 상기 제2 도전성 라인의 측면 및 바닥을 감싸는 장벽 금속 패턴을 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명 기술적 사상의 실시 예들에 따르면, 하부 히터, 데이터 저장 패턴 및 상부 히터가 수직 정렬된 구성을 갖는 비-휘발성 메모리소자가 제공될 수 있다. 상기 하부 히터 및 상기 상부 히터가 상기 데이터 저장 패턴에 접촉된 구성은 종래에 비하여 우수한 발열 및 열 전달 특성을 보인다. 결과적으로, 우수한 전기적 특성을 갖는 비-휘발성 메모리소자를 구현할 수 있다.
도 1은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자의 주요 구성을 보여주는 사시도 이다.
도 2는 도 1 의 이해를 돕기 위한 분해사시도 이다.
도 3은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위한 레이아웃이다.
도 4는 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도이다.
도 5는 도 4의 일부분을 상세히 보여주는 부분확대도 이다.
도 6 내지 도 9는 본 발명 기술적 사상의 제1 실시 예들의 응용에 따른 비-휘발성 메모리소자를 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 10은 본 발명 기술적 사상의 제2 실시 예들에 따른 비-휘발성 메모리소자의 주요 구성을 보여주는 사시도 이다.
도 11은 도 10 의 이해를 돕기 위한 분해사시도 이다.
도 12 내지 도 14는 본 발명 기술적 사상의 제2 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 15 내지 도 29는 본 발명 기술적 사상의 제3 실시 예들에 따른 비-휘발성 메모리소자의 제조 방법을 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 30 내지 도 37은 본 발명 기술적 사상의 제4 실시 예들에 따른 비-휘발성 메모리소자의 제조 방법을 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 38은 본 발명 기술적 사상의 제5 실시 예에 따른 전자 장치의 시스템 블록도이다.
도 39 및 도 40은 본 발명의 기술적 사상의 제6 실시 예에 따른 전자 장치의 사시도 및 시스템 블록도이다.
도 2는 도 1 의 이해를 돕기 위한 분해사시도 이다.
도 3은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위한 레이아웃이다.
도 4는 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도이다.
도 5는 도 4의 일부분을 상세히 보여주는 부분확대도 이다.
도 6 내지 도 9는 본 발명 기술적 사상의 제1 실시 예들의 응용에 따른 비-휘발성 메모리소자를 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 10은 본 발명 기술적 사상의 제2 실시 예들에 따른 비-휘발성 메모리소자의 주요 구성을 보여주는 사시도 이다.
도 11은 도 10 의 이해를 돕기 위한 분해사시도 이다.
도 12 내지 도 14는 본 발명 기술적 사상의 제2 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 15 내지 도 29는 본 발명 기술적 사상의 제3 실시 예들에 따른 비-휘발성 메모리소자의 제조 방법을 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 30 내지 도 37은 본 발명 기술적 사상의 제4 실시 예들에 따른 비-휘발성 메모리소자의 제조 방법을 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 38은 본 발명 기술적 사상의 제5 실시 예에 따른 전자 장치의 시스템 블록도이다.
도 39 및 도 40은 본 발명의 기술적 사상의 제6 실시 예에 따른 전자 장치의 사시도 및 시스템 블록도이다.
첨부한 도면들을 참조하여 본 발명 기술적 사상의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
제1, 제2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수 있다.
상단, 하단, 상면, 하면, 또는 상부, 하부 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것이다. 예를 들어, 편의상 도면상의 위쪽을 상부, 도면상의 아래쪽을 하부로 명명하는 경우, 실제에 있어서는 본 발명의 권리 범위를 벗어나지 않으면서 상부는 하부로 명명될 수 있고, 하부는 상부로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
[실시예 1]
도 1은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자의 주요 구성을 보여주는 사시도 이고, 도 2는 도 1 의 이해를 돕기 위한 분해사시도 이다. 도 3은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위한 레이아웃이고, 도 4는 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도이다. 도 5는 도 4의 일부분을 상세히 보여주는 부분확대도 이다. 도 6 내지 도 9는 본 발명 기술적 사상의 제1 실시 예들의 응용에 따른 비-휘발성 메모리소자를 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 1 및 도 2를 참조하면, 워드 라인(25) 상에 다이오드(33)가 형성될 수 있다. 상기 다이오드(33)는 차례로 적층된 제1 반도체 패턴(31) 및 제2 반도체 패턴(32)을 포함할 수 있다. 상기 다이오드(33) 상에 금속 실리사이드 패턴(35)이 형성될 수 있다. 상기 금속 실리사이드 패턴(35) 상에 하부 패드(39)가 형성될 수 있다. 상기 하부 패드(39)는 차례로 적층된 제1 장벽 금속 패턴(37) 및 도전성 패턴(38)을 포함할 수 있다. 상기 하부 패드(39) 상에 하부 히터(45)가 형성될 수 있다. 상기 하부 히터(45) 상에 데이터 저장 패턴(63)이 형성될 수 있다. 상기 데이터 저장 패턴(63)은 대쉬(dash) 모양 또는 막대(bar) 모양일 수 있다. 상기 데이터 저장 패턴(63) 상에 상부 히터(64)가 형성될 수 있다. 상기 상부 히터(64) 상에 상부 전극(65)이 형성될 수 있다. 상기 상부 전극(65) 상에 비트 라인(75)이 형성될 수 있다. 상기 비트 라인(75)은 제2 장벽 금속 패턴(71), 씨드 층(72) 및 비트 도전막(73)을 포함할 수 있다.
상기 하부 히터(45)의 일 측면, 상기 데이터 저장 패턴(63)의 일 측면, 및 상기 상부 히터(64)의 일 측면 상에 스페이서(47)가 형성될 수 있다. 상기 하부 히터(45), 상기 데이터 저장 패턴(63), 상기 상부 히터(64), 및 상기 스페이서(47)를 둘러싸는 제1 절연 패턴(42), 제2 절연 패턴(49), 및 한 쌍의 절연 라인들(53)이 형성될 수 있다. 상기 한 쌍의 절연 라인들(53)은 서로 평행할 수 있다. 상기 제1 절연 패턴(42) 및 상기 제2 절연 패턴(49)은 상기 한 쌍의 절연 라인들(53) 사이에 서로 떨어지도록 형성될 수 있다. 상기 하부 히터(45), 상기 데이터 저장 패턴(63), 상기 상부 히터(64), 및 상기 스페이서(47)는 상기 제1 절연 패턴(42) 및 상기 제2 절연 패턴(49) 사이에 형성될 수 있다.
상기 금속 실리사이드 패턴(35)은 상기 다이오드(33) 상에 자기 정렬될 수 있다. 상기 금속 실리사이드 패턴(35)은 상기 다이오드(33)와 동일한 모양일 수 있다. 상기 하부 패드(39)는 상기 금속 실리사이드 패턴(35) 상에 자기 정렬될 수 있다. 상기 하부 패드(39)는 상기 금속 실리사이드 패턴(35)과 동일한 모양일 수 있다. 예를 들면, 상기 다이오드(33), 상기 금속 실리사이드 패턴(35), 및 상기 하부 패드(39)는 원 기둥 모양일 수 있다.
상기 데이터 저장 패턴(63)은 상기 하부 히터(45) 상에 자기 정렬될 수 있다. 상기 상부 히터(64)는 상기 데이터 저장 패턴(63) 상에 자기 정렬될 수 있다. 상기 하부 히터(45)의 일 측면, 상기 데이터 저장 패턴(63)의 일 측면, 및 상기 상부 히터(64)의 일 측면은 수직 정렬될 수 있다. 상기 하부 히터(45), 상기 데이터 저장 패턴(63) 및 상기 하부 히터(45)의 수평 폭들은 실질적으로 동일한 크기를 가질 수 있다. 상기 데이터 저장 패턴(63) 및 상기 하부 히터(45) 사이의 접촉면은 상기 데이터 저장 패턴(63) 및 상기 상부 히터(64) 사이의 접촉면과 실질적으로 동일한 크기일 수 있다.
상기 상부 히터(64)는 상기 하부 히터(45)와 실질적으로 동일한 전기저항을 갖는 물질을 포함할 수 있다. 또한, 상기 상부 히터(64)는 상기 하부 히터(45)와 동일한 물질을 포함할 수 있다. 상기 비트 도전막(73)은 저 저항 물질을 포함할 수 있다. 상기 비트 도전막(73)은 상기 상부 히터(64)보다 낮은 전기저항을 보일 수 있다. 상기 상부 전극(65)은 중간 저항 물질을 포함할 수 있다. 상기 상부 전극(65)은 상기 상부 히터(64)보다 낮고 상기 비트 도전막(73)보다 높은 전기저항을 보일 수 있다. 예를 들면, 상기 상부 히터(64)는 TiSiN을 포함할 수 있으며, 상기 상부 전극(65)은 TiN을 포함할 수 있고, 상기 비트 도전막(73)은 Cu를 포함할 수 있다.
응용 실시 예에서, 상기 워드 라인(25)은 제1 도전성 라인에 해당될 수 있으며, 상기 비트 라인(75)은 제2 도전성 라인에 해당될 수 있고, 상기 상부 히터(64)는 고 저항 패턴에 해당될 수 있으며, 상기 상부 전극(65) 및 상기 제2 장벽 금속 패턴(71)은 중간 저항 패턴에 해당될 수 있다. 다른 실시 예에서, 상기 상부 히터(64)는 상기 하부 히터(45)와 다른 전기저항을 갖는 물질을 포함할 수 있다.
상술한 바와 같이, 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자는 상기 하부 히터(45), 상기 데이터 저장 패턴(63) 및 상기 상부 히터(64)를 포함할 수 있다. 상기 하부 히터(45) 및 상기 상부 히터(64)는 듀얼 히터(dual heater)를 구성할 수 있다. 본 발명자들이 확인한 바에 따르면, 상기 하부 히터(45) 및 상기 상부 히터(64)의 구성은 빠르고 효율적인 발열 및 열 전달 특성을 보인다. 또한, 상기 하부 히터(45), 상기 데이터 저장 패턴(63) 및 상기 상부 히터(64)는 상기 스페이서(47), 상기 제1 절연 패턴(42), 상기 제2 절연 패턴(49), 및 상기 한 쌍의 절연 라인들(53)에 의하여 둘러싸인 구조를 갖는다. 상기 스페이서(47), 상기 제1 절연 패턴(42), 상기 제2 절연 패턴(49), 및 상기 한 쌍의 절연 라인들(53)은 우수한 단열 효과를 보인다. 이에 따라, 낮은 리셋 전류(reset current)를 갖는 메모리 셀(memory cell)을 구현할 수 있다. 결론적으로, 본 발명의 실시 예들에 따른 비-휘발성 메모리소자는 종래에 비하여 현저히 우수한 전기적 특성을 보인다.
도 3을 참조하면, 비-휘발성 메모리의 셀 어레이 영역에 서로 평행하게 정렬된 워드 라인들(25)이 형성될 수 있다. 상기 워드 라인들(25)의 상부를 가로지르는 상부 전극들(65)이 형성될 수 있다. 상기 상부 전극들(65) 상에 비트 라인들(75)이 형성될 수 있다. 상기 비트 라인들(75)은 상기 워드 라인들(25)과 직교할 수 있다. 상기 워드 라인들(25) 및 상기 비트 라인들(75)의 교차점들에 다이오드들(33), 하부 히터들(45), 데이터 저장 패턴들(63), 및 상부 히터들(64)이 형성될 수 있다.
도 3 및 도 4를 참조하면, 기판(21)의 소정 영역들에 활성 영역들(22)을 한정하는 소자분리 막(23)이 형성될 수 있다. 상기 활성 영역들(22) 내에 워드 라인들(25)이 형성될 수 있다. 상기 워드 라인들(25) 및 상기 소자분리 막(23) 상에 몰딩 막(29)이 형성될 수 있다. 상기 몰딩 막(29)을 관통하는 콘택 홀들(29H)이 형성될 수 있다. 상기 콘택 홀들(29H) 각각의 내부에 제1 반도체 패턴(31), 제2 반도체 패턴(32), 금속 실리사이드 패턴(35), 및 하부 패드(39)가 차례로 적층될 수 있다. 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 다이오드(33)를 구성할 수 있다. 상기 하부 패드(39)는 도전성 패턴(38) 및 상기 도전성 패턴(38)의 측면과 바닥을 감싸는 제1 장벽 금속 패턴(37)을 포함할 수 있다. 상기 하부 패드들(39) 및 상기 몰딩 막(29)의 상부 표면들은 실질적으로 동일 레벨에 형성될 수 있다. 상기 다이오드들(33), 상기 금속 실리사이드 패턴들(35), 및 상기 하부 패드들(39)은 상기 콘택 홀들(29H)을 완전히 채울 수 있다.
상기 몰딩 막(29) 상에 서로 떨어진 절연 라인들(53)이 형성될 수 있다. 상기 절연 라인들(53)은 서로 평행한 막대(bar) 모양일 수 있다. 상기 몰딩 막(29) 상의 상기 절연 라인들(53) 사이에 서로 떨어진 제1 절연 패턴들(42) 및 제2 절연 패턴들(49)이 형성될 수 있다. 상기 제1 절연 패턴들(42) 및 상기 제2 절연 패턴들(49)은 번갈아 가며 형성될 수 있다. 상기 제1 절연 패턴들(42)은 상기 하부 패드들(39)을 부분적으로 덮을 수 있다.
상기 제1 절연 패턴들(42) 및 상기 제2 절연 패턴들(49) 사이에 하부 히터들(45), 데이터 저장 패턴들(63), 상부 히터들(64), 및 스페이서들(47)이 형성될 수 있다. 구체적으로, 상기 하부 히터들(45)의 각각은 수평 폭보다 수직 높이가 큰 상부(upper part; 45A), 및 수직 높이보다 수평 폭이 큰 하부(lower part; 45B)를 포함할 수 있다. 예를 들어, 상기 하부 히터들(45)의 각각은 'L' 자 모양으로 형성될 수 있다. 상기 하부 히터(45)의 상기 하부(lower part; 45B)는 상기 하부 패드(39)에 접촉될 수 있다. 상기 데이터 저장 패턴들(63)의 각각은 상기 하부 히터(45)의 상기 상부(upper part; 45A) 상에 자기 정렬될 수 있다. 상기 데이터 저장 패턴(63)은 상기 상부(upper part; 45A) 상에 수직 정렬될 수 있다. 상기 데이터 저장 패턴(63)의 측면들은 상기 상부(upper part; 45A)의 측면들에 수직 정렬될 수 있다. 상기 데이터 저장 패턴(63)의 수평 폭은 상기 상부(upper part; 45A)의 수평 폭과 실질적으로 동일할 수 있다.
상기 상부 히터들(64)의 각각은 상기 데이터 저장 패턴(63) 상에 자기 정렬될 수 있다. 상기 상부 히터(64)는 상기 데이터 저장 패턴(63) 상에 수직 정렬될 수 있다. 상기 상부 히터(64)의 측면들은 상기 데이터 저장 패턴(63)의 측면들에 수직 정렬될 수 있다. 상기 상부 히터(64)의 수평 폭은 상기 데이터 저장 패턴(63)의 수평 폭과 실질적으로 동일할 수 있다. 상기 스페이서들(47)의 각각은 상기 하부(lower part; 45B)의 상부표면에 접촉되고, 상기 상부(upper part; 45A)의 일 측면에 접촉되며, 상기 데이터 저장 패턴(63)의 일 측면에 접촉되고, 상기 상부 히터(64)의 일 측면에 접촉될 수 있다. 상기 상부 히터(64)의 하단영역은 수평 폭보다 수직 높이가 클 수 있다. 상기 상부 히터(64)의 상단영역은 상기 스페이서(47), 상기 제1 절연 패턴(42), 및 상기 제2 절연 패턴(49) 상에 신장될 수 있다. 상기 하부 히터(45) 및 상기 상부 히터(64)의 수직 길이는 실질적으로 동일할 수 있다.
상기 상부 히터들(64) 상에 상부 전극들(65)이 형성될 수 있다. 상기 절연 라인들(53), 상기 제1 절연 패턴들(42), 상기 제2 절연 패턴들(49), 및 상기 상부 전극들(65) 상에 상부 절연막(67)이 형성될 수 있다. 상기 상부 절연막(67)을 관통하여 상기 상부 전극들(65)에 접촉된 비트 라인들(75)이 형성될 수 있다. 상기 비트 라인들(75)의 각각은 차례로 적층된 제2 장벽 금속 패턴(71), 씨드 층(72) 및 비트 도전막(73)을 포함할 수 있다.
도 4 및 도 5를 참조하면, 상기 하부 히터(45) 상부표면의 가장자리는 상향 돌출될 수 있다. 즉, 상기 하부 히터(45) 상부표면의 가장자리를 따라 제1 돌출부(45P)가 형성될 수 있다. 상기 데이터 저장 패턴(63) 상부표면의 가장자리 또한 상향 돌출될 수 있다. 즉, 상기 데이터 저장 패턴(63) 상부표면의 가장자리를 따라 제2 돌출부(63P)가 형성될 수 있다. 상기 데이터 저장 패턴(63)의 수직 길이는 수평 폭보다 클 수 있다.
도 6을 참조하면, 상기 하부 히터(45)의 수직 길이는 상기 상부 히터(64) 보다 클 수 있다.
도 7을 참조하면, 상기 상부 히터(64)의 수직 길이는 상기 하부 히터(45) 보다 클 수 있다.
도 8을 참조하면, 하부 히터들(45)의 각각은 수평 폭보다 수직 길이가 큰 막대 모양일 수 있다. 상기 하부 히터들(45), 데이터 저장 패턴들(63), 및 상부 히터들(64)의 측면들은 절연 라인들(53), 제1 절연 패턴들(42), 및 제2 절연 패턴들(49)에 접촉될 수 있다.
도 9를 참조하면, 상부 히터들(64)의 각각은 수평 폭보다 수직 길이가 큰 막대 모양일 수 있다. 상기 상부 히터(64)의 상부 표면은 제1 절연 패턴(42) 및 제2 절연 패턴(49)의 상부 표면들과 실질적으로 동일한 레벨에 형성될 수 있다. 상기 상부 히터들(64)의 상단영역들은 비트 라인들(75)로 덮일 수 있다. 상기 비트 라인들(75)의 하단들은 상기 상부 히터들(64)의 상단들보다 낮은 레벨에 신장될 수 있다. 상기 상부 히터(64)의 상부 표면 및 측면들은 제2 장벽 금속 패턴(71)에 접촉될 수 있다.
[실시예 2]
도 10은 본 발명 기술적 사상의 제2 실시 예들에 따른 비-휘발성 메모리소자의 주요 구성을 보여주는 사시도 이고, 도 11은 도 10 의 이해를 돕기 위한 분해사시도 이다. 도 12 내지 도 14는 본 발명 기술적 사상의 제2 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 10 및 도 11을 참조하면, 워드 라인(25) 상에 다이오드(33)가 형성될 수 있다. 상기 다이오드(33)는 차례로 적층된 제1 반도체 패턴(31) 및 제2 반도체 패턴(32)을 포함할 수 있다. 상기 다이오드(33) 상에 금속 실리사이드 패턴(35)이 형성될 수 있다. 상기 금속 실리사이드 패턴(35) 상에 하부 패드(39)가 형성될 수 있다. 상기 하부 패드 (39)는 차례로 적층된 제1 장벽 금속 패턴(37) 및 도전성 패턴(38)을 포함할 수 있다. 상기 하부 패드(39) 상에 전극 구조체(41)가 형성될 수 있다.
상기 전극 구조체(41)는 하부 히터(45), 상기 하부 히터(45)의 일 측면 상에 형성된 제1 스페이서(43), 및 상기 하부 히터(45)의 상기 일 측면과 대향하는 측면 상에 형성된 제2 스페이서(47)를 포함할 수 있다. 상기 하부 히터(45) 상에 데이터 저장 패턴(63)이 형성될 수 있다. 상기 데이터 저장 패턴(63) 상에 상부 히터(64)가 형성될 수 있다. 상기 상부 히터(64) 상에 비트 라인(75)이 형성될 수 있다. 상기 비트 라인(75)은 제2 장벽 금속 패턴(71), 씨드 층(72) 및 비트 도전막(73)을 포함할 수 있다.
상기 하부 패드(39), 상기 전극 구조체(41), 상기 데이터 저장 패턴(63), 및 상기 상부 히터(64)를 둘러싸는 한 쌍의 절연 패턴들(49), 및 한 쌍의 절연 라인들(53)이 형성될 수 있다. 상기 한 쌍의 절연 라인들(53)은 서로 평행할 수 있다. 상기 한 쌍의 절연 패턴들(49)은 상기 한 쌍의 절연 라인들(53) 사이에 형성될 수 있다. 상기 전극 구조체(41), 상기 데이터 저장 패턴(63), 및 상기 상부 히터(64)는 상기 한 쌍의 절연 패턴들(49) 사이에 형성될 수 있다.
상기 금속 실리사이드 패턴(35)은 상기 다이오드(33) 상에 자기 정렬될 수 있다. 상기 금속 실리사이드 패턴(35)은 상기 다이오드(33)와 동일한 모양일 수 있다. 상기 하부 패드(39)는 상기 다이오드(33)와 다른 모양일 수 있다. 예를 들면, 상기 하부 패드(39)는 육면체 모양일 수 있으며, 상기 다이오드(33)는 원 기둥 모양일 수 있다. 상기 하부 패드(39)의 평면적은 상기 다이오드(33)의 평면적보다 클 수 있다. 상기 하부 패드(39)는 상기 금속 실리사이드 패턴(35) 상을 완전히 덮을 수 있다. 상기 전극 구조체(41)의 측면들은 상기 하부 패드(39)의 측면들에 수직 정렬될 수 있다.
상기 데이터 저장 패턴(63)은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 형성될 수 있다. 상기 데이터 저장 패턴(63)은 상기 하부 히터(45) 상에 자기 정렬될 수 있다. 상기 상부 히터(64)는 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 형성될 수 있다. 상기 상부 히터(64)는 상기 데이터 저장 패턴(63) 상에 자기 정렬될 수 있다. 상기 비트 라인(75)은 상기 상부 히터(64)의 상단 및 측면들을 덮을 수 있다. 상기 상부 히터(64)의 상단 및 측면들은 상기 제2 장벽 금속 패턴(71)에 접촉될 수 있다.
도 3 및 도 12를 참조하면, 기판(21)의 소정 영역들에 활성 영역들(22)을 한정하는 소자분리 막(23)이 형성될 수 있다. 상기 활성 영역들(22) 내에 워드 라인들(25)이 형성될 수 있다. 상기 워드 라인들(25) 및 상기 소자분리 막(23) 상에 몰딩 막(29)이 형성될 수 있다. 상기 몰딩 막(29)을 관통하는 콘택 홀들(29H)이 형성될 수 있다. 상기 콘택 홀들(29H) 각각의 내부에 제1 반도체 패턴(31), 제2 반도체 패턴(32) 및 금속 실리사이드 패턴(35)이 차례로 적층될 수 있다. 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 다이오드(33)를 구성할 수 있다. 상기 금속 실리사이드 패턴들(35) 및 상기 몰딩 막(29)의 상부 표면들은 실질적으로 동일 레벨에 형성될 수 있다. 상기 다이오드들(33) 및 상기 금속 실리사이드 패턴들(35)은 상기 콘택 홀들(29H)을 완전히 채울 수 있다.
상기 몰딩 막(29) 상에 서로 떨어진 절연 라인들(53)이 형성될 수 있다. 상기 절연 라인들(53)은 서로 평행한 막대(bar) 모양일 수 있다. 상기 몰딩 막(29) 상의 상기 절연 라인들(53) 사이에 서로 떨어진 절연 패턴들(49)이 형성될 수 있다. 상기 절연 패턴들(49) 사이에 상기 금속 실리사이드 패턴들(35) 상에 중첩된 하부 패드들(39)이 형성될 수 있다. 상기 절연 패턴들(49) 사이의 상기 하부 패드들(39) 상에 전극 구조체들(41)이 형성될 수 있다. 상기 전극 구조체들(41)의 각각은 하부 히터(45), 상기 하부 히터(45)의 일 측면 상에 형성된 제1 스페이서(43), 및 상기 하부 히터(45)의 상기 일 측면과 대향하는 측면 상에 형성된 제2 스페이서(47)를 포함할 수 있다.
상기 절연 패턴들(49)은 상기 절연 라인들(53)과 직교할 수 있다. 상기 하부 패드들(39) 및 상기 전극 구조체들(41)의 측면들은 상기 절연 패턴들(49)에 접촉될 수 있다. 상기 전극 구조체들(41)의 측면들은 상기 하부 패드들(39)의 측면들에 수직 정렬될 수 있다.
상기 하부 히터들(45) 상에 데이터 저장 패턴들(63)이 형성될 수 있다. 상기 데이터 저장 패턴들(63)의 각각은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 형성될 수 있다. 상기 데이터 저장 패턴들(63)은 상기 하부 히터들(45) 상에 자기 정렬될 수 있다. 상기 데이터 저장 패턴들(63) 상에 상부 히터들(64)이 형성될 수 있다. 상기 상부 히터들(64)의 각각은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 형성될 수 있다. 상기 상부 히터들(64)은 상기 데이터 저장 패턴들(63) 상에 자기 정렬될 수 있다.
상기 절연 라인들(53), 상기 절연 패턴들(49), 상기 제1 스페이서들(43), 상기 제2 스페이서들(47), 및 상기 상부 히터들(64) 상에 상부 절연막(67)이 형성될 수 있다. 상기 상부 절연막(67)을 관통하여 상기 상부 히터들(64)에 접촉된 비트 라인들(75)이 형성될 수 있다. 상기 비트 라인들(75)의 각각은 차례로 적층된 제2 장벽 금속 패턴(71), 씨드 층(72) 및 비트 도전막(73)을 포함할 수 있다. 상기 비트 라인들(75)은 상기 상부 히터들(64)의 상단들 및 측면들을 덮을 수 있다. 상기 상부 히터들(64) 각각의 상단 및 측면들은 상기 제2 장벽 금속 패턴(71)에 접촉될 수 있다.
도 13을 참조하면, 상부 히터들(64) 각각의 상단영역은 제1 스페이서(43), 제2 스페이서(47), 절연 패턴(49), 및 절연 라인들(53) 상에 신장될 수 있다. 상기 상부 히터들(64) 상에 상부 전극들(65)이 형성될 수 있다. 상기 절연 라인들(53), 상기 절연 패턴들(49), 및 상기 상부 전극들(65) 상에 상부 절연막(67)이 형성될 수 있다. 상기 상부 절연막(67)을 관통하여 상기 상부 전극들(65)에 접촉된 비트 라인들(75)이 형성될 수 있다.
도 14를 참조하면, 데이터 저장 패턴들(63) 상에 상부 히터들(64)이 형성될 수 있다. 상기 상부 히터들(64)의 상단들 및 측면들을 덮는 상부 전극들(65)이 형성될 수 있다. 상기 절연 라인들(53), 상기 절연 패턴들(49), 및 상기 상부 전극들(65) 상에 상부 절연막(67)이 형성될 수 있다. 상기 상부 절연막(67)을 관통하여 상기 상부 전극들(65)에 접촉된 비트 라인들(75)이 형성될 수 있다.
[실시예 3]
도 15 내지 도 29는 본 발명 기술적 사상의 제3 실시 예들에 따른 비-휘발성 메모리소자의 제조 방법을 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다. 도 3, 도 15 내지 도 29에 도시된 레이아웃 및 단면도들은 상변화 메모리의 셀 영역에 해당될 수 있다.
도 3 및 도 15를 참조하면, 기판(21)의 소정 영역들에 활성 영역들(22)을 한정하는 소자분리 막(23)이 형성될 수 있다. 상기 활성 영역들(22) 내에 워드 라인들(25)이 형성될 수 있다. 상기 워드 라인들(25)은 서로 평행할 수 있다. 상기 소자분리 막(23)은 상기 워드 라인들(25) 사이에 형성될 수 있다.
상기 기판(21)은 단 결정 실리콘 웨이퍼, 또는 에스오아이(silicon on insulator; SOI) 웨이퍼와 같은 반도체 기판일 수 있다. 이하에서는, 상기 기판(21)이 p형 불순물이온들을 함유하는 실리콘 웨이퍼인 경우를 상정하여 설명하기로 한다. 상기 소자분리 막(23)은 에스티아이(shallow trench isolation; STI) 기술을 이용하여 형성될 수 있다. 상기 소자분리 막(23)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. 상기 워드 라인들(25)은 상기 활성 영역들(22)에 n형 불순물 이온들을 주입하여 형성될 수 있다.
몇몇 다른 실시 예에서, 상기 워드 라인들(25)은 상기 기판(21) 상에 형성된 도전성 라인일 수도 있으나 간략한 설명을 위하여 생략하기로 한다.
도 3 및 도 16을 참조하면, 상기 워드 라인들(25)을 갖는 상기 기판(21) 상에 몰딩 막(29)이 형성될 수 있다. 상기 몰딩 막(29)을 관통하여 상기 워드 라인들(25)을 노출하는 콘택 홀들(29H)이 형성될 수 있다. 상기 콘택 홀들(29H)은 상기 워드 라인들(25)을 따라 일정한 간격으로 정렬될 수 있다. 상기 콘택 홀들(29H)은 서로 떨어질 수 있다. 상기 콘택 홀들(29H)의 각각은 10:1 이상의 종횡비(aspect ratio)를 보일 수 있다.
상기 몰딩 막(29)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 몰딩 막(29)은 실리콘 산화물을 포함할 수 있다. 상기 몰딩 막(29)은 상기 워드 라인들(25) 및 상기 소자분리 막(23)을 덮을 수 있다. 상기 워드 라인들(25) 및 상기 몰딩 막(29) 사이에 식각 저지 막이 추가로 형성될 수 있으나 간략한 설명을 위하여 생략하기로 한다. 상기 콘택 홀들(29H)은 패터닝 기술을 이용하여 형성될 수 있다. 예를 들면, 상기 콘택 홀들(29H)의 형성에는 사진 공정 및 이방성 식각 공정이 사용될 수 있다. 상기 콘택 홀들(29H)의 각각은 원형, 사각형, 또는 모서리가 둥근 사각형과 같이 다양한 모양을 갖도록 형성될 수 있다. 상기 콘택 홀들(29H)의 각각은 상기 워드 라인들(25)보다 좁은 폭일 수 있다.
도 3 및 도 17을 참조하면, 상기 콘택 홀들(29H) 각각의 내부에 제1 반도체 패턴(31) 및 제2 반도체 패턴(32)이 차례로 형성될 수 있다. 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 다이오드(33)를 구성할 수 있다. 상기 다이오드(33)는 스위칭 소자의 역할을 할 수 있다.
상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 선택적 에피 성장(selective epitaxial growing; SEG) 기술을 사용하여 형성될 수 있다. 상기 제1 반도체 패턴(31)은 상기 제2 반도체 패턴(32) 및 상기 워드 라인들(25) 사이에 형성될 수 있다. 상기 제1 반도체 패턴(31)은 n형 불순물이온들을 함유하는 실리콘 막을 포함할 수 있다. 상기 제2 반도체 패턴(32)은 p형 불순물이온들을 함유하는 실리콘 막을 포함할 수 있다.
몇몇 다른 실시 예에서, 상기 제1 반도체 패턴(31)은 생략될 수 있다. 또 다른 실시 예에서, 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 적층 순서를 바꾸어 형성될 수도 있다.
도 3 및 도 18을 참조하면, 상기 다이오드(33) 상에 금속 실리사이드 패턴(35)이 형성될 수 있다. 상기 금속 실리사이드 패턴(35) 상에 제1 장벽 금속 패턴(37) 및 도전성 패턴(38)이 차례로 형성될 수 있다. 상기 제1 장벽 금속 패턴(37) 및 상기 도전성 패턴(38)은 하부 패드(39)를 구성할 수 있다.
상기 금속 실리사이드 패턴(35)은 상기 제2 반도체 패턴(32)에 접촉될 수 있다. 상기 제1 장벽 금속 패턴(37) 및 상기 도전성 패턴(38)은 박막 형성공정 및 평탄화 공정을 이용하여 형성될 수 있다. 상기 하부 패드(39)의 상부 표면은 상기 몰딩 막(29)의 상부 표면과 동일 레벨에 형성될 수 있다. 상기 제1 장벽 금속 패턴(37)은 상기 도전성 패턴(38)의 측면 및 바닥을 감쌀 수 있다. 상기 제1 장벽 금속 패턴(37)은 상기 금속 실리사이드 패턴(35)에 접촉될 수 있다.
상기 금속 실리사이드 패턴(35)은 CoSi, NiSi, WSi, TiSi, 또는 TaSi을 포함할 수 있다. 예를 들면, 상기 금속 실리사이드 패턴(35)은 CoSi막으로 형성될 수 있다. 상기 제1 장벽 금속 패턴(37)은 Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, WN, WSi, WSiN, 또는 이들의 조합을 포함할 수 있다. 상기 도전성 패턴(38)은 Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, W, WN, WSi, WSiN, Ni 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 제1 장벽 금속 패턴(37)은 Ti/TiN 막일 수 있으며, 상기 도전성 패턴(38)은 W 막일 수 있다.
도 3 및 도 19를 참조하면, 상기 몰딩 막(29) 상에 제1 절연 패턴들(42)이 형성될 수 있다. 상기 제1 절연 패턴들(42)은 상기 하부 패드들(39)을 부분적으로 덮을 수 있다. 상기 제1 절연 패턴들(42)은 박막 형성 공정 및 패터닝 공정을 이용하여 형성될 수 있다. 상기 제1 절연 패턴들(42)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다.
도 3 및 도 20을 참조하면, 상기 기판(21)의 전면 상에 하부 히터 막(45L) 및 스페이서 막(47L)이 차례로 형성될 수 있다. 상기 하부 히터 막(45L)은 상기 제1 절연 패턴들(42)의 상면들 및 측면들을 덮고 상기 하부 패드들(39)을 덮을 수 있다. 상기 스페이서 막(47L)은 상기 하부 히터 막(45L)을 덮을 수 있다. 상기 하부 히터 막(45L)은 Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, W, WN, WSi, WSiN, Ni또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 하부 히터 막(45L)은 TiSiN 을 포함할 수 있다. 상기 스페이서 막(47L)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다.
도 3 및 도 21을 참조하면, 상기 하부 히터 막(45L)이 노출될 때까지 상기 스페이서 막(47L)을 이방성 식각하여 스페이서들(47)이 형성될 수 있다. 상기 노출된 하부 히터 막(45L)을 제거하여 상기 몰딩 막(29) 및 상기 제1 절연 패턴들(42)을 노출할 수 있다. 상기 노출된 하부 히터 막(45L)의 제거에는 이방성 식각 공정 및/또는 등방성 식각 공정이 적용될 수 있다. 그 결과, 상기 하부 히터 막(45L)은 상기 스페이서들(47) 및 상기 제1 절연 패턴들(42) 사이와, 상기 스페이서들(47) 및 상기 하부 패드들(39) 사이, 그리고 상기 스페이서들(47) 및 상기 몰딩 막(29) 사이에 보존될 수 있다.
도 3 및 도 22를 참조하면, 상기 노출된 몰딩 막(29) 상에 제2 절연 패턴들(49)이 형성될 수 있다. 상기 제2 절연 패턴들(49)은 박막 형성 공정 및 평탄화 공정을 이용하여 형성될 수 있다. 상기 제2 절연 패턴들(49)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. 상기 제2 절연 패턴들(49), 상기 스페이서들(47), 상기 하부 히터 막(45L), 및 상기 제1 절연 패턴들(42)의 상부 표면들은 동일 평면상에 노출될 수 있다.
도 3 및 도 23을 참조하면, 상기 하부 히터 막(45L)을 패터닝하여 하부 히터들(45)이 형성될 수 있다. 상기 하부 히터들(45) 사이에 상기 몰딩 막(29)이 노출될 수 있다. 상기 하부 히터 막(45L)을 패터닝하는 동안 상기 제2 절연 패턴들(49), 상기 스페이서들(47), 및 상기 제1 절연 패턴들(42) 또한 한꺼번에 패터닝될 수 있다. 상기 하부 히터들(45)의 수평 폭은 상기 하부 히터 막(45L)의 증착 두께에 의하여 결정될 수 있다. 예를 들면, 상기 하부 히터들(45)의 수평 폭은 10nm 이하의 좁은 폭을 갖도록 형성될 수 있다.
도 3 및 도 24를 참조하면, 상기 노출된 몰딩 막(29) 상에 절연 라인들(53)이 형성될 수 있다. 상기 절연 라인들(53)은 박막 형성 공정 및 평탄화 공정을 이용하여 형성될 수 있다. 상기 절연 라인들(53)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. 상기 절연 라인들(53), 상기 제2 절연 패턴들(49), 상기 스페이서들(47), 상기 하부 히터들(45), 및 상기 제1 절연 패턴들(42)의 상부 표면들은 동일 평면상에 노출될 수 있다.
상기 절연 라인들(53)은 서로 평행할 수 있다. 상기 절연 라인들(53) 사이에 상기 제2 절연 패턴들(49)중 선택된 하나와 상기 제1 절연 패턴들(42) 중 대응하는 하나가 서로 마주 보도록 형성될 수 있다. 상기 제2 절연 패턴들(49)중 선택된 하나와 상기 제1 절연 패턴들(42) 중 대응하는 하나의 사이에 상기 하부 히터들(45) 중 하나와 상기 스페이서들(47) 중 하나가 형성될 수 있다. 상기 하부 히터들(45)은 평면도상에서 보여질 때 대쉬(dash) 모양일 수 있다. 상기 하부 히터들(45)은 단면도상에서 보여질 때 "L"모양일 수 있다.
도 3 및 도 25를 참조하면, 상기 하부 히터들(45)을 부분적으로 리세스하여 제1 트렌치들(55T)이 형성될 수 있다. 상기 하부 히터들(45)의 리세스에는 습식 에치백 공정 및/또는 건식 에치백 공정이 적용될 수 있다. 상기 하부 히터들(45)은 상기 절연 라인들(53), 상기 제2 절연 패턴들(49), 상기 스페이서들(47), 및 상기 제1 절연 패턴들(42)의 상단들보다 낮은 레벨에 보존될 수 있다. 상기 제1 트렌치들(55T)은 상기 절연 라인들(53), 상기 스페이서들(47), 및 상기 제1 절연 패턴들(42) 사이에 한정될 수 있다. 상기 제1 트렌치들(55T)의 측벽들에 상기 절연 라인들(53), 상기 스페이서들(47), 및 상기 제1 절연 패턴들(42)이 노출될 수 있다.
도 3 및 도 26을 참조하면, 상기 제1 트렌치들(55T)을 채우는 데이터 저장 패턴들(63)이 형성될 수 있다. 상기 데이터 저장 패턴들(63)의 형성에는 박막 형성 공정 및 평탄화 공정이 이용될 수 있다. 상기 데이터 저장 패턴들(63)은 상기 하부 히터들(45) 상에 자기 정렬될 수 있다. 상기 데이터 저장 패턴(63)의 측면들은 상기 하부 히터(45)의 측면들 상에 수직 정렬될 수 있다.
상기 데이터 저장 패턴들(63)은 상변화 플러그(phase-change plug), 폴리머(polymer) 플러그, 나노입자(nanoparticles) 플러그, 또는 저항 변화 플러그를 포함할 수 있다. 예를 들면, 상기 저항 변화 플러그는 SrTiO3막을 포함할 수 있다. 또한, 상기 데이터 저장 패턴들(63)이 상변화 플러그를 포함하는 경우, 상기 상변화 플러그는 GeSbTe, GeTeAs, SnTeSn, GeTe, SbTe, SeTeSn, GeTeSe, SbSeBi, GeBiTe, GeTeTi, InSe, GaTeSe, 또는 InSbTe를 포함할 수 있다. 더 나아가서, 상기 상변화 플러그는 GeSbTe막, GeTeAs막, SnTeSn막, GeTe막, SbTe막, SeTeSn막, GeTeSe막, SbSeBi막, GeBiTe막, GeTeTi막, InSe막, GaTeSe막, 및 InSbTe막으로 이루어진 일군에서 선택된 하나에 C, N, Si, O, 및 N으로 이루어진 일군에서 선택된 하나가 포함된 물질 막일 수 있다.
도 3 및 도 27을 참조하면, 상기 데이터 저장 패턴들(63)을 부분적으로 리세스하여 제2 트렌치들(64T)이 형성될 수 있다. 상기 데이터 저장 패턴들(63)의 리세스에는 습식 에치백 공정 및/또는 건식 에치백 공정이 적용될 수 있다. 예를 들면, 상기 데이터 저장 패턴들(63)의 리세스에는 Ar, H2, He, 또는 이들의 조합을 이용한 에치백 공정이 적용될 수 있다.
상기 데이터 저장 패턴들(63)은 상기 절연 라인들(53), 상기 제2 절연 패턴들(49), 상기 스페이서들(47), 및 상기 제1 절연 패턴들(42)의 상단들보다 낮은 레벨에 보존될 수 있다. 상기 제2 트렌치들(64T)은 상기 절연 라인들(53), 상기 스페이서들(47), 및 상기 제1 절연 패턴들(42) 사이에 한정될 수 있다. 상기 제2 트렌치들(64T)의 측벽들에 상기 절연 라인들(53), 상기 스페이서들(47), 및 상기 제1 절연 패턴들(42)이 노출될 수 있다.
도 3 및 도 28을 참조하면, 상기 제2 트렌치들(64T)을 채우고 상기 기판(21)의 전면을 덮는 상부 히터 막(64L)이 형성될 수 있다. 상기 상부 히터 막(64L) 상에 상부 전극 막(65L)이 형성될 수 있다. 상기 상부 히터 막(64L)은 Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, W, WN, WSi, WSiN, Ni또는 이들의 조합을 포함할 수 있다. 상기 상부 전극 막(65L)은 W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 상부 히터 막(64L)은 TiSiN을 포함할 수 있으며, 상기 상부 전극 막(65L)은 TiN을 포함할 수 있다.
도 3 및 도 29를 참조하면, 상기 상부 히터 막(64L) 및 상기 상부 전극 막(65L)을 패터닝하여 상부 히터들(64) 및 상부 전극들(65)이 형성될 수 있다. 상기 상부 히터들(64)은 상기 데이터 저장 패턴들(63) 상에 자기 정렬될 수 있다. 상기 상부 히터(64)의 적어도 일 측면은 상기 데이터 저장 패턴(63)의 일 측면 상에 수직 정렬될 수 있다.
도 3 및 도 4를 다시 참조하면, 상기 상부 전극들(65)을 덮는 상부 절연막(67)이 형성될 수 있다. 상기 상부 절연막(67)을 관통하여 상기 상부 전극들(65)에 접촉된 비트 라인들(75)이 형성될 수 있다. 상기 비트 라인들(75)의 각각은 차례로 적층된 제2 장벽 금속 패턴(71), 씨드 층(72) 및 비트 도전막(73)을 포함할 수 있다.
상기 상부 절연막(67)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. 상기 제2 장벽 금속 패턴(71)은 Ti, TiN, 또는 Ti/TiN을 포함할 수 있다. 상기 씨드 층(72)은 W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, Al, Cu, 또는 이들의 조합을 포함할 수 있다. 상기 비트 도전막(73)은 W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, Al, Cu, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 비트 도전막(73)은 전기도금 방법에 의한 Cu막을 포함할 수 있다.
[실시예 4]
도 30 내지 도 37은 본 발명 기술적 사상의 제4 실시 예들에 따른 비-휘발성 메모리소자의 제조 방법을 설명하기 위하여 도 3의 절단선 I-I' 및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 3 및 도 30을 참조하면, 기판(21)의 소정 영역들에 활성 영역들(22)을 한정하는 소자분리 막(23)이 형성될 수 있다. 상기 활성 영역들(22) 내에 워드 라인들(25)이 형성될 수 있다. 상기 워드 라인들(25)을 갖는 상기 기판(21) 상에 몰딩 막(29)이 형성될 수 있다. 상기 몰딩 막(29)을 관통하여 상기 워드 라인들(25)을 노출하는 콘택 홀들(29H)이 형성될 수 있다. 상기 콘택 홀들(29H)의 각각의 내부에 제1 반도체 패턴(31) 및 제2 반도체 패턴(32)이 차례로 형성될 수 있다. 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 다이오드(33)를 구성할 수 있다. 상기 다이오드(33) 상에 금속 실리사이드 패턴(35)이 형성될 수 있다. 상기 금속 실리사이드 패턴(35)은 상기 제2 반도체 패턴(32)에 접촉될 수 있다. 상기 금속 실리사이드 패턴(35)의 상부 표면은 상기 몰딩 막(29)의 상부 표면과 동일 레벨에 형성될 수 있다.
도 3 및 도 31을 참조하면, 상기 금속 실리사이드 패턴(35) 및 상기 몰딩 막(29) 상에 제1 장벽 금속 막(37L) 및 도전 막(38L)이 차례로 형성될 수 있다. 상기 제1 장벽 금속 막(37L)은 상기 금속 실리사이드 패턴(35)에 접촉되고, 상기 몰딩 막(29) 상을 덮을 수 있다. 상기 도전 막(38L) 상에 희생 패턴들(40)이 형성될 수 있다. 상기 희생 패턴(40)은 막대(bar) 모양일 수 있다. 상기 희생 패턴(40)은 박막 형성 공정 및 패터닝 공정을 이용하여 형성될 수 있다.
상기 희생 패턴(40)의 측벽들 상에 제1 스페이서(43)가 형성될 수 있다. 상기 제1 스페이서(43)의 외측면 상에 하부 히터 막(45L) 및 제2 스페이서(47)가 차례로 형성될 수 있다. 상기 제1 스페이서(43) 및 상기 제2 스페이서(47)는 상기 희생 패턴(40)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들면, 상기 희생 패턴(40)은 실리콘 산화물을 포함할 수 있으며, 상기 제1 스페이서(43) 및 상기 제2 스페이서(47)는 실리콘 질화물을 포함할 수 있다. 상기 제1 스페이서(43) 및 상기 제2 스페이서(47)는 박막 형성 공정 및 이방성 식각 공정을 이용하여 형성될 수 있다. 상기 하부 히터 막(45L)은 박막 형성 공정 및 에치-백(etch-back) 공정을 이용하여 형성될 수 있다. 상기 에치-백(etch-back) 공정은 등방성 식각 공정 및/또는 이방성 식각 공정을 포함할 수 있다. 상기 희생 패턴(40), 상기 하부 히터 막(45L), 상기 제1 스페이서(43) 및 상기 제2 스페이서(47)는 상기 도전 막(38L) 상에 여러 개 번갈아 가며 형성될 수 있다.
도 3 및 도 32를 참조하면, 상기 희생 패턴(40)을 제거하여 상기 도전 막(38L)이 노출될 수 있다. 상기 하부 히터 막(45L), 상기 제1 스페이서(43) 및 상기 제2 스페이서(47)를 식각 마스크로 이용하여 상기 도전 막(38L) 및 상기 제1 장벽 금속 막(37L)을 이방성 식각하여 제1 그루브들(49G)이 형성될 수 있다. 상기 제1 그루브(49G)의 바닥에 상기 몰딩 막(29)이 노출될 수 있다.
도 3 도 33을 참조하면, 상기 제1 그루브들(49G)을 채우는 절연 패턴들(49)이 형성될 수 있다. 상기 절연 패턴들(49)은 박막 형성 공정 및 평탄화 공정을 사용하여 형성될 수 있다. 상기 절연 패턴들(49)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 절연 패턴들(49)은 실리콘 질화물을 포함할 수 있다.
상기 절연 패턴들(49), 상기 제1 스페이서들(43), 상기 하부 히터 막(45L), 상기 제2 스페이서들(47), 상기 도전 막(38L) 및 상기 제1 장벽 금속 막(37L)을 패터닝하여 제2 그루브들(52G)이 형성될 수 있다. 상기 제2 그루브들(52G)은 상기 제1 그루브들(49G)과 직교할 수 있다. 상기 제2 그루브(52G)의 바닥에 상기 몰딩 막(29)이 노출될 수 있다. 그 결과, 상기 하부 히터 막(45L)이 패터닝되어 하부 히터들(45)이 형성될 수 있으며, 상기 도전 막(38L)이 패터닝되어 도전성 패턴들(38)이 형성될 수 있고, 상기 제1 장벽 금속 막(37L)이 패터닝되어 제1 장벽 금속 패턴들(37)이 형성될 수 있다. 상기 제1 장벽 금속 패턴들(37) 및 상기 도전성 패턴들(38)은 하부 패드들(39)을 구성할 수 있다.
상기 하부 히터들(45)의 각각은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 보존될 수 있다. 상기 하부 히터(45), 상기 제1 스페이서(43) 및 상기 제2 스페이서(47)는 전극 구조체(41)를 구성할 수 있다. 상기 하부 패드들(39)의 각각은 상기 전극 구조체(41)에 자기 정렬될 수 있다. 상기 하부 패드(39)의 측면들은 상기 전극 구조체(41)의 측면들에 수직 정렬될 수 있다.
도 3 및 도 34를 참조하면, 상기 제2 그루브들(52G)을 채우는 절연 라인들(53)이 형성될 수 있다. 상기 절연 라인들(53)의 형성에는 박막 형성 공정 및 평탄화 공정이 이용될 수 있다. 상기 절연 라인들(53), 상기 전극 구조체들(41) 및 상기 절연 패턴들(49)의 상부 표면들은 실질적으로 동일 평면 상에 노출될 수 있다. 상기 절연 라인들(53)은 서로 평행할 수 있다. 상기 절연 라인들(53) 및 상기 절연 패턴들(49)은 직교할 수 있다. 상기 절연 패턴들(49)은 상기 절연 라인들(53) 사이에 보존될 수 있다. 상기 절연 라인들(53)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 절연 라인들(53)은 실리콘 질화물을 포함할 수 있다.
도 3 및 도 35를 참조하면, 상기 하부 히터들(45)을 부분적으로 제거하여 트렌치들을 형성하고, 상기 트렌치들을 채우는 데이터 저장 패턴들(63)이 형성될 수 있다. 상기 하부 히터들(45)의 부분적 제거에는 에치-백(etch-back) 공정이 적용될 수 있다. 상기 하부 히터들(45)은 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47)의 상단들보다 낮은 레벨에 보존될 수 있다.
상기 데이터 저장 패턴들(63)의 형성에는 박막 형성 공정 및 평탄화 공정이 이용될 수 있다. 상기 데이터 저장 패턴들(63)은 상기 하부 히터들(45) 상에 자기 정렬될 수 있다. 상기 데이터 저장 패턴(63)의 측면들은 상기 하부 히터(45)의 측면들 상에 수직 정렬될 수 있다. 상기 데이터 저장 패턴들(63)은 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47) 사이에 한정될 수 있다.
도 3 및 도 36을 참조하면, 상기 데이터 저장 패턴들(63)을 부분적으로 제거하여 트렌치들을 형성하고, 상기 트렌치들을 채우는 상부 히터들(64)이 형성될 수 있다. 상기 상부 히터들(64)의 형성에는 박막 형성 공정 및 평탄화 공정이 적용될 수 있다. 상기 상부 히터들(64), 상기 절연 라인들(53), 상기 절연 패턴들(49), 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47)의 상부 표면들은 실질적으로 동일 평면 상에 노출될 수 있다.
도 3 및 도 37을 참조하면, 상기 상부 히터들(64), 상기 절연 라인들(53), 상기 절연 패턴들(49), 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47)을 덮는 상부 절연막(67)이 형성될 수 있다. 상기 상부 절연막(67)을 관통하여 상기 상부 히터들(64)을 노출하는 비트 그루브들(75G)이 형성될 수 있다. 상기 비트 그루브들(75G)에 의하여 상기 상부 히터들(64)의 상단들 및 측면들이 노출될 수 있다. 예를 들면, 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47)의 상단들은 상기 절연 패턴들(49)의 상단들보다 낮은 레벨에 위치하도록 리세스될 수 있다.
도 3 및 도 12를 다시 참조하면, 상기 비트 그루브들(75G)을 채우는 비트 라인들(75)이 형성될 수 있다. 상기 비트 라인들(75)의 각각은 차례로 적층된 제2 장벽 금속 패턴(71), 씨드 층(72) 및 비트 도전막(73)을 포함할 수 있다. 상기 비트 라인들(75)은 상기 상부 히터들(64)의 상단들 및 측면들을 덮을 수 있다. 상기 상부 히터들(64)의 상단들 및 측면들은 상기 제2 장벽 금속 패턴(71)에 접촉될 수 있다.
[실시예 5]
도 38은 본 발명 기술적 사상의 제5 실시 예에 따른 전자 장치의 시스템 블록도이다. 상기 전자 장치는 솔리드 스테이트 디스크(Solid State Disk; SSD; 1100)와 같은 데이터 저장장치일 수 있다.
도 38을 참조하면, 상기 솔리드 스테이트 디스크(SSD; 1100)는 인터페이스(1113), 제어기(controller; 1115), 비-휘발성 메모리(non-volatile memory; 1118), 및 버퍼 메모리(buffer memory; 1119)를 포함할 수 있다. 상기 솔리드 스테이트 디스크(1100)는 반도체 소자를 이용하여 정보를 저장하는 장치이다. 상기 솔리드 스테이트 디스크(1100)는 하드 디스크 드라이브(Hard Disk Drive; HDD)에 비하여 속도가 빠르고 기계적 지연이나 실패율, 발열, 소음도 적으며, 소형화, 경량화할 수 있는 장점이 있다. 상기 솔리드 스테이트 디스크(1100)는 랩톱, 노트북PC, 데스크톱PC, MP3 플레이어, 또는 휴대용 저장장치에 사용될 수 있다.
상기 제어기(1115)는 상기 인터페이스(1113)에 인접하게 형성되고 전기적으로 접속될 수 있다. 상기 제어기(1115)는 메모리 제어기 및 버퍼 제어기를 포함하는 마이크로프로세서(microprocessor)일 수 있다. 상기 비-휘발성 메모리(1118)는 상기 제어기(1115)에 인접하게 형성되고 전기적으로 접속될 수 있다. 상기 솔리드 스테이트 디스크(1100)의 데이터 저장용량은 상기 비-휘발성 메모리(1118)에 대응할 수 있다. 상기 버퍼 메모리(1119)는 상기 제어기(1115)에 인접하게 형성되고 전기적으로 접속될 수 있다.
상기 인터페이스(1113)는 호스트(Host; 1002)에 접속될 수 있으며 데이터와 같은 전기신호들을 송수신하는 역할을 할 수 있다. 예를 들면, 상기 인터페이스(1113)는 SATA, IDE, SCSI, 및/또는 이들의 조합과 같은 규격을 사용하는 장치일 수 있다. 상기 비-휘발성 메모리(1118)는 상기 제어기(1115)를 경유하여 상기 인터페이스(1113)에 접속될 수 있다. 상기 비-휘발성 메모리(1118)는 상기 인터페이스(1113)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다. 상기 솔리드 스테이트 디스크(1100)에 전원공급이 차단된다 할지라도, 상기 비-휘발성 메모리(1118)에 저장된 데이터는 보존되는 특성이 있다.
상기 버퍼 메모리(1119)는 휘발성 메모리(volatile memory)를 포함할 수 있다. 상기 휘발성 메모리는 디램(Dynamic Random Access Memory; DRAM), 및/또는 에스램(Static Random Access Memory; SRAM)일 수 있다. 상기 버퍼 메모리(1119)는 상기 비-휘발성 메모리(1118)에 비하여 상대적으로 빠른 동작속도를 보인다.
상기 인터페이스(1113)의 데이터 처리속도는 상기 비 휘발성 메모리(1118)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(1119)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(1113)를 통하여 수신된 데이터는, 상기 제어기(1115)를 경유하여 상기 버퍼 메모리(1119)에 임시 저장된 후, 상기 비-휘발성 메모리(1118)의 데이터 기록(write) 속도에 맞추어 상기 비-휘발성 메모리(1118)에 영구 저장될 수 있다. 또한, 상기 비-휘발성 메모리(1118)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 읽기(read) 하여 상기 버퍼 메모리(1119)에 임시 저장할 수 있다. 즉, 상기 버퍼 메모리(1119)는 상기 솔리드 스테이트 디스크(1100)의 유효 동작속도를 증가시키고 에러(error) 발생률을 감소하는 역할을 할 수 있다.
상기 비-휘발성 메모리(non-volatile memory; 1118)는 도 1 내지 도 37 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자를 포함할 수 있다. 예를 들면, 상기 비-휘발성 메모리(1118)는 도 1과 유사한 구성을 갖는 메모리 셀을 포함할 수 있다. 이 경우에, 상기 비-휘발성 메모리(1118)는 상기 하부 히터(45) 및 상기 상부 히터(64)의 구성에 기인하여 종래에 비하여 우수한 전기적 특성을 보일 수 있다. 이에 따라, 상기 솔리드 스테이트 디스크(1100)의 전기적 특성은 종래에 비하여 현저히 개선될 수 있다.
[실시예 6]
도 39 및 도 40은 본 발명의 기술적 사상의 제6 실시 예에 따른 전자 장치의 사시도 및 시스템 블록도이다.
도 39를 참조하면, 도 1 내지 도 37을 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 핸드폰(1900), 넷북, 노트북, 또는 태블릿 PC와 같은 전자시스템들에 유용하게 적용될 수 있다. 예를 들면, 도 1 내지 도 37을 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 상기 핸드폰(1900) 내의 메인보드에 탑재될 수 있다. 나아가서, 도 1 내지 도 37을 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 외장형 메모리 카드와 같은 확장장치로 제공되어 상기 핸드폰(1900)에 결합되어 사용될 수도 있다.
도 40을 참조하면, 도 1 내지 도 37을 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 전자 시스템(2100)에 적용될 수 있다. 상기 전자 시스템(2100)은 바디(Body; 2110), 마이크로 프로세서 유닛(Micro Processor Unit; 2120), 파워 유닛(Power Unit; 2130), 기능 유닛(Function Unit; 2140), 및 디스플레이 컨트롤러 유닛(Display Controller Unit; 2150)을 포함할 수 있다. 상기 바디(2110)는 인쇄 회로기판(PCB)으로 형성된 마더 보드(Mother Board)일 수 있다. 상기 마이크로 프로세서 유닛(2120), 상기 파워 유닛(2130), 상기 기능 유닛(2140), 및 상기 디스플레이 컨트롤러 유닛(2150)은 상기 바디(2110)에 장착될 수 있다. 상기 바디(2110)의 내부 혹은 상기 바디(2110)의 외부에 디스플레이 유닛(2160)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(2160)은 상기 바디(2110)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(2150)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워 유닛(2130)은 외부 배터리(도시하지 않음) 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(2120), 상기 기능 유닛(2140), 상기 디스플레이 컨트롤러 유닛(2150) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로 프로세서 유닛(2120)은 상기 파워 유닛(2130)으로부터 전압을 공급받아 상기 기능 유닛(2140)과 상기 디스플레이 유닛(2160)을 제어할 수 있다. 상기 기능 유닛(2140)은 다양한 전자 시스템(2100)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(2100)이 휴대폰인 경우 상기 기능 유닛(2140)은 다이얼링, 또는 외부 장치(External Apparatus; 2170)와의 교신으로 상기 디스플레이 유닛(2160)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서(Camera Image Processor)의 역할을 할 수 있다.
응용 실시 예에서, 상기 전자 시스템(2100)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(2140)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(2140)은 유선 혹은 무선의 통신 유닛(Communication Unit; 2180)을 통해 상기 외부 장치(2170)와 신호를 주고 받을 수 있다. 더 나아가서, 상기 전자 시스템(2100)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 상기 기능 유닛(2140)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다. 이에 더하여, 상기 기능 유닛(2140)은 대용량 저장 장치를 포함할 수 있다.
도 1 내지 도 37을 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 상기 기능 유닛(2140)에 적용될 수 있다. 예를 들면, 상기 기능 유닛(2140)은 상기 하부 히터(45), 상기 데이터 저장 패턴(63), 및 상기 상부 히터(64)를 포함할 수 있다. 상기 데이터 저장 패턴(63)은 상기 바디(2110)에 전기적으로 접속될 수 있다. 이 경우에, 상기 전자 시스템(2100)은 상기 하부 히터(45) 및 상기 상부 히터(64)의 구성에 기인하여 종래에 비하여 우수한 전기적 특성을 보일 수 있다. 이에 따라, 상기 전자 시스템(2100)의 전기적 특성은 종래에 비하여 현저히 개선될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
21: 기판 22: 활성 영역
23: 소자분리 막 25: 워드 라인
29: 몰딩 막 29H: 콘택 홀
31: 제1 반도체 패턴 32: 제2 반도체 패턴
33: 다이오드 35: 금속 실리사이드 패턴
37L: 제1 장벽 금속 막 37: 제1 장벽 금속 패턴
38L: 도전 막 38: 도전성 패턴
39: 하부 패드 40: 희생 패턴
41: 전극 구조체 42, 49: 절연 패턴
43, 47: 스페이서 45L: 하부 히터 막
45: 하부 히터
45A: 하부 히터의 상부(upper part)
45B: 하부 히터의 하부(lower part)
49G, 52G, 75G: 그루브 53: 절연 라인
55T, 64T: 트렌치 63: 데이터 저장 패턴
64: 상부 히터 65: 상부 전극
67: 상부 절연막 71: 제2 장벽 금속 패턴
72: 씨드 층 73: 비트 도전막
75: 비트 라인
1002: 호스트(Host) 1100: 솔리드 스테이트 디스크(SSD)
1113: 인터페이스 1115: 제어기(controller)
1118: 비-휘발성 메모리(non-volatile memory)
1119: 버퍼 메모리(buffer memory)
1900: 핸드폰 2100: 전자시스템
2110: 바디 2120: 마이크로 프로세서 유닛
2130: 파워 유닛 2140: 기능 유닛
2150: 디스플레이 컨트롤러 유닛
2160: 디스플레이 유닛
2170: 외부 장치 2180: 통신 유닛
23: 소자분리 막 25: 워드 라인
29: 몰딩 막 29H: 콘택 홀
31: 제1 반도체 패턴 32: 제2 반도체 패턴
33: 다이오드 35: 금속 실리사이드 패턴
37L: 제1 장벽 금속 막 37: 제1 장벽 금속 패턴
38L: 도전 막 38: 도전성 패턴
39: 하부 패드 40: 희생 패턴
41: 전극 구조체 42, 49: 절연 패턴
43, 47: 스페이서 45L: 하부 히터 막
45: 하부 히터
45A: 하부 히터의 상부(upper part)
45B: 하부 히터의 하부(lower part)
49G, 52G, 75G: 그루브 53: 절연 라인
55T, 64T: 트렌치 63: 데이터 저장 패턴
64: 상부 히터 65: 상부 전극
67: 상부 절연막 71: 제2 장벽 금속 패턴
72: 씨드 층 73: 비트 도전막
75: 비트 라인
1002: 호스트(Host) 1100: 솔리드 스테이트 디스크(SSD)
1113: 인터페이스 1115: 제어기(controller)
1118: 비-휘발성 메모리(non-volatile memory)
1119: 버퍼 메모리(buffer memory)
1900: 핸드폰 2100: 전자시스템
2110: 바디 2120: 마이크로 프로세서 유닛
2130: 파워 유닛 2140: 기능 유닛
2150: 디스플레이 컨트롤러 유닛
2160: 디스플레이 유닛
2170: 외부 장치 2180: 통신 유닛
Claims (10)
- 기판 상의 제1 도전성 라인;
상기 제1 도전성 라인 상의 스위칭 소자;
상기 스위칭 소자 상의 하부 히터;
상기 하부 히터 상의 데이터 저장 패턴;
상기 데이터 저장 패턴 상의 상부 히터; 및
상기 상부 히터 상의 제2 도전성 라인을 포함하되, 상기 상부 히터의 측면은 상기 하부 히터의 측면 및 상기 데이터 저장 패턴의 측면에 수직 정렬되고,
상기 하부 히터, 상기 데이터 저장 패턴 및 상기 상부 히터의 수평 폭들은 동일한 비-휘발성 메모리소자. - 제1 항에 있어서,
상기 상부 히터와 상기 데이터 저장 패턴의 접촉면 및 상기 하부 히터와 상기 데이터 저장 패턴의 접촉면은 동일한 크기인 비-휘발성 메모리소자. - 제1 항에 있어서,
상기 상부 히터의 수직 길이는 수평 폭보다 큰 비-휘발성 메모리소자. - 제1 항에 있어서,
상기 상부 히터의 수직 길이는 상기 하부 히터의 수직 길이보다 큰 비-휘발성 메모리소자. - 삭제
- 제1 항에 있어서,
상기 하부 히터의 상부 표면의 가장자리는 상향 돌출되고,
상기 데이터 저장 패턴의 상부 표면의 가장자리는 상향 돌출된 비-휘발성 메모리소자. - 제1 항에 있어서,
상기 데이터 저장 패턴의 수직 길이는 수평 폭보다 큰 비-휘발성 메모리소자. - 제1 항에 있어서,
상기 데이터 저장 패턴은 막대(bar) 모양인 비-휘발성 메모리소자. - 제1 항에 있어서,
상기 제2 도전성 라인은 상기 상부 히터의 상면 및 측면에 접촉된 비-휘발성 메모리소자. - 기판 상의 제1 도전성 라인;
상기 제1 도전성 라인 상의 스위칭 소자;
상기 스위칭 소자 상의 하부 히터;
상기 하부 히터 상의 데이터 저장 패턴;
상기 데이터 저장 패턴 상의 고 저항 패턴;
상기 고 저항 패턴 상의 중간 저항 패턴; 및
상기 중간 저항 패턴 상에 형성되고 상기 제1 도전성 라인과 교차하는 제2 도전성 라인을 포함하되,
상기 고 저항 패턴의 측면은 상기 하부 히터의 측면 및 상기 데이터 저장 패턴의 측면에 수직 정렬되고,
상기 고 저항 패턴은 상기 제2 도전성 라인보다 높은 전기저항을 갖는 물질을 포함하고,
상기 중간 저항 패턴은 상기 제2 도전성 라인보다 높고 상기 고 저항 패턴보다 낮은 전기저항을 갖는 물질을 포함하는 비-휘발성 메모리소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110123076A KR101887225B1 (ko) | 2011-11-23 | 2011-11-23 | 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법 |
| US13/547,663 US9196827B2 (en) | 2011-11-23 | 2012-07-12 | Non-volatile memory devices having dual heater configurations and methods of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110123076A KR101887225B1 (ko) | 2011-11-23 | 2011-11-23 | 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130057251A KR20130057251A (ko) | 2013-05-31 |
| KR101887225B1 true KR101887225B1 (ko) | 2018-09-11 |
Family
ID=48425804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110123076A KR101887225B1 (ko) | 2011-11-23 | 2011-11-23 | 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9196827B2 (ko) |
| KR (1) | KR101887225B1 (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102192895B1 (ko) * | 2014-08-21 | 2020-12-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US11133461B2 (en) | 2014-09-26 | 2021-09-28 | Intel Corporation | Laminate diffusion barriers and related devices and methods |
| US20160104840A1 (en) * | 2014-10-10 | 2016-04-14 | Beth Cook | Resistive memory with a thermally insulating region |
| US9425389B2 (en) * | 2014-12-08 | 2016-08-23 | Intermolecular, Inc. | Doped ternary nitride embedded resistors for resistive random access memory cells |
| US9275744B1 (en) | 2015-01-29 | 2016-03-01 | International Business Machines Corporation | Method of restoring a flash memory in an integrated circuit chip package by addition of heat and an electric field |
| TWI596609B (zh) * | 2016-02-01 | 2017-08-21 | 國立中山大學 | 電阻式記憶體 |
| KR102463036B1 (ko) * | 2016-03-15 | 2022-11-03 | 삼성전자주식회사 | 반도체 메모리 소자 및 이의 제조 방법 |
| KR102483704B1 (ko) * | 2016-03-30 | 2023-01-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| KR102532201B1 (ko) * | 2016-07-22 | 2023-05-12 | 삼성전자 주식회사 | 메모리 소자 |
| KR102673120B1 (ko) | 2016-12-05 | 2024-06-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9859336B1 (en) * | 2017-01-09 | 2018-01-02 | Macronix International Co., Ltd. | Semiconductor device including a memory cell structure |
| KR102323249B1 (ko) * | 2017-03-28 | 2021-11-08 | 삼성전자주식회사 | 정보 저장 패턴을 포함하는 반도체 소자 |
| KR102368428B1 (ko) * | 2017-06-29 | 2022-03-02 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 제조방법 |
| KR102593112B1 (ko) * | 2017-10-23 | 2023-10-25 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
| US10892406B2 (en) | 2018-06-04 | 2021-01-12 | Intel Corporation | Phase change memory structures and devices |
| KR20200026487A (ko) * | 2018-09-03 | 2020-03-11 | 삼성전자주식회사 | 메모리 소자 |
| KR20200093743A (ko) * | 2019-01-28 | 2020-08-06 | 삼성전자주식회사 | 정보 저장 패턴을 포함하는 반도체 소자 및 그 제조 방법 |
| KR20200131069A (ko) | 2019-05-13 | 2020-11-23 | 삼성전자주식회사 | 메모리 소자 제조 방법 |
| KR20210011638A (ko) * | 2019-07-23 | 2021-02-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564608B1 (ko) | 2004-01-29 | 2006-03-28 | 삼성전자주식회사 | 상변화 메모리 소자 |
| KR100660287B1 (ko) | 2005-12-29 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 상변화 메모리 및 그 제조 방법 |
| JP2007214419A (ja) | 2006-02-10 | 2007-08-23 | Toshiba Corp | 半導体装置 |
| KR20080056063A (ko) * | 2006-12-15 | 2008-06-20 | 삼성전자주식회사 | 정보 저장 요소 내에 버퍼 패턴을 갖는 상변이 기억 셀의제조 방법 및 이에 의해 제조된 상변이 기억 셀 |
| JP2008218492A (ja) | 2007-02-28 | 2008-09-18 | Elpida Memory Inc | 相変化メモリ装置 |
| US20090283739A1 (en) * | 2008-05-19 | 2009-11-19 | Masahiro Kiyotoshi | Nonvolatile storage device and method for manufacturing same |
-
2011
- 2011-11-23 KR KR1020110123076A patent/KR101887225B1/ko active IP Right Grant
-
2012
- 2012-07-12 US US13/547,663 patent/US9196827B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20130126510A1 (en) | 2013-05-23 |
| KR20130057251A (ko) | 2013-05-31 |
| US9196827B2 (en) | 2015-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101887225B1 (ko) | 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법 | |
| KR101911361B1 (ko) | 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법 | |
| US8507353B2 (en) | Method of forming semiconductor device having self-aligned plug | |
| US8785213B2 (en) | Method of fabricating non-volatile memory device having small contact and related devices | |
| KR101811308B1 (ko) | 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법 | |
| US8884263B2 (en) | Non-volatile memory device having conductive buffer pattern and method of fabricating the same | |
| KR20130004784A (ko) | 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법 | |
| KR20110078504A (ko) | 반도체 기억 소자 및 그 형성 방법 | |
| KR102008317B1 (ko) | 반도체 소자 및 반도체 소자의 제조방법 | |
| KR102021978B1 (ko) | 블로킹 막을 갖는 반도체 소자 및 그 형성 방법 | |
| US9054296B2 (en) | Semiconductor device having diode and method of forming the same | |
| KR20120134869A (ko) | 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법 | |
| KR101685021B1 (ko) | 자기 정렬된 플러그를 갖는 반도체 소자 형성 방법 | |
| US9583705B2 (en) | Method of fabricating semiconductor device | |
| KR101767907B1 (ko) | 자기 정렬된 플러그를 갖는 반도체 소자 형성 방법 | |
| KR20140088826A (ko) | 다이오드를 갖는 반도체 소자 및 그 형성 방법 | |
| KR101685022B1 (ko) | 하부 전극을 갖는 비 휘발성 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |