TWI686803B

TWI686803B - 可變電阻式記憶體之編程方法及記憶胞之電壓編程方法

Info

Publication number: TWI686803B
Application number: TW108119334A
Authority: TW
Inventors: 曾柏皓; 許凱捷; 李峰旻
Original assignee: 旺宏電子股份有限公司
Priority date: 2019-06-04
Filing date: 2019-06-04
Publication date: 2020-03-01
Also published as: TW202046318A

Abstract

一種可變電阻式記憶體，包括一上電極層、一下電極層以及一可變電阻層。可變電阻層設置於上電極層與下電極層之間。可變電阻層的阻值介於100K至100M歐姆之間。

Description

可變電阻式記憶體之編程方法及記憶胞之電壓編程方法

本發明是有關於一種非揮發性(nonvolatile)記憶體，且特別是有關於一種可變電阻式記憶體(Resistive Random-access Memory,ReRAM)、其編程方法及記憶胞之電壓編程方法。

非揮發性(nonvolatile)記憶體之一種形式為單次可程式化(One Time Programmable，OTP)記憶體。單次可程式化記憶體之一種形式為反熔絲(anti-fuse)。為了程式化反熔絲，諸如一氧化物之介電層經受一高電場以便產生一穿過介電質的隧道電流。該隧道電流導致被稱為硬介電質擊穿之現象。在介電質擊穿後，穿過介電質而形成一導電路徑，藉此使得反熔絲變為導電的。

單次可程式化記憶體可充當一唯讀記憶體(Read-only memory,ROM)，因為程式化為不可逆的。由於單次可程式化記憶體初始程式化之後就無法更改或重置使用，因此單次可程式化記憶體廣泛應用於編碼儲存、電路微調及晶片識別碼等領域。

本發明係有關於一種以可變電阻式記憶體做為單次可程式化記憶體，由於可變電阻式記憶體具有低編程電壓、快速編程速度以及低成本，因此可變電阻式記憶體可做為單次可程式化記憶體應用的一種形式。

根據本發明之一方面，提出一種記憶胞之電壓編程方法。此方法包括以一固定編程電壓施加在記憶胞上進行複數次編程。若記憶胞的阻值未達到一預定值，使用具有增量的下一個固定編程電壓對此記憶胞進行複數次編程。

根據本發明之一方面，提出一種可變電阻式記憶體的編程方法，包括施加一第一順應電流於可變電阻式記憶體中或施加大於該第一順應電流的一第二順應電流於該可變電阻式記憶體中，以使該可變電阻式記憶體的阻值介於100K至100M歐姆之間。

根據本發明之一方面，提出一種可變電阻式記憶體，包括一上電極層、一下電極層以及一可變電阻層。可變電阻層設置於上電極層與下電極層之間。可變電阻層的阻值介於100K至100M歐姆之間。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100:可變電阻式記憶體

102:上電極層

104:下電極層

106:可變電阻層

Vpp:編程電壓

△V:步進增量

T1、T2:尾部

L1、L2:長度

C1、C2、C3:順應電流

V1、V2、V3:氧空位

第1A至1D圖分別繪示可變電阻式記憶體於不同順應電流下的不同成形狀態的示意圖。

第2A及2B圖繪示一種增量步進脈衝編程方法的示意圖。

第3A及3B圖繪示另一種電壓編程方法的示意圖。

第4A圖繪示程式化的記憶胞的阻值分布圖。

第4B圖繪示編程的次數與編程電壓的目標位準的關係圖。

以下係提出實施例進行詳細說明，實施例僅用以作為範例說明，並非用以限縮本發明欲保護之範圍。以下是以相同/類似的符號表示相同/類似的元件做說明。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考所附圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。

根據本發明之一實施例，提出一種可變電阻式記憶體。由於可變電阻式記憶體是一種新興的非揮發性記憶體，可嵌入到CMOS後段半導體製程中，對於未來的車聯網、物聯網及人工智慧等層面需要即時資料儲存需求、低能耗、資料耐久度高、每次寫入或儲存的資料單位小等需求，可變電阻式記憶體絕對是不可或缺的。本發明利用可變電阻式記憶體會隨著所加偏壓改變而產生不同的阻值的特性，對可變電阻式記憶體進行初始化，以將可變電阻式記憶體的阻值降低至一設定值。此種對可變電阻式記憶體的阻值進而初始化的過程稱為成形(Forming)，本發明提出一種藉由使用特定的成形階段(forming states)來製作多層式(multi-level)之單次可程式化可變電阻式記憶體，用以設定記憶胞內的位元資料。此外，本發明提出一種可變電阻式記憶體的編程方法，可根據不同的初始化電流來設定可變電阻式記憶體的內部阻值的高低，以獲得緊密且精確的成形分佈(forming distribution)。

請參照第1A至1D圖，其分別繪示可變電阻式記憶體100於不同順應電流下的不同成形狀態的示意圖。在第1A圖中，可變電阻式記憶體100於成形操作之前具有初始阻值，例如100M(百萬)~10M(百萬)歐姆(在此M即Mega之符號縮寫)，因此是不導電的。在第1B圖中，於第一成形狀態中，施加第一順應電流C1(例如大於10μA)於可變電阻式記憶體100中，將引起較少的氧空位(oxygen vacancy)V1產生，因此可變電阻式記憶體100的阻值降低，例如介於3M至1000K歐姆之間。在第1C圖中，施加大於第一順應電流C1的第二順應電流C2(例如大於50μA)於可變電阻式記憶體100中，將引起更多的氧空位V2產生，因此可變電阻式記憶體100具有較低的阻值，例如介於1000K至500K歐姆之間。在第1D圖中，施加大於第一及第二順應電流的第三順應電流C3(例如大於100μA)於可變電阻式記憶體100中，將引起更多的氧空位V3產生，因此可變電阻式記憶體100具有更低的阻值，例如介於500K至150K歐姆之間。

在一實施例中，上述用於成形操作的第一順應電流C1、第二順應電流C2、第三順應電流C3的範圍較佳介於10μA至300μA之間，但本發明不以此為限。此外，在一實施例中，上述處於不同成形狀態的可變電阻式記憶體100的阻值例如介於100K至100M歐姆之間，較佳位於200K至20M歐姆之間，更佳位於500K至5M歐姆之間，但本發明對此不加以限制。

根據上述內容，提出一種激活可變電阻式記憶體的開關層(可變電阻層)的特定成形方法。當施加特定的成形電壓時，在可變電阻式記憶體100的開關層中形成導電絲(conduction filament)，用以降低可變電阻式記憶體100的阻值。在一實施例中，可以藉由控制字元線WL施加的順應電流(compliance current)來調節成形狀態的可變電阻式記憶體100的阻值。當成形操作中施加較低順應電流至可變電阻式記憶體100時，可使開關層內部形成較弱、較窄的導電絲，因此可獲得具有高電阻的可變電阻式記憶體100。反之，當施加較高順應電流至可變電阻式記憶體100時，可使開關層內部形成較強、較寬的導電絲，因此可獲得具有低電阻的可變電阻式記憶體100。據此，本發明藉由順應性控制各個可變電阻式記憶體100的成形狀態，可以為多層式之單次可程式可變電阻式記憶體建構出多種變化的阻值。

請參照第1A圖，可變電阻式記憶體100包括一上電極層102、一下電極層104以及一可變電阻層106。可變電阻層106例如為過渡金屬氧化物，其設置於上電極層102與下電極層104之間，且上電極層102與下電極層104彼此相對。可變電阻層106的阻值介於100K至100M(百萬)歐姆之間，而使具有上述阻值範圍的可變電阻層106可以做為單次可程式化記憶體。

上述的可變電阻式記憶體100例如是基於氧化鎢(WOx)的可變電阻式記憶體、基於氧化鉭(Ta₂O₅)的可變電阻式記憶體、基於二氧化鉿(HfO₂)的可變電阻式記憶體、基於氮氧化鈦(TiON)的可變電阻式記憶體、基於氧化鈦(TiOx)的可變電阻式記憶體、基於混合的可變電阻式記憶體(例如HfTiO可變電阻式記憶體)等。

請參照第2A及2B圖，其繪示一種習知的增量步進脈衝編程(Incremental Step Pulse Programming，ISPP)方法，首先，將編程電壓Vpp施加在一欲被程式化的記憶胞上，依序調高位元線的電壓值，使電子可穿過記憶胞，然後再驗證第一次程式化的記憶胞的阻值是否已經達到一預定值。如果驗證通過，那麼此時被第一次程式化的記憶胞的阻值分佈達到要求，編程結束。反之，若未驗證通過，使用下一個步進增量的編程電壓Vpp+△V進行編程，並依序調高位元線的電壓值，使電子可穿過記憶胞，然後再驗證第二次程式化的記憶胞的阻值是否已經達到一預定值。如果驗證通過，那麼此時被第二程式化的記憶胞的阻值分佈達到要求，編程結束。

也就是說，上述的記憶胞在多階段中被程式化，且被程式化的記憶胞的編程電壓Vpp提升至連續增加的電壓位準，例如每次增量0.1V，直到編程電壓Vpp到達目標位準為止。然而，此種方法的增量△V過快會造成過度成形的問題，因而使得被程式化的記憶胞的阻值變異過大或合格機率過低。

為了改善上述阻值變異的問題，請參照第3A及3B圖，本發明提出一種記憶胞之電壓編程方法，其中以一固定編程電壓Vpp對一欲程式化的記憶胞進行複數次編程，接著，驗證記憶胞的阻值是否已經達到一預定值，若阻值未通過驗證，使用具有增量的下一個固定編程電壓Vpp+△V對該記憶胞進行複數次編程，再驗證記憶胞的阻值是否已經達到該預定值。當該記憶胞的阻值已經達到該預定值，編程結束，否則，持續編程，直到編程電壓到達一目標位準為止。在本實施例中，編程電壓Vpp例如1V至5V，位元線電壓可為一固定值，例如1V至4V，可依照編程電壓Vpp大小而決定。

在一實施例中，以固定編程電壓Vpp進行複數次編程的次數例如介於2次至100次之間，且下一個固定編程電壓增量△V例如0.1V，直到編程電壓Vpp到達目標位準為止，但本發明對此不加以限制。由於本實施例採用固定的編程電壓進行編程多次，可以有效地控制順應電流，與上述的習知ISPP方法每次循環就增加一個增量△V相比，可減少過度成形分佈尾部(over-forming distribution tail)的長度及阻值變異，如第4A圖所示，改善後的ISPP的尾部T2長度(以L2表示)小於原先 ISSP的尾部T1長度(以L1表示)，進而提高被程式化的記憶胞的阻值的精確度。

請參照第4B圖，其繪示編程的次數與編程電壓的目標位準的關係圖。此關係圖用於比較固定編程電壓Vpp從1V開始至3V，具有不同的重複編程次數(週期介於2次至100次之間)，直到達到符合預設阻值標準的目標位準為止。由此關係圖可知，重複編程次數由2次增加至100次時，編程電壓Vpp的目標位準相對較低，例如小於等於2V，因此本實施例之方法可符合低編程電壓、快速編程速度以及低成本的需求。

上述的電壓編程方法可用於單次可程式化可變電阻式記憶體(OTP ReRAM)中，有助於精確控制單次可程式化可變電阻式記憶體的阻值，例如應用於類神經網路中以儲存一位元資料，其中單次可程式化可變電阻式記憶體例如是基於WOx的可變電阻式記憶體、基於Ta₂O₅的可變電阻式記憶體、基於HfO₂的可變電阻式記憶體、基於TiON的可變電阻式記憶體、基於TiOx的可變電阻式記憶體、基於混合的可變電阻式記憶體(例如HfTiO ReRAM)等，本發明對此不加以限制。此外，上述方法亦可應用在其他非揮發性記憶體，例如導電橋接存取記憶體(conductive-bridging RAM，CBRAM)或相變化記憶體(Phase-change memory，PCM)等，本發明對此不加以限制。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:可變電阻式記憶體

102:上電極層

104:下電極層

106:可變電阻層

Claims

一種記憶胞之電壓編程方法，該方法包括：以一固定編程電壓施加在該記憶胞上以進行複數次編程；若該記憶胞的阻值未達到一預定值，使用具有增量的下一個固定編程電壓對該記憶胞進行複數次編程。
如申請專利範圍第1項所述之方法，其中當該記憶胞的阻值已經達到該預定值，編程結束，若未達到該預定值，持續編程，直到該編程電壓到達一目標位準為止。
如申請專利範圍第2項所述之方法，其中該目標位準小於等於2V。
如申請專利範圍第1項所述之方法，其中以該固定編程電壓進行編程的次數介於2次至100次之間。
如申請專利範圍第1項所述之方法，其中該記憶胞為單次可程式化可變電阻式記憶體。
如申請專利範圍第1項所述之方法，其中該記憶胞為導電橋接存取記憶體或相變化記憶體。
一種可變電阻式記憶體的編程方法，包括：施加一第一順應電流於可變電阻式記憶體中或施加大於該第一順應電流的一第二順應電流於該可變電阻式記憶體中，以使該可變電阻式記憶體的阻值介於100K至100M歐姆之間。
如申請專利範圍第7項所述之方法，其中該可變電阻式記憶體為單次可程式化記憶體。
如申請專利範圍第7項所述之方法，其中該第一順應電流與該第二順應電流介於10μA至300μA之間。
如申請專利範圍第7項所述之方法，其中該可變電阻式記憶體的阻值介於200K至20M歐姆之間。
如申請專利範圍第7項所述之方法，其中該可變電阻式記憶體的阻值介於500K至5M歐姆之間。