CN113971979A - 忆阻器单元及存储器阵列的操作方法、装置 - Google Patents

Abstract

本公开提供了一种忆阻器单元及存储器阵列的操作方法、装置。其中，该忆阻器单元的操作方法包括：确定忆阻器单元的设定目标电导态的电导范围；根据电导范围和忆阻器单元的初始电导态，对忆阻器单元执行第一编程操作，使得忆阻器单元的第一当前电导态满足电导范围；以及根据第一当前电导态和设定目标电导态的误差范围，对忆阻器单元执行第二编程操作，使得忆阻器单元的第二当前电导态满足误差范围。因此，通过两步编程操作实现忆阻器单元及其存储器阵列的编程操作，可在存储器阵列中实现针对每个忆阻器单元的并行编程操作，有效提升了编程速度，同时兼顾编程精度，降低了编程脉冲的消耗。

Description

忆阻器单元及存储器阵列的操作方法、装置

技术领域

本公开涉及半导体器件及集成电路技术领域，尤其涉及一种忆阻器单 元及存储器阵列的操作方法、装置。

背景技术

随着传统基于电荷存储的Flash存储器的可靠性随着技术节点的缩小 而不断恶化，基于新存储原理具有忆阻器的存储器及其存储器阵列被提出 并被广泛研究。其中，忆阻器由于其具有编程能耗低、读写速度快、集成 密度高、可并行操作、多比特存储等优点，被认为适合作为存储器单元应 用于嵌入式存储系统中，同时适合作为存算一体单元应用于神经网络系统 中。

发明内容

(一)要解决的技术问题

为解决现有技术中忆阻器单元及存储器阵列的多比特编程操作过程 中所存在的技术问题至少之一，本公开提供了一种忆阻器单元及存储器阵 列的操作方法、装置。

(二)技术方案

本公开的一个方面提供了一种忆阻器单元的操作方法，其中，包括： 确定忆阻器单元的设定目标电导态的电导范围；根据电导范围和忆阻器单 元的初始电导态，对忆阻器单元执行第一编程操作，使得忆阻器单元的第 一当前电导态满足电导范围；以及根据第一当前电导态和设定目标电导态 的误差范围，对忆阻器单元执行第二编程操作，使得忆阻器单元的第二当 前电导态满足误差范围。

根据本公开的实施例，在确定忆阻器单元的设定目标电导态的电导范 围中，包括：根据忆阻器单元的自身特性从多个设定电导范围中确定一个 设定电导范围作为电导范围。

根据本公开的实施例，在根据电导范围和忆阻器单元的初始电导态， 对忆阻器单元执行第一编程操作，使得忆阻器单元的第一当前电导态满足 电导范围中，包括：根据初始电导态和电导范围，确定用于执行第一编程 操作的第一字线电压；对忆阻器单元对应的存储器单元的字线施加第一字 线电压，以对忆阻器单元执行第一编程操作。

根据本公开的实施例，在对忆阻器单元对应的存储器单元的字线施加 第一字线电压，以对忆阻器单元执行第一编程操作中，还包括：对存储器 单元的位线施加第一位线电压；以及对存储器单元的源线接地；其中，第 一编程操作为单脉冲SET操作。

根据本公开的实施例，在根据第一当前电导态和设定目标电导态的误 差范围，对忆阻器单元执行第二编程操作，使得忆阻器单元的第二当前电 导态满足误差范围中，包括：当第一当前电导态小于设定目标电导态的误 差范围的下限时，对忆阻器单元执行单脉冲SET操作；和/或当第一当前 电导态大于设定目标电导态的误差范围的上限时，对忆阻器单元执行单脉 冲RESET操作；以及对忆阻器单元重复执行单脉冲SET操作和/或单脉冲RESET操作，使得忆阻器单元的第二当前电导态满足误差范围；其中，第 二编程操作包括单脉冲SET操作和/或单脉冲RESET操作。

根据本公开的实施例，在当第一当前电导态小于设定目标电导态的误 差范围的下限时，对忆阻器单元执行单脉冲SET操作中，包括：对忆阻器 单元对应的存储器单元的字线施加第二字线电压；对存储器单元的位线施 加第二位线电压；以及对存储器单元的源线接地。

根据本公开的实施例，在当第一当前电导态大于设定目标电导态的误 差范围的上限时，对忆阻器单元执行单脉冲RESET操作中，包括：对忆 阻器单元对应的存储器单元的源线施加第一源线电压；对存储器单元的字 线施加第三字线电压；以及对存储器单元的位线接地。

根据本公开的实施例，在根据第一当前电导态和设定目标电导态的误 差范围，对忆阻器单元执行第二编程操作中，还包括：读取第二编程操作 中的编程脉冲数；当编程脉冲数达到设定脉冲数阈值时，中止第二编程操 作。

本公开的另一方面提供了一种忆阻器单元的操作装置，其中，包括电 导确定模块、第一编程模块和第二编程模块。电导确定模块用于确定忆阻 器单元的设定目标电导态的电导范围；第一编程模块用于根据电导范围和 忆阻器单元的初始电导态，对忆阻器单元执行第一编程操作，使得忆阻器 单元的第一当前电导态满足电导范围；以及第二编程模块用于根据第一当 前电导态和设定目标电导态的误差范围，对忆阻器单元执行第二编程操作，使得忆阻器单元的第二当前电导态满足误差范围。

本公开的另一方面提供了一种存储器阵列的操作方法，存储器阵列包 括依序排布的多个存储器单元，每个存储器单元包括忆阻器单元，其中， 该操作方法包括：确定多个存储器单元中对应每个忆阻器单元的设定目标 电导态的电导范围；根据电导范围和对应每个忆阻器单元的初始电导态， 按列依次对存储器阵列中的每个忆阻器单元执行并行第一编程操作，使得 每个忆阻器单元的第一当前电导态满足电导范围；以及根据每个忆阻器单 元的第一当前电导态和设定目标电导态的误差范围，按行依次对存储器阵 列的每个忆阻器单元执行并行第二编程操作，使得每个忆阻器单元的第二 当前电导态满足误差范围。

根据本公开的实施例，在根据电导范围和对应每个忆阻器单元的初始 电导态，按列依次对存储器阵列中的每个忆阻器单元执行第一编程操作 中，包括：根据电导范围和初始电导态，确定用于每个忆阻器单元对应存 储器单元的第一字线电压；对存储器单元的字线施加第一字线电压，对存 储器单元相应的位线施加第一位线电压，对存储器单元相应的源线接地， 以对每个忆阻器单元执行第一编程操作。

根据本公开的实施例，在根据每个忆阻器单元的第一当前电导态和设 定目标电导态的误差范围，按行依次对存储器阵列的每个忆阻器单元执行 第二编程操作中，包括：当存储器阵列的存储器行单元中的至少一个存储 器单元的忆阻器单元的第一当前电导态小于误差范围的下限时，对至少一 个存储器单元的忆阻器单元执行并行单脉冲SET操作；和/或当存储器阵 列的存储器行单元中的至少一个存储器单元的忆阻器单元的第一当前电 导态大于误差范围的上限时，对至少一个存储器单元的忆阻器单元执行并 行单脉冲RESET操作；对存储器阵列的对应每个忆阻器单元重复执行单 脉冲SET操作和/或单脉冲RESET操作，使得每个忆阻器单元的第二当前 电导态满足误差范围。

本公开的另一方面还提供了一种存储器阵列的操作装置，存储器阵列 包括依序排布的多个存储器单元，每个存储器单元包括忆阻器单元，其中， 该操作装置包括电导确定模块、第一编程模块和第二编程模块。电导确定 模块用于确定多个存储器单元中对应每个忆阻器单元的设定目标电导态 的电导范围；第一编程模块用于根据电导范围和对应每个忆阻器单元的初 始电导态，按列依次对存储器阵列中的每个忆阻器单元执行并行第一编程 操作，使得每个忆阻器单元的第一当前电导态满足电导范围；以及第二编 程模块用于根据每个忆阻器单元的第一当前电导态和设定目标电导态的 误差范围，按行依次对存储器阵列的每个忆阻器单元执行并行第二编程操 作，使得每个忆阻器单元的第二当前电导态满足误差范围。

(三)有益效果

本公开提供了一种忆阻器单元及存储器阵列的操作方法、装置。其中， 该忆阻器单元的操作方法包括：确定忆阻器单元的设定目标电导态的电导 范围；根据电导范围和忆阻器单元的初始电导态，对忆阻器单元执行第一 编程操作，使得忆阻器单元的第一当前电导态满足电导范围；以及根据第 一当前电导态和设定目标电导态的误差范围，对忆阻器单元执行第二编程 操作，使得忆阻器单元的第二当前电导态满足误差范围。因此，通过两步编程操作实现忆阻器单元及其存储器阵列的编程操作，可在存储器阵列中 实现针对每个忆阻器单元的并行编程操作，有效提升了编程速度，同时兼 顾编程精度，降低了编程脉冲的消耗，也即实现了忆阻器单元及其存储器 阵列的高速高精度的低功耗编程操作。

附图说明

图1示意性示出了根据本公开实施例的忆阻器单元的操作方法的流程 图；

图2示意性示出了根据本公开实施例的忆阻器单元对应的存储器阵列 的阵列结构组成的等效电路图；

图3示意性示出了根据本公开实施例的忆阻器单元的两部编程操作的 原理图；

图4示意性示出了根据本公开实施例的忆阻器单元的操作装置的组成 图；

图5示意性示出了根据本公开实施例的存储器阵列的操作方法的流程 图；

图6示意性示出了根据本公开实施例的存储器阵列的操作方法中第一 步编程操作的应用场景图；

图7示意性示出了根据本公开实施例的存储器阵列的操作方法中第二 步编程操作的应用场景图；以及

图8示意性示出了根据本公开实施例的存储器阵列的操作装置组成 图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。

需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式， 均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外， 上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形 状或方式，本领域普通技术人员可对其进行简单地更改或替换。

还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、 “后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保 护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能 导致对本公开的理解造成混淆时，将省略常规结构或构造。

并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公 开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考 符号构造成对权利要求的限制。

再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位 于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等 的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也 不代表某一元件与另一元件的顺序或是制造方法上的顺序，这些序数的使 用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出 清楚区分。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行 自适应性地改变并且把他们设置在与该实施例不同的一个或多个设备中。 可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及 此外可以把他们分成多个子模块或子单元或子组件。除了这样的特征和/ 或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说 明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公 开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述， 本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由 提供相同、等同或相似目的的代替特征来代替。并且，在列举了若干装置 的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体 体现。

类似地，应当理解，为了精简本公开并帮助理解各个公开方面的一个 或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有 时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该 公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权 利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求 书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式， 其中每个权利要求本身都作为本公开的单独实施例。

在嵌入式存储系统和神经网络系统的两种忆阻器的应用场景中，对忆 阻器高效精确地进行多比特编程操作是行业内的关键挑战之一，其中，多 比特编程是将器件单元快速准确地从初始状态编程至目标电导误差范围 内。目前已有的针对忆阻器单元和对应存储器阵列的多比特编程方法主要 可分为两类：单向的写-验证方案和双向的写-验证方案。

(1)单向的写-验证操作方案在每次编程后进行读操作，一旦编程后 的电导值大于(或小于)设定的阈值电导，则判定编程完成，电导值的变 化是单调的；

(2)双向的写-验证操作方案则是根据读出电导值与目标电导值的差 值在下一次编程中增加或减小电导值，只有当编程后的电导值落在设定的 目标电导误差范围内或编程脉冲数超出设定的最大脉冲数，才会判定编程 结束，编程过程中电导值的变化是非单调的。

其中，上述两种操作方案都是从初始电导态(一般为高导态或低导态) 开始的编程过程。相比于单向操作方案，双向操作方案由于目标电导设定 的双向阈值而具有更高的编程精度，但是以消耗更多编程脉冲为代价的， 单向操作方案电导的单调变化决定了编程精度有所降低，但减少了编程所 需的脉冲数量。虽然已有基于两种编程方法在阵列层面的操作方案，但上 述如何在达到较高编程精度的同时降低对编程脉冲的消耗的技术问题仍是忆阻器单元/阵列实现高速高精度多比特编程面临的主要挑战。

为解决现有技术中忆阻器单元及存储器阵列的多比特编程操作过程 中所存在的技术问题至少之一，本公开提供了一种忆阻器单元及存储器阵 列的操作方法、装置，可以仅通过两步编程操作实现忆阻器单元及其存储 器阵列的编程操作，解决现有技术中忆阻器单元及其对应存储器阵列的多 比特编程操作过程中难以同时兼顾编程速度、编程精度以及脉冲消耗的技 术问题，可在存储器阵列中实现针对每个忆阻器单元的并行编程操作，有 效提升了编程速度，同时兼顾编程精度，降低了编程脉冲的消耗，也即实 现了忆阻器单元及其存储器阵列的高速高精度的低功耗编程操作。

如图1所示，本公开的一个方面提供了一种忆阻器单元的操作方法， 其中，包括步骤S101-S103。

在步骤S101中，确定忆阻器单元的设定目标电导态的电导范围；

在步骤S102中，根据电导范围和忆阻器单元的初始电导态，对忆阻 器单元执行第一编程操作，使得忆阻器单元的第一当前电导态满足电导范 围；以及

在步骤S103中，根据第一当前电导态和设定目标电导态的误差范围， 对忆阻器单元执行第二编程操作，使得忆阻器单元的第二当前电导态满足 误差范围。

如图2所示，忆阻器单元M与晶体管同为存储器单元(虚线框内所 示结构)的组成部分，多个存储器单元按序分行列排布形成图2所示存储 器阵列，每个存储器单元为1T1R结构存储单元。其中，多个忆阻器单元 M依据该存储器单元的排布形成忆阻器阵列。每个忆阻器单元的顶电极连 接每个存储器单元对应的位线BL，底电极连接对应的晶体管的漏极(即 位端)，该晶体管的源极连接该存储器单元对应的源线SL，晶体管的栅极 连接该存储器单元对应的字线WL。因此，通过选中不同的字线WL、位 线BL和源线SL，可对该存储器阵列中任意存储器单元的忆阻器单元进行 编程操作，也可以对该存储器阵列中任意多个存储器单元的每个忆阻器单 元进行并行编程操作。具体地，如图2所示虚线框的存储器单元，当在该 存储器单元的位线BL和字线WL上施加正电压，同时对源线SL接地时， 可对该存储器单元的忆阻器单元进行SET编程操作，实现对忆阻器单元的 电导态的增强调节；相应地，当在该存储器单元的源线SL和字线WL施 加正电压，同时对位线BL接地时，可对该存储器单元的忆阻器单元进行 RESET编程操作，实现对忆阻器单元的电导态的抑制调节。

对于单个存储器单元的忆阻器单元而言，可以根据对忆阻器单元的电 导的调节的实际编程需要以及该忆阻器单元的本身特性(由自身材料、结 构、工艺等所决定)对对应的忆阻器单元预先设定一参考电导态作为设定 目标电导态，用于对忆阻器单元执行后续的编程操作的参考电导。设定目 标电导态的电导范围为当前所设定的目标电导的位置所处的电导范围，该 电导范围可以根据实际编程需要进行设定。因此，通过对设定目标电导态 的电导范围进行定义，可以利于后续编程操作对忆阻器单元进行电导调节 时，从而能够达到更为精确的调节效果。

忆阻器单元的初始电导态一般为高阻态、低导态，可以是忆阻器单元 的起始电导态，一般低于设定目标电导态。根据确定的初始电导态以及该 忆阻器单元对应的设定目标电导态的电导范围的下限或上限之间的大小 关系，可以判断对该忆阻器单元执行第一编程操作，该第一编程操为能够 使得忆阻器单元的当前电导态从初始电导态向设定目标电导态附近靠近， 并落入设定目标电导态的对应电导范围。如图3所示，第一编程操作使得忆阻器单元的当前电导态从初始电导态变为第一当前电导态，该第一当前 电导态落入其设定目标电导态的电导范围，即满足电导范围。

因此，在第一编程操作过程中可以将忆阻器单元从初始电导态调节至 目标电导态附近(如通过对对应存储器单元施加单脉冲)，具体可以根据 设定目标电导态所在的电导范围，利用SET单脉冲调节该忆阻器单元的当 前电导至目标范围。因此，相对于现有技术中需要逐步将当前电导态调节 到该目标电导范围的过程，整个过程一步到位，实现了对忆阻器单元的电 导态的粗调，显著减少了当设定目标电导态远离初始电导态时电导在逐渐调节过程中所消耗的脉冲时间和能量，极大地提高了编程操作的速度，同 时降低了编程消耗。

其中，由于忆阻器单元本身的特性所决定，设定目标电导态在实际应 用中无法与当前电导态严格一致，在该电导范围中，围绕该目标电导态附 近可以设定一参考误差范围，即只有该忆阻器单元的当前电导态落入到该 误差范围之内，才可以说明该忆阻器单元的电导态满足该设定目标电导 态，也即当前电导态与设定目标电导态最为接近或相同。

通过第一编程操作可以使得忆阻器单元的当前电导态由初始电导态 变为第一当前电导态，继续对该忆阻器单元执行第二编程操作，则可以使 得该忆阻器单元由第一当前电导态变为第二当前电导态，当该第二当前电 导态满足上述的误差范围时，则说明该当前电导态与设定目标电导态最为 接近或相同，对该忆阻器单元的编程操作成功。其中，第一编程操作和第 二编程操作为针对忆阻器单元的电导进行调节的编程操作，具体可以依据针对该忆阻器单元对应的存储器单元的字线、位线和源线的脉冲电压施加 实现。

因此，在第二步编程操作过程中，可以将忆阻器单元的当前电导调节 至设定目标电导所设定的误差范围内(如通过双向的写-验证编程操作)。 即以粗调后第一电导态作为初始电导态，可以利用如SET和/或RESET脉 冲，通过双向的写-验证编程将第一电导态调节至第二电导态，使得第二电 导态最终与目标电导误差范围相符合。因此，第二编程操作是将通过第一 编程操作粗调得到的第一当前电导态作进一步的微调，使得其第二电导态 能够符合设定目标电导态的误差范围，可以更快地将器件调节至目标电导 态的误差范围内，实现了高速、高精度的低功耗多比特编程。

可见，本公开实施例的上述操作方法，可以在第一编程操作的基础上， 进一步结合第二编程操作，使得忆阻器单元的电导态满足设定目标电导态 的误差范围，与该设定目标电导态相同或最为接近，从而完成了对该忆阻 器单元的多比特编程操作，达到了对编程速度和编程精度以及编程损耗的 同时兼顾，以更好地应用于嵌入式存储系统或者神经网络系统，极大地提 高了多比特编程操作的编程效率。

综上，本公开实施例提供了一种可以显著提升忆阻器单元多比特编程 效率的两步编程操作的方案，主要体现于：通过第一步编程操作过程利用 单SET脉冲等编程操作将忆阻器单元的初始电导态一步调节至设定目标 电导态附近，显著减少了当设定目标电导态远离初始电导态时电导在逐渐 调节过程中所消耗的脉冲时间和能量，在第一步编程操作后的第一当前电 导态的基础上，进一步利用第二步编程操作可以更快地将忆阻器单元的第 一当前电导态调节至符合设定目标电导态的误差范围内的第二当前电导 态，从而实现高速、高精度、低功耗的多比特编程。

如图1-图3所示，根据本公开的实施例，在步骤S101确定忆阻器单 元的设定目标电导态的电导范围中，包括；

根据忆阻器单元的自身特性从多个设定电导范围中确定一个设定电 导范围作为电导范围。

如图3所示，电导态S1-S8中至少之一可以作为一忆阻器单元的设定 目标电导态。其中，同时可以根据该电导态S1-S8所设定电导态范围#1-#4， 确定该忆阻器单元对应的设定目标电导态的电导范围是设定电导态范围 #1-#4中之一。例如，根据电导态S1-S8和设定电导态范围#1-#4之间的对 应关系(如电导态S1和S2与设定电导态范围#1对应，电导态S3和S4 与设定电导态范围#2对应……)，可以确定设定目标电导态S6所处的电导 范围为设定电导态范围#3。其中，设定电导态范围为根据实际编程需要定 义的电导态的分布参考范围。

因此，通过对设定目标电导态的电导范围进行定义，可以利于后续编 程操作对忆阻器单元进行电导调节时，从而能够达到更为精确的调节效 果。

根据本公开的实施例，在步骤S102根据电导范围和忆阻器单元的初 始电导态，对忆阻器单元执行第一编程操作，使得忆阻器单元的第一当前 电导态满足电导范围中，包括：

根据初始电导态和电导范围，确定用于执行第一编程操作的第一字线 电压；

对忆阻器单元对应的存储器单元的字线施加第一字线电压，以对忆阻 器单元执行第一编程操作。

每个电导范围可以针对不同的编程操作，定义不同的操作电压；针对 同一编程操作，不同的电导范围定义的操作电压的类型可以相同，大小可 以具有差异，操作电压的大小差异可以根据初始电导态的位置进行判断。 其中，该操作电压应用于存储器单元的字线、位线或源线上时，可以对选 中的该存储器单元执行编程操作，从而使得忆阻器单元的电导发生相应的 变化。如图3所示，对于SET编程操作而言，当需要将初始电导态调节至 设定目标电导态S6所处的电导范围#3时，初始电导态处于电导态S1位 置对应的电导范围#1需要的字线电压，可以大于初始电导态处于电导态 S3位置对应的电导范围#2的字线电压，该字线电压可以直接应用于SET 操作的第一步编程操作过程中。借此可以实现对初始电导态的精细化调 节，仅通过一步编程即可以使得忆阻器单元的电导态调节至目标电导态附近，在保证了编程精度的同时有效提升了编程速度，降低了编程功耗。

根据本公开的实施例，在对忆阻器单元对应的存储器单元的字线施加 第一字线电压，以对忆阻器单元执行第一编程操作中，还包括：

对存储器单元的位线施加第一位线电压；以及

对存储器单元的源线接地；

其中，第一编程操作为单脉冲SET操作。

当进行第一编程操作之前，确定所要进行编程的忆阻器单元的初始电 导态以及设定目标电导态所处的电导范围，根据该电导范围确定执行第一 编程操作的第一字线电压，同时还可以确定对应该第一字线电压的第一位 线电压和源线电压。根据上述所确定的第一编程操作的第一字线电压、第 一位线电压以及源线电压，可以对相应的忆阻器单元执行编程操作。具体 是将第一字线电压施加到该忆阻器单元对应的存储器单元的字线上，将第 一位线电压施加到该存储器单元的位线上，同时将源线电压施加到其源线 上，当该第一编程操作为单脉冲SET操作时，该源线电压为0，可以对该 存储器单元的源线接地。

可见，通过设定忆阻器单元的初始电导态(一般为低导态)，然后判 定设定目标电导态所处电导范围(如图3所示电导范围#1-#4)所能确定的 第一编程操作的操作电压，将该操作电压的第一字线电压和第一位线电压 施加到对应存储器单元的字线和位线上，同时将该存储器单元的源线接 地，使得源线电压为0，从而完成了基于单脉冲SET编程操作的第一步编 程，使得对应忆阻器单元的当前电导态从初始电导态因SET编程操作调节 到符合设定目标电导态所处电导范围#3的第一当前电导态。

显然，通过第一编程操作对忆阻器单元执行单脉冲SET操作，可以使 得忆阻器单元的电导态粗调节至目标电导态附近，在保证了编程精度的同 时有效提升了编程速度，降低了编程功耗。

其中，该相应的SET操作为对应的单脉冲操作，相对于传统持续施加 相同脉冲或施加参数不同的脉冲来对忆阻器单元进行编程操作的技术方 案，仅需一次单脉冲操作即可以实现对忆阻器单元的编程操作，从而在确 保编程精度的同时，极大地提高了编程速度，具有很高的科学研究价值和 商业应用价值。

根据本公开的实施例，在步骤S103根据第一当前电导态和设定目标 电导态的误差范围，对忆阻器单元执行第二编程操作，使得忆阻器单元的 第二当前电导态满足误差范围中，包括：

当第一当前电导态小于设定目标电导态的误差范围的下限时，对忆阻 器单元执行单脉冲SET操作；和/或

当第一当前电导态大于设定目标电导态的误差范围的上限时，对忆阻 器单元执行单脉冲RESET操作；以及

对忆阻器单元重复执行单脉冲SET操作和/或单脉冲RESET操作，使 得忆阻器单元的第二当前电导态满足误差范围；

其中，第二编程操作包括单脉冲SET操作和/或单脉冲RESET操作。

经过第一编程操作中的单脉冲SET编程操作，忆阻器单元的第一当前 电导态可以位于设定目标电导态的电导范围之内，即基本上第一当前电导 态位于设定目标电导态的附近，可能稍小于或稍大于该设定目标电导态。 其中，为更进一步地确定忆阻器单元的当前电导态能够无限接近于设定目 标电导态，对设定目标电导态定义一误差范围，该误差范围一般落入该设 定目标电导态所处的电导范围，该误差范围为一电导值的选择范围，该选择范围一般具有一范围下限值(对应于范围下限)和一范围上限值(对应 于范围上限)，通常只有当前电导态的电导值大于等于该误差范围的下限 值，同时小于等于该误差范围的上限值时，可以说明该忆阻器单元的电导 态处于该误差范围之内，完成了对电导态的微调节。

因此，借助于单脉冲SET操作的电导态增强调节特性以及单脉冲 RESET操作的电导态抑制调节特性，可以对不符合上述误差范围的忆阻器 单元的电导态进行进一步地微调，具体可以依据经过第一步编程操作之后 的忆阻器单元的第一当前电导态与该误差范围的上下限之间的关系来判 定，具体如下：

若该第一当前电导态小于该误差范围的下限时，对该忆阻器单元执行 单脉冲SET操作，以对该第一当前电导态进行电导增强，使得电导增强之 后的忆阻器单元的第二当前电导态至少大于该目标电导态的误差范围的 下限。

若该第一当前电导态大于该误差范围的上限时，对该忆阻器单元执行 单脉冲RESET操作，以对该第一当前电导态进行电导抑制，使得电导抑 制之后的忆阻器单元的第二当前电导态至少小于该目标电导态的误差范 围的上限。

继续判断经过电导增强或电导抑制之后的第二当前电导态与该误差 范围之间的关系，当第二当前电导态落入该误差范围之内，即第二当前电 导态大于该误差范围的下限，同时小于该误差范围的上限时，满足该误差 范围；当第二当前电导态落入该误差范围之外，即第二当前电导态仍然小 于该误差范围的下限，或者大于该误差范围的上限时，不满足该误差范围， 仍然需要对其进行重复执行单脉冲SET操作或单脉冲RESET操作，直至该忆阻器单元的当前电导态能够满足该误差范围为止，即单脉冲多比特编 程操作成功。

可见，在第一步编程操作的结果基础上，通过进一步的第二步编程操 作，结合双向的写-验证编程可以实现对忆阻器单元的多次重复操作，直至 其当前电导态能够满足其对应设定目标电导态的误差范围，确保了对忆阻 器单元电导态的精细化调节，兼顾了编程精度、编程速度和编程功耗。

其中，与前述单脉冲SET操作对应，该相应的RESET操作也为对应 的单脉冲操作，相对于传统持续施加相同脉冲或施加参数不同的脉冲来对 忆阻器单元进行编程操作的技术方案，仅需一次单脉冲操作即可以实现对 忆阻器单元的编程操作，从而在确保编程精度的同时，极大地提高了编程 速度，具有很高的科学研究价值和商业应用价值。

根据本公开的实施例，在当第一当前电导态小于设定目标电导态的误 差范围的下限时，对忆阻器单元执行单脉冲SET操作中，包括：

对忆阻器单元对应的存储器单元的字线施加第二字线电压；

对存储器单元的位线施加第二位线电压；以及

对存储器单元的源线接地。

在上述的第二编程操作中，通过第一当前电导态所处的电导范围#3， 可以确定对该第一当前电导态作进一步单脉冲SET操作的操作电压，该操 作电压包括对对应存储器单元执行的第二字线电压、第二位线电压和源线 电压，具体可以将第二字线电压施加到该忆阻器单元对应的存储器单元的 字线上，同时将第二位线电压施加到该存储器单元的位线上，以及将源线 电压施加到其源线上，当该第二编程操作为单脉冲SET操作时，该源线电压为0，可以对该存储器单元的源线接地。

因此，可以对第一当前电导态小于设定目标电导态的误差范围的下限 的忆阻器单元作进一步地电导增强编程操作，使得电导增强之后的忆阻器 单元的第二当前电导态至少大于该目标电导态的误差范围的下限。

根据本公开的实施例，在当第一当前电导态大于设定目标电导态的误 差范围的上限时，对忆阻器单元执行单脉冲RESET操作中，包括：

对忆阻器单元对应的存储器单元的源线施加第一源线电压；

对存储器单元的字线施加第三字线电压；以及

对存储器单元的位线接地。

在上述的第二编程操作中，通过第一当前电导态所处的电导范围#3， 可以确定对该第一当前电导态作进一步单脉冲RESET操作的操作电压， 该操作电压包括对对应存储器单元执行的第三字线电压、位线电压和第一 源线电压，具体可以将第三字线电压施加到该忆阻器单元对应的存储器单 元的字线上，同时将位线电压施加到该存储器单元的位线上，以及将第一 源线电压施加到其源线上，当该第二编程操作为单脉冲RESET操作时， 该位线电压为0，可以对该存储器单元的位线接地。

因此，可以对第一当前电导态大于设定目标电导态的误差范围的上限 的忆阻器单元作进一步地电导抑制编程操作，使得电导抑制之后的忆阻器 单元的第二当前电导态至少小于该目标电导态的误差范围的上限。

根据本公开的实施例，在步骤S103根据第一当前电导态和设定目标 电导态的误差范围，对忆阻器单元执行第二编程操作中，还包括：

读取第二编程操作中的编程脉冲数；

当编程脉冲数达到设定脉冲数阈值时，中止第二编程操作。

此外，由于忆阻器单元以及相应晶体管因自身材料、结构以及工艺制 备等特性的限制，对其相应存储器单元进行正脉冲电压的编程操作过程 中，需要考虑其本身所能承受的单脉冲编程操作数量(即编程脉冲数)的 上限。其中，对于上述第二编程操作过程中重复进行单脉冲SET操作和/ 或单脉冲RESET操作中对字线和位线或字线和源线上反复施加的操作电 压为正脉冲电压，每次操作均为单脉冲编程操作。

因此，当其重复的编程脉冲数小于其设定脉冲数阈值时，则只要第二 当前电导态不满足上述的误差范围，仍可以继续进行重复进行单脉冲SET 操作和/或单脉冲RESET操作，直到编程脉冲数等于该设定脉冲数阈值时， 可以中止第二编程操作，即便此时第二当前电导态仍然不满足上述的误差 范围，仍然需要结束编程，即编程失败，同时确定该忆阻器单元为编程失 败器件单元。

借此，可以更好地实现对忆阻器单元所在的存储器阵列的结构保护， 防止出现因单个存储单元的忆阻器单元出现问题，导致存储器阵列的部分 甚至全部都出现问题的情况出现。

如图4所示，本公开的另一方面提供了一种忆阻器单元的操作装置 400，其中，包括电导确定模块410、第一编程模块420和第二编程模块 430。

电导确定模块410用于确定忆阻器单元的设定目标电导态的电导范 围；

第一编程模块420用于根据电导范围和忆阻器单元的初始电导态，对 忆阻器单元执行第一编程操作，使得忆阻器单元的第一当前电导态满足电 导范围；以及

第二编程模块430用于根据第一当前电导态和设定目标电导态的误差 范围，对忆阻器单元执行第二编程操作，使得忆阻器单元的第二当前电导 态满足误差范围。

其中，该忆阻器单元的操作装置400至少可以用于实现上述步骤 S101-S103的忆阻器单元的操作方法，其相应的技术效果和作用在此不作 赘述。

如图5-图8所示，本公开的另一方面提供了一种存储器阵列的操作方 法，存储器阵列包括依序排布的多个存储器单元，每个存储器单元包括忆 阻器单元，其中，该操作方法包括步骤S501-S503。

在步骤S501中，确定多个存储器单元中对应每个忆阻器单元的设定 目标电导态的电导范围；

在步骤S502中，根据电导范围和对应每个忆阻器单元的初始电导态， 按列依次对存储器阵列中的每个忆阻器单元执行并行第一编程操作，使得 每个忆阻器单元的第一当前电导态满足电导范围；以及

在步骤S503中，根据每个忆阻器单元的第一当前电导态和设定目标 电导态的误差范围，按行依次对存储器阵列的每个忆阻器单元执行并行第 二编程操作，使得每个忆阻器单元的第二当前电导态满足误差范围。

对于存储器阵列而言，若对其中的每个忆阻器单元分别执行上述步骤 S101-S103的操作方法，可以定义每个步骤中的阵列单元操作顺序，如依 次按行或按列逐个操作，或是分别按行和按列的逐次并行操作。在本公开 的实施例中，可以在第一编程操作过程中实现按列的多个存储器单元的并 行操作，在第二编程操作过程中实现按行的多个存储器单元的并行操作。

如图6所示，虚线框中所示为该存储器阵列的一存储器列单元，该存 储器列单元包括第1列中第1行-第4行的共4个存储器单元，第一编程操 作中可以按列对每个存储器列单元中的每4个对应忆阻器单元并行执行单 脉冲SET操作，之后逐列对存储器阵列的其他存储器列单元分别并行执行 上述单脉冲SET操作，直至所有存储器列单元中的每个忆阻器单元完成该 单脉冲SET操作，使得其相应的初始电导态经该单脉冲SET操作的电导 增强之后，第一当前电导态与设定目标电导态的电导范围相符合，即第一 当前电导态位于该设定目标电导态的附近。针对每个忆阻器单元的操作， 具体可以参照上述针对忆阻器单元的操作方法中第一编程操作的内容，在 此不作赘述。

进一步地，如图7所示，虚线框中所示为该存储器阵列的一存储器行 单元，该存储器行单元包括第1行中第1列-第4列的共4个存储器单元， 第二编程操作中可以按行对每个存储器行单元中的每4个对应忆阻器单元 并行执行单脉冲SET操作或单脉冲RESET操作，之后逐行对存储器阵列 的其他存储器行单元分别并行执行上述单脉冲SET操作或单脉冲RESET 操作，直至所有存储器列单元中的每个忆阻器单元完成该单脉冲SET操作 或单脉冲RESET操作，使得其相应的第二当前电导态符合设定目标电导 态的误差范围，即完成对相应忆阻器单元的电导态的微调节。其中，单 脉冲SET操作或单脉冲RESET操作的执行可以依据第二当前电导态和设 定目标电导态的误差范围的上下限之间的关系来确定，且为了满足所有忆 阻器单元的当前电导态符合该误差范围，可以根据该第二当前电导态和上 下限之间的关系反复多次执行上述单脉冲SET操作或单脉冲RESET操作。 针对每个忆阻器单元的操作，具体可以参照上述针对忆阻器单元的操作方 法中第二编程操作的内容，在此不作赘述。

其中，由于不同忆阻器单元的对应设定目标电导态并不相同，因此， 将上述两步编程操作的方案应用于存储器阵列操作时，在第一步编程过程 中采用列并行操作，并在第二步编程过程中采用行并行操作，可以进一步 提升多比特编程效率。

因此，上述本公开实施例的存储器阵列的操作方法实际上可以显著提 升针对存储器阵列中每个忆阻器单元的多比特编程效率，实现高速、高精 度的阵列层面的多比特编程，可以将该存储器阵列更好地应用于嵌入式存 储系统和神经网络系统等场景中。

如图5-图7所示，根据本公开的实施例，在步骤S502根据电导范围 和对应每个忆阻器单元的初始电导态，按列依次对存储器阵列中的每个忆 阻器单元执行第一编程操作中，包括：

根据电导范围和初始电导态，确定用于每个忆阻器单元对应存储器单 元的第一字线电压；

对存储器单元的字线施加第一字线电压，对存储器单元相应的位线施 加第一位线电压，对存储器单元相应的源线接地，以对每个忆阻器单元执 行第一编程操作。

对于该存储器阵列的第一编程操作过程，可以对该存储器阵列的对应 每个忆阻器单元设置初始电导态为低导态，即将该低导态作为起始电导 态。具体地，如图6所示，对一列存储器单元构成的存储器列单元进行操 作，根据该存储器列单元的各自忆阻器单元的设定目标电导(S1-S8中之 一)所在电导范围(电导范围#1-#4)，分别对该忆阻器单元对应的存储器 列单元的每一行的字线WL施加不同的栅极电压(即字线电压V_WL0-V_WL3)， 在位线BL同时施加与该字线电压相应的不同SET单脉冲电压(即位线电 压V_BL)，同时其他存储器列单元的位线电压接0，整个存储器阵列的所有 源线电压接0，从而对该存储器列单元的每个忆阻器单元进行并行单脉冲 SET操作，将每个忆阻器单元的当前电导态分别调节至各自的设定目标电 导态的电导范围。之后，依次对每一列的存储器列单元同样进行上述并行的各自忆阻器单元的单脉冲SET操作。

因此，相对于现有技术中需要逐步将当前电导态调节到该目标电导范 围的过程，对上述存储器阵列的第一步SET编程操作一步到位，实现了对 存储器阵列的中每个忆阻器单元的电导态的粗调，显著减少了传统电导态 在逐渐调节过程中所消耗的脉冲时间和能量，极大地提高了编程操作的速 度，同时降低了编程消耗。

根据本公开的实施例，在步骤S503根据每个忆阻器单元的第一当前 电导态和设定目标电导态的误差范围，按行依次对存储器阵列的每个忆阻 器单元执行第二编程操作中，包括：

当存储器阵列的存储器行单元中的至少一个存储器单元的忆阻器单 元的第一当前电导态小于误差范围的下限时，对至少一个存储器单元的忆 阻器单元执行并行单脉冲SET操作；和/或

当存储器阵列的存储器行单元中的至少一个存储器单元的忆阻器单 元的第一当前电导态大于误差范围的上限时，对至少一个存储器单元的忆 阻器单元执行并行单脉冲RESET操作；

对存储器阵列的对应每个忆阻器单元重复执行单脉冲SET操作和/或 单脉冲RESET操作，使得每个忆阻器单元的第二当前电导态满足误差范 围。

对于该存储器阵列的第二编程操作过程，可以在上述针对存储器阵列 的第一编程操作的基础上执行，具体通过调控栅极电压，利用RESET单 脉冲和SET单脉冲，利用双向写-验证编程并行将一行存储器行单元调节 对应忆阻器单元的电导态至设定目标电导的误差范围内，之后按行依次对 每一行进行反复并行操作，直至所有忆阻器单元的电导态能够满足上述误 差范围。

具体地，如图7所示，对一行存储器单元构成的存储器行单元进行操 作，当该存储器行单元中符合当前电导态小于自定义的设定目标电导态的 误差范围下限的情况下，可以以单脉冲SET操作作为第二编程操作的起始 操作(也可以以单脉冲RESET操作作为第二编程操作的起始操作，具体 不作限制)，对完成第一编程操作的该存储器行单元中对应忆阻器单元的 当前电导态小于误差范围的忆阻器单元执行单脉冲SET操作，具体可以根 据该忆阻器单元的设定目标电导(S1-S8中之一)所在电导范围(电导范 围#1-#4)，分别对该忆阻器单元对应的存储器行单元的该行的字线WL施 加栅极电压(即字线电压V_WL)，在该行的每个位线BL上同时施加与该字 线电压相应的SET单脉冲电压(即位线电压V_BL)，同时其他存储器行单 元的字线电压接0，整个存储器阵列的所有源线电压接0，从而对该存储 器行单元的每个忆阻器单元进行并行单脉冲SET操作。之后，逐行对其他 存储器行单元同样进行上述并行的各自忆阻器单元的单脉冲SET操作，使 得所有忆阻器单元的当前电导值至少大于误差范围的下限。

当存储器阵列中每行存储器单元的忆阻器单元的当前电导值均大于 其对应的设定目标电导态的误差范围下限时，第二编程操作的单脉冲SET 操作停止，并进行单脉冲RESET操作。如图7所示，对一行存储器单元 构成的存储器行单元进行操作，当该存储器行单元中符合当前电导态大于 自定义的设定目标电导态的误差范围上限的情况下，可以以单脉冲RESET 操作作为第二编程操作过程中的单脉冲SET操作的补充操作，对完成第二 编程操作过程中的单脉冲SET操作的该存储器行单元中对应忆阻器单元 的当前电导态大于误差范围上限的忆阻器单元执行单脉冲RESET操作， 具体可以根据该忆阻器单元的设定目标电导(S1-S8中之一)所在电导范 围(电导范围#1-#4)，分别对该忆阻器单元对应的存储器行单元的该行的 字线WL施加栅极电压(即字线电压V_WL)，在该行对应的每个源线SL上 同时施加与该字线电压V_WL相应的RESET单脉冲电压(即源线电压V_SL)， 同时其他存储器行单元的字线电压接0，整个存储器阵列的所有位线电压 接0，从而对该存储器行单元的每个忆阻器单元进行并行单脉冲RESET 操作。之后，逐行对其他存储器行单元同样进行上述并行的各自忆阻器单 元的单脉冲RESET操作，使得所有忆阻器单元的当前电导值至少小于该误差范围的上限。其中，字线电压可以满足V_WL＝5V。

重复以上SET单脉冲操作和RESET单脉冲操作，直至该存储器阵列 的所有存储器单元的忆阻器单元的电导态均落在各自设定目标电导的误 差范围内或编程脉冲数达到所设定的脉冲数阈值的数量上限时，编程结 束。前者认定所有忆阻器单元的编程成功，后者认定存在编程失败的忆阻 器单元，并查找确认该编程失败的存储器单元。因此，第二编程操作是将 通过第一编程操作粗调得到的当前电导态作进一步的微调，使得其该对应 忆阻器单元的电导态能够符合误差范围，可以更快地将器件调节至目标电 导态的误差范围内，实现高速、高精度的低功耗多比特编程。

其中，需要进一步说明的是，对于上述存储器阵列的第二编程操作中， 也可以先以按行操作的单脉冲RESET操作作为起始编程操作，之后再进 行按行操作的单脉冲SET操作，重复执行该单脉冲RESET操作和单脉冲 SET操作可以实现编程成功。

此外，还需要特别说明的是，上述描述的是对所有行完成并行单脉冲 SET操作之后，再进行所有行的并行单脉冲RESET操作。相对应地，还 可以是对单行完成单脉冲SET操作之后，对该行完成并行单脉冲RESET 操作，对该行存储器行单元的所有不符合相关误差范围上下限条件的忆阻 器单元重复执行上述并行单脉冲SET操作和并行单脉冲RESET操作，直 至该行存储器行单元中所有忆阻器单元的当前电导态满足上述误差范围， 最后再分别对每行逐个、重复执行该单行的并行单脉冲SET操作和并行单 脉冲RESET操作，从而实现对所有行的每个忆阻器单元都符合当前电导 态落入上述误差范围，对此，本领域技术人员可以依据上述公开直接且毫 无疑义地得出该技术方案的具体内容，在此不作赘述。

因此，通过对存储器阵列进行按列并行的第一编程操作结合按行并行 的第二编程操作，可显著提升存储器阵列中忆阻器单元的多比特编程速度 同时保证编程精度，降低编程功耗，也即实现了忆阻器单元及其存储器阵 列的高速高精度的低功耗编程操作。

可见，本公开实施例的上述存储器阵列的操作方法，可以在第一编程 操作的基础上，进一步结合第二编程操作，使得存储器阵列的每个忆阻器 单元的电导态满足设定目标电导态的误差范围，与该设定目标电导态相同 或最为接近，从而完成了对该存储器阵列的忆阻器单元的多比特编程操 作，达到了在存储器阵列进行多比特编程过程中对编程速度和编程精度以 及编程损耗的同时兼顾，以更好地应用于嵌入式存储系统或者神经网络系统，极大地提高了该存储器阵列的多比特编程操作的编程效率。

如图8所示，本公开的另一方面还提供了一种存储器阵列的操作装置 800，存储器阵列包括依序排布的多个存储器单元，每个存储器单元包括 忆阻器单元，其中，该操作装置800包括电导确定模块810、第一编程模 块820和第二编程模块830。

电导确定模块810用于确定多个存储器单元中对应每个忆阻器单元的 设定目标电导态的电导范围；

第一编程模块820用于根据电导范围和对应每个忆阻器单元的初始电 导态，按列依次对存储器阵列中的每个忆阻器单元执行并行第一编程操 作，使得每个忆阻器单元的第一当前电导态满足电导范围；以及

第二编程模块830用于根据每个忆阻器单元的第一当前电导态和设定 目标电导态的误差范围，按行依次对存储器阵列的每个忆阻器单元执行并 行第二编程操作，使得每个忆阻器单元的第二当前电导态满足误差范围。

其中，该存储器阵列的操作装置800至少可以用于实现上述步骤 S501-S503的存储器阵列的操作方法，其相应的技术效果和作用在此不作 赘述。

至此，已经结合附图对本公开实施例进行了详细描述。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种忆阻器单元的操作方法，其中，包括：

确定所述忆阻器单元的设定目标电导态的电导范围；

根据所述电导范围和所述忆阻器单元的初始电导态，对所述忆阻器单元执行第一编程操作，使得所述忆阻器单元的第一当前电导态满足所述电导范围；以及

根据所述第一当前电导态和设定目标电导态的误差范围，对所述忆阻器单元执行第二编程操作，使得所述忆阻器单元的第二当前电导态满足所述误差范围。

2.根据权利要求1所述的操作方法，其中，在所述确定所述忆阻器单元的设定目标电导态的电导范围中，包括：

根据所述忆阻器单元的自身特性从多个设定电导范围中确定一个设定电导范围作为所述电导范围。

3.根据权利要求1所述的操作方法，其中，在所述根据所述电导范围和所述忆阻器单元的初始电导态，对所述忆阻器单元执行第一编程操作，使得所述忆阻器单元的第一当前电导态满足所述电导范围中，包括：

根据所述初始电导态和所述电导范围，确定用于执行所述第一编程操作的第一字线电压；

对所述忆阻器单元对应的存储器单元的字线施加所述第一字线电压，以对所述忆阻器单元执行所述第一编程操作。

4.根据权利要求3所述的操作方法，其中，在所述对所述忆阻器单元对应的存储器单元的字线施加所述第一字线电压，以对所述忆阻器单元执行所述第一编程操作中，还包括：

对所述存储器单元的位线施加第一位线电压；以及

对所述存储器单元的源线接地；

其中，所述第一编程操作为单脉冲SET操作。

5.根据权利要求1所述的操作方法，其中，在根据所述第一当前电导态和设定目标电导态的误差范围，对所述忆阻器单元执行第二编程操作，使得所述忆阻器单元的第二当前电导态满足所述误差范围中，包括：

当所述第一当前电导态小于所述设定目标电导态的误差范围的下限时，对所述忆阻器单元执行单脉冲SET操作；和/或

当所述第一当前电导态大于所述设定目标电导态的误差范围的上限时，对所述忆阻器单元执行单脉冲RESET操作；以及

对所述忆阻器单元重复执行所述单脉冲SET操作和/或单脉冲RESET操作，使得所述忆阻器单元的第二当前电导态满足所述误差范围；

其中，所述第二编程操作包括单脉冲SET操作和/或单脉冲RESET操作。

6.根据权利要求5所述的操作方法，其中，在所述当所述第一当前电导态小于所述设定目标电导态的误差范围的下限时，对所述忆阻器单元执行单脉冲SET操作中，包括：

对所述忆阻器单元对应的存储器单元的字线施加第二字线电压；

对所述存储器单元的位线施加第二位线电压；以及

对所述存储器单元的源线接地。

7.根据权利要求5所述的操作方法，其中，在所述当所述第一当前电导态大于所述设定目标电导态的误差范围的上限时，对所述忆阻器单元执行单脉冲RESET操作中，包括：

对所述忆阻器单元对应的存储器单元的源线施加第一源线电压；

对所述存储器单元的字线施加第三字线电压；以及

对所述存储器单元的位线接地。

8.根据权利要求1所述的操作方法，其中，在所述根据所述第一当前电导态和设定目标电导态的误差范围，对所述忆阻器单元执行第二编程操作中，还包括：

读取所述第二编程操作中的编程脉冲数；

当所述编程脉冲数达到设定脉冲数阈值时，中止所述第二编程操作。

9.一种忆阻器单元的操作装置，其中，包括：

电导确定模块，用于确定所述忆阻器单元的设定目标电导态的电导范围；

第一编程模块，用于根据所述电导范围和所述忆阻器单元的初始电导态，对所述忆阻器单元执行第一编程操作，使得所述忆阻器单元的第一当前电导态满足所述电导范围；以及

第二编程模块，用于根据所述第一当前电导态和设定目标电导态的误差范围，对所述忆阻器单元执行第二编程操作，使得所述忆阻器单元的第二当前电导态满足所述误差范围。

10.一种存储器阵列的操作方法，所述存储器阵列包括依序排布的多个存储器单元，每个所述存储器单元包括忆阻器单元，其中，该操作方法包括：

确定所述多个存储器单元中对应每个忆阻器单元的设定目标电导态的电导范围；

根据所述电导范围和对应每个忆阻器单元的初始电导态，按列依次对所述存储器阵列中的每个忆阻器单元执行并行第一编程操作，使得所述每个忆阻器单元的第一当前电导态满足所述电导范围；以及

根据所述每个忆阻器单元的第一当前电导态和所述设定目标电导态的误差范围，按行依次对所述存储器阵列的每个忆阻器单元执行并行第二编程操作，使得所述每个忆阻器单元的第二当前电导态满足所述误差范围。

11.根据权利要求10所述的操作方法，其中，在所述根据所述电导范围和对应每个忆阻器单元的初始电导态，按列依次对所述存储器阵列中的每个忆阻器单元执行第一编程操作中，包括：

根据所述电导范围和所述初始电导态，确定用于所述每个忆阻器单元对应存储器单元的第一字线电压；

对所述存储器单元的字线施加所述第一字线电压，对所述存储器单元相应的位线施加第一位线电压，对所述存储器单元相应的源线接地，以对所述每个忆阻器单元执行所述第一编程操作。

12.根据权利要求10所述的操作方法，其中，在所述根据所述每个忆阻器单元的第一当前电导态和所述设定目标电导态的误差范围，按行依次对所述存储器阵列的每个忆阻器单元执行第二编程操作中，包括：

当所述存储器阵列的存储器行单元中的至少一个存储器单元的忆阻器单元的第一当前电导态小于所述误差范围的下限时，对所述至少一个存储器单元的忆阻器单元执行并行单脉冲SET操作；和/或

当所述存储器阵列的存储器行单元中的至少一个存储器单元的忆阻器单元的第一当前电导态大于所述误差范围的上限时，对所述至少一个存储器单元的忆阻器单元执行并行单脉冲RESET操作；

对所述存储器阵列的对应每个忆阻器单元重复执行所述单脉冲SET操作和/或所述单脉冲RESET操作，使得所述每个忆阻器单元的第二当前电导态满足所述误差范围。

13.一种存储器阵列的操作装置，所述存储器阵列包括依序排布的多个存储器单元，每个所述存储器单元包括忆阻器单元，其中，该操作装置包括：

电导确定模块，用于确定所述多个存储器单元中对应每个忆阻器单元的设定目标电导态的电导范围；

第一编程模块，用于根据所述电导范围和对应每个忆阻器单元的初始电导态，按列依次对所述存储器阵列中的每个忆阻器单元执行并行第一编程操作，使得所述每个忆阻器单元的第一当前电导态满足所述电导范围；以及

第二编程模块，用于根据所述每个忆阻器单元的第一当前电导态和所述设定目标电导态的误差范围，按行依次对所述存储器阵列的每个忆阻器单元执行并行第二编程操作，使得所述每个忆阻器单元的第二当前电导态满足所述误差范围。

Images