フラッシュEEPROMセルアレイを用いる特に小さなカード形状の現在用いられている商業的に成功している不揮発性メモリ製品が多数ある。個々のEEPROMメモリセルの基本構造には、半導体基板として形成され、チャネル結合されたソースおよびドレイン拡散が含まれる。電荷記憶装置そのものは、誘電体層でチャネルから分離され、チャネル上に置かれる。この電荷記憶装置はフローティングゲートと呼ばれることが多い。電荷記憶装置をここに重ねることで、プログラミングおよび読み出し用に個々のセルをアドレス指定するために用いられるコントロールゲートとすることができる。
設計の一部において、例えば、E.ハラリに授与された米国特許第5,095,344号(特許文献1)で説明されているような分離チャネルアーキテクチャといったものがある。この特許は、その全体が本願明細書において参照により援用されている。分離チャネルセルにおいて、電荷記憶装置およびコントロールゲートは両方とも部分的にチャネルに重なる。この設計では単純であるという利点があるが、コントロールゲートが個々のセルをプログラムするか、或いは読み出すようにアドレス指定するという複数の機能とともに、セルの実際のプログラミングまたは読み出しに寄与するという機能を実行する。
他の設計では追加のゲート構造を導入する。この追加ゲートはチャネル領域と部分的に重なり、コントロールゲートとも部分的に重なる。チャネル領域と重なる部分は、選択機能を実行するトランジスタを形成する。したがって、これは一般に選択ゲートと呼ばれる。コントロールゲートはこの構成では「ステアリングゲート」と呼ばれることが多い。選択ゲートはアドレス指定機能を実行するとともに、プログラミングにも寄与する場合があるが、一次プログラミングおよび読み出し機能はステアリングゲートによって実行され、これは、例えば、D.グターマンらに授与された米国特許第5,313,421号(特許文献2)で説明されている。この特許は、その全体が本願明細書において参照により援用されている。この種のメモリセルは、図1(a)に概略が示されている。対応する装置構造は、図1(b)に示されている。
高記憶密度は、例えば、D.グターマンらに授与された米国特許第5,712,180号(特許文献3)で説明されているようにデュアルセル設計によって達成することができる。この特許は、その全体が本願明細書において参照により援用されている。デュアルセルアーキテクチャでは、同一チャネル部分が重なるセル当たりに2つのフローティングゲートがある。対応するステアリングゲートはフローティングゲート上に位置する。選択ゲートはステアリングゲート上に形成され、同様にチャネルそのものに重なる。このタイプのメモリセルは図2(a)で概略が示されている。対応する装置構造は図2(b)で示されている。
セルのアレイにおいて、行に沿ったメモリセルの選択ゲートは通常、その行に沿ったワードラインを形成するように結合される。異なる行における拡散は、列に沿って伸びるビットラインを形成するように整列され、結合される。さらに、異なる行におけるステアリングゲートは、列に沿って伸びるステアリングラインを形成するように整列され、結合される。メモリセルアレイの最近の設計については、E.ハラリに授与された米国特許第6,151,248号(特許文献4)で説明されている。この特許は、その全体が本願明細書において参照により援用されている。
他のアーキテクチャは、セルニアに授与された米国特許第6,091,633号(特許文献5)で説明されている。ステアリングゲートはワードラインを形成するように行に沿って接続され、選択ゲートはビット選択ラインを形成するように列に沿ってあわせて結合される。これは従来の配列とは逆である。異なる行における拡散は、従来の配列のように列に沿って伸びるビットラインを形成するように整列され、結合される。このアレイのアーキテクチャは従来の配列よりもいくつかの利点を有する。本発明の実施形態に適用されるこの配列の利点は、本願明細書においてさらに説明される。
典型的には、各フローティングゲートは1ビットの情報を保持する。つまり、フローティングゲートが1或いはゼロを示す、荷電されるか、或いはされないかのいずれかになる。代わりに、高電荷密度は、メモリ状態の範囲を示すための電荷レベルの範囲を用いることで達成され得る。このようなシステムは、2001年2月26日にゴングワーにより出願された米国特許出願第09/793,370号(公開第20020118574号)(特許文献6)で説明されている。
フラッシュEEPROMメモリは他のタイプのメモリシステムに対していくつかの主要な利点を有する。これらの利点の1つは、データ保存が不揮発性であるという点であり、このことによりこれらのシステムが、デジタルカメラ、音楽記録、移動式通信での利用を含む広範囲の適用に対する有力な候補になっている。フラッシュEEPROMは、メモリ内にデータを保存したままこのような装置に挿入、或いはそこから取り出すことができるメモリカードで使われることが多い。
しかし、フラッシュメモリシステムの特徴として、セルのプログラミングに比較的長い時間がかかるということがある。プログラミングに、例えば現在のDRAMよりも長い10〜1000マイクロ秒かかる場合がある。
多数のセルがメモリシステム内で同時にプログラムされる。セルアレイはある方式でのプログラミング用に選択される。プログラミングの速度はこの方式に影響される。いくつかのアレイでは、例えば4つ毎または7つ毎のアレイに対してだけ同時プログラミングが行われる。したがって、このような方式では、アレイの全セルをそれぞれプログラムするために、4つまたは7つのプログラミングサイクルが必要である。プログラミング速度を上げるための1つの方法は、同時に隣接セルをプログラムすることである。これは、例えば、セルニアによる米国特許第6,493,269号(特許文献7)で説明されている。この特許は、その全体が本願明細書において参照により援用されている。しかし、サイクル数が小さくなれば、個々のプログラミングサイクルであっても時間がかかる。
このように、メモリアレイを従来の方式よりも迅速にプログラムするプログラム方式が望まれている。
メモリセルをプログラムするための従来技術では、必要なメモリ状態を達成するために、プログラムするステップの後に検証するステップを用いる。この方式で、あるセルをプログラムするために、このような複数のステップが必要とされる。これは時間がかかりうる。そのため、検証するステップの数を減らすか、或いは検証の必要性をなくすということが望まれている。
米国特許第5,095,344号
米国特許第5,313,421号
米国特許第5,712,180号
米国特許第6,151,248号
米国特許第6,091,633号
米国特許出願第09/793,370号(公開第20020118574号)
米国特許第6,493,269号
本発明を組み込んだメモリシステム300の例が図3(a)に示されている。この例は、ビットラインデコーダ320およびワードラインデコーダ330を有するEEPROMセルアレイ310を示す。ビット選択ラインデコーダおよび制御回路340は、アレイ310およびビットラインデコーダ320に接続される。メモリコントローラ350はビットラインデコーダ320、ワードラインデコーダ330、ビット選択ラインデコーダおよび制御回路340に接続される。メモリコントローラ350についても接続ライン360によりホストに接続されることが示されている。ホストは、パーソナルコンピュータ、ノート型コンピュータ、デジタルカメラ、オーディオプレーヤ、その他の種々の手持式電子装置などであってもよい。図3(a)のメモリシステム300は一般に、PCMCIA、コンパクトフラッシュ(登録商標)協会、MMC(登録商標)協会、その他といった複数の既存の物理的電気的標準の1つによるカードで実現される。カード様式の場合、ライン360は、ホスト装置の補助コネクタとの間でインターフェイスするカード上のコネクタで終端する。多くのカードの電気インターフェイスはATA標準に従うが、この場合、メモリシステムがあたかも磁気ディスクドライブのようにホストには見える。他のメモリカードのインターフェイス標準も存在する。カード様式に代わり、図3(a)に示されているタイプのメモリシステム300をホスト装置に恒久的に埋め込んでもよい。
図3(b)は、メモリアレイ310のセル370の例を示す。この例は3つのトランジスタセルを示す。図3(b)のセル370では、ビット選択ラインがビットラインと並行に走っている。このビットラインとビット選択ラインの配置は、本発明を用いるアレイにとって都合がよい。
図4(a)および4(b)は本発明の1つの実施形態を例示するが、ここで第1のトランジスタ410からの熱い電子が第2のトランジスタ420の電荷記憶装置422に荷電される。示されている構造は、図3(b)に示されている構造と同様の3つのトランジスタセルの一部である。示されている方法はこの特定の構造に限定されるのではなく、2つのトランジスタ構造およびその他の同様の構造で用いられてもよいということを理解すべきである。
図4(a)は、プログラミング処理の開始時点の状況を示す。データ依存電圧VS は第1のトランジスタ410のソース413に印加される。第2のトランジスタ420のドレイン421は高電圧VD に保たれる。これにより、電子が図4(a)における左側から右側へ2つのトランジスタ間を流れる。トランジスタ410,420間の全電流は、第1のトランジスタ410を制御する(図4(a)では示されていない)カレントミラー回路により一定に維持される。最初は、電荷記憶装置422内に電荷がない。したがって、第2のトランジスタ420のインピーダンスは低く、電圧は主に第1のトランジスタにかかるものになる。これは図4(a)の電圧プロファイルで示される。2つの装置VD −VS にかかる電圧は、この図では第1のトランジスタ410に全てかかるものとして示されている。第2のトランジスタ420にかかる電圧はない。というのは、電荷記憶装置422に電荷がなければ完全にオンに転換され、プログラミング中に電荷記憶装置422上のステアリングゲート423が定電圧に維持されるためである。ステアリングゲート423上の電圧はVD に近くなるように選択される。
第1のトランジスタ410の電位の傾きが大きいことにより第1のゲート411下の第1のチャネル領域412に電子が生成される。電子は第1のチャネル領域412を通って移動すると加速される。電子の受ける加速度は電位の傾きに比例する。第1のチャネル領域412から電荷記憶装置422まで移動するのに十分なエネルギーを有する電子は「熱い電子」とみなされる。典型的には、これには約3.2電子ボルトのエネルギーが必要である。つまり、電荷記憶装置422に到達するのに十分なエネルギーを有するために、電子は、第1のゲート411下の第1のチャネル領域412において約3.2ボルトの電圧の中を通過しなければならないということである。第1のトランジスタ410にかかる電圧がこれよりも低ければ、熱い電子の生成が少なくなる。第1のトランジスタ410にかかる電圧が3.2ボルトよりも大きくなれば、熱い電子の数が増加する。電荷記憶装置422に電荷がなく、VD −VS の値が十分に大きいセルの初期状態において、第1のトランジスタ410で熱い電子が生成され、第2のトランジスタ420の電荷記憶装置422に供給される。
電子が電荷記憶装置422に供給されると、図4(b)で示されているように負に荷電されるようになる。このように荷電されると、電荷記憶装置422下の第2のチャネル領域424のインピーダンスが増加する。このインピーダンスに起因して、第2のトランジスタ420のソース425とドレイン421との間で電圧差が生じる。さらに、これにより第1のトランジスタ410のソース413とドレイン414との間における電圧が低下する。というのは、2つのトランジスタ410,420間の全電圧差がVD −VS の一定に保たれ、1つのトランジスタにかかる電圧が上昇すると他のトランジスタにかかる電圧が低下するためである。これは図4(b)の電圧プロファイルに示されているが、ここでV1 は2つのトランジスタ410,420間の1つの点における電圧である。最初は、この点における電圧はVD に等しい。というのは、第1のトランジスタ410が高いインピーダンスを有し、第2のトランジスタ420が低いインピーダンスを有するためである。第2のトランジスタ420のインピーダンスが上昇し、第1のトランジスタ410のインピーダンスが低下すると、V1 はVD とVS との間のある電圧に変化する。図4(b)の電圧プロファイルにおいて、VD −V1 は、電荷記憶装置422の荷電に起因する第2のトランジスタ420にかかる電圧である。V1 −VS は第1のトランジスタ410にかかる結果として生じる電圧である。
第1のトランジスタ410のソース413とドレイン414との間の電圧差が小さくなると、生成される熱い電子の数も小さくなる。というのは、電位の傾きを小さくすることにより電荷記憶装置422に到達するのに十分なエネルギーを有する電子が多く供給されないためである。電荷記憶装置422に到達するのに必要な最小エネルギーが約3.2電子ボルトであるので、熱い電子生成に対して3.2ボルトがカットオフ電圧になる。第1のトランジスタ410のソース413とドレイン414との間の電圧が約3.2ボルトになると、第1のトランジスタ410内ではもはや熱い電子が生成されなくなり、熱い電子による電荷記憶装置422の荷電が停止する。したがって、この処理は自己限定的である。そのため、最終電荷は、荷電電圧が印加される時間の長さに依存しない。最終電荷はこの時間とはほとんど関係しない。したがって、正確な時間は必要とされない。さらに、必要なレベルにおいて荷電が自己限定的であることから、電荷レベルの検証が不要であるか、或いは少なくとも従来技術ほど頻繁に必要とされない。熱い電子の生成に対するカットオフは急激なものではなく、フローティングゲートの荷電はこの点に到達した後にも低レベルのままであるということを理解すべきである。しかし、熱い電子の生成は、少なくともかなり減少する。
自己限定処理により電荷記憶装置422に記憶される電荷はVD −VS の関数である。ここでVD が一定に保たれるため、第1のトランジスタ410のソース413における電圧であるVS に電荷が依存する。そのため、ソース413に特定の電圧を印加することにより電荷記憶装置422に予測可能な電荷が生成される。電荷記憶装置422は、処理を停止するために十分に電荷が蓄積されるまで荷電を継続する。これを行うのに必要な電荷はソースVS に印加される電圧の関数である。自己限定処理に対するカットオフ点は、第1のトランジスタ410にかかる電圧が約3.2ボルトに達した時点である。この点では、第2のトランジスタ420にかかる電圧はVD −VS −3.2である。したがって、電荷記憶装置422に対する最終的な電荷はVD −VS −3.2に比例する。そのため、この記憶された電荷は、使用されるプログラミング電圧であるVS を変化させることでさまざまなレベルに対して設定することができる。これにより、この荷電処理は、使用されるVS の値に対応する電荷レベルにおいて自己限定的である。多状態システムにおいて、データ依存電圧は可能性のあるさまざまな論理状態の1つを示す。アナログシステムにおいて、データ依存電圧は可能性のある電圧レベルの連続領域からの任意の電圧であればよい。電荷記憶装置における電荷レベルは、2値或いはアナログといった特定の論理状態に対応してもよい。
この技術の自己限定の観点によりさまざまな利点が得られる。まず、プログラムされた電荷レベルを検証する必要性が低くなる。従来技術では典型的には、電荷記憶装置422を荷電するために一連の電圧パルスが用いられる。電荷記憶装置が必要な荷電になった際に電圧パルスが停止しなければ、電荷記憶装置422の過荷電が発生する。過荷電が発生しないようにするため、プログラミングルーチン間に電荷記憶装置422における荷電が確認され、これは検証するステップとして知られている。これはプログラミング中複数回にわたって行われる。これはたいへん時間がかかりうる。自己限定技術により、検証の必要性をなくすか、或いはその必要性を減らして必要な検証ステップが少なくなるようにするかのいずれかが可能となる。
第2の利点は、自己限定法を用いるさまざまなレベルと並行して複数のセルがプログラムされることである。典型的な従来技術において、過荷電を防ぐために、プログラミングを臨界時間に停止しなければならない。異なるレベルに対して異なるセルがプログラムされる場合、それぞれのプログラミング信号はさまざまな時間において停止されなければならない。これにより並列プログラミングが難しくなる。この実施形態において、各セルは適当なレベルに達した際に荷電を停止する。このため、セルのグループが同時に荷電される。
メモリセルについてもこのタイプのセルと並列に読み出すことができる。定電圧がセルの一面に供給される。その際、電荷記憶装置422に対応して読み出されるステアリングゲート423は、定電圧に維持される。セルの他の2つのトランジスタはオンに転換される。すなわち、それぞれのゲート下の領域において低インピーダンスをもたらすのに十分な電圧が供給される。
図5(a)は、本発明の1つの実施形態を示す。この実施形態は2つのトランジスタメモリセルを有し、ここで1つのトランジスタは電荷記憶装置522を有する。カレントミラー回路530は第1のトランジスタT1のソース513に接続されて、2つのトランジスタT1およびT2を通して定電流をもたらす。カレントミラーは、T1のソース513とドレイン514との間に流れる電流を変化させるために、T1のゲート515に対する電圧を調節することで電流を制御する。プログラミング状態依存電圧VS もT1のソース513に接続される。これは、電荷記憶装置522を必要な状態にプログラムするために用いられる。2つのトランジスタT1およびT2において定電圧VD −VS が維持される。また、トランジスタ間の電流は一定である。言い換えると、2つのトランジスタの全抵抗が一定に保たれる。T2の抵抗は、最初はゼロに近いが、電荷記憶装置522が電荷を受け入れると大きくなる。T2の抵抗が大きくなると、定電流を維持することからカレントミラー回路530によりT1の抵抗は小さくなる。前述したように、この処理は自己限定的である。というのは、トランジスタT1の抵抗があるレベルまで低下し、それに応じて、そのソース513とドレイン514との間の電圧が低下すると、熱い電子がもはや生成されない点に達し、電荷記憶装置522の荷電が停止するからである。
図5(b)は、本発明の他の実施形態を示す。これには、2つの荷電記憶装置522を有する3つのトランジスタメモリセルがある。カレントミラー回路530によりこれら3つのトランジスタに対して定電流がもたらされる。この電流は、T1のゲート515に対する電圧を制御することで制御される。この実施形態において、1つのトランジスタだけがある時点でプログラムされる。つまり、トランジスタT2またはT3のうちの1つのトランジスタがプログラムされる場合、他方が完全にオンに転換されるので、それは完全に導電性になる。例えば、T2がプログラムされる場合、T3がオンにされ、完全に導電性になる。この条件において、この回路は、カレントミラー530とVS がT1に接続された状態の図5(a)の回路と同様の挙動を行う。図5(b)で略図示されている構造と同様の3つのトランジスタセルの構造の断面が図2(b)に示されている。
図6は、定電流をもたらすために用いられるカレントミラー回路630を示す。カレントミラー回路630は、トランジスタT1に接続されるとカレントミラーを形成する。このカレントミラーは、2つのトランジスタT1およびT4に接続される基準電流Iref を有する。トランジスタのうちの1つであるT1は熱い電子を生成するために用いられるトランジスタである。他のトランジスタT4は、T1に対して等価になるよう選定される。カレントミラー回路630により、T1のソース613とドレイン614との間に流れる電流が、T4のソース642とドレイン641との間を流れる電流と同じになることを確実にする。つまり、この電流は基準電流Iref と等しくなる。
図7(a)および7(b)は、セルの並列なプログラミングおよび読み出しを示す。これらのセルは図3(b)に示されているように接続される。図7(a)は、プログラミングの開始時点のセルを示す。最上部において、VD が各セルの1つの面に印加される。この電圧はそれぞれのビットラインにより印加される。例えば、VD は6.5ボルトである。各セルの他面におけるビットラインにはプログラミング電圧が供給される。示されている例において、使用されるプログラミング電圧は0ボルト,1ボルト,2ボルトである。各セルにおいてプログラムされるトランジスタは、図7(a)の上側トランジスタ720である。トランジスタ720のステアリングゲートには定電圧VPGMが供給される。トランジスタ750のステアリングゲートにはオーバードライブ電圧が供給される。これはトランジスタ750をオンに転換するのに十分な電圧であり、中間トランジスタ710に対してプログラミング電圧を供給する。中間トランジスタ710のゲートは、セルを通して、例えば1μAといった定電流をもたらすためにカレントミラーで制御される。プログラム開始時点において、トランジスタ720は、その電荷記憶装置において電荷をもたない。したがって、これのインピーダンスは低く、そのソースにおける電圧は、そのドレインVD における電圧とほぼ同じである。
図7(b)は、プログラミングの終了時点のセルを示す。各セルの中間トランジスタ710は、そのソースとドレインとの間で3.2ボルトの電圧を有する。したがって、熱い電子がもはや生成されず、荷電が停止する。プログラムされたトランジスタ720の各々は、そのソースにおいて異なる電圧を有し、その電荷記憶装置において異なる電荷を有する。したがって、各トランジスタは異なるしきい値電圧を有する。
図7(c)は、読み出し中のセルを示す。セルVD の1つの面に定電圧が印加される。これはプログラミング用に用いられる電圧と異なる電圧であってもよい。例えば、読み出し中にVD に対して3.2ボルトが用いられる。プログラムされたトランジスタのゲートに定電圧が供給される。この電圧はVPGM−3.2ボルトである。プログラミング中に用いられるゲート電圧から3.2ボルトだけゲート電圧が低いので、ソース電圧も3.2ボルトだけ低下する。これにより、結果としてプログラムされた各トランジスタのソースにおける電圧が、セルをプログラムするのに用いられる電圧と同じになる。
自己限定技術をプログラミング用の他の技術と混成することを含め、本発明の他の実施形態も可能である。例えば、自己限定技術を用いて、セルを目標レベル近くまで即座にプログラムしてもよい。その後、最終的なプログラミングは従来技術を用いて完成させる。従来技術では電荷記憶装置をプログラムするために電圧パルスを用いる。必要なレベルの荷電を達成するために、電圧が目標に近づくのに応じて検証される。これにより、プログラミングは、プログラムするためにパルス電圧を印加することと、電圧が目標に近づいていることを検証するために電圧を読み出すこととを交互にすることになる。これは時間のかかる作業であるが、非常に正確に実施することができる。混成技術により自己限定技術の時間の節約の一部が可能になるが、さらに高いプログラミング精度といった従来技術の利点もあわせて有することができる。
メモリの速度を向上させるために、前述した実施形態を従来のプログラミング、消去、読み出し技術と組み合わせてもよい。これらの技術は前述した特定の実施形態に限定されるものではなく、他の同様の構造に対しても適用され得る。説明されている構造は、示されている特定の方法だけに用いられることに限定されない。これは、ここでは開示されていない他の適用にも用いることができる。