CN113795924A - 具有包含缺陷减少材料的选择器的相变存储器装置及其形成方法 - Google Patents

具有包含缺陷减少材料的选择器的相变存储器装置及其形成方法 Download PDF

Info

Publication number
CN113795924A
CN113795924A CN202180002426.9A CN202180002426A CN113795924A CN 113795924 A CN113795924 A CN 113795924A CN 202180002426 A CN202180002426 A CN 202180002426A CN 113795924 A CN113795924 A CN 113795924A
Authority
CN
China
Prior art keywords
selector
defect
memory device
reducing material
pcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002426.9A
Other languages
English (en)
Inventor
刘峻
鞠韶复
宋三年
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN113795924A publication Critical patent/CN113795924A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Abstract

在某些方面中，一种存储器装置包括多条位线、多条字线和多个存储器单元。所述多个存储器单元中的每一个设置在所述多条位线中的相应一条位线与所述多条字线中的相应一条字线的交点处。所述多个存储器单元中的每一个包括堆叠的相变存储器(PCM)元件和具有缺陷减少材料的选择器。

Description

具有包含缺陷减少材料的选择器的相变存储器装置及其形成 方法
技术领域
本公开涉及相变存储器(PCM)装置及其制造方法。
背景技术
通过改善工艺技术、电路设计、程序设计算法和制造工艺使平面存储器单元缩小到了更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面加工和制造技术变得更具挑战性并且成本更加高昂。因此，平面存储器单元的存储密度接近上限。
三维(3D)存储器架构能够解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列以及用于控制传输至存储器阵列以及来自存储器阵列的信号的外围器件。例如，PCM可以基于以电热方式对相变材料所做的加热和淬火来利用相变材料中的非晶相和晶相的电阻率差异。PCM阵列单元可以以三维方式垂直堆叠，以形成3D PCM。
发明内容
在一个方面中，一种存储器装置包括多条位线、多条字线和多个存储器单元。所述多个存储器单元中的每一个设置在所述多条位线中的相应一条位线与所述多条字线中的相应一条字线的交点处。所述多个存储器单元中的每一个包括堆叠的相变存储器(PCM)元件和具有缺陷减少材料的选择器。
在本公开的另一个方面中，一种相变存储器(PCM)单元包括PCM元件和具有缺陷减少材料的选择器。
在本公开的又一个方面中，一种用于形成存储器装置的方法包括：使用沉积工艺沉积选择器并且将缺陷减少材料引入到所述选择器中；以及在选择器上沉积相变存储器(PCM)元件。
附图说明
被并入本文并且形成说明书的一部分的附图例示了本公开的各个方面并且与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。
图1示出了根据本公开的一些方面的示例性3D交叉点(XPoint)存储器装置的透视图。
图2示出了具有双向阈值开关(OTS)选择器的3D XPoint存储器装置的截面的侧视图。
图3示出了根据本公开的一些方面的具有包含缺陷减少材料的OTS选择器的示例性3D PCM装置的截面的侧视图。
图4A示出了根据本公开的一些方面的示例性OTS选择器中的缺陷分布的示意图。
图4B示出了根据本公开的一些方面的具有缺陷减少材料的示例性OTS选择器中的缺陷分布的示意图。
图4C示出了根据本公开的一些方面的具有示例性OTS选择器的3DXPoint存储器装置的测量I-V特性。
图4D示出了根据本公开的一些方面的另一具有包含缺陷减少材料的示例性OTS选择器的3D XPoint存储器装置的测得I-V特性。
图4E示出了根据本公开的一些方面的又一具有包含缺陷减少材料的示例性OTS选择器的3D XPoint存储器装置的测得I-V特性。
图4F示出了根据本公开的一些方面的具有包含缺陷减少材料的示例性OTS选择器的3D XPoint存储器装置的装置速度测试的图示。
图5示出了根据本公开的一些方面的具有OTS选择器的PCM单元的示例性阵列的操作的示意图。
图6A-6C示出了根据本公开的一些方面的用于形成具有包含缺陷减少材料的OTS选择器的3D PCM装置的示例性制造过程。
图7示出了根据本公开的一些方面的用于形成具有包含缺陷减少材料的OTS选择器的3D PCM装置的示例性方法的流程图。
将参考附图描述本公开。
具体实施方式
尽管讨论了具体配置和布置，但是应当理解所述讨论只是为了达到举例说明的目的。本领域技术人员将意识到可以使用其他配置和布置而不脱离本公开的精神和范围。本公开还可以用到各种各样的其他应用当中对于本领域技术人员来说是显而易见的。
应注意，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施方式”等表示所描述的实施例可以包括特定的特征、结构或特性，但未必每个实施例都包括该特定的特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定的特征、结构或特性时，结合明确或未明确描述的其他实施方式实现这样的特征、结构或特性处于本领域技术人员的知识范围之内。
通常，应当至少部分地基于使用的语境来理解术语。例如，至少部分地根据语境，文中采用的词语“一个或多个”可以用于从单数的意义上描述任何特征、结构或特性，或者可以用于从复数的意义上描述特征、结构或特性的组合。类似地，还可以将词语“一”、“一个”或“该”理解为传达单数用法或者传达复数用法，其至少部分地取决于语境。此外，同样至少部分地取决于语境，可以将词语“基于”理解为未必意在传达排他的一组因素，相反可以允许存在其他的未必明确表述的因素。
应当容易地理解，应当按照最宽的方式解释本公开中的“在……上”、“在……之上”和“在……上方”，使得“在……上”不仅意味着直接位于某物上，还包含在某物上且其间具有中间特征或层的含义，并且使得“在……之上”或者“在……上方”不仅包含在某物之上或上方的含义，还包含在某物之上或上方且其间没有中间特征或层的含义(即，直接位于某物上)。
此外，文中为了便于说明可以采用空间相对术语，例如，“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一个元件或特征与其他元件或特征的如图所示的关系。空间相对术语意在包含除了附图所示的取向之外的处于使用或操作中的装置的不同取向。设备可以具有其他取向(旋转90度或者处于其他取向上)，并照样相应地解释文中采用的空间相对描述词。
如本文所使用的，“衬底”一词是指在上面添加后续材料层的材料。能够对衬底本身图案化。添加到衬底顶部上的材料可以被图案化，或者可以保持未被图案化。此外，衬底可以包括很宽范围内的一系列半导体材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料或者蓝宝石晶片等的非导电材料制成。
如本文所使用的，“层”一词是指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层结构或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于该连续结构的顶表面和底表面之间的任何成对水平平面之间，或者位于顶表面和底表面处。层可以水平延伸、垂直延伸和/或沿锥形表面延伸。衬底可以是层，可以在其内包括一个或多个层，和/或者可以具有位于其上、其上方和/或其下方的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成互连线和/或过孔接触)以及一个或多个电介质层。
如本文所使用的，“3D存储器装置”一词是指一种具有存储器单元的半导体器件，所述存储器单元能够在水平取向衬底上垂直布置，从而能够相对于衬底沿垂直方向提高存储器单元的数量。文中使用的词语“垂直/垂直地”是指在标称上垂直于衬底的横向表面。
PCM可以基于以电热方式对相变材料所做的加热和淬火来利用相变材料(例如，硫属化物合金)中的非晶相和晶相的电阻率差异。PCM单元中的相变材料可以位于两个电极之间，并且可以施加电流以使材料(或其阻挡电流路径的至少部分)在两相之间反复切换，以存储数据。PCM单元可以以三维形式垂直堆叠，以形成3D PCM。
3D PCM包括3D交叉点(XPoint)存储器，其基于体块材料属性的电阻变化(例如，处于高电阻状态或低电阻状态)来存储数据，该方案与可堆叠设置的交叉点数据存取阵列相结合，从而使所述数据可位寻址。例如，图1示出了根据本公开的一些实施方式的示例性3DXPoint存储器装置100的透视图。根据一些实施方式，3D XPoint存储器装置100具有无晶体管的交叉点架构，该架构使存储器单元位于相互垂直的导体的交点处。3D XPoint存储器装置100包括处于同一平面内的多条平行下部位线102以及在下部位线102上方处于同一平面内的多条平行上部位线104。3D XPoint存储器装置100还包括在垂直方向上位于下部位线102和上部位线104之间处于同一平面内的多条平行字线106。如图1所示，每条下部位线102和每条上部位线104在平面图(平行于晶圆平面)中沿位线方向横向延伸，并且每条字线106在平面图中沿字线方向横向延伸。每条字线106垂直于每条下部位线102和每条上部位线104。
要指出的是，在图1中包含x轴和y轴是为了例示晶圆平面中的两个正交方向。x方向是字线方向，y方向是位线方向。要指出的是，图1中还包含z轴，以进一步示出3D XPoint存储器装置100中的部件的空间关系。3D XPoint存储器装置100的衬底(未示出)包括两个在x-y平面中横向延伸的横向表面：处于晶圆正面的顶表面以及处于与晶圆正面相对的背面的底表面。z轴垂直于x轴和y轴两者。如文中所使用的，当衬底在z方向(垂直于x-y平面的垂直方向)上处于半导体器件的最低平面内时，该半导体器件(例如，3D XPoint存储器装置100)的一个部件(例如，层或器件)是处于另一部件(例如，层或器件)“上”、“上方”还是“以下”是沿z方向相对于该半导体器件的衬底来确定。在本公开中将通篇采用相同的概念来描述空间关系。
如图1所示，3D XPoint存储器装置100包括多个存储器单元108，每个存储器单元设置在下部位线102或上部位线104与相应字线106的交点处。每个存储器单元108具有垂直的方柱形状。每个存储器单元108至少包括垂直堆叠的PCM元件110和选择器112。每个存储器单元108存储单个数据位，并且可以通过改变施加至相应选择器112(其取代了对晶体管的需求)的电压对每个存储器单元108进行写入或读取。可以通过经由与每个存储器单元108接触的顶部导体和底部导体(例如，相应的字线106以及下部位线102或上部位线104)施加的电流单独地访问每个存储器单元108。3D XPoint存储器装置100中的存储器单元108按照存储器阵列布置。
在现有的3D XPoint存储器中，选择器112的材料是双向阈值开关(OTS)材料，例如，碲化锌(ZnTe)，在施加高于阈值电压(Vth)的外部偏置电压(Va)时，这种材料表现出场相关易失性电阻开关行为(被称为“OTS”现象)。例如，图2示出了具有OTS选择器的3DXPoint存储器装置200的侧视图。3D XPoint存储器装置200包括位于衬底202上方的多条平行位线204以及位于位线204上方的多条平行字线216。3D XPoint存储器装置200还包括多个存储器单元201，每个存储器单元201设置在相应对的位线204和字线216的交点处。相邻的存储器单元201通过绝缘结构203隔开。每个存储器单元201包括OTS选择器208和位于OTS选择器208上方的PCM元件212。每个存储器单元201进一步包括在垂直方向上分别位于相应的位线204、OTS选择器208、PCM元件212和相应的字线216之间的三个电极206、210和214。
OTS选择器208包括OTS材料，例如，ZnTe。在较低电压(|Va|<Vth)上，处于其截止状态的OTS选择器208的高电阻使截止状态电流(Ioff)保持低水平。在较高电压(|Va|>Vth)上，OTS选择器208经历OTS现象，并且切换至具有低电阻的导通状态；因此，通过处于导通状态的OTS选择器208的电流(Ion)增大。只要供应高电压，就保持该易失性导通状态。然而，通过所有的未被选择存储器单元201累积的泄漏电流限制了阵列尺寸的可缩放性。也就是说，阵列尺寸越大，总的泄漏电流就越大。此外，当累积的泄漏电流过大从而意外地无法对未被选中器件进行置位或复位时，泄漏电流问题还将使读取操作裕量劣化。泄漏电流还可能引入寄生电阻相关的电压，其将限制总的存储器单元阵列尺寸。为了克服上文提及的挑战，提出了选择器独特成分及其制造方法，以改善不希望出现的器件泄漏。
图3示出了根据本公开的一些实施方式的具有包含缺陷减少材料的选择器的示例性3D PCM装置300的截面的侧视图。3D PCM装置300(例如，3D XPoint存储器装置)可以包括位于衬底302上方的多条位线304，衬底302可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或者任何其他适当材料。位线304可以彼此平行并且位于同一平面内。在一些实施方式中，多条平行的位线304均沿图3中的y方向(例如，位线方向)横向延伸。3D PCM装置300可以进一步包括位于位线304上方的多条字线316。字线316可以彼此平行并且位于同一平面内。在一些实施方式中，多条平行的字线316均沿图3中的x方向(例如，字线方向)横向延伸。3D PCM装置300(例如，3D Xpoint存储器装置)的字线316和位线304可以是交叉点架构中的垂直布置的导体。位线304和字线316可以包括导电材料，所述导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，位线304和字线316中的每者包括诸如钨的金属。
在一些实施方式中，3D PCM装置300包括多个存储器单元301，每个存储器单元301设置在位线304中的相应一条位线与字线316中的相应一条字线的交点处。可以通过经由与存储器单元301接触的相应字线316和相应位线304施加的电流单独访问每个存储器单元301。如图3中所示，3DPCM装置300可以进一步包括横向位于相邻存储器单元301之间的绝缘结构303。在一些实施方式中，每个存储器单元301具有垂直的柱状形状(例如，与图1中的存储器单元108类似)，并且绝缘结构303可以沿x方向和y方向两者横向延伸，以分隔各柱状存储器单元301。在一些实施方式中，绝缘结构303包括一个或多个电介质层，例如沿存储器单元301和位线304的侧壁形成的包封层(未示出)以及填充存储器单元301之间的其余空间的帽盖层(未示出)。绝缘结构303的电介质层可以包括电介质材料，所述电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅、低介电常数(低k)电介质或其任何组合。在一些实施方式中，包封层和帽盖层分别包括氮化硅和氧化硅。
每个存储器单元301可以包括堆叠的PCM元件312、选择器308、位于位线304和选择器308之间的第一电极306、位于选择器308和PCM元件312之间的第二电极310以及位于PCM元件312和字线316之间的第三电极314。PCM元件312可以基于以电热方式对相变材料的加热和淬火来利用相变材料中的非晶相和晶相的电阻率差异。可以通过施加电流使PCM元件312的相变材料(或者至少其阻挡所述电流路径的部分)在所述两相之间反复切换，以存储数据。可以在每个存储器单元301中存储单个位的数据，并且可以通过改变施加至相应选择器308的电压写入或读取单个位的数据，选择器308消除了对晶体管的需求并且取代了常规的OTS选择器(例如，图2中的OTS选择器208)。也就是说，电极310和314可以被布置到PCM元件312的相对侧上(例如，上方和下方)，以隔开PCM元件312与其他部件的直接接触。应当理解，存储器单元301的结构不限于图3中的示例，并且可以包括任何适当结构。在一个示例中，可以交换其他示例中的选择器308和PCM元件312的相对位置。在另一示例中，还可以改变其他示例中的存储器单元301中的电极310和314的数量和相对位置。
根据一些实施方式，PCM元件312的材料包括基于硫属化物的合金(硫属化物玻璃)，例如，锗锑碲(GeSbTe或GST)合金，或者包括任何其他适当的相变材料。电极306、310和314可以包括导电材料，所述导电材料包括但不限于W、Co、Cu、Al、碳、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，电极306、310和314中的每一个包括碳，例如，非晶碳(a-C)。
如图3中所示，选择器308包括图4B中的缺陷减少材料309。在一些实施方式中，选择器308的厚度处于5nm和50nm之间，例如，处于5nm和50nm之间(例如，5nm、10nm、15nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm、下限由这些值中的任何值限定的任何范围或者处于这些值中的任何两个值限定的任何范围内)。在一些实施方式中，选择器308的厚度为30nm。
根据本公开的各种实施方式提供了具有包含缺陷减少材料的OTS选择器的3D PCM装置(例如，3D XPoint存储器装置)及其制造方法。与OTS选择器(例如，图4A中的208)相比，具有缺陷减少材料(例如，图4B中的309)的OTS选择器(例如，图4B中的308)能够减少泄漏电流和寄生电阻相关的电压，而不对其他关键的材料或电参数造成显著影响，从而改善读取操作裕量并且实现更大的单元阵列。例如，OTS选择器(例如，图4A中的208)可以具有在晶粒边界、表面以及由材料沉积导致的其他失配区域处形成的多个高度畸变的空位式缺陷。这些缺陷可以具有形成于其中的自由载流子，例如电子或空穴，以在被施加电压时提供额外的泄漏路径。本文公开的缺陷减少材料可以用于修复这些悬空键缺陷，这将导致电子属性的显著改善，例如，在不对OTS选择器的特性做出实质上的改变的情况下降低泄漏电流。例如，OTS选择器(例如，图4B中的308)可以包括非晶硫属化物阈值开关材料，其包括GexSeyAszSit。而且，缺陷减少材料(例如，图4B中的309)可以包括氮(N)、碳(C)、氧(O)、硼(B)、磷(P)、硫(S)或其组合。例如，氮离子可以与悬空键缺陷相结合，并且被填充到那些空位当中，以形成更加稳定的配置，在这种配置当中，氮离子强烈键合至Si原子或者GexSeyAszSit的其他原子，使得自由载流子不能容易地穿过晶格移动。在一些实施方式中，选择器308包括GexSeyAszSitNs，其中，x为0.03至0.2(例如，0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19或0.20)，y为0.3至0.6(例如，0.3、0.4、0.5或0.6)，z为0.15至0.45(例如，0.15、0.20、0.25、0.30、0.35、0.40或0.45)，t为0.02至0.20(例如，0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19或0.20)，并且s为0.005至0.1(例如，0.005、0.010、0.015、0.020、0.025、0.030、0.035、0.040、0.045、0.050、0.055、0.060、0.065、0.070、0.075、0.080、0.085、0.090、0.095或0.100)。在一些实施方式中，选择器308包括GexSeyAszSitCs，其中，x为0.03至0.2(例如，0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19或0.20)，y为0.3至0.6(例如，0.3、0.4、0.5或0.6)，z为0.15至0.45(例如，0.15、0.20、0.25、0.30、0.35、0.40或0.45)，t为0.02至0.2(例如，0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19或0.20)，并且s为0.002至0.1(例如，0.002、0.004、0.006、0.008、0.010、0.015、0.020、0.025、0.030、0.035、0.040、0.045、0.050、0.055、0.060、0.065、0.070、0.075、0.080、0.085、0.090、0.095或0.100)。要指出的是，x、y、z、t和s是相应元素的摩尔分数，并且所有摩尔分数的和总是等于1。
图4C-4E示出了具有不包含或包含缺陷减少材料(例如，图4B中的309)的OTS选择器的3D XPoint存储器装置的测量I-V特性。例如，图4C示出了具有不包含缺陷减少材料的示例性OTS选择器的参考3D Xpoint存储器装置，并且图4D示出了具有包含缺陷减少材料的示例性OTS选择器的另一3D XPoint存储器装置，例如，其取得方式是在选择器的30nm阈值开关材料的溅射沉积期间引入4标准立方厘米/分钟(sccm)的氮气(N2)气流。而且，图4E示出了具有包含缺陷减少材料的示例性OTS选择器的又一3D XPoint存储器装置，例如，其取得方式是在选择器的30nm阈值开关材料的溅射沉积期间引入8sccm的N2气流。如图4C-4E所示，在向选择器引入缺陷减少材料之后，降低了阈值电压(Vth)，使泄漏电流大致从10-6到10-7A之间下降到了10-7到10-8A之间(例如，1×10-8、2×10-8、3×10-8、4×10-8、5×10-8、6×10-8、7×10-8、8×10-8、9×10-8或者下限由这些值中的任何值限定的任何范围，或者处于由这些值中的任何两个值限定的任何范围内)。保持电压(Vhold)也增大，并且置位电流保持在相似水平上。
尽管减少选择器的泄漏电流很重要，但是保持相同或相似的特性也很重要，尤其是在该存储器装置被用于代替动态随机存取存储器(DRAM)时。也就是说，不能因缺陷减少材料的实施而降低开关速度。
图4F示出了根据本公开的一些实施方式的具有包含缺陷减少材料的示例性OTS选择器的3D XPoint存储器装置的装置速度测试的图示。上面的三幅图是当装置的选择器在该选择器的30nm阈值开关材料的溅射沉积期间引入了4sccm的N2气流时(如图4D中所提及的)的装置速度测试的图示，下面的三幅图是当装置的选择器在该选择器的30nm阈值开关材料的溅射沉积期间引入了8sccm的N2气流时(如图4E中所提及的)的装置速度测试的图示。在图4F中示出了，在对该装置施加电压之后，能够保持开关速度。例如，存储器装置的置位(SET)速度能够保持96至110ns。并且存储器装置的复位(RESET)速度能够保持12至14ns，这意味着在向选择器中引入缺陷减少材料之后开关速度保持相同或相似是高度合乎需要的。
图5示出了根据本公开的一些实施方式的具有包含缺陷减少材料的选择器的PCM单元所构成的示例性阵列的操作的示意图。如图5所示，PCM单元502(例如，对应于图3中的存储器单元301)的阵列可以分别形成为字线504(例如，对应于图3中的字线316)和位线506(例如，对应于图3中的位线304)的交点(交叉点)。每个PCM单元502可以包括与选择器(例如，对应于图3中的选择器308)串联的PCM元件508(例如，对应于图3中的PCM元件312)。为了对PCM单元502的阵列进行操作，具有要么为0，要么为Vhh的值的字线电压(Vw)可以被施加至每条字线504，并且具有要么为0，要么为Vll的值的位线电压(Vb)可以被施加至每条位线506。因此，施加至每个PCM单元502(及其选择器510)的电压(Va)可以是Vhh、-Vll、0或者Vhh-Vll。在一些实施方式中，Vhh和Vll可以是基于选择器510的固有阈值电压(Vth)设置的，使得|Vhh–Vll|≥Vth>|Vhhl|,|Vll|或0。根据一些实施方式，如图5中所示，只有在具有非零电压的字线504和位线506的一个交点处电压(Va)等于或大于阈值电压(Vth)。因而，只有处于具有非零电压的该对字线504和位线506的交点处的PCM单元502(图5中的虚线圆圈中)能够被选定(即，被施加有电压Vhh-Vll并且处于导通状态)。根据一些实施方式，其他PCM单元502未被选定并且处于截止状态。
图6A-6C示出了根据本公开的一些实施方式的用于形成具有包含缺陷减少材料的选择器的3D PCM装置的示例性制造过程。图7示出了根据本公开的一些实施方式的用于形成具有包含缺陷减少材料的选择器的3DPCM装置的示例性方法700的流程图。图6A–6C和图7中所示的3D PCM装置的示例包括图3中所示的3D PCM装置300。图6A–6C和图7中所示的具有缺陷减少材料的选择器的示例包括图4B中所示的具有缺陷减少材料309的选择器308。将对图6A–6C和图7一起描述。应当理解，方法700中所示的操作并不具有排他性，也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，所述操作中的一些可以是同时执行的或者可以是按照不同于图7所示的顺序执行的。
参考图7，方法700开始于操作702，在该操作中，在衬底上方依次沉积位线和第一电极。也就是说，位线沉积在衬底上，之后在位线上沉积第一电极。在一些实施方式中，所述沉积可以包括使用一种或多种薄膜沉积工艺，所述工艺包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、无电镀、任何其他适当沉积工艺或其任何组合。
参考图6A，在衬底602上形成位线604，并且在位线604上形成第一电极606。在一些实施方式中，位线604可以包括W、Co、Cu、Al、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，第一电极606可以包括W、Co、Cu、Al、碳、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，第一电极606包括碳，例如，非晶碳(a-C)。
方法700进行至操作704，如图7中所示，在该操作中，使用溅射沉积在第一电极上沉积选择器，并且通过使用具有缺陷减少材料的溅射靶或者反应气体向选择器中引入缺陷减少材料。在一个示例中，通过使用具有缺陷减少材料的溅射靶(例如，氮化硅(SiN))将缺陷减少材料(例如，N)引入到选择器中。具体而言，在溅射沉积过程期间，第一电极(例如，a-C)被置于包含一种或多种惰性气体(例如，Ar气)的真空室内，并且负电荷被施加至溅射靶(例如，SiN)连同由阈值开关材料(诸如Ge、Se、As或Si)构成的其他共溅射靶，所述材料将被沉积到第一电极上，以产生由(例如)GexSeyAszSitNs构成的预期薄膜。自由电子从等离子体环境中的带负电的溅射靶流出，从而与Ar气体原子的外电子壳碰撞，继而因他们的类似电荷而将这些电子驱离。惰性气体原子变成了带正电的离子，这些带正电的离子被以非常高的速度吸引到带负电的靶材料，从而因碰撞动量的原因从溅射靶溅射出原子尺寸的粒子。横跨真空沉积室的这些粒子被作为薄膜材料沉积到第一电极的表面上。在另一示例中，通过使用具有缺陷减少材料的反应气体(例如，N2气流)将缺陷减少材料(例如，氮(N))引入到选择器中。具体而言，在溅射沉积过程期间，第一电极(例如，a-C)被置于包含一种或多种要溅射粒子的惰性气体(例如，Ar气)以及一种或多种要沉积的反应气体(例如，N2气体)的真空室中，并且负电荷被施加至由阈值开关材料(例如Ge、Se、As或Si)构成的溅射靶，以生成由(例如)GexSeyAszSitNs构成的预期薄膜。自由电子从等离子体环境中的带负电的溅射靶流出，从而与Ar气体原子的外电子壳碰撞，继而因他们的类似电荷而将这些电子驱离。惰性气体原子变成了带正电的离子，这些带正电的离子被以非常高的速度吸引到带负电的靶材料，从而因碰撞动量的原因从溅射靶溅射出原子尺寸的粒子。横跨真空沉积室的这些粒子伴随着反应气体的原子或离子被作为材料的薄膜沉积到第一电极的表面上。如上文所提及的，原子或离子N可以被引入并且与选择器的其他材料的悬空键结合，从而减少悬空键缺陷。在又一示例中，通过使用具有缺陷减少材料的溅射靶(例如，C靶或者碳化硅(SiC)靶)将缺陷减少材料(例如，C)引入到选择器中。在一些实施方式中，缺陷减少材料可以包括N、C、O、B、P、S或其组合。在一些实施方式中，溅射靶包括SiN、SiC、C或其组合。在一些实施方式中，反应气体包括N2。在一些实施方式中，使用化学气相沉积(CVD)将选择器沉积到第一电极上，并且通过使用具有缺陷减少材料的易挥发前体将缺陷减少材料引入到选择器中。在一个示例中，通过使用具有缺陷减少材料的易挥发前体(例如，N2气流)将缺陷减少材料(例如，N)引入到选择器中。具体而言，在CVD过程期间，第一电极(例如，a-C)暴露于一种或多种挥发性前体(例如，N2)以及由阈值开关材料(例如，Ge、Se、As或Si)构成的其他挥发性前体，它们在第一电极的表面上发生反应和/或分解，以生成由例如GexSeyAszSitNs的薄膜构成的预期薄膜。
参考图6B，使用溅射沉积在第一电极606上形成选择器608，并且通过使用具有缺陷减少材料的溅射靶或反应气体将缺陷减少材料(例如，图4B中的309)引入到选择器608中。
方法700进行至操作706，如图7中所示，在该操作中，在选择器上依次沉积第二电极、PCM元件和第三电极。在一些实施方式中，第二电极、PCM元件和第三电极的沉积可以包括使用一种或多种薄膜沉积工艺，所述薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电镀、任何其他适当沉积工艺或其任意组合。
参考图6C，在选择器608上依次沉积第二电极610、PCM元件612和第三电极614。在一些实施方式中，PCM元件612可以包括基于硫属化物的合金。第二电极610和第三电极614可以包括W、Co、Cu、Al、多晶硅、掺杂硅、硅化物或其任意组合。
方法700进行至操作708，如图7中所示，在该操作中，在第三电极上沉积字线，并且因此形成存储器装置(例如，图3中的300)。第三电极上的字线的沉积可以包括使用一种或多种薄膜沉积工艺，所述薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电镀、任何其他适当沉积工艺或其任意组合。
根据本公开的一个方面，一种存储器装置包括多条位线、多条字线和多个存储器单元。所述多个存储器单元中的每一个设置在所述多条位线中的相应一条位线与所述多条字线中的相应一条字线的交点处。所述多个存储器单元中的每一个包括堆叠的相变存储器(PCM)元件和具有缺陷减少材料的选择器。
在一些实施方式中，所述缺陷减少材料包括氮、碳、氧、硼、磷或硫中的至少一种。
在一些实施方式中，所述选择器包括硫属化物阈值开关材料。
在一些实施方式中，所述选择器包括GexSeyAszSitNs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.005至0.10。
在一些实施方式中，所述选择器包括GexSeyAszSitCs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.002至0.10。
在一些实施方式中，所述选择器的厚度处于10nm和50nm之间。
在一些实施方式中，所述缺陷减少材料被配置为填充所述选择器的悬空键缺陷。
在一些实施方式中，所述存储器装置的置位速度为96至110ns。
在一些实施方式中，所述存储器装置的复位速度为12至14ns。
在一些实施方式中，所述存储器装置在置位操作时的泄漏电流低于10-7A。
在一些实施方式中，所述多条字线和所述多条位线处于交叉点架构中。
在一些实施方式中，所述多个存储器单元中的每一个还包括在垂直方向上位于所述选择器和相应位线之间的第一电极、在垂直方向上位于所述PCM元件和所述选择器之间的第二电极以及在垂直方向上位于所述PCM元件和相应字线之间的第三电极。
根据本公开的另一方面，一种相变存储器(PCM)单元包括PCM元件以及具有缺陷减少材料的选择器。
在一些实施方式中，所述缺陷减少材料包括氮、碳、氧、硼、磷或硫中的至少一种。
在一些实施方式中，所述选择器包括硫属化物阈值开关材料。
在一些实施方式中，所述选择器包括GexSeyAszSitNs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.005至0.10。
在一些实施方式中，所述选择器包括GexSeyAszSitCs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.002至0.10。
在一些实施方式中，所述选择器的厚度处于10nm和50nm之间。
在一些实施方式中，所述缺陷减少材料被配置为填充所述选择器的悬空键缺陷。
根据本公开的又一方面，一种用于形成存储器装置的方法包括：使用沉积工艺沉积选择器并且将缺陷减少材料引入到选择器中；以及在所述选择器上沉积相变存储器(PCM)元件。
在一些实施方式中，所述沉积工艺包括物理气相沉积(PVD)，并且引入所述缺陷减少材料包括使用具有所述缺陷减少材料的溅射靶或反应气体。
在一些实施方式中，所述溅射靶包括具有所述缺陷减少材料的硅基材料。
在一些实施方式中，所述溅射靶包括氮化硅(SiN)、碳化硅(SiC)或碳(C)中的至少一种。
在一些实施方式中，所述反应气体包括氮气(N2)。
在一些实施方式中，所述沉积工艺包括化学气相沉积(CVD)，并且引入所述缺陷减少材料包括使用具有所述缺陷减少材料的挥发性前体。
在一些实施方式中，所述缺陷减少材料包括氮、碳、氧、硼、磷或硫中的至少一种。
在一些实施方式中，所述选择器包括硫属化物阈值开关材料。
在一些实施方式中，所述选择器包括GexSeyAszSitNs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.005至0.10。
在一些实施方式中，所述选择器包括硫属化物阈值开关材料。
在一些实施方式中，所述选择器包括GexSeyAszSitCs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.002至0.10。
在一些实施方式中，所述选择器包括硫属化物阈值开关材料。
在一些实施方式中，所述方法还包括：在衬底上依次沉积位线和第一电极；在所述选择器上依次沉积第二电极、所述PCM元件和第三电极；以及在所述第三电极上形成字线。所述选择器沉积在所述第一电极上。
上文对具体实施方式的描述将揭示本公开的概括实质，本领域技术人员不需要过多的试验就能够通过应用本领域的知识容易地针对这样的具体实施方式的各种应用做出修改和/或调整，而不脱离本公开的一般原理。因此，基于文中提供的教导和指引，意在使这样的调整和修改落在所公开的实施方式的含义以及等价方案的范围内。应当理解，文中的措辞或术语是为了达到描述而非限定目的，因而本领域技术人员应当根据所述教导和指引对本说明书的术语或措辞加以解释。
上文借助于例示所指定的功能及其关系的实施方式的功能构建块描述了本公开的实施方式。为了描述的方便起见，任意地定义了这些功能构建块的边界。可以定义替代边界，只要适当地执行指定功能及其关系即可。
发明内容部分和摘要部分可能阐述了本发明人设想的本公开的一种或多种示例性实施方式，而非全部的示例性实施方式，因此并非意在通过任何方式对本公开和所附权利要求构成限制。
本公开的广度和范围不应由上述示例性实施方式中的任何示例性实施方式限制，而是仅根据所附权利要求及其等价方案限定。

Claims (30)

1.一种存储器装置，包括：
多条位线；
多条字线；以及
多个存储器单元，每个存储器单元设置在所述多条位线中的相应一条位线与所述多条字线中的相应一条字线的交点处，
其中，所述多个存储器单元中的每一个包括堆叠的相变存储器(PCM)元件和具有缺陷减少材料的选择器。
2.根据权利要求1所述的存储器装置，其中，所述缺陷减少材料包括氮、碳、氧、硼、磷或硫中的至少一种。
3.根据权利要求1或2所述的存储器装置，其中，所述选择器包括硫属化物阈值开关材料。
4.根据权利要求1-3中的任一项所述的存储器装置，其中，所述选择器包括GexSeyAszSitNs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.005至0.10。
5.根据权利要求1-3中的任一项所述的存储器装置，其中，所述选择器包括GexSeyAszSitCs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.002至0.10。
6.根据权利要求1-5中的任一项所述的存储器装置，其中，所述选择器的厚度处于10nm和50nm之间。
7.根据权利要求1-6中的任一项所述的存储器装置，其中，所述缺陷减少材料被配置为：填充所述选择器的悬空键缺陷。
8.根据权利要求1-7中的任一项所述的存储器装置，其中，所述存储器装置的置位速度为96至110ns。
9.根据权利要求1-8中的任一项所述的存储器装置，其中，所述存储器装置的复位速度为12至14ns。
10.根据权利要求1-9中的任一项所述的存储器装置，其中，所述存储器装置在置位操作时的泄漏电流低于10-7A。
11.根据权利要求1-10中的任一项所述的存储器装置，其中，所述多条字线和所述多条位线处于交叉点架构中。
12.根据权利要求1-11中的任一项所述的存储器装置，其中，所述多个存储器单元中的每一个还包括在垂直方向上位于所述选择器和相应位线之间的第一电极、在垂直方向上位于所述PCM元件和所述选择器之间的第二电极以及在垂直方向上位于所述PCM元件和相应字线之间的第三电极。
13.一种相变存储器(PCM)单元，包括：
PCM元件；以及
具有缺陷减少材料的选择器。
14.根据权利要求13所述的PCM单元，其中，所述缺陷减少材料包括氮、碳、氧、硼、磷或硫中的至少一种。
15.根据权利要求13或14所述的PCM单元，其中，所述选择器包括硫属化物阈值开关材料。
16.根据权利要求13-15中的任一项所述的PCM单元，其中，所述选择器包括GexSeyAszSitNs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.005至0.10。
17.根据权利要求13-16中的任一项所述的PCM单元，其中，所述选择器包括GexSeyAszSitCs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.002至0.10。
18.根据权利要求13-17中的任一项所述的PCM单元，其中，所述选择器的厚度处于10nm和50nm之间。
19.根据权利要求13-18中的任一项所述的PCM单元，其中，所述缺陷减少材料被配置为：填充所述选择器的悬空键缺陷。
20.一种用于形成存储器装置的方法，包括：
使用沉积工艺沉积选择器并且将缺陷减少材料引入到所述选择器中；以及
在所述选择器上沉积相变存储器(PCM)元件。
21.根据权利要求20所述的方法，其中，所述沉积工艺包括物理气相沉积(PVD)，并且引入所述缺陷减少材料包括使用具有所述缺陷减少材料的溅射靶或反应气体。
22.根据权利要求21所述的方法，其中，所述溅射靶包括具有所述缺陷减少材料的硅基材料。
23.根据权利要求21或22所述的方法，其中，所述溅射靶包括氮化硅(SiN)、碳化硅(SiC)或碳(C)中的至少一种。
24.根据权利要求21-23中的任一项所述的方法，其中，所述反应气体包括氮气(N2)。
25.根据权利要求20所述的方法，其中，所述沉积工艺包括化学气相沉积(CVD)，并且引入所述缺陷减少材料包括使用具有所述缺陷减少材料的挥发性前体。
26.根据权利要求20-25中的任一项所述的方法，其中，所述缺陷减少材料包括氮、碳、氧、硼、磷或硫中的至少一种。
27.根据权利要求20-26中的任一项所述的方法，其中，所述选择器包括硫属化物阈值开关材料。
28.根据权利要求20-27中的任一项所述的方法，其中，所述选择器包括GexSeyAszSitNs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.005至0.10。
29.根据权利要求20-28中的任一项所述的方法，其中，所述选择器包括GexSeyAszSitCs，其中，x为0.03至0.20，y为0.30至0.60，z为0.15至0.45，t为0.02至0.20，并且s为0.002至0.10。
30.根据权利要求20-29中的任一项所述的方法，还包括：
在衬底上依次沉积位线和第一电极，其中，在所述第一电极上沉积所述选择器；
在所述选择器上依次沉积第二电极、所述PCM元件和第三电极；以及
在所述第三电极上形成字线。
CN202180002426.9A 2021-07-28 2021-07-28 具有包含缺陷减少材料的选择器的相变存储器装置及其形成方法 Pending CN113795924A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/108803 WO2023004607A1 (en) 2021-07-28 2021-07-28 Phase-change memory devices with selector having defect reduction material and methods for forming the same

Publications (1)

Publication Number Publication Date
CN113795924A true CN113795924A (zh) 2021-12-14

Family

ID=78877396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002426.9A Pending CN113795924A (zh) 2021-07-28 2021-07-28 具有包含缺陷减少材料的选择器的相变存储器装置及其形成方法

Country Status (2)

Country Link
CN (1) CN113795924A (zh)
WO (1) WO2023004607A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068858A (zh) * 2017-01-25 2017-08-18 中国科学院上海微系统与信息技术研究所 用于选通驱动器件的相变材料、选通驱动器件及其制备方法
CN107104182A (zh) * 2016-02-23 2017-08-29 三星电子株式会社 可变电阻存储器件
CN107210362A (zh) * 2015-01-09 2017-09-26 美光科技公司 并入包含碳的金属线的结构及形成包含碳的金属线的方法
CN107644934A (zh) * 2016-07-22 2018-01-30 三星电子株式会社 存储器件
US20180211703A1 (en) * 2017-01-23 2018-07-26 Western Digital Technologies, Inc. High-density 3d vertical reram with bidirectional threshold-type selector
CN108666417A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 包括可变电阻材料层的存储器件
US20200052205A1 (en) * 2017-09-29 2020-02-13 Huazhong University Of Science And Technology Selector device and method of making the same
US20200052036A1 (en) * 2017-05-01 2020-02-13 Sony Semiconductor Solutions Corporation Selection device and storage apparatus
CN111223507A (zh) * 2018-11-27 2020-06-02 美光科技公司 硫族化物存储器装置组件和组合物
CN111326651A (zh) * 2018-12-17 2020-06-23 中国科学院上海微系统与信息技术研究所 一种ots材料、选通器单元及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981327B1 (en) * 2013-12-23 2015-03-17 Intermolecular, Inc. Carbon-doped silicon based selector element
US9318531B1 (en) * 2014-10-16 2016-04-19 Intermolecular, Inc. SiC—Si3N4 nanolaminates as a semiconductor for MSM snapback selector devices
US20160148976A1 (en) * 2014-11-26 2016-05-26 Intermolecular, Inc. Simultaneous Carbon and Nitrogen Doping of Si in MSM Stack as a Selector Device for Non-Volatile Memory Application

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210362A (zh) * 2015-01-09 2017-09-26 美光科技公司 并入包含碳的金属线的结构及形成包含碳的金属线的方法
CN107104182A (zh) * 2016-02-23 2017-08-29 三星电子株式会社 可变电阻存储器件
CN107644934A (zh) * 2016-07-22 2018-01-30 三星电子株式会社 存储器件
US20180211703A1 (en) * 2017-01-23 2018-07-26 Western Digital Technologies, Inc. High-density 3d vertical reram with bidirectional threshold-type selector
CN107068858A (zh) * 2017-01-25 2017-08-18 中国科学院上海微系统与信息技术研究所 用于选通驱动器件的相变材料、选通驱动器件及其制备方法
CN108666417A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 包括可变电阻材料层的存储器件
US20200052036A1 (en) * 2017-05-01 2020-02-13 Sony Semiconductor Solutions Corporation Selection device and storage apparatus
US20200052205A1 (en) * 2017-09-29 2020-02-13 Huazhong University Of Science And Technology Selector device and method of making the same
CN111223507A (zh) * 2018-11-27 2020-06-02 美光科技公司 硫族化物存储器装置组件和组合物
CN111326651A (zh) * 2018-12-17 2020-06-23 中国科学院上海微系统与信息技术研究所 一种ots材料、选通器单元及其制备方法

Also Published As

Publication number Publication date
WO2023004607A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US10546859B2 (en) Double density nonvolatile nanotube switch memory cells
KR102651904B1 (ko) 3차원 상변화 메모리 디바이스들을 형성하는 방법들
US8168469B2 (en) Nonvolatile memory device made of resistance material and method of fabricating the same
EP1796167B1 (en) Storage element
US7626190B2 (en) Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device
JP6433439B2 (ja) スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法
CN107611259B (zh) 具有高耐久性的相变存储器的集成电路及其制造方法
CN111490153B (zh) 磁存储器件
US9985204B2 (en) Semiconductor memory device
TWI723356B (zh) 半導體裝置、其形成方法及應用
CN102820299A (zh) 存储器件
US20060249369A1 (en) Process for physical vapor deposition of a chalcogenide material layer and chamber for physical vapor deposition of a chalcogenide material layer of a phase change memory device
WO2022104591A1 (en) Vertical 3d pcm memory cell and program read scheme
WO2018186166A1 (en) Memory cell switch device
CN111052376A (zh) 三维存储器阵列
CN112243527A (zh) 具有金属丝阈值切换选择器的相变存储器件及其形成方法
WO2023004607A1 (en) Phase-change memory devices with selector having defect reduction material and methods for forming the same
WO2022151182A1 (en) Phase-change memory cell and method for fabricating the same
CN112470283B (zh) 用于减小3d交叉点存储器阵列中的热串扰的方法
CN112585758A (zh) 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构
WO2023087131A1 (en) Phase-change memory device and method for forming the same
WO2023004609A1 (en) Phase-change memory device and method for forming the same
US20240040802A1 (en) Memory device and method of forming the same
CN112840459B (zh) 相变存储器单元结构及其制造方法
CN112602152A (zh) 具有多个阈值电压的存储单元的存储器件及其形成和操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination