CN112585758A - 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 - Google Patents

用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 Download PDF

Info

Publication number
CN112585758A
CN112585758A CN202080003517.XA CN202080003517A CN112585758A CN 112585758 A CN112585758 A CN 112585758A CN 202080003517 A CN202080003517 A CN 202080003517A CN 112585758 A CN112585758 A CN 112585758A
Authority
CN
China
Prior art keywords
layer
filler
memory cells
creating
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080003517.XA
Other languages
English (en)
Other versions
CN112585758B (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN112585758A publication Critical patent/CN112585758A/zh
Application granted granted Critical
Publication of CN112585758B publication Critical patent/CN112585758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

给出了一种用于3D交叉点存储器的新间隙填充方案，该方案与现有技术的3D交叉点存储器结构的电流状态相比允许减少的编程电流和减少的热串扰。一种三维存储单元结构包括相互间隔开的平面布置结构中的多个平行、垂直延伸的存储单元，该平面布置结构包括这些存储单元之间的间隙。该结构还包括填充间隙的两层填充物，包括下层填充物和上层填充物，下层具有比上层大的热导率。下层填充物可以是氧化物。下层填充物的较大热导率实现来自存储单元中的选择器的散热，而上层填充物防止存储单元的相变元件之间的串扰。

Description

用于3D PCM的改进的选择器热可靠性的新颖间隙填充和单元 结构
技术领域
概括地说，本公开内容涉及三维电子存储器，并且更具体地说，涉及减少相邻存储单元中的编程电流和热串扰。
背景技术
通过改善工艺技术、电路设计、编程算法和制造工艺来将平面存储单元缩放至较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且昂贵。因此，平面存储单元的存储器密度接近上限。三维(3D)存储器架构可以解决平面存储单元的密度限制。
相变存储器(PCM)是一种非易失性固态存储器技术，该技术利用相变材料(如硫系化合物，例如GST(锗锑碲))在具有不同电阻的状态之间的可逆热辅助切换。可以将基本存储单位(“单元”)编程到呈现不同电阻特性的多个不同的状态或水平。可以使用可编程单元状态来表示不同的数据值，从而允许信息的存储。
PCM单元通过自加热来编程或擦除以诱发非晶态或晶态以表示1和0。编程电流与PCM单元的尺寸和横截面面积直接成比例。在单级PCM器件中，可以将每个单元设置为两个状态中的一个状态，“SET(置位)”状态和“RESET(复位)”状态，从而允许每单元存储一位。在RESET状态(其对应于相变材料的完全非晶态)中，单元的电阻非常高。通过加热到高于其结晶点的温度并且随后冷却，可以将相变材料变换到低电阻、完全晶态。这种低电阻状态提供单元的SET状态。如果随后将单元加热到高于相变材料的熔点的高温，则材料在快速冷却时回复到完全非晶RESET状态。
由于自加热的性质，在对相邻单元进行编程时发生串扰。串扰是信号之间的干扰。由于工艺技术缩放，相邻互连之间的间隔缩减。接通一个信号会影响另一信号。在最差的情况下，这会造成另一单元的值变化，或者这会使信号转变延迟，从而影响定时。这被分类为信号完整性问题。
另外，由于IR下降(IR＝电压＝电流x电阻)，大的编程电流要求还引起大的编程电压要求。对PCM单元中的数据的读和写通过经由与每个单元相关联的一对电极向相变材料施加恰适的电压来实现。在写操作中，所得到的编程信号使得相变材料焦耳加热到恰适的温度以在冷却时诱发期望的单元状态。对PCM单元的读取是使用单元电阻作为单元状态的度量来执行的。所施加的读电压使得电流流经单元，该电流取决于单元的电阻。对单元电流的测量因此提供对所编程单元状态的指示。足够低的读电压用于该电阻度量以确保读电压的施加不会扰乱所编程单元状态。随后可以通过将电阻度量与预先定义的参考水平进行比较来执行单元状态检测。编程电流(I)通常在100-200μA的数量级。如果单元中的写线或字线(WL)和位线(BL)遇到大的电阻并且电流过大，则电压下降可能是显著的。
当WL和BL被形成为彼此垂直时，形成3D交叉点存储器。存储单元被形成为在WL和BL的交叉点处自对准。存储单元是具有单个材料成分的垂直方柱形。
因此，仍然存在针对提供减少的编程电流和减少的热串扰的这种存储单元的需要。
发明内容
包括以下概述以便提供对本公开内容的各方面和特征的基本理解。该概述不是宽泛概括，并且因此并非旨在特别标识本公开内容的关键或重要要素，也非旨在描述本公开内容的范围。其唯一目的是以概括形式呈现概念。
根据一种布置，一种三维存储单元结构包括：在相互间隔开的平面布置结构中的多个平行、垂直延伸的存储单元，该平面布置结构包括存储单元之间的间隙。该结构还包括填充间隙的两层填充物，包括下层填充物和上层填充物，下层具有比上层大的热导率。
根据一方面，下层填充物是氧化物。
根据一方面，存储单元均包括位于选择器层上方的相变材料层，并且上层填充物在相变层下方延伸。
根据一方面，选择器层是双向阈值开关层。
根据一方面，该多个存储单元是第一多个存储单元，并且该结构还包括：在相互间隔开的平面布置结构中的第二多个平行、垂直延伸的第二行存储单元，该平面布置结构包括第二行存储单元之间的第二间隙，该第二多个存储单元沿一平面延伸，该平面与该第一多个存储单元沿其延伸的平面平行并位于该平面上方。填充第二间隙的这两层填充物包括第二下层填充物和第二上层填充物，第二下层具有比第二上层大的热导率。
根据一种布置，一种用于形成三维交叉点存储器阵列的方法包括：形成在相互间隔开的平面布置结构中的多个平行、垂直延伸的存储单元，该平面布置结构包括存储单元之间的间隙。该方法还包括：通过利用第一填充物材料填充间隙来创建第一填充物层；从间隙中去除第一填充物层的上部；以及通过在第一填充物层的顶部上利用第二填充物材料回填间隙来创建第二填充物层。
根据一方面，第一填充物材料具有比第二填充物层大的导热率。
根据一方面，每个存储单元包括相变材料层和选择器层，并且该去除步骤包括去除边界平面上方的所有第一填充物材料，该边界平面平行于该平面布置结构并且位于相变材料层下方。
根据一方面，选择器层是双向阈值开关层。
根据一方面，该形成步骤包括：在平面表面上沉积材料堆叠体；切割穿过堆叠体的第一多个平行凹槽；切割穿过堆叠体的第二多个平行凹槽，该第二多个平行凹槽垂直于该第一多个平行凹槽延伸。
根据一方面，创建第一填充物层、去除第一填充物层的上部、以及创建第二填充物层的步骤是在切割该第一多个平行凹槽的步骤之后并且在切割第二多个平行凹槽的步骤之前执行的。
根据一方面，创建第一填充物层、去除第一填充物层的上部、以及创建第二填充物层的步骤在切割该第二多个平行凹槽的步骤之后重复。
根据一方面，该方法包括：在存储单元和第二填充物层的顶部上创建平面表面；以及在平面表面上形成第二行存储单元。
根据一方面，该方法包括：在第二行存储单元中的间隙内创建第三填充物层；以及在第三填充物层的顶部上创建第四填充物层，第三填充物层具有比第四填充物层大的热导率。
附图说明
在参考对示例性实施例和附图的以下描述来考虑时将进一步理解本公开内容的前述方面、特征和优点，其中，相似的附图标记表示相似的元素。在描述附图中示出的本公开内容的示例性实施例时，为了清楚起见，可以使用特定的术语。
然而，本公开内容的各方面并非旨在受限于所使用的特定术语。
图1A和图1B分别是三维交叉点存储器的现有技术多截面和单截面的等距视图。
图2是三维交叉点存储器架构的截面的平面视图。
图3是包括低热阻填充物层的三维交叉点存储器架构的截面的平面视图。
图4是根据图3的实施例的示出多个材料层的沉积的三维交叉点存储器的平面视图。
图5是根据图3的实施例的示出材料堆叠体的蚀刻的三维交叉点存储器的平面视图。
图6是根据图3的实施例的示出氮化物层和氧化物层的沉积的三维交叉点存储器的平面视图。
图7是根据图3的实施例的示出填充物材料的沉积的三维交叉点存储器的平面视图。
图8是根据图3的实施例的示出填充物材料的蚀刻和利用另一填充物材料的回填的三维交叉点存储器的平面视图。
图9是根据图3的实施例的示出对材料堆叠体顶上的平面表面抛光的三维交叉点存储器的平面视图。
图10A和图10B是根据图3的实施例的示出字线金属的沉积的三维交叉点存储器的平面视图。
图11是根据图3的实施例的示出单元前体(precursor)堆叠体的蚀刻的三维交叉点存储器的平面视图。
图12是根据图3的实施例的示出填充物材料的沉积的三维交叉点存储器的平面视图。
图13是根据图3的实施例的示出填充物材料的蚀刻和利用另一填充物材料的回填的三维交叉点存储器的平面视图。
图14是根据图3的实施例的示出对字线顶上的平面表面抛光的三维交叉点存储器的平面视图。
具体实施方式
尽管讨论了特定的配置和布置，但应该理解，这样做仅是出于说明性目的。本领域技术人员将认识到，可以使用其它配置和布置而不会脱离本公开内容的精神和范围。对于本领域技术人员将显而易见的是，本公开内容还可以用于各种其它应用。
注意，在说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等等的引用仅仅指示所描述的实施例可以包括特定的特征、结构或特性。此外，此类短语不必指代相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，结合其它实施例(无论是否明确地描述)实施此类特征、结构或特性将在本领域技术人员的知识内。
通常，可以至少部分地通过上下文中的使用来理解术语。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于描述单数意义上的任何特征、结构或特性，或者可以用于描述复数意义上的特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一”、“一个”或“该”之类的术语再次可以理解为传达单数使用或传达复数使用。
应该容易地理解，本公开内容中的“在...上”、“在...上方”和“在...之上”的含义应该以最宽泛的方式来解读，以使得“在...上”不仅表示“直接在某事物上”，而且还包括“在某事物上(其间具有中间特征或层)”的含义，并且“在...上方”或“在...之上”不仅表示“在某事物上方或之上”的含义，而且还包括“在某事物上方或之上(其间没有中间特征或层)”的含义(即，直接在某事物上)。
此外，在本文中可以使用空间相对术语(例如“之下”、“下方”、“下部”、“之上”、“上部”等等)以简化描述，以便描述一个元素或特征与另一元素或特征的关系，如附图中所示出的。空间相对术语旨在涵盖除了附图中所描绘的取向之外设备在使用或操作中的不同取向。装置可以以其它方式取向(旋转90度或处于其它取向)并且本文所使用的空间相对描述符同样可以相应地解读。
如本文所使用的术语“衬底”可以指代在其上期望形成或处理材料层的任何工件。非限制性示例包括硅、锗、二氧化硅、蓝宝石、氧化锌、碳化硅、氮化铝、氮化镓、尖晶石、氧化硅、氧化碳化硅、玻璃、氮化镓、氮化铟、氮化铝、玻璃、其组合或合金、以及其它固体材料。衬底自身可以被图案化。添加到衬底顶上的材料可以被图案化或者可以保持未被图案化。此外，衬底可以包括广泛多样的半导体材料，包括但不限于硅、锗、砷化镓、磷化铟等等。替代地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶片。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个底层或上层结构上延伸，或者可以具有比底层或上层结构的范围小的范围。此外，层可以是均质或非均质连续结构的区域，该区域具有比该连续结构的厚度小的厚度。例如，层可以位于在连续结构的顶表面和底表面之间或之处的任何一对水平面之间。层可以水平地、垂直地和/或沿锥形表面延伸。衬底可以是层，可以在衬底中包括一个或多个层、和/或可以在衬底上、在衬底上方和/或在衬底下方具有一个或多个层。层可以包括多层。例如，互连层可以包括一个或多个导体和接触层(在其中形成触点、互连线和/或通孔)以及一个或多个介电层。
如本文所使用的术语“水平”将理解成被定义为与衬底的平面或表面平行的平面，而不管衬底的取向。术语“垂直”将指代与先前所定义的水平垂直的方向。诸如“之上”、“之下”、“底部”、“顶部”、“侧部”(例如，侧壁)、“较高”、“较低”、“上部”、“上方”和“下方”之类的术语是相对于水平面来定义的。术语“在…上”表示元件之间存在直接接触。术语“在…之上”将允许中间元件。
如本文所使用的，如果材料(例如，介电材料或电极材料)呈现出大于或等于如通过诸如x射线衍射(XRD)之类的技术测量的30％结晶度，则该材料将被视为“晶体”。非晶材料被视为非晶体。
如本文所使用的，术语“第一”、“第二”以及其它序数词将理解为仅提供区分，而不是强加任何特定的空间或时间顺序。
如本文所使用的，术语(元素的)“氧化物”将理解为包括除了该元素和氧之外的另外组分，包括但不限于掺杂物或合金。如本文所使用的，术语(元素的)“氮化物”将理解为包括除了该元素和氮之外的另外组分，包括但不限于掺杂物或合金。
本文的技术应用于三维存储器的领域。图1A中示出了三维(3D)存储器的一般现有技术示例。具体而言，图1A是三维交叉点存储器的截面的等距视图。该存储器包括第一层存储单元5和第二层存储单元10。在第一层存储单元5与第二层存储单元之间是在X方向上延伸的多条字线15。在第一层存储单元5上方是沿Y方向延伸的多条第一位线20，并且在第二层存储单元下方是沿Y方向延伸的多条第二位线25。此外，从图中可见，位线-存储单元-字线-存储单元的顺序结构可以沿Z方向重复以实现堆叠体式配置。在任何情况下，各个存储单元可以通过选择性地激活对应于该单元的字线和位线来访问。
在图1B中，示出了图1A中的单元结构的单个截面100。示出了连接到顶部单元堆叠体150的顶部单元位线110。堆叠体150包括本文将描述的若干层以改进该标准堆叠体150。垂直于顶部单元位线110的是顶部单元(TC)写线或字线130以及底部单元(BC)写线或字线140。连接到底部单元写线或字线140的是底部单元堆叠体160。平行于顶部单元位线110的是底部单元位线120。底部单元位线120耦合到底部单元堆叠体160。类似于单元堆叠体150，单元堆叠体160也由若干层制成。图1A和图1B示出了3D交叉点存储单元的一般结构，本文中使用该术语来描述改进。该截面包括在X(水平)方向上延伸的多条字线(例如，字线130、140)、沿Y(垂直)方向延伸并与存储单元150的顶部单元阵列相对应的多条顶部单元位线(例如，位线110、120)、以及沿垂直方向延伸并与存储单元150的底部单元阵列相对应的多条底部单元位线。字线、顶部单元位线和底部单元位线通常是根据20nm/20nm线/空间(L/S)模式来形成的并且在硅衬底上形成。此外，存储器可以采用互补金属氧化物半导体(CMOS)技术。
如利用本文所描述的本技术认识到的，如图1A和图1B中所例示的现有技术配置容易受到来自相邻单元的串扰，从而造成对存储单元的干扰。所公开的新配置和材料提供减少的串扰以及存储单元所需要的功率。新配置包括相对于相应单元中的选择器层和/或电极层减少大小的PCM层。
图2是具有减少串扰的示例性特征的存储单元204的两行202的块200的与图1A中的Y方向相对应的平面视图。每行202示出三个单元204，但应该理解，图2表示存储器设备的一部分，并且构想了每行202的单元204的数量大于三。两行202由横向延伸(在图2的平面中表示水平延伸)的字线206分隔开，并且图2的平面中的每个单元204在每个单元204的与位线208垂直相对的端部接触不同的位线208。在替代布置中，两行202可以由单条共享字线206分隔开。还应该注意，如贯穿本申请所示出的字线206和位线208的位置仅仅是示例性的，并且可以颠倒。字线206和位线208可以是钨基化合物，或钴基化合物，并充当导体等等。取决于实施例，字线206和位线208可以由具有导电属性的其它材料制成。
每个单元204包括各种材料层的堆叠体。单元堆叠体在功能和组成上类似。自顶向下列出的各层包括第一电极层212a、相变材料(PCM)层214、第二电极层212b、选择器层216(其可以是例如双向阈值开关(OTS))、以及第三电极层212c。取决于实施例，电极层212a、212b、212c可以是碳电极或本领域技术人员已知的任何其它电极。电极层212a、212b、212c可以由任何方便的导电材料形成，通常是金属材料(例如，纯金属或金属化合物、合金或其它混合物)或掺杂的半导体材料(例如硅)。此外，虽然所描述的特征对于多层单元特别有利，但在一些实施例中，这些特征也可以应用于单层单元中。PCM层214可以是由任何合适的PCM制成的PCM单元。第一电极层212a和PCM层214在横向上比第二电极层212b、选择器层216和第三电极层212c要窄。每条位线208具有与相邻电极层212a或212c相等的横向宽度。在所示出的布置中，上行202的位线208在横向上比下行202的位线208要窄。块200搁置在衬底210上。
用于减少串扰的绝缘特征包括氮化物涂层218、间隙填充物220、氮化物阻隔物222和氧化物224。每行202中的氮化物涂层218沿行202的整个高度在每个单元204的任一侧面上延伸。氮化物涂层218和氮化物阻隔物222中的氮化物可以是以下各项中的任何一项或任何组合：TiN、TiAlN、TaN、BN、金属氧化物氮化物(例如TiON)、金属硅化物(例如PtSi)、半导体(例如硅或锗(含有或不含掺杂))、还原金属氧化物(例如TiOx(x<2指示还原))、金属(例如W、Ni、Co)或碳基材料。氮化物涂层218的垂直部分是平面的，并且沿第二电极层212b、选择器层216和第三电极层212c的侧面延伸，从而在每个氮化物涂层218的每个垂直部分与相应单元204的第一电极层212a和PCM层214之间留有空间。类似地，在上行202中的每个氮化物涂层218的每个垂直部分与上行202中的相应单元204的位线208之间存在空间，但是在下行202中的氮化物涂层218的垂直部分与下行202中的相应单元204的位线208之间不存在空间。低热导率间隙填充物220或上层间隙填充物填充每个氮化物涂层218的侧向部分之间的空间。间隙填充物220的材料的示例包括但不限于砷化镓(GaAs)、砷化铟镓(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、碲化镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅(PbSe)以及钴基化合物及其任何组合。氮化物阻隔物222从每个第二电极层212b的上侧沿每个PCM层214和第一电极层212a的两个侧面并且沿上行202中的每条位线208的两个侧面垂直地延伸。氧化物222填充氮化物阻隔物222与氮化物涂层218的垂直部分之间的侧向空间。
如图2中所示，沿氮化物涂层218的整个高度延伸的间隙填充物220使存储单元204绝缘，从而限制了热串扰，但是限制了来自选择器层216的散热。图3示出了根据另一种布置的块300，块300总体上类似于块200，并具有由相似的附图标记指示的相似元件(即，附图标记206指示块200中的字线，并且附图标记306指示块300中的字线)。块300与块200的不同之处至少在于：在氮化物涂层318的相邻垂直延伸部分之间包括另外的氧化物层326或下层间隙填充物。该另外的氧化物326从每个氮化物涂层318底部的水平部分垂直延伸超过同一行302中的选择器层316的上边缘，但不超过同一行302中的第二电极层312b的上边缘。在所示出的布置中，另外的氧化物326不延伸到同一行302的第二电极层312b的上边缘，但在一些布置中，另外的氧化物层326延伸到与同一行302的第二电极层312b齐平的高度。取决于实施例，另外的氧化物层326是比间隙填充物320更高热导率的间隙填充物，其中间隙填充物320相比之下是较低热导率的间隙填充物。即，另外的氧化物层326由具有比构成间隙填充320的一种或多种材料更大热导率的材料或材料混合物构成。在此类示例中，间隙填充物320是上面针对间隙填充物220所描述的任何材料，并且另外的氧化物层是具有比间隙填充物320中的一种或多种材料更大的热导率的任何氧化物材料或含氧化物的混合物。因此，块300的单元304被下层填充物层和上层填充物层分隔开，并且下层填充物具有比上层填充物更大的热导率。取决于实现方式，另外的氧化物层326和间隙填充物320的材料可以相同或可以不同。间隙填充物320从另外的氧化物326的顶部垂直延伸到行302的顶部。与图2的块200的完整长度间隙填充物220相比，另外的氧化物326允许来自选择器层316的更大散热，同时缓解PCM层314之间的串扰。
图4-图14示出了用于形成图3的块300的过程的实施例和步骤。如图4中所示，自底向上列出的位线前体层326、第三电极层312c、选择器层316、第二电极层312b、PCM层314、第一电极层312a和第一牺牲氮化物层328根据适当过程被沉积在衬底310上以提供用于下行302的原材料。此处以及用于下文其它沉积步骤的示例性适当沉积过程包括化学气相沉积(CVD)。在该CVD中，使用真空沉积方法来产生高质量、高性能的固体材料。在典型CVD中，使晶片、衬底或其它底层结构暴露于一种或多种挥发性前体，这些挥发性前体在衬底表面上反应和/或分解以产生期望的沉积物。在第一蚀刻步骤中，在X方向上延伸的平行凹槽被向下蚀刻至第二电极层312b的上表面，以将第一牺牲氮化物层328、第一电极层312a和PCM层314分离成在Y方向上延伸的平行Y方向堆叠体303，如图5中所示。在Y方向堆叠体303上方沉积氮化物阻隔物前体层330和氧化物层332，以覆盖第一牺牲氮化物层328和第二电极层312b的上表面以及第一牺牲氮化物层330、第一电极层312a和PCM层314的侧面，如图6中所示。
在第二蚀刻步骤中，沿Y方向延伸的凹槽一直蚀刻到衬底310，以将位线前体层326分离成位线308，之后沉积氮化物涂层318和另外的氧化物324以得到图7中所示的布置。第二蚀刻步骤的凹槽比第一蚀刻步骤的凹槽窄，但在第一蚀刻步骤的凹槽内居中，这使得位线308、第三电极层312c、选择器层316和第二电极层312b在X方向上比每个Y方向叠层303中的第一牺牲氮化物层328、PCM层314和第一电极层312a更宽。第二步骤还从第一牺牲氮化物层328的顶部去除氧化物层332以及可选地去除一些或整个氮化物阻隔物前体层330。因此，第二蚀刻步骤将氮化物阻隔物前体层330分离成图7中所示的氮化物阻隔物322。类似地，第二蚀刻步骤将氧化物层322分离成沿氮化物阻隔物322延伸的氧化物324。氮化物阻隔物322和氧化物324在Y方向上的组合宽度从每个第一牺牲氮化物层328、第一电极层312a和PCM层316的每个侧面延伸到位线308、第三电极层312c、选择器层314和第二电极层312b的对应侧面的平面。因此，氮化物涂层318的垂直部分在氧化物322和每个第二电极层312b、选择器层316、第三电极层312c、位线308和剩余氧化物324的平面上延伸。另外的氧化物326填充氮化物涂层318的横向相邻的竖直部分之间的空间。
为了提供图8中所示的布置，通过例如化学机械抛光从氮化物涂层318的顶表面去除另外的氧化物326。第三蚀刻步骤从氮化物涂层318的垂直延伸部分之间的区域中去除另外的氧化物326，该垂直延伸部分从氮化物涂层318的顶部至少延伸到第二电极层312b的上表面的高度但不超过第二电极层312b的下表面。随后沉积间隙填充物326以填充氧化物涂层320的垂直延伸部分之间的空间，如图7中所示。间隙填充物可以通过原子层沉积氧化物、旋涂介电质(SOD)或可流动化学气相沉积(CVD)氧化物获得。
自顶向下的化学机械抛光处理去除向下直至第一电极层312a的上表面的所有材料，如图9中所示。图10a示出了字线前体层334和第二牺牲氮化物层336的沉积步骤。如图10b中所示，字线前体层334和第二牺牲氮化物层336连同位线308、电极层312a、312b、312c、选择器层316和PCM层314一起在Y方向上延伸。第四蚀刻步骤切割穿过牺牲氮化物层336、字线前体层334、第一电极层312a和PCM层314在X方向上延伸的凹槽以提供图11中所示的布置。如图11中所示，第四蚀刻步骤将Y方向堆叠体303分离成单元前体堆叠体305，并将字线前体层334分离成字线306。
通过与上面针对图6和图8所描述的那些步骤大体上类似的一系列步骤，单元前体堆叠体305向下分离至位线308，并由氮化物涂层318、氮化物阻隔物322、氮化物涂层318与氮化物阻隔物322之间的氧化物324、以及沿单元前体堆叠体305的面向Y方向的侧面的另外氧化物324封装，以提供图12中所示的布置。在单元前体堆叠体305上沉积氮化物层和氧化物层。第五蚀刻步骤切割穿过第二电极层312b、选择器层316和第三电极层312c向下直至位线308在X方向上延伸的凹槽。第五蚀刻步骤的凹槽在Y方向上比第四蚀刻步骤的凹槽窄，但以第四蚀刻步骤的凹槽为中心，这使得氮化物阻隔物322和氧化物324的组合宽度从PCM层316的和第一电极层312a的侧面延伸到与第二电极层312b、选择器层316和第三电极层312c的侧面平齐的平面。在单元前体堆叠体305上沉积氮化物涂层318，以沿第二电极层312b、选择器层316、第三电极层312c和氧化物322的侧面延伸。沉积另外的氧化物326以填充氧化物涂层318的相邻垂直部分之间的空间。
为了提供图13中所示的布置，通过蚀刻或化学机械抛光从单元前体堆叠体305的顶部去除另外的氧化物326，并且第六蚀刻步骤从氮化物涂层318的垂直延伸部分之间的空间去除另外的氧化物，该垂直延伸部分从单元前体堆叠体305的顶部向下延伸到至少与第二电极层312b的上表面相对应的平面，但不超过第二电极层312b的下表面。随后沉积间隙填充物320以填充氮化物涂层318的垂直延伸部分至少到单元前体堆叠体305顶部之间的空间。
自顶向下的化学机械抛光去除向下直至字线306的所有材料，以得到部分绝缘的存储单元304的底行302，如图14中所示。可以通过将存储单元304的顶行302放置在图14中所示的底行302的顶上来创建如图3中所示的多个绝缘存储单元304的两行302的块。顶行302可以通过一系列沉积、蚀刻和抛光步骤的来产生，这些步骤与针对图4-图14所描述的用于创建下行302的过程大体上类似。顶行302可以直接构造在由图14中所示的字线306的顶部和底行302的间隙填充物320所提供的表面上而不是衬底310上，或者顶行302可以单独地构造并且放置在图14中所示的底行302的顶上，以产生以上在图13中示出和描述的结构。
大部分前述替代示例不是互斥的，而是可以以各种组合实现以实现独特的优点。由于可以在不脱离权利要求所限定的主题内容的情况下利用以上讨论的特征的这些和其它变形及组合，因此对实施例的前述描述应该通过说明的方式而非通过对权利要求所限定的主题内容的限制来理解。举例而言，不必以上述精确顺序执行前述操作。相反，可以以不同的顺序来处理各个步骤，例如颠倒的顺序或同时进行。除非另外说明，否则还可以省略步骤。另外，提供本文所描述的示例以及用短语表达为“诸如”、“包括”等的分句不应该被解释为将权利要求的主题内容限制为特定的示例；相反，这些示例仅旨在说明许多可能实施例中的仅一个实施例。此外，不同附图中相同的附图标记可标识相同或相似的要素。
尽管本文已经参考特定实施例描述了本公开内容，但是要理解，这些实施例仅是本公开内容的原理和应用的说明。因此，要理解，在不脱离由所附权利要求限定的本公开内容的精神和范围的情况下，可以对说明性实施例做出多种修改并且可以构想其它布置。

Claims (16)

1.一种三维存储单元结构，包括：
在相互间隔开的平面布置结构中的多个平行、垂直延伸的存储单元，所述平面布置结构包括所述存储单元之间的间隙；以及
填充所述间隙的两层填充物，包括下层填充物和上层填充物，所述下层具有比所述上层大的热导率。
2.根据权利要求1所述的三维存储单元结构，其中，所述下层填充物是氧化物并且所述上层填充物包括以下各项中的任何一项或任何组合：砷化镓、砷化铟镓、氮化镓、氮化铝、硫化镉、硒化镉、碲化镉、硫化锌、硫化铅、硒化铅以及钴基化合物。
3.根据权利要求1所述的三维存储单元结构，其中，所述存储单元均包括位于选择器层上方的相变材料层，并且所述上层填充物在所述相变材料层下方延伸。
4.根据权利要求3所述的三维存储单元结构，其中，所述选择器层是双向阈值开关层。
5.根据权利要求3所述的三维存储单元结构，其中，所述相变材料层通过所述上层与其它相变材料层隔离。
6.根据权利要求3所述的三维存储单元结构，其中，所述选择器层通过所述下层与其它选择器层隔离。
7.根据权利要求1所述的三维存储单元结构，其中，所述多个存储单元是第一多个存储单元，所述结构还包括：
在相互间隔开的平面布置结构中的第二多个平行、垂直延伸的第二行存储单元，所述平面布置结构包括所述第二行存储单元之间的第二间隙，所述第二多个存储单元沿一平面延伸，所述平面与所述第一多个存储单元沿其延伸的平面平行并且所述平面位于所述第一多个存储单元沿其延伸的平面上方；以及
填充所述第二间隙的两层填充物，包括第二下层填充物和第二上层填充物，所述第二下层具有比所述第二上层大的热导率。
8.一种用于形成三维交叉点存储器阵列的方法，所述方法包括：
在相互间隔开的平面布置结构中形成多个平行、垂直延伸的存储单元，所述平面布置结构包括所述存储单元之间的间隙；
通过利用第一填充物材料填充所述间隙来创建第一填充物层；
从所述间隙中去除所述第一填充物层的上部；以及
通过在所述第一填充物层的顶部上利用第二填充物材料回填所述间隙来创建第二填充物层。
9.根据权利要求8所述的方法，其中，所述第一填充物材料具有比所述第二填充物层大的热导率。
10.根据权利要求8所述的方法，其中，每个存储单元包括相变材料层和选择器层，并且所述去除步骤包括去除边界平面上方的所有第一填充物材料，所述边界平面平行于所述平面布置结构并且位于所述相变材料层下方。
11.根据权利要求10所述的方法，其中，所述选择器层是双向阈值开关层。
12.根据权利要求8所述的方法，其中，所述形成步骤包括：
在平面表面上沉积材料堆叠体；
切割穿过所述堆叠体的第一多个平行凹槽；以及
切割穿过所述堆叠体的第二多个平行凹槽，所述第二多个平行凹槽垂直于所述第一多个平行凹槽延伸。
13.根据权利要求12所述的方法，其中，创建所述第一填充物层、去除所述第一填充物层的上部、以及创建所述第二填充物层的步骤是在切割所述第一多个平行凹槽的步骤之后并且在切割第二多个平行凹槽的步骤之前执行的。
14.根据权利要求13所述的方法，其中，创建所述第一填充物层、去除所述第一填充物层的上部、以及创建所述第二填充物层的步骤在切割所述第二多个平行凹槽的步骤之后重复。
15.根据权利要求14所述的方法，包括：
在所述存储单元和第二填充物层的顶部上创建平面表面；以及
在所述平面表面上形成第二行存储单元。
16.根据权利要求15所述的方法，包括：
在所述第二行存储单元中的间隙内创建第三填充物层；以及
在所述第三填充物层的顶部上创建第四填充物层，所述第三填充物层具有比所述第四填充物层大的热导率。
CN202080003517.XA 2020-11-17 2020-11-17 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 Active CN112585758B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/129307 WO2022104505A1 (en) 2020-11-17 2020-11-17 A novel gap fill and cell structure for improved selector thermal reliability for 3d pcm

Publications (2)

Publication Number Publication Date
CN112585758A true CN112585758A (zh) 2021-03-30
CN112585758B CN112585758B (zh) 2023-06-02

Family

ID=75145311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080003517.XA Active CN112585758B (zh) 2020-11-17 2020-11-17 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构

Country Status (2)

Country Link
CN (1) CN112585758B (zh)
WO (1) WO2022104505A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023118519A1 (fr) * 2021-12-23 2023-06-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Ensemble comprenant au moins deux mémoires résistives non-volatiles et un sélecteur, matrice et procédés de fabrication associés

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040233748A1 (en) * 2003-03-25 2004-11-25 Motoyasu Terao Memory device
CN102087876A (zh) * 2009-12-08 2011-06-08 英特尔公司 具有开关的相变存储器的节能置位写入
CN106133840A (zh) * 2014-03-26 2016-11-16 美光科技公司 存储器阵列及形成存储器阵列的方法
CN108428703A (zh) * 2018-04-17 2018-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110914907A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 三维相变存储器件
CN111816766A (zh) * 2020-08-27 2020-10-23 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678696B2 (en) * 2008-08-08 2010-03-16 International Business Machines Corporation Method of making through wafer vias
US9876054B1 (en) * 2016-07-27 2018-01-23 Western Digital Technologies, Inc. Thermal management of selector
US10580976B2 (en) * 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040233748A1 (en) * 2003-03-25 2004-11-25 Motoyasu Terao Memory device
CN102087876A (zh) * 2009-12-08 2011-06-08 英特尔公司 具有开关的相变存储器的节能置位写入
US20110134685A1 (en) * 2009-12-08 2011-06-09 Kau Derchang Energy-efficient set write of phase change memory with switch
CN106133840A (zh) * 2014-03-26 2016-11-16 美光科技公司 存储器阵列及形成存储器阵列的方法
CN108428703A (zh) * 2018-04-17 2018-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110914907A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 三维相变存储器件
CN111816766A (zh) * 2020-08-27 2020-10-23 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023118519A1 (fr) * 2021-12-23 2023-06-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Ensemble comprenant au moins deux mémoires résistives non-volatiles et un sélecteur, matrice et procédés de fabrication associés
FR3131441A1 (fr) * 2021-12-23 2023-06-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Ensemble comprenant au moins deux mémoires résistives non-volatiles et un sélecteur, matrice et procédés de fabrication associés

Also Published As

Publication number Publication date
CN112585758B (zh) 2023-06-02
WO2022104505A1 (en) 2022-05-27

Similar Documents

Publication Publication Date Title
CN112041997B (zh) 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构
US10964752B2 (en) Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
CN1627546A (zh) 场致发射的相变二极管存储器
WO2022104591A1 (en) Vertical 3d pcm memory cell and program read scheme
US11031435B2 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
TW201921651A (zh) 三維記憶體陣列
US11594677B2 (en) Semiconductor storage device with insulating films adjacent resistance changing films
CN112585758B (zh) 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构
KR102532156B1 (ko) 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들
US10892410B2 (en) Variable resistance memory devices and methods of manufacturing variable resistance memory devices
CN112655092B (zh) 用于3d x点存储器的具有减小的编程电流和热串扰的衬垫电极单元结构和制造方法
CN112655093B (zh) 具有衬垫限制单元结构的三维存储器及其制造方法
WO2022032489A1 (en) A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size
WO2022032490A1 (en) New cell stack with reduced wl and bl resistance for 3d x-point memory to improve program and increase array size
WO2022077167A1 (en) Novel self-aligned half damascene contact scheme to reduce cost for 3d pcm
US9941471B2 (en) Method of manufacturing a PCRAM memory
CN112470283B (zh) 用于减小3d交叉点存储器阵列中的热串扰的方法
KR20060001056A (ko) 상변환 기억 소자 및 그 제조방법
CN112655094B (zh) 用于3d x点存储器的凹陷衬垫限制单元结构和制造方法
CN113594201A (zh) 相变存储器及其制作方法
WO2022109773A1 (en) New super-lattice cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory
US20230270024A1 (en) Memory device structure for reducing thermal crosstalk
TW202301354A (zh) 記憶胞及具有其之3d記憶體裝置
JP2022143783A (ja) 半導体記憶装置および半導体記憶装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant