CN113594201A - 相变存储器及其制作方法 - Google Patents
相变存储器及其制作方法 Download PDFInfo
- Publication number
- CN113594201A CN113594201A CN202110765768.8A CN202110765768A CN113594201A CN 113594201 A CN113594201 A CN 113594201A CN 202110765768 A CN202110765768 A CN 202110765768A CN 113594201 A CN113594201 A CN 113594201A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- functional
- isolation structure
- phase change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 170
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 419
- 238000002955 isolation Methods 0.000 claims abstract description 167
- 239000002346 layers by function Substances 0.000 claims abstract description 151
- 230000000149 penetrating effect Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 42
- 239000000470 constituent Substances 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 8
- 238000013500 data storage Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000010791 quenching Methods 0.000 claims description 4
- 230000000171 quenching effect Effects 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000012864 cross contamination Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- -1 but not limited to Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- SKJCKYVIQGBWTN-UHFFFAOYSA-N (4-hydroxyphenyl) methanesulfonate Chemical compound CS(=O)(=O)OC1=CC=C(O)C=C1 SKJCKYVIQGBWTN-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- GPMBECJIPQBCKI-UHFFFAOYSA-N germanium telluride Chemical compound [Te]=[Ge]=[Te] GPMBECJIPQBCKI-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
Landscapes
- Semiconductor Memories (AREA)
Abstract
本公开实施例公开了一种相变存储器及相变存储器的制作方法，所述相变存储器的制作方法包括：由下至上依次形成层叠设置的第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层；形成贯穿所述第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层的第一隔离结构；其中，所述第一隔离结构沿第一方向延伸；所述第一隔离结构将所述第一导电层分割成多条互相平行的第一地址线，将所述第一电极层、第一功能层、第二电极层和第一牺牲层分别分割成第一电极条、第一功能条、第二电极条和第一牺牲条；去除所述第一牺牲条，形成第一沟槽；在所述第一沟槽中形成第二功能层；在所述第二功能层上依次形成层叠设置的第三电极层和第二导电层。
Description
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种相变存储器及相变存储器的制作方法。
背景技术
相变存储器作为一种新兴的非易失性存储器件，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面相对快闪存储器均具备较大的优越性。
然而，随着相变存储器的发展，相变存储单元中的元件在形成时还存在诸多问题。
发明内容
本公开实施例提供一种相变存储器及相变存储器的制作方法。
根据本公开实施例的第一方面，提供一种相变存储器的制作方法，包括：
由下至上依次形成层叠设置的第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层；
形成贯穿所述第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层的第一隔离结构；其中，所述第一隔离结构沿第一方向延伸；所述第一隔离结构将所述第一导电层分割成多条互相平行的第一地址线，将所述第一电极层、第一功能层、第二电极层和第一牺牲层分别分割成第一电极条、第一功能条、第二电极条和第一牺牲条；
去除所述第一牺牲条，形成第一沟槽；
在所述第一沟槽中形成第二功能层；
在所述第二功能层上依次形成层叠设置的第三电极层和第二导电层。
上述方案中，所述方法还包括：
形成贯穿所述第二导电层、第三电极层和第二功能层的第二隔离结构；其中，所述第二隔离结构沿垂直于所述第一方向的第二方向延伸；所述第二隔离结构将所述第二导电层分割成多条互相平行的第二地址线，将所述第三电极层和第二功能层分别分割成第三电极和第二功能元件；
形成贯穿所述第二隔离结构、第二电极条、第一功能条、第一电极条的第三隔离结构；所述第一隔离结构及第三隔离结构依次将所述第一电极层、第一功能层、第二电极层分割成多个第一电极、第一功能元件、第二电极。
上述方案中，所述形成贯穿所述第二导电层、第三电极层和第二功能层的第二隔离结构，包括：
形成贯穿所述第二导电层、第三电极层和第二功能层的第二沟槽；
至少在所述第二沟槽侧壁形成第一覆盖层，以形成所述第二隔离结构。
上述方案中，所述形成贯穿所述第二隔离结构、第二电极条、第一功能条、第一电极条的第三隔离结构，包括：
在所述第二沟槽的底部形成贯穿所述第二电极条、第一功能条和第一电极条的第三沟槽；所述第二沟槽沿所述第一方向的宽度大于所述第三沟槽沿所述第一方向的宽度；
至少在所述第三沟槽侧壁及第一覆盖层的表面形成第二覆盖层，以形成所述第三隔离结构。
上述方案中，所述方法还包括：
在所述第二地址线上由下至上依次形成层叠设置的第四电极层、第三功能层、第五电极层和第二牺牲层；
形成贯穿所述第四电极层、第三功能层、第五电极层和第二牺牲层的第四隔离结构；其中，所述第四隔离结构沿所述第二方向延伸；所述第四隔离结构将所述第四电极层、第三功能层、第五电极层和第二牺牲层分别分割成第四电极条、第三功能条、第五电极条和第二牺牲条；
去除所述第二牺牲条，形成第四沟槽；
在所述第四沟槽中形成第四功能层；
在所述第四功能层上依次形成层叠设置的第六电极层和第三导电层；
形成贯穿所述第四功能层、第六电极层和第三导电层的第五隔离结构；其中，所述第五隔离结构沿所述第一方向延伸；所述第五隔离结构将所述第三导电层分割成多条互相平行的第三地址线，将所述第四功能层和第六电极层分别分割成第四功能元件和第六电极；
形成贯穿所述第五隔离结构、第四电极条、第三功能条、第五电极条的第六隔离结构；所述第四隔离结构、第六隔离结构依次将所述第四电极层、第三功能层、第五电极层分割成多个第四电极、第三功能元件、第五电极。
上述方案中，所述第一功能层包括第一选通层，通过所述第一选通层形成的第一选通元件的导通实现电极对第一相变存储层形成的第一相变存储元件的加热或淬火，以实现所述第一相变存储元件的晶态与非晶态之间的切换；所述第二功能层包括所述第一相变存储层，通过所述第一相变存储元件的晶态与非晶态之间的切换实现数据的存储。
上述方案中，所述方法还包括：
在所述第二电极层和所述第二功能层之间形成第一粘接层；所述第一连接层用于减小所述第二电极层和所述第二功能层之间的接触电阻；
和/或，
在所述第二功能层和所述第三电极层之间形成第二粘接层；所述第二连接层用于减小所述第二功能层和所述第三电极层之间的接触电阻。
上述方案中，所述第一粘接层和所述第二粘接层的组成材料包括金属钨。
上述方案中，所述去除所述第一牺牲条，包括：
采用湿法刻蚀工艺去除所述第一牺牲条。
根据本公开实施例的第二方面，提供一种相变存储器，包括：
由下至上依次层叠设置的第一地址线、第一相变存储单元、第二地址线；其中，所述第一地址线和所述第二地址线平行于同一平面且互相垂直；所述第一相变存储单元包括由下至上依次层叠设置的第一电极、第一功能元件、第二电极、第二功能元件以及第三电极；所述第一电极、第一功能元件、第二电极、第二功能元件与所述第一地址线和第二地址线均垂直；所述第三电极与所述第一地址线垂直，且与所述第二地址线平行；
第一隔离结构；其中，所述第一隔离结构沿第一方向延伸，且与层叠设置的所述第一地址线、第一电极、第一功能元件、第二电极及第二功能元件并列交替设置。
上述方案中，所述相变存储器还包括：
第二隔离结构；其中，所述第二隔离结构沿垂直于所述第一方向的第二方向延伸，且与层叠设置的所述第二地址线、第三电极和第二功能元件并列交替设置；
第三隔离结构；其中，所述第三隔离结构贯穿所述第二隔离结构，且与层叠设置的所述第二电极、第一功能元件、第一电极并列交替设置。
上述方案中，所述相变存储器还包括：
在所述第二地址线上由下至上依次层叠设置的第二相变存储单元和第三地址线；其中，所述第三地址线和所述第二地址线平行于同一平面且互相垂直；所述第二相变存储单元包括由下至上依次层叠设置的第四电极、第三功能元件、第五电极、第四功能元件以及第六电极；所述第四电极、第三功能元件、第五电极、第四功能元件与所述第二地址线和所述第三地址线均垂直；所述第六电极与所述第二地址线垂直，且与所述第三地址线平行；
第四隔离结构；其中，所述第四隔离结构沿所述第二方向延伸，且与层叠设置的所述第四电极、第三功能元件、第五电极以及第四功能元件并列交替设置；
第五隔离结构；其中，所述第五隔离结构沿所述第一方向延伸，且与层叠设置的所述第三地址线、第六电极、第四功能元件并列交替设置；
第六隔离结构；其中，所述第六隔离结构贯穿所述第五隔离结构，且与层叠设置的所述第四电极、第三功能元件、第五电极并列交替设置。
上述方案中，所述第一功能元件包括第一选通元件，通过所述第一选通元件的导通实现电极对第一相变存储元件的加热或淬火，以实现所述第一相变存储元件的晶态与非晶态之间的切换；所述第二功能元件包括所述第一相变存储元件，通过所述第一相变存储元件的晶态与非晶态之间的切换实现数据的存储。
上述方案中，所述第一选通元件在第一方向的宽度大于所述第一相变存储元件在第一方向的宽度。
上述方案中，所述相变存储器还包括：
设置在所述第二电极和所述第二功能元件之间的第一粘接层；所述第一连接层用于减小所述第二电极和所述第二功能元件之间的接触电阻；
和/或，
设置在所述第二功能元件和所述第三电极之间的第二粘接层；所述第二连接层用于减小所述第二功能元件和所述第三电极之间的接触电阻。
本公开实施例提供了一种相变存储器及相变存储器的制作方法。其中，所述相变存储器的制作方法包括：由下至上依次形成层叠设置的第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层；形成贯穿所述第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层的第一隔离结构；其中，所述第一隔离结构沿第一方向延伸；所述第一隔离结构将所述第一导电层分割成多条互相平行的第一地址线，将所述第一电极层、第一功能层、第二电极层和第一牺牲层分别分割成第一电极条、第一功能条、第二电极条和第一牺牲条；去除所述第一牺牲条，形成第一沟槽；在所述第一沟槽中形成第二功能层；在所述第二功能层上依次形成层叠设置的第三电极层和第二导电层。本公开实施例中，在第二电极层上先沉积第一牺牲层，形成第一隔离结构，第一隔离结构将第一牺牲层分割成第一牺牲条；之后，去除第一牺牲条，并在去除第一牺牲条后的第一沟槽中填充用于形成第二功能层的材料。也就是说，第一功能层的部分材料在形成第一隔离结构的工艺过程中被去除，而用于形成第二功能层的材料则是在形成好第一沟槽后，直接被填充到第一沟槽中，这样使得第一功能层的部分材料和第二功能层的部分材料不存在在同一工艺中同时被去除的情况，如此，改善了加工第一功能层和第二功能层时存在的交叉污染问题。
附图说明
图1是相关技术中一相变存储器的局部三维示意图；
图2a是相关技术中一相变存储器的电镜示意图；
图2b是相关技术中一相变存储器的局部放大电镜示意图；
图3是本公开实施例的一相变存储器制作方法的实现流程示意图；
图4a-图4q是本公开实施例的一相变存储器制作方法的实现过程的剖面示意图；
图5a是本公开实施例的一相变存储器在xoz轴平面的局部剖面示意图；
图5b是本公开实施例的一相变存储器在yoz轴平面的局部剖面示意图；
图6a是本公开实施例的另一相变存储器在xoz轴平面的局部剖面示意图；
图6b是本公开实施例的另一相变存储器在yoz轴平面的局部剖面示意图；
图7是本公开实施例的又一相变存储器在xoz轴平面的局部剖面示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
图1是相关技术中的相变存储器的局部三维示意图。参照图1所示，相变存储器包括由下至上依次层叠设置的第一地址线1020、第一相变存储单元1100a、第二地址线1060、第二相变存储单元1100b以及第三地址线1090；其中，所述第一相变存储单元1100a包括由下至上依次层叠设置的第一电极1030a、第一选通元件1040、第二电极1030b、第一相变存储元件1050、第三电极1030c；所述第二相变存储单元1100b包括由下至上依次层叠设置的第四电极1030d、第二选通元件1070、第五电极1030e、第二相变存储元件1080、第六电极1030f。相变存储器可以基于对第一相变存储元件1050和第二相变存储元件1080所做的加热和淬火，使得第一相变存储元件1050和第二相变存储元件1080在非晶相和晶相之间转换，进而利用第一相变存储元件1050和第二相变存储元件1080在非晶相的电阻率和晶相的电阻率之间的差异，存储数据。
从图1中可以看出：第一地址线1020与第三地址线1090平行，且第一地址线1020和第三地址线1090均与第二地址线1060垂直；同时，第一相变存储单元1100a与第一地址线1020、第二地址线1060均垂直，第二相变存储单元1100b与第二地址线1060和第三地址线1090均垂直。其中，第一地址线1020和第三地址线1090可作为位线(英文表达为Bit Line)，第二地址线1060可作为字线(英文表达为Word Line)。图2a示出了与图1中的相变存储器相对应的电镜示意图，图2b示出了与图2a相对应的局部放大电镜示意图。
相关技术中，形成第一相变存储单元1100a的第一选通元件1040和第一相变存储元件1050的方法包括：形成五层薄膜；所述五层薄膜包括第一电极层、第一选通层、第二电极层、第一相变存储层和第三电极层；对五层薄膜一起沿第一方向进行刻蚀，对五层薄膜一起沿与第一方向垂直的第二方向进行刻蚀，以形成包括选通元件和相变存储元件的相变存储单元。
也就是说，相关技术中在进行第一方向的刻蚀或进行第二方向的刻蚀时，相变存储层的部分材料和选通层的部分材料均会一起被去除。而在第一方向刻蚀时同时去除相变存储层的部分材料和选通层的部分材料，或在第二方向刻蚀时同时去除相变存储层的部分材料和选通层的部分材料时均会出现交叉污染的问题。
基于上述问题，提出了如图3所示的相变存储器制作方法的实现流程，所述方法包括以下步骤：
步骤3001：由下至上依次形成层叠设置的第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层；
步骤3002：形成贯穿所述第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层的第一隔离结构；其中，所述第一隔离结构沿第一方向延伸；所述第一隔离结构将所述第一导电层分割成多条互相平行的第一地址线，将所述第一电极层、第一功能层、第二电极层和第一牺牲层分别分割成第一电极条、第一功能条、第二电极条和第一牺牲条；
步骤3003：去除所述第一牺牲条，形成第一沟槽；
步骤3004：在所述第一沟槽中形成第二功能层；
步骤3005：在所述第二功能层上依次形成层叠设置的第三电极层和第二导电层。
图4a至图4q为本公开实施例的一相变存储器制作方法的实现过程的剖面示意图。下面结合图4a至图4q来详细说明本公开实施例的相变存储器的制作过程。
需要说明的是，在图4a-图4q中涉及的xoz轴平面以及yoz轴平面中，x轴与y轴均平行于衬底4010，z轴垂直于衬底4010，且x轴、y轴以及z轴相互垂直。
其中，在步骤3001中，参考图4a，在衬底4010表面由下至上依次形成第一导电层4020、第一电极层4030a、第一功能层4040、第二电极层4030b和第一牺牲层4050。
这里，衬底4010的组成材料可包括半导体材料，例如硅、锗或者砷化镓等。
需要说明的是，本公开实施例中的“由下至上”表示的是由靠近衬底4010表面的方向至远离衬底4010表面的方向。
这里，第一导电层4020的组成材料包括导电材料，导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)或者多晶硅等。
这里，第一电极层4030a和第二电极层4030b的组成材料包括非晶碳，例如α相碳。
这里，第一牺牲层4050可包括光致抗蚀剂掩膜或基于光刻掩膜进行图案化的硬掩膜。例如，氮化硅等。
这里，可通过沉积工艺在衬底4010的表面依次形成第一导电层4020、第一电极层4030a、第一功能层4040、第二电极层4030b和第一牺牲层4050，沉积工艺包括但不限于化学气相沉积(CVD，Chemical Vapor Deposition)工艺、原子层沉积(ALD，Atomic LayerDeposition)工艺或其组合。
其中，在步骤3002中，参考图4b-图4d，形成贯穿所述第一导电层4020、第一电极层4030a、第一功能层4040、第二电极层4030b和第一牺牲层4050的第一隔离结构；其中，所述第一隔离结构沿第一方向延伸；所述第一隔离结构将所述第一导电层4020分割成多条互相平行的第一地址线4020-2，将所述第一电极层4030a、第一功能层4040、第二电极层4030b和第一牺牲层4050分别分割成第一电极条4030a-1、第一功能条4040-1、第二电极条4030b-1和第一牺牲条4050-1。
这里，所述第一方向与衬底4010表面平行，实际应用中，所述第一方向可以理解为在图4a-图4q中示出的y轴方向，可以理解的是第一方向并不限于y轴方向。
在一些实施例中，形成所述第一隔离结构包括：
形成贯穿所述第一导电层4020、第一电极层4030a、第一功能层4040、第二电极层4030b和第一牺牲层4050的第五沟槽4011；
至少在所述第五沟槽4011侧壁形成第三覆盖层，以形成所述第一隔离结构。
实际应用中，结合图4b-图4d对以上形成所述第一隔离结构的方法进行说明。
如图4b所示，先沿平行于z轴方向刻蚀，以形成贯穿第一导电层4020、第一电极层4030a、第一功能层4040、第二电极层4030b和第一牺牲层4050的第五沟槽4011，其中，第五沟槽4011的底部暴露衬底4010。
这里，形成第五沟槽4011的方法可以包括干法等离子体刻蚀，但不局限于此。
实际应用中，所述第五沟槽4011可以包含一个或多个，下面以多个为例进行说明，结合图4b所示，多个第五沟槽4011沿平行于x轴的方向并列排布。
在形成第五沟槽4011后，参考图4c所示，所述至少在所述第五沟槽侧壁形成第三覆盖层包括：形成覆盖第五沟槽4011的侧壁和第一牺牲条4050-1上表面的第一绝缘层4100；形成覆盖第一绝缘层4100的第二绝缘层4200；形成覆盖第二绝缘层4200的第三绝缘层4300，所述第三绝缘层4300同时覆盖沟槽4011的底部；在第三绝缘层4300表面填充第一隔热材料形成第一隔热结构4400。也就是说，第三覆盖层包括第一绝缘层4100、第二绝缘层4200、第三绝缘层4300和第一隔热结构4400。
实际应用中，可通过CVD或者ALD的方式形成第一绝缘层4100、第二绝缘层4200、第三绝缘层4300以及第一隔热结构4400。第一绝缘层4100的组成材料可以包括氮化物，例如氮化硅，但不局限于此。第二绝缘层4200的组成材料可以包括氧化物，例如氧化硅，但不局限于此。第一绝缘层4100和第二绝缘层4200用于对覆盖的第一地址线4020-2、第一电极条4030a-1、第一功能条4040-1和第二电极条4030b-1进行封装。第三绝缘层4300的组成材料可以包括氮化物，例如氮化硅，但不局限于此。第一隔热结构4400的组成材料可以包括氧化物，例如氧化硅，但不局限于此。覆盖在第二绝缘层4200上的第三绝缘层4300以及第一隔热结构4400用于在x方向上电隔离相邻的第一地址线4020-2、第一电极条4030a-1、第一功能条4040-1和第二电极条4030b-1。
实际应用中，在形成所述第三覆盖层后，所述方法还包括：去除覆盖在第一牺牲条4050-1表面的第一绝缘层4100、第二绝缘层4200、第三绝缘层4300以及第一隔热结构4400，并暴露出第一牺牲条4050-1(如图4d所示)。
实际应用中，可以通过化学机械研磨(CMP，Chemical Mechanical Polish)的方法去除覆盖在第一牺牲条4050-1表面的第一绝缘层4100、第二绝缘层4200、第三绝缘层4300以及第一隔热结构4400。
如图4d所示，第一绝缘层4100、第二绝缘层4200、第三绝缘层4300以及第一隔热结构4400共同构成了第一隔离结构，所述第一隔离结构沿第一方向延伸；所述第一隔离结构将所述第一导电层4020分割成多条互相平行的第一地址线4020-2。
在步骤3003中，参考图4e，去除所述第一牺牲条4050-1，形成第一沟槽4012。
在一些实施例中，去除第一牺牲条4050-1的方法包括湿法刻蚀。湿法刻蚀具有高选择性，此处只需将第一牺牲条4050-1去除，因此优先选择湿法刻蚀。示例性的，当第一牺牲条4050-1的组成材料为氮化硅时，可通过磷酸溶液去除第一牺牲条4050-1。但去除第一牺牲条4050-1的方法还可以包括干法刻蚀。
在步骤3004中，参考图4f-图4g，在所述第一沟槽4012中形成第二功能层4060。
实际应用中，形成第二功能层4060的方法为沉积工艺，包括但不限于CVD以及ALD，其中CVD包括金属有机化合物化学气相沉积(MOCVD，Metal-Organic Chemical VaporDeposition)和等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical VaporDeposition)等。
实际应用中，如图4f所示，在向第一沟槽4012中沉积第二功能层4060时，第一沟槽4012和第一隔离结构上部也会形成部分用于形成第二功能层4060的材料。
如图4g所示，去除第一沟槽4012和第一隔离结构上部的用于形成第二功能层4060的材料，暴露出第一隔离结构。去除第一沟槽4012和第一隔离结构上部的形成第二功能层4060的材料的方法包括CMP。
本公开实施例通过先沉积第一牺牲层4050，在形成第一隔离结构后，去除第一牺牲条4050-1，并在去除第一牺牲条4050-1后的第一沟槽4012中填充用于形成第二功能层4060的材料。相关技术中，是在沉积第一功能层和第二功能层后先进行第一方向的刻蚀，形成贯穿第一功能层和第二功能层的第一隔离结构，第一隔离结构将第一功能层和第二功能层分割成第一功能条和第二功能条，再进行垂直于第一方向的第二方向的刻蚀，形成贯穿第一功能条和第二功能条的第二隔离结构，这样使得在进行第一方向的刻蚀以及在进行第二方向的刻蚀时第一功能层和第二功能层均会有交叉污染的问题，而本公开实施例中，在进行第一方向的刻蚀形成第一隔离结构时，第一功能层4040的部分材料被去除，而用于形成第二功能层4060的材料则直接被填充到第一沟槽4012中，这样使得在形成第一隔离结构时第一功能层4040的部分材料和第二功能层4060的部分材料不在同一工艺中同时被去除，这样至少在第一方向上改善了交叉污染的问题。
在步骤3005中，参考图4h，在所述第二功能层4060上依次形成层叠设置的第三电极层4030c和第二导电层4070。
实际应用中，在第二导电层4070上还形成有第一掩膜层4080，此处的第一掩膜层4080可包括光致抗蚀剂掩膜或基于光刻掩膜进行图案化的硬掩膜，例如，氮化硅等。第一掩膜层4080与第一牺牲层4050的材料组成可以相同。
图4i示出了在图4h的AA’位置在zoy平面的剖面图。
在一些实施例中，上述相变存储器的制作方法还包括：
形成贯穿所述第二导电层4070、第三电极层4030c和第二功能层4060的第二隔离结构；其中，所述第二隔离结构沿垂直于所述第一方向的第二方向延伸；所述第二隔离结构将所述第二导电层4070分割成多条互相平行的第二地址线4070-2，将所述第三电极层4030c和第二功能层4060分别分割成第三电极4030c-2和第二功能元件4060-2；
形成贯穿所述第二隔离结构、第二电极条4030b-1、第一功能条4040-1、第一电极条4030a-1的第三隔离结构；所述第一隔离结构及第三隔离结构依次将所述第一电极层4030a、第一功能层4040、第二电极层4030b分割成多个第一电极4030a-2、第一功能元件4040-2、第二电极4030b-2。
这里，所述第二方向与衬底4010表面平行，实际应用中，所述第二方向可以理解为在图4a-图4q中示出的x轴方向，可以理解的是第二方向并不限于x轴方向。
在一些实施例中，所述形成贯穿所述第二导电层4070、第三电极层4030c和第二功能层4060的第二隔离结构，包括：
形成贯穿所述第二导电层4070、第三电极层4030c和第二功能层4060的第二沟槽4013；至少在所述第二沟槽4013侧壁形成第一覆盖层，以形成所述第二隔离结构。
实际应用中，结合图4j-图4k对以上形成所述第二隔离结构的方法进行说明。
如图4j所示，形成沿平行于z轴方向贯穿第一掩膜层4080、第二导电层4070、第三电极层4030c和第二功能层4060的多个第二沟槽4013；其中，第二沟槽4013的底部暴露第二电极条4030b-1。多个第二沟槽4013沿平行于y轴的方向并列排布，每个第二沟槽4013沿平行于x轴的方向延伸。第二沟槽4013将第二导电层4070分割为多条第二地址线4070-2，所述的多条第二地址线4070-2互相平行且沿x轴的方向延伸。第二沟槽4013将第一掩膜层4080分割成第一掩膜条4080-1。
需要说明的是，由于第三电极层4030c是在形成了第一隔离结构后才沉积上去的，也就是说第三电极层4030c未被第一隔离结构分割，第三电极层4030c只在形成第二沟槽时被分割，因此最终第三电极层4030c被分割成沿x轴方向延伸的多个第三电极4030c-2。
可以理解的是，第三电极层4030c只在x轴方向上被去除部分材料形成多个第三电极4030c-2而不在y轴方向去除第三电极层4030c的部分材料，这样可以简化工艺。
如图4k所示，形成覆盖第二沟槽4013侧壁的第四绝缘层4500，并形成覆盖第四绝缘层4500的第五绝缘层4600；第四绝缘层4500和第五绝缘层4600共同构成了第一覆盖层。可以理解的是，在第二沟槽4013侧壁形成第四绝缘层4500时也会在第一掩膜条4080-1上表面形成第四绝缘层4500，在第四绝缘层4500侧壁形成第五绝缘层4600时，也会在第四绝缘层4500上表面形成第五绝缘层4600。
实际应用中，在形成上述第二隔离结构后，形成贯穿所述第二隔离结构、第二电极条4030b-1、第一功能条4040-1、第一电极条4030a-1的第三隔离结构；所述第一隔离结构及第三隔离结构依次将所述第一电极层4030a、第一功能层4040、第二电极层4030b分割成多个第一电极4030a-2、第一功能元件4040-2、第二电极4030b-2。
在一些实施例中，所述形成贯穿所述第二隔离结构、第二电极条4030b-1、第一功能条4040-1、第一电极条4030a-1的第三隔离结构，包括：
在所述第二沟槽4013的底部形成贯穿所述第二电极条4030b-1、第一功能条4040-1和第一电极条4030a-1的第三沟槽4014；所述第二沟槽4013沿所述第一方向的宽度大于所述第三沟槽4014沿所述第一方向的宽度；
至少在所述第三沟槽4014侧壁及第一覆盖层的表面形成第二覆盖层，以形成所述第三隔离结构。
实际应用中，结合图4l-图4m对以上形成所述第三隔离结构的方法进行说明。
如图4l沿平行于z轴方向，从第二沟槽4013的底部刻蚀第二电极条4030b-1、第一功能条4040-1、第一电极条4030a-1形成第三沟槽4014；其中，第三沟槽4014贯穿第一掩膜条4080-1、第二地址线4070-2、第三电极4030c-2、第二功能元件4060-2、第二电极条4030b-1、第一功能条4040-1和第一电极条4030a-1，第三沟槽4014的底部暴露第一地址线4020-2。多个第三沟槽4014沿平行于y轴的方向并列排布，每个第二沟槽4014沿平行于x轴的方向延伸。
如图4m所示，形成覆盖第五绝缘层4600、第三沟槽4014侧壁、第三沟槽4014底部的第六绝缘层4700；使用填充材料填充形成有第六绝缘层4700的第三沟槽4014，形成第二隔热结构4800。第二沟槽4013中的第四绝缘层4500和第五绝缘层4600共同构成了第二隔离结构；第三沟槽4014中的第六绝缘层4700以及第二隔热结构4800共同构成了第三隔离结构，覆盖第三沟槽4014侧壁的第六绝缘层4700和第二隔热结构4800用于在y方向上电隔离相邻的第二地址线4070-2、第三电极4030c-2、第二功能元件4060-2、第二电极4030b-2、第一功能元件4040-2、第一电极4030a-2。所述的第二覆盖层包括第六绝缘层4700以及第二隔热结构4800。
这里，如图4m所示，形成的第二沟槽4013沿y轴方向的宽度大于第三沟槽4014沿y轴方向的宽度；可以理解的是，在形成了第二沟槽4013后在第二沟槽4013的侧壁覆盖了第四绝缘层4500以及第五绝缘层4600，在从第二沟槽4013的底部刻蚀第二电极条4030b-1、第一功能条4040-1、第一电极条4030a-1形成第三沟槽4014时，第三沟槽4014的开口尺寸在第二沟槽4013侧壁覆盖第四绝缘层4500以及第五绝缘层4600后比第二沟槽4013的开口尺寸小，这样使得形成的第二功能元件4060-2沿y轴方向的宽度小于第一功能元件4040-2沿y轴方向的宽度。
实际应用中，第二功能层4060可以包括相变存储层，也可以包括选通层；第一功能层4040可以包括相变存储层，也可以包括选通层。但是第一功能层4040和第二功能层4060不能为相同的层，例如，当第一功能层4040为相变存储层时，第二功能层4060为选通层；或者，当第一功能层4040为选通层时，第二功能层4060为相变存储层。
实际应用中，在平行于衬底表面的方向，考虑到当相变存储元件的底部与位于该相变存储元件下方的电极的顶部接触时，相变存储元件的底部面积小于该电极的顶部面积相较于相变存储元件的底部面积大于或等于该电极的顶部面积而言，相变存储元件的体积更小，此时，体积更小的相变存储元件发生相变所需的能量更小。基于此，相变存储元件的底部面积小于与位于该相变存储层元件下方的电极的顶部面积有利于降低相变存储器的功耗。而本公开实施例中，第二功能元件4060-2沿y轴方向的宽度小于第一功能元件4040-2沿y轴方向的宽度，因此，优先考虑第二功能层4060为相变存储层。
基于此，在一些实施例中，所述第一功能层4040包括第一选通层，通过所述第一选通层形成的第一选通元件的导通实现电极对第一相变存储层形成的第一相变存储元件的加热或淬火，以实现所述第一相变存储元件的晶态与非晶态之间的切换；所述第二功能层4060包括所述第一相变存储层，通过所述第一相变存储元件的晶态与非晶态之间的切换实现数据的存储。
这里，选通层的组成材料可包括：阈值选择开关(OTS，Ovonic ThresholdSwitching)材料，例如碲化锌(ZnaTeb)、碲化锗(GeaTeb)、氧化铌(NbaOb)或者砷碲化硅(SiaAsbTec)等。
这里，相变存储层的组成材料可包括：基于硫属元素化物的合金，例如GST(Ge-Sb-Te)合金，但不局限于此。相变存储层的组成材料还可包括任何其他适当的相变材料。需要指出的是，当相变存储层形成的相变存储元件发生相变时，相变存储元件的电阻发生变化。相变存储器可根据相变存储元件的电阻状态变化进行数据的存储。
可以理解的是，相变存储元件比选通元件尺寸小时，选通元件中的电流密度要求更低，从而存储单元的可靠性更高。
此外，当第二功能层4060为相变存储层时，形成相变存储层的方式包括在密闭单元结构(第一沟槽4012)中直接沉积形成相变存储层的材料，再利用CMP进行顶部材料去除，由于避免了先形成整个平面的相变存储层，再利用干法刻蚀得到类似第一沟槽4012形状的相变存储层的情况，也就避免了干法蚀刻对相变存储器件造成的损伤。
如图4n所示，去除第一掩膜条4080-1以及第一掩膜条4080-1上的第四绝缘层4500、第五绝缘层4600、第六绝缘层4700以及第二隔热结构4800，暴露出第二地址线4070-2，所述去除第一掩膜条4080-1以及第一掩膜条4080-1上的第四绝缘层4500、第五绝缘层4600、第六绝缘层4700以及第二隔热结构4800的方法包括CMP。如图4n所示，第一隔离结构和第三隔离结构依次将所述第一电极层4030a、第一功能层4040、第二电极层4030b分割成多个第一电极4030a-2、第一功能元件4040-2、第二电极4030b-2。
上述的第一电极4030a-2、第一功能元件4040-2、第二电极4030b-2、第二功能元件4060-2和第三电极4030c-2共同构成了相变存储器的存储单元。形成的相变存储单元在z轴方向的个数可以包括一个或多个，上述方法中介绍了在z轴方向形成一个相变存储单元以及地址线的情况，下面将介绍在z轴方向的第一相变存储单元上形成第二相变存储单元以及地址线的方法。
在一些实施例中，所述方法还包括：
在所述第二地址线上由下至上依次形成层叠设置的第四电极层、第三功能层、第五电极层和第二牺牲层；
形成贯穿所述第四电极层、第三功能层、第五电极层和第二牺牲层的第四隔离结构；其中，所述第四隔离结构沿所述第二方向延伸；所述第四隔离结构将所述第四电极层、第三功能层、第五电极层和第二牺牲层分别分割成第四电极条、第三功能条、第五电极条和第二牺牲条；
去除所述第二牺牲条，形成第四沟槽；
在所述第四沟槽中形成第四功能层；
在所述第四功能层上依次形成层叠设置的第六电极层和第三导电层；
形成贯穿所述第四功能层、第六电极层和第三导电层的第五隔离结构；其中，所述第五隔离结构沿所述第一方向延伸；所述第五隔离结构将所述第三导电层分割成多条互相平行的第三地址线，将所述第四功能层和第六电极层分别分割成第四功能元件和第六电极；
形成贯穿所述第五隔离结构、第四电极条、第三功能条、第五电极条的第六隔离结构；所述第四隔离结构、第六隔离结构依次将所述第四电极层、第三功能层、第五电极层分割成多个第四电极、第三功能元件、第五电极。
实际应用中，上述形成第二相变存储单元层以及地址线的方法与前述形成第一相变存储单元层以及地址线的具体方法类似，这里不再赘述。
需要说明的是，上述第一地址线、第二地址线、第三地址线可以作为三维相变存储器的字线，也可以作为三维相变存储器的位线，但需要满足当第一地址线和第三地址线作为三维相变存储器的字线时，第二地址线只能作为三维相变存储器的位线；当第一地址线和第三地址线作为三维相变存储器的位线时，第二地址线只能作为三维相变存储器的字线。
实际应用中，考虑到电极层与相变存储层之间存在较高电阻，不利于相变存储器的数据存储，因此需要降低电极层与相变存储层之间的电阻，以下以第二功能层为相变存储层为例说明。
在一些实施例中，所述方法还包括：
在所述第二电极层和所述第二功能层之间形成第一连接层；所述第一连接层用于减小所述第二电极层和所述第二功能层之间的接触电阻；
和/或，
在所述第二功能层和所述第三电极层之间形成第二连接层；所述第二连接层用于减小所述第二功能层和所述第三电极层之间的接触电阻。
在一些实施例中，所述第一连接层和所述第二连接层的组成材料包括导电材料，所述导电材料包括但不局限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。
图4o示出了上述连接层在相变存储器中的一种情况，且第二功能层4060为相变存储层；在图4o所示的示例中，既包括了第一连接层还包括了第二连接层，且第一连接层4021形成在第二功能层4060与第二电极层4030b之间，第二连接层4022形成在第二功能层4060和第三电极层4030c之间。图4p-图4q示出了上述连接层在相变存储器中的另外两种情况，图4p中仅设置了第一连接层4021，其中第一连接层4021设置在第二功能层4060与第二电极层4030b之间，图4q中仅设置了第二连接层4022，其中第二连接层4022设置在第二功能层4060和第三电极层4030c之间。
可以理解的是，在相变存储器中，电极层和相变存储层之间设置由导电材料组成的连接层可减小电极层和相变存储层界面处的高接触电阻。如图4p中所示的在第二功能层4060与第二电极层4030b之间设置的第一连接层4021，可以减小第二功能层4060与第二电极层4030b之间的接触电阻。如图4q中所示的在第二功能层4060和第三电极层4030c之间设置的第二连接层4022，可以减小第二功能层4060与第三电极层4030c之间的接触电阻。如图4o所示的第一连接层4021以及第二连接层4022的同时设置，可以同时减小第二功能层4060与两侧的电极层之间的接触电阻。
可以理解的是，本公开实施例提供的相变存储器的相变存储单元是在字线和位线的交叉点上通过自对准的图形和蚀刻来形成的，相变存储单元中的相变存储元件是通过ALD或CVD方法在密闭单元结构中直接沉积形成相变存储元件的材料形成的。因此，形成相变存储元件的材料和形成选通元件的材料之间的交叉污染得到了缓解。
本公开实施例提供了一种相变存储器的制作方法，包括：由下至上依次形成层叠设置的第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层；形成贯穿所述第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层的第一隔离结构；其中，所述第一隔离结构沿第一方向延伸；所述第一隔离结构将所述第一导电层分割成多条互相平行的第一地址线，将所述第一电极层、第一功能层、第二电极层和第一牺牲层分别分割成第一电极条、第一功能条、第二电极条和第一牺牲条；去除所述第一牺牲条，形成第一沟槽；在所述第一沟槽中形成第二功能层；在所述第二功能层上依次形成层叠设置的第三电极层和第二导电层。本公开实施例中，在第二电极层上先沉积第一牺牲层，形成第一隔离结构，第一隔离结构将第一牺牲层分割成第一牺牲条；之后，去除第一牺牲条，并在去除第一牺牲条后的第一沟槽中填充用于形成第二功能层的材料。也就是说，第一功能层的部分材料在形成第一隔离结构的工艺过程中被去除，而用于形成第二功能层的材料则是在形成好第一沟槽后，直接被填充到第一沟槽中，这样使得第一功能层的部分材料和第二功能层的部分材料不存在在同一工艺中同时被去除的情况，如此，改善了加工第一功能层和第二功能层时存在的交叉污染问题。
基于上述相变存储器的制作方法，本公开实施例还提供了一种相变存储器，参考图5a至图5b，包括：
由下至上依次层叠设置的第一地址线4020-2、第一相变存储单元4000a、第二地址线4070-2；其中，所述第一地址线4020-2和所述第二地址线4070-2平行于同一平面且互相垂直；所述第一相变存储单元4000a包括由下至上依次层叠设置的第一电极4030a-2、第一功能元件4040-2、第二电极4030b-2、第二功能元件4060-2以及第三电极4030c-2；所述第一电极4030a-2、第一功能元件4040-2、第二电极4030b-2、第二功能元件4060-2与所述第一地址线4020-2和第二地址线4070-2均垂直；所述第三电极4030c-2与所述第一地址线4020-2垂直，且与所述第二地址线4070-2平行；
第一隔离结构；其中，所述第一隔离结构沿第一方向延伸，且与层叠设置的所述第一地址线4020-2、第一电极4030a-2、第一功能元件4040-2、第二电极4030b-2及第二功能元件4060-2并列交替设置。
在一些实施例中，所述相变存储器还包括：
第二隔离结构；其中，所述第二隔离结构沿垂直于所述第一方向的第二方向延伸，且与层叠设置的所述第二地址线4070-2、第三电极4030c-2和第二功能元件4060-2并列交替设置；
第三隔离结构；其中，所述第三隔离结构贯穿所述第二隔离结构，且与层叠设置的所述第二电极4030b-2、第一功能元件4040-2、第一电极4030a-2并列交替设置。
需要说明的是，图5b示出了在图5a的AA’位置，在zoy平面的剖面图。
在一些实施例中，所述相变存储器还包括：
参考图6a-图6b，在所述第二地址线4070-2上由下至上依次层叠设置的第二相变存储单元4000b和第三地址线4095-2；其中，所述第三地址线4095-2和所述第二地址线4070-2平行于同一平面且互相垂直；所述第二相变存储单元4000b包括由下至上依次层叠设置的第四电极4090-2、第三功能元件4091-2、第五电极4092-2、第四功能元件4093-2以及第六电极4094-2；所述第四电极4090-2、第三功能元件4091-2、第五电极4092-2、第四功能元件4093-2与所述第二地址线4070-2和所述第三地址线4095-2均垂直；所述第六电极4094-2与所述第二地址线4070-2垂直，且与所述第三地址线4095-2平行；
第四隔离结构；其中，所述第四隔离结构沿所述第二方向延伸，且与层叠设置的所述第四电极4090-2、第三功能元件4091-2、第五电极4092-2以及第四功能元件4093-2并列交替设置；
第五隔离结构；其中，所述第五隔离结构沿所述第一方向延伸，且与层叠设置的所述第三地址线4095-2、第六电极4094-2、第四功能元件4093-2并列交替设置；
第六隔离结构；其中，所述第六隔离结构贯穿所述第五隔离结构，且与层叠设置的所述第四电极4090-2、第三功能元件4091-2、第五电极4092-2并列交替设置。
需要说明的是，图6b示出了在图6a的AA’位置，在zoy平面的剖面图。
在一些实施例中，所述第一功能元件4040-2包括第一选通元件，通过所述第一选通元件的导通实现电极对第一相变存储元件的加热或淬火，以实现所述第一相变存储元件的晶态与非晶态之间的切换；所述第二功能元件4060-2包括所述第一相变存储元件，通过所述第一相变存储元件的晶态与非晶态之间的切换实现数据的存储。
在一些实施例中，所述第一选通元件在第一方向的宽度大于所述第一相变存储元件在第一方向的宽度。
在一些实施例中，参考图7，所述相变存储器还包括：设置在所述第二电极4030b-2和所述第二功能元件4060-2之间的第一连接层4021；所述第一连接层4021用于减小所述第二电极4030b-2和所述第二功能元件4060-2之间的接触电阻；
和/或，
设置在所述第二功能元件4060-2和所述第三电极4030c-2之间的第二连接层4022；所述第二连接层4022用于减小所述第二功能元件4060-2和所述第三电极4030c-2之间的接触电阻。
上述介绍的相变存储器的相关细节在与之对应的方法中都已详细说明，这里不再赘述。
在本公开所提供的实施例中，应该理解到，所揭露的产品与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种相变存储器的制作方法，其特征在于，包括：
由下至上依次形成层叠设置的第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层；
形成贯穿所述第一导电层、第一电极层、第一功能层、第二电极层和第一牺牲层的第一隔离结构；其中，所述第一隔离结构沿第一方向延伸；所述第一隔离结构将所述第一导电层分割成多条互相平行的第一地址线，将所述第一电极层、第一功能层、第二电极层和第一牺牲层分别分割成第一电极条、第一功能条、第二电极条和第一牺牲条；
去除所述第一牺牲条，形成第一沟槽；
在所述第一沟槽中形成第二功能层；
在所述第二功能层上依次形成层叠设置的第三电极层和第二导电层。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
形成贯穿所述第二导电层、第三电极层和第二功能层的第二隔离结构；其中，所述第二隔离结构沿垂直于所述第一方向的第二方向延伸；所述第二隔离结构将所述第二导电层分割成多条互相平行的第二地址线，将所述第三电极层和第二功能层分别分割成第三电极和第二功能元件；
形成贯穿所述第二隔离结构、第二电极条、第一功能条、第一电极条的第三隔离结构；所述第一隔离结构及第三隔离结构依次将所述第一电极层、第一功能层、第二电极层分割成多个第一电极、第一功能元件、第二电极。
3.根据权利要求2所述的方法，其特征在于，所述形成贯穿所述第二导电层、第三电极层和第二功能层的第二隔离结构，包括：
形成贯穿所述第二导电层、第三电极层和第二功能层的第二沟槽；
至少在所述第二沟槽侧壁形成第一覆盖层，以形成所述第二隔离结构。
4.根据权利要求3所述的方法，其特征在于，所述形成贯穿所述第二隔离结构、第二电极条、第一功能条、第一电极条的第三隔离结构，包括：
在所述第二沟槽的底部形成贯穿所述第二电极条、第一功能条和第一电极条的第三沟槽；所述第二沟槽沿所述第一方向的宽度大于所述第三沟槽沿所述第一方向的宽度；
至少在所述第三沟槽侧壁及第一覆盖层的表面形成第二覆盖层，以形成所述第三隔离结构。
5.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在所述第二地址线上由下至上依次形成层叠设置的第四电极层、第三功能层、第五电极层和第二牺牲层；
形成贯穿所述第四电极层、第三功能层、第五电极层和第二牺牲层的第四隔离结构；其中，所述第四隔离结构沿所述第二方向延伸；所述第四隔离结构将所述第四电极层、第三功能层、第五电极层和第二牺牲层分别分割成第四电极条、第三功能条、第五电极条和第二牺牲条；
去除所述第二牺牲条，形成第四沟槽；
在所述第四沟槽中形成第四功能层；
在所述第四功能层上依次形成层叠设置的第六电极层和第三导电层；
形成贯穿所述第四功能层、第六电极层和第三导电层的第五隔离结构；其中，所述第五隔离结构沿所述第一方向延伸；所述第五隔离结构将所述第三导电层分割成多条互相平行的第三地址线，将所述第四功能层和第六电极层分别分割成第四功能元件和第六电极；
形成贯穿所述第五隔离结构、第四电极条、第三功能条、第五电极条的第六隔离结构；所述第四隔离结构、第六隔离结构依次将所述第四电极层、第三功能层、第五电极层分割成多个第四电极、第三功能元件、第五电极。
6.根据权利要求2所述的方法，其特征在于，所述第一功能层包括第一选通层，通过所述第一选通层形成的第一选通元件的导通实现电极对第一相变存储层形成的第一相变存储元件的加热或淬火，以实现所述第一相变存储元件的晶态与非晶态之间的切换；所述第二功能层包括所述第一相变存储层，通过所述第一相变存储元件的晶态与非晶态之间的切换实现数据的存储。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在所述第二电极层和所述第二功能层之间形成第一连接层；所述第一连接层用于减小所述第二电极层和所述第二功能层之间的接触电阻；
和/或，
在所述第二功能层和所述第三电极层之间形成第二连接层；所述第二连接层用于减小所述第二功能层和所述第三电极层之间的接触电阻。
8.根据权利要求7所述的方法，其特征在于，所述第一连接层和所述第二连接层的组成材料包括金属钨。
9.根据权利要求1所述的方法，其特征在于，所述去除所述第一牺牲条，包括：
采用湿法刻蚀工艺去除所述第一牺牲条。
10.一种相变存储器，其特征在于，包括：
由下至上依次层叠设置的第一地址线、第一相变存储单元、第二地址线；其中，所述第一地址线和所述第二地址线平行于同一平面且互相垂直；所述第一相变存储单元包括由下至上依次层叠设置的第一电极、第一功能元件、第二电极、第二功能元件以及第三电极；所述第一电极、第一功能元件、第二电极、第二功能元件与所述第一地址线和第二地址线均垂直；所述第三电极与所述第一地址线垂直，且与所述第二地址线平行；
第一隔离结构；其中，所述第一隔离结构沿第一方向延伸，且与层叠设置的所述第一地址线、第一电极、第一功能元件、第二电极及第二功能元件并列交替设置。
11.根据权利要求10所述的相变存储器，其特征在于，所述相变存储器还包括：
第二隔离结构；其中，所述第二隔离结构沿垂直于所述第一方向的第二方向延伸，且与层叠设置的所述第二地址线、第三电极和第二功能元件并列交替设置；
第三隔离结构；其中，所述第三隔离结构贯穿所述第二隔离结构，且与层叠设置的所述第二电极、第一功能元件、第一电极并列交替设置。
12.根据权利要求11所述的相变存储器，其特征在于，所述相变存储器还包括：
在所述第二地址线上由下至上依次层叠设置的第二相变存储单元和第三地址线；其中，所述第三地址线和所述第二地址线平行于同一平面且互相垂直；所述第二相变存储单元包括由下至上依次层叠设置的第四电极、第三功能元件、第五电极、第四功能元件以及第六电极；所述第四电极、第三功能元件、第五电极、第四功能元件与所述第二地址线和所述第三地址线均垂直；所述第六电极与所述第二地址线垂直，且与所述第三地址线平行；
第四隔离结构；其中，所述第四隔离结构沿所述第二方向延伸，且与层叠设置的所述第四电极、第三功能元件、第五电极以及第四功能元件并列交替设置；
第五隔离结构；其中，所述第五隔离结构沿所述第一方向延伸，且与层叠设置的所述第三地址线、第六电极、第四功能元件并列交替设置；
第六隔离结构；其中，所述第六隔离结构贯穿所述第五隔离结构，且与层叠设置的所述第四电极、第三功能元件、第五电极并列交替设置。
13.根据权利要求10所述的相变存储器，其特征在于，所述第一功能元件包括第一选通元件，通过所述第一选通元件的导通实现电极对第一相变存储元件的加热或淬火，以实现所述第一相变存储元件的晶态与非晶态之间的切换；所述第二功能元件包括所述第一相变存储元件，通过所述第一相变存储元件的晶态与非晶态之间的切换实现数据的存储。
14.根据权利要求13所述的相变存储器，其特征在于，所述第一选通元件在第一方向的宽度大于所述第一相变存储元件在第一方向的宽度。
15.根据权利要求13所述的相变存储器，其特征在于，所述相变存储器还包括：
设置在所述第二电极和所述第二功能元件之间的第一连接层；所述第一连接层用于减小所述第二电极和所述第二功能元件之间的接触电阻；
和/或，
设置在所述第二功能元件和所述第三电极之间的第二连接层；所述第二连接层用于减小所述第二功能元件和所述第三电极之间的接触电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110765768.8A CN113594201A (zh) | 2021-07-07 | 2021-07-07 | 相变存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110765768.8A CN113594201A (zh) | 2021-07-07 | 2021-07-07 | 相变存储器及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113594201A true CN113594201A (zh) | 2021-11-02 |
Family
ID=78246024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110765768.8A Pending CN113594201A (zh) | 2021-07-07 | 2021-07-07 | 相变存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594201A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114512601A (zh) * | 2022-01-28 | 2022-05-17 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110306173A1 (en) * | 2010-06-11 | 2011-12-15 | Samsung Electronics Co., Ltd. | Method fabricating semiconductor device using multiple polishing processes |
| US20180130823A1 (en) * | 2016-11-09 | 2018-05-10 | SK Hynix Inc. | Nonvolatile memory device and method of manufacturing the same |
| CN109698271A (zh) * | 2017-10-23 | 2019-04-30 | 三星电子株式会社 | 可变电阻存储器件及其制造方法 |
| CN111933656A (zh) * | 2020-10-19 | 2020-11-13 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
| CN112018239A (zh) * | 2020-10-27 | 2020-12-01 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN112117298A (zh) * | 2020-11-18 | 2020-12-22 | 长江先进存储产业创新中心有限责任公司 | 三维相变存储器及其制备方法 |
| CN112234141A (zh) * | 2020-12-11 | 2021-01-15 | 长江先进存储产业创新中心有限责任公司 | 相变存储器以及相变存储器的制造方法 |
| CN112582536A (zh) * | 2020-12-10 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件及其制备方法 |
-
2021
- 2021-07-07 CN CN202110765768.8A patent/CN113594201A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110306173A1 (en) * | 2010-06-11 | 2011-12-15 | Samsung Electronics Co., Ltd. | Method fabricating semiconductor device using multiple polishing processes |
| US20180130823A1 (en) * | 2016-11-09 | 2018-05-10 | SK Hynix Inc. | Nonvolatile memory device and method of manufacturing the same |
| CN109698271A (zh) * | 2017-10-23 | 2019-04-30 | 三星电子株式会社 | 可变电阻存储器件及其制造方法 |
| CN111933656A (zh) * | 2020-10-19 | 2020-11-13 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
| CN112018239A (zh) * | 2020-10-27 | 2020-12-01 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN112117298A (zh) * | 2020-11-18 | 2020-12-22 | 长江先进存储产业创新中心有限责任公司 | 三维相变存储器及其制备方法 |
| CN112582536A (zh) * | 2020-12-10 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件及其制备方法 |
| CN112234141A (zh) * | 2020-12-11 | 2021-01-15 | 长江先进存储产业创新中心有限责任公司 | 相变存储器以及相变存储器的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114512601A (zh) * | 2022-01-28 | 2022-05-17 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111816766B (zh) | 相变存储器及相变存储器的制作方法 | |
| US20160133671A1 (en) | Cross-point memory and methods for fabrication of same | |
| TW201735270A (zh) | 半導體記憶體裝置及其製造方法 | |
| CN112018239B (zh) | 相变存储器及相变存储器的制作方法 | |
| CN104766925A (zh) | 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持 | |
| US11037992B2 (en) | Variable resistance memory device | |
| CN112271254B (zh) | 相变存储器及相变存储器的制作方法 | |
| CN112599667B (zh) | 一种相变存储器及其制作方法 | |
| CN101136426B (zh) | 半导体器件及其制造方法 | |
| CN111969110B (zh) | 一种存储器及其制备方法 | |
| US20230380310A1 (en) | Semiconductor memory devices with electrically isolated stacked bit lines and methods of manufacture | |
| US10892410B2 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
| JP2024522971A (ja) | Ｐｃｍ材料の膨張および制限を可能にする空隙を有する相変化メモリ・セル | |
| CN113594201A (zh) | 相变存储器及其制作方法 | |
| CN101232074A (zh) | 相变存储装置及其制造方法 | |
| CN113594202B (zh) | 相变存储器及其制作方法 | |
| CN112585758B (zh) | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 | |
| CN110176471A (zh) | 交叉点阵列器件及其制造方法 | |
| CN112951876B (zh) | 相变存储器及其制作方法 | |
| CN113594200B (zh) | 相变存储器及其制作方法 | |
| CN114512598A (zh) | 相变存储器及其制作方法 | |
| CN112106136A (zh) | 用于3d相变存储单元以改善编程并增大阵列尺寸的新替换位线和字线方案 | |
| CN113299684A (zh) | 存储器地址线的制作方法 | |
| CN112106202A (zh) | 用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层 | |
| CN113437213A (zh) | 相变存储器及相变存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |