CN113437213A - 相变存储器及相变存储器的制作方法 - Google Patents
相变存储器及相变存储器的制作方法 Download PDFInfo
- Publication number
- CN113437213A CN113437213A CN202110614419.6A CN202110614419A CN113437213A CN 113437213 A CN113437213 A CN 113437213A CN 202110614419 A CN202110614419 A CN 202110614419A CN 113437213 A CN113437213 A CN 113437213A
- Authority
- CN
- China
- Prior art keywords
- layer
- change memory
- phase change
- electrode layer
- conductive line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 270
- 230000008859 change Effects 0.000 title claims abstract description 255
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000002245 particle Substances 0.000 claims abstract description 95
- 239000000470 constituent Substances 0.000 claims abstract description 87
- 230000005012 migration Effects 0.000 claims abstract description 51
- 238000013508 migration Methods 0.000 claims abstract description 51
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 53
- 238000003860 storage Methods 0.000 claims description 35
- 229910033181 TiB2 Inorganic materials 0.000 claims description 29
- QYEXBYZXHDUPRC-UHFFFAOYSA-N B#[Ti]#B Chemical compound B#[Ti]#B QYEXBYZXHDUPRC-UHFFFAOYSA-N 0.000 claims description 28
- 239000000203 mixture Substances 0.000 claims description 25
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000012071 phase Substances 0.000 description 221
- 239000007772 electrode material Substances 0.000 description 40
- 239000012782 phase change material Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 29
- 239000004020 conductor Substances 0.000 description 22
- 238000002955 isolation Methods 0.000 description 22
- 230000002829 reductive effect Effects 0.000 description 11
- 239000002131 composite material Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000011049 filling Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 239000000956 alloy Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002737 metalloid compounds Chemical class 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开实施例公开了一种相变存储器及其制作方法。所述相变存储器包括：相变存储单元；所述相变存储单元，包括：由上至下依次层叠设置的第一电极层、相变存储层和第二电极层；其中，所述第一电极层和所述相变存储层之间形成的第一接触界面，用于抑制所述第一电极层的组成粒子与所述相变存储层的组成粒子之间的迁移；所述第二电极层和所述相变存储层之间形成的第二接触界面，用于抑制所述第二电极层的组成粒子与所述相变存储层的组成粒子之间的迁移。
Description
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种相变存储器及相变存储器的制作方法。
背景技术
相变存储器作为一种新兴的非易失性存储器件，同时具有动态随机存取存储器(Dynamic Random Access Memory，DRAM)的高速度、高寿命和快闪存储器(Flash Memory)的低成本、非易失的优点。另外，由于其低功耗和高集成度而可以用于移动设备中。
相变存储器包含许多的存储单元，每个存储单元包括堆叠设置的电极层、选通层以及相变存储层。存储单元在采用编程脉冲进行反复擦写中，在电压和热效应的作用下，存储单元的稳定性受到影响，影响相变存储器的可靠性和使用寿命。如何提高相变存储器的可靠性和使用寿命，一直是亟需解决的问题。
发明内容
有鉴于此，本公开实施例提供一种相变存储器及其制作方法。
根据本公开实施例的第一方面，提供一种相变存储器，包括：相变存储单元；
所述相变存储单元，包括：由上至下依次层叠设置的第一电极层、相变存储层和第二电极层；
其中，所述第一电极层和所述相变存储层之间形成的第一接触界面，用于抑制所述第一电极层的组成粒子与所述相变存储层的组成粒子之间的迁移；
所述第二电极层和所述相变存储层之间形成的第二接触界面，用于抑制所述第二电极层的组成粒子与所述相变存储层的组成粒子之间的迁移。
在一些实施例中，所述第一电极层的机械强度，大于所述相变存储层的机械强度；
所述第二电极层的机械强度，大于所述相变存储层的机械强度。
在一些实施例中，所述相变存储单元还包括：由上至下依次层叠设置在第一导电线和所述第二电极层之间的选通层和第三电极层；所述第一导电线与所述相变存储单元相互垂直；
其中，所述第三电极层，用于抑制所述第一导电线的组成粒子与所述选通层的组成粒子之间的迁移；
所述第二电极层，还用于抑制所述相变存储层的组成粒子与所述选通层的组成粒子之间的迁移。
在一些实施例中，所述第一电极层、所述第二电极层以及所述第三电极层的组成材料包括：二硼化钛。
在一些实施例中，
所述第一电极层的厚度范围为：5nm至10nm；
所述第二电极层的厚度范围为：5nm至10nm；
所述第三电极层的厚度范围为：5nm至10nm。
在一些实施例中，所述相变存储器还包括：
第一导电线和第二导电线，其中，所述第二导电线与所述第一导电线平行于同一平面且相互垂直；
所述相变存储单元，位于所述第一导电线和所述第二导电线之间，且所述相变存储单元与所述第一导电线和所述第二导电线均垂直；
沿平行于所述第一导电线的延伸方向，所述第二电极层的第一宽度大于所述相变存储层的第二宽度；
和/或，
沿平行于所述第二导电线的延伸方向，所述第二电极层的第三宽度大于所述相变存储层的第四宽度。
根据本公开实施例的第二方面，提供一种相变存储器的制作方法，包括：
形成相变存储单元；其中，所述相变存储单元，包括：由上至下依次层叠设置的第一电极层、相变存储层第二电极层；
所述第一电极层和所述相变存储层之间形成的第一接触界面，用于抑制所述第一电极层的组成粒子与所述相变存储层的组成粒子之间的迁移；所述第二电极层和所述相变存储层之间形成的第二接触界面，用于抑制所述第二电极层的组成粒子与所述相变存储层的组成粒子之间的迁移。
在一些实施例中，所述第一电极层和所述第二电极层的机械强度，大于所述相变存储层的机械强度。
在一些实施例中，在形成所述相变存储单元之前，所述方法还包括：
形成第一导电线；其中，所述第一导电线与所述相变存储单元垂直；
所述形成相变存储单元，还包括：
在所述第一导电线和所述第二电极层之间由下至上依次形成第三电极层和选通层；
其中，所述第三电极层，用于抑制所述第一导电线的组成粒子与所述选通层的组成粒子之间的迁移；所述第二电极层，还用于抑制所述相变存储层的组成粒子与所述选通层的组成粒子之间的迁移。
在一些实施例中，所述第一电极层、所述第二电极层以及所述第三电极层的组成材料包括：二硼化钛。
在一些实施例中，
所述第一电极层的厚度范围为：5nm至10nm；
所述第二电极层的厚度范围为：5nm至10nm；
所述第三电极层的厚度范围为：5nm至10nm。
在一些实施例中，
在形成所述相变存储单元之前，所述方法还包括：
形成第一导电线；其中，所述第一导电线与所述相变存储单元垂直；
在形成所述相变存储单元之后，所述方法还包括：在所述相变存储单元上形成第二导电线；其中，所述第二导电线与所述第一导电线平行于同一平面且相互垂直；
所述相变存储单元位于所述第一导电线和所述第二导电线之间，且所述相变存储单元与所述第二导电线垂直；
沿平行于所述第一导电线的延伸方向，所述第二电极层的第一宽度大于所述相变存储层的第二宽度；
和/或，
沿平行于所述第二导电线的延伸方向，所述第二电极层的第三宽度大于所述相变存储层的第四宽度。
本公开实施例通过第一电极层与相变存储层之间形成的第一接触界面，抑制第一电极层与相变存储层之间的组成粒子迁移；并通过第二电极层与相变存储层形成的第二接触界面，抑制第二电极层与相变存储层之间的组成粒子迁移，利于保持相变存储层、第一电极层和第二电极层的组成成分稳定，进而提高相变存储器的可靠性及使用寿命。
并且，相较于在相变存储层与第一电极层之间及相变存储层与第二电极层之间额外设置阻挡层，本公开实施例直接通过第一电极层、第二电极层分别与相变存储层形成的第一接触界面和第二接触界面发挥抑制粒子迁移的功能，能减小相变存储单元的体积，提高集成度，并节约工艺成本。
附图说明
图1a和图1b为根据一示例性实施例示出的一种相变存储器的写入脉冲示意图；
图2为根据一示例性实施例示出的一种相变存储器的局部示意图；
图3为根据一示例性实施例示出的一种相变存储器的示意图；
图4a和4b为二硼化钛晶体的六方结构平面图和立体图；
图5a和5b为根据一示例性实施例示出的另一种相变存储器的示意图；
图6为根据一示例性实施例示出的一种相变存储器的制作方法流程图；
图7a至7j为根据一示例性实施例示出的一种相变存储器制作方法示意图。
具体实施方式
以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。
在本公开实施例中，术语“A与B接触”包含A与B直接接触的情形，或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。术语“A与B相邻”包含A与B直接接触相邻的情形，或者A、B两者之间还间插有其它部件而A间接地与B相邻的情形。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。
可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。
需要说明的是，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。
相变存储器可基于相变材料(例如，硫系化合物)的相态来实现数据的存储。可用于存储数据的相变材料中至少包括两种可明显区分的固体相结构，例如，亚稳态的非晶相(无序)和稳定态的结晶相(有序)两种状态。相变材料处于非晶相时，电阻值高，可对应于相变存储器中的逻辑“0”；相变材料处于晶相时，电阻值低，可对应于相变存储器中的逻辑“1”，即相变材料在不同的相态下具有不同的电阻率。相变存储器可以基于相变材料的这一特性，使相变材料在两种相之间反复切换，以实现数据的存储。
相变材料从亚稳态的非晶相到稳定态的结晶相的转变，是通过在其结晶温度以上对其加热足够长的时间使其充分结晶而得到的。相变材料从稳定态的结晶相到亚稳态的非晶相的转变，则是将晶态结构加热至熔化并使其快速冷却，即经历一个快速退火过程凝结而得到非晶态。
参照图1a所示，通过一个强度较高但作用时间短促的电脉冲作用于相变材料上，在焦耳热的作用下，当温度升高到相变材料的熔点Tm之上后，经过一个快速的能量释放过程(降温速度超过109K/s)，由于内部分子没有足够的时间发生有序重排，因此，相变材料保留了无序的结构，由熔融态直接进入非晶态，完成非晶化过程，此过程对应编程操作中的擦除(Reset)操作。
参照图1b所示，当给相变材料施加一个强度中等、作用时间较长的脉冲时，可在脉冲作用区域实现对非晶态材料的加热，使其温度升高到结晶温度Tx以上、熔点Tm以下，相变材料内部无序的分子在该温度范围内发生有序重排，从而结晶，此过程对应编程操作中的写入(Set)操作。
在相变存储器中对相变材料的操作都是通过施加电脉冲的方式，将电能转化为焦耳热，从而实现对相变材料的操作。因此合适的加热电极的选择对于器件的功耗，使用寿命，读写速度等都至关重要。
图2是根据一示例性实施例示出的一种相变存储器的存储单元局部示意图。参照图2所示，存储单元包括层叠设置的电极一、相变材料层以及电极二。
相变材料层通常包括基于硫属元素化物的合金，例如GST(Ge-Sb-Te)合金。电极一与电极二的材料通常包括金属电极(例如钨、钛等)或者非金属电极(例如非晶碳、多晶硅等)。由于相变存储单元的擦写是通过施加电脉冲进行，并且相变材料层在相变过程中产生大量的热，相变材料层与电极一、电极二之间的界面处会发生原子迁移。例如，相变存储器在擦写过程中，相变材料层中的Ge、Sb及Te原子容易向电极扩散，电极中的原子也容易向相变材料层中扩散，使得相变材料层与相邻的层的组分与性质发生改变，相变存储单元的循环寿命下降，器件可靠性降低，甚至导致器件失效。
在一些实施例中，会在相变材料层与电极之间增加一层阻挡层(例如氮化钛层)，来阻挡相变材料层与电极之间的原子迁移。但是，额外增加的阻挡层会增加相变存储单元的厚度，影响电极对相变材料层的加热效率，同时可能会增大相变材料层与电极之间的电阻，不利于保证相变存储器的性能较好，甚至会降低相变存储器的性能。
另外，相变材料层在发生相变的过程中会发生密度的变化，从而其体积也会发生变化，会对电极一与电极二造成应力冲击。当电极一与电极二的机械强度不够时，在对相变存储单元反复进行擦写过程中，电极一和/或电极二容易破裂，也可能导致器件失效。
图3是根据本公开实施例示出的一种相变存储器1000的结构示意图。参照图3所示，相变存储器1000包括：
相变存储单元1200，包括：由上至下依次层叠设置的第一电极层1210、相变存储层1220和第二电极层1230；
其中，第一电极层1210和相变存储层1220之间形成的第一接触界面，用于抑制第一电极层1210的组成粒子与相变存储层1220的组成粒子之间的迁移；
第二电极层1230和相变存储层1220之间形成的第二接触界面，用于抑制第二电极层1230的组成粒子与相变存储层1220的组成粒子之间的迁移。
示例性地，本公开中的组成粒子可包括：原子或离子。
示例性地，第一接触界面包括：第一电极层1210与相变存储层1220相互接触的表面，是第一电极层1210与相变存储层1220共同的表面，既可以是第一电极层1210的表面或其一部分，也可以是相变存储层1220的表面或其一部分。
类似地，第二接触界面包括第二电极层1230与相变存储层1220相互接触的表面，是第二电极层1230与相变存储层1220共同的表面，既可以是第二电极层1230的表面或其一部分，也可以是相变存储层1220的表面或其一部分。
需要说明的是，第一接触界面和第二接触界面可以是平面，也可以不是平面。
可以理解的是，第一电极层1210的组成粒子和相变存储层1220的组成粒子之间的迁移，包括：第一电极层1210的组成粒子进入相变存储层1220中，和/或，相变存储层1220的组成粒子进入第一电极层1210中。
第二电极层1230的组成粒子与相变存储层1220的组成粒子之间的迁移，包括：第二电极层1230的组成粒子进入相变存储层1220中，和/或，相变存储层1220的组成粒子进入第二电极层1230中。
本公开实施例通过第一电极层与相变存储层之间形成的第一接触界面，抑制第一电极层与相变存储层之间的组成粒子迁移；并通过第二电极层与相变存储层形成的第二接触界面，抑制第二电极层与相变存储层之间的组成粒子迁移，利于保持相变存储层、第一电极层和第二电极层的组成成分稳定，进而提高相变存储器的可靠性及使用寿命。
并且，相较于在相变存储层与第一电极层之间及相变存储层与第二电极层之间额外设置阻挡层，本公开实施例直接通过第一电极层、第二电极层分别与相变存储层之间形成第一接触界面和第二接触界面发挥抑制粒子迁移的功能，能减小相变存储单元的体积，提高集成度，并节约工艺成本。
在一些实施例中，第一电极层1210的机械强度，大于相变存储层1220的机械强度；
第二电极层1230的机械强度，大于相变存储层1220的机械强度。
相变存储层1220在晶相与非晶相之间转化时，其密度和体积会发生改变，会对第一电极层1210及第二电极层1230产生应力作用。因此，第一电极层1210及第二电极层1230还需具备较高的机械强度，以在遭受应力冲击时具有较强的机械应力，避免破损或开裂，有利于提高相变存储器的可靠性。
示例性地，第一电极层1210及第二电极层1230的组成材料可包括：化学性质稳定、原子间距小且机械强度高的导电材料。
在一些实施例中，参照图3所示，相变存储单元1200还包括：由上至下依次层叠设置在第一导电线1100和第二电极层1230之间的选通层1240和第三电极层1250；第一导电线1100与相变存储单元1200相互垂直；
其中，第三电极层1250，用于抑制第一导电线1100的组成粒子与选通层1240的组成粒子之间的迁移；
第二电极层1230，还用于抑制相变存储层1220的组成粒子与选通层1240的组成粒子之间的迁移。
示例性地，选通层1240的组成材料通常包括：双向阈值开关(Ovonic thresholdswitching，OTS)材料，例如ZnxTey、GexTey、NbxOy或者SixAsyTez等。这里，x、y和z可包括正数。第一导电线1100通常包括导电金属，例如金属钨(W)。
可以理解的是，第一导电线1100的组成粒子与选通层1240的组成粒子之间的迁移包括：第一导电线1100的组成粒子进入选通层1240中，和/或，选通层1240的组成粒子进入第一导线1100中。类似的，相变存储层1220的组成粒子与选通层1240的组成粒子之间的迁移，包括：相变存储层1220的组成粒子进入选通层1240中，和/或，选通层1240的组成粒子进入相变存储层1220中。
示例性地，第三电极层1250与选通层1240之间形成第三接触界面，第三接触界面能够抑制第三电极层1250的组成粒子与选通层1240的组成粒子之间的迁移，还能抑制选通层1240的组成粒子与第一导电线1100的组成粒子之间的迁移。
第二电极层1230与相变存储层1220之间形成的第二接触界面，还能抑制相变存储层1220的组成粒子与选通层1240的组成粒子之间的迁移。
本公开实施例中，第三电极层1250与选通层1240之间形成的第三接触界面，不仅用于抑制第三电极层1250的组成粒子与选通层1240的组成粒子之间的迁移，还用于抑制选通层1240的组成粒子与第一导电线1100的组成粒子之间的迁移，有利于保证选通层1240的稳定性，进而有利于提高相变存储器的可靠性。
示例性地，相变存储层1220包括GST合金材料，选通层1240包括OTS材料，当二者中的金属原子穿过第二电极层1230相互迁移时，相变存储层1220与选通层1240的组分及性质将都发生改变，这将大大降低相变存储器的循环使用寿命，很可能导致相变存储器失效。
因此，第二电极层1230还用于阻挡相变存储层1220与选通层1240之间发生粒子迁移，有利于保持相变存储层1220与选通层1240的组分和性质稳定，提高相变存储器的可靠性。
在一些实施例中，第一电极层1210、第二电极层1230以及第三电极层1250的组成材料包括：二硼化钛。
示例性地，第一电极层1210、第二电极层1230以及第三电极层1250的组成材料具备以下特性：具有良好的导电性，并且原子排列紧密，原子间具有较强的化学键，具有高的共价键配位数和低的自扩散系数，化学性质稳定。因而这种组成材料的原子不易扩散，并能阻挡外部原子向内迁移。
以二硼化钛(TiB2)为例，二硼化钛是硼和钛最稳定的化合物，为C32型结构，以其价键形式结合，属六方晶系的准金属化合物。其完整晶体的结构参数为：a为0.3028nm，c为0.3228nm。参照图4a和图4b所示，TiB2晶体结构中的硼原子面和钛原子面交替出现构成二维网状结构，原子排列紧密，其中的B与另外3个B以共价键相结合，多余的一个电子形成大π键。这种类似于石墨的B原子层状结构和Ti原子外层电子决定了二硼化钛具有良好的导电性，电阻率为14.4μΩ·cm，远低于氮化钛(TiN)的电阻率(890μΩ·cm)。
通常相变材料(GST合金)的晶格常数在0.41nm至0.42nm范围内，二硼化钛与相变材料相比具有更小的晶格常数，原子间隙更小，更难被其它原子穿越。同时，由于二硼化钛具有六方结构，具有高的共价键配位数和低的自由扩散系数，其原子不易扩散，因此具有很好的化学稳定性。因此，采用二硼化钛作为第一电极层1210、第二电极层1230的材料时，能够阻挡能够相变存储层1220中的原子向第一电极层1210、第二电极层1230迁移，同时也能阻挡第二导电线1300和选通层1240中的原子向相变存储层1220迁移。并且由于二硼化钛自身的原子稳定性，使得第一电极层1210、第二电极层1230中的原子也不易向相变存储层1220中迁移，即能够抑制自身的原子向相变存储层1220迁移。
二硼化钛晶体结构中硼原子面和钛原子面之间Ti-B键使得二硼化钛具有高硬度以及高机械强度，且二硼化钛的热膨胀系数很小，约为8.1×10-6m/m·k，在反复使用过程中仍然可以保证很好的平整度。因此，二硼化钛作为第一电极层1210和第二电极层1230的材料时，还能抵抗相变存储层1220在相变过程中产生的用力冲击，不易破损或开裂，有利于提高相变存储器的可靠性。
二硼化钛除了电阻率低、具有良好的导电性外，还具有较好的导热性，其热导率为25W/m·K，高于氮化钛的热导率，更加有助于将热量传输到相变存储层，提高加热效率。
在一些实施例中，
第一电极层1210的厚度范围为：5nm至10nm；
第二电极层1230的厚度范围为：5nm至10nm；
第三电极层1250的厚度范围为：5nm至10nm。
示例性地，当第一电极层1210、第二电极层1230以及第三电极层1250的厚度过大时，电阻随着厚度增大，影响电极的加热效率，也不利于提高集成度；当第一电极层1210、第二电极层1230以及第三电极层1250的厚度过小时，抵抗应力冲击的能力不够，不利于提高相变存储器的可靠性。
可以理解的是，由于二硼化钛相较于许多传统电极材料具有更优的导电性、导热性及机械强度，因此相较于许多传统的电极材料，第一电极层1210、第二电极层1230以及第三电极层1250的厚度可以更薄，有利于减小相变存储单元1200的体积，进而有利于提高相变存储器的集成度。
在一些实施例中，参照图3所示，所述相变存储器还包括：
第一导电线1100和第二导电线1300，其中，第二导电线1300与第一导电线1100平行于同一平面且相互垂直；
相变存储单元1200，位于第一导电线1100和所述第二导电线1300之间，且相变存储单元1200与第一导电线1100和第二导电线1300均垂直；
参照图5a所示，沿平行于第一导电线1100的延伸方向，第二电极层1230的第一宽度大于所述相变存储层1220的第二宽度；
和/或，
参照图5b所示，沿平行于第二导电线1300的延伸方向，第二电极层1230的第三宽度大于相变存储层1220的第四宽度。
示例性地，第一导电线1100的延伸方向平行于x方向，第二导电线1300的延伸方向平行于y方向，x方向与y方向相互垂直，z方向垂直于xoy平面。
相变存储层1220的底部与第二电极层1230的顶部接触。可以理解的是，对于每个相变存储单元1200，在xoy平面内，相变存储层1220的底部面积小于第二电极层1230的顶部面积。
对于厚度相同的相变存储层，相较于相变存储层的底部面积大于或等于第二电极层的顶部面积，本公开实施例提供的相变存储单元减小了相变存储层的底部面积，使得相变存储层的体积减小，进而减小了使该相变存储层发生相变所需的能量，有利于降低相变存储器的功耗。
图6是根据一示例性实施例示出的一种相变存储器的制作方法的流程图，该方法用于制作本公开实施例提供的相变存储器1000。参照图6所示，所述方法包括以下步骤：
S100：形成相变存储单元；其中，相变存储单元，包括：由上至下依次层叠设置的第一电极层、相变存储层和第二电极层；
第一电极层和相变存储层之间形成的第一接触界面，用于抑制第一电极层的组成粒子与相变存储层的组成粒子之间的迁移；第二电极层和相变存储层之间形成的第二接触界面，用于抑制第二电极层的组成粒子与相变存储层的组成粒子之间的迁移。
示例性地，相变存储单元形成在第一导电线上，第二导电线形成在相变存储单元上，相变存储单元位于第一导电线与第二导电线之间。
示例性地，可通过薄膜沉积工艺在衬底上形成第一导电材料层和相变存储叠层，相变存储叠层包括：第一电极材料层、相变存储材料层第二电极材料层。
执行第一刻蚀工艺，形成沿第一方向并列排布的多个第一凹槽，第一凹槽的底部显露衬底的表面，并将第一导电材料层和相变存储叠层分隔为沿第二方向延伸的第一导电线和相变存储叠层条状结构，第二方向垂直于第一方向，第二方向和第一方向平行于衬底所在的平面。向第一凹槽中填充绝缘材料，形成第一隔离结构。
形成覆盖第一隔离结构和相变存储叠层条状结构的第二导电材料层。
执行第二刻蚀工艺，形成沿第二方向并列排布的多个第二凹槽，第二凹槽的底部显露第一导电线的表面，并将相变存储叠层条状结构和第二导电材料层分隔为多个相变存储单元以及沿第一方向延伸的第二导电线，相变存储单元包括：层叠设置的第一诱导层和相变存储层。向第二凹槽中填充绝缘材料，形成第二隔离结构。
本公开实施例通过第一电极层与相变存储层之间形成的第一接触界面，抑制第一电极层与相变存储层之间的组成粒子迁移；并通过第二电极层与相变存储层形成的第二接触界面，抑制第二电极层与相变存储层之间的组成粒子迁移，利于保持相变存储层及第一电极层和第二电极层的组成成分稳定，进而提高相变存储器的可靠性及使用寿命。
并且，相较于在相变存储层与第一电极层之间及相变存储层与第二电极层之间额外形成阻挡层，本公开实施例直接通过形成第一电极层、第二电极层分别与相变存储层形成的第一接触界面和第二接触界面发挥抑制粒子迁移的功能，减小相变存储单元的体积，提高集成度，并节约工艺成本。
在一些实施例中，第一电极层和第二电极层的机械强度，大于相变存储层的机械强度。
示例性地，形成第一电极层及第二电极层的材料可包括机械强度高的导电材料，具有较强的机械应力，以抵抗相变存储层在相变过程中产生的应力冲击，避免破损或开裂，有利于提高相变存储器的可靠性。
在一些实施例中，在形成相变存储单元之前，所述方法还包括：
形成第一导电线；其中，第一导电线与相变存储单元垂直；
步骤S100中形成相变存储单元，还包括：
在第一导电线和第二电极层之间由下至上依次形成第三电极层和选通层；
其中，第三电极层，用于抑制第一导电线的组成粒子与选通层的组成粒子之间的迁移；第二电极层，还用于抑制相变存储层的组成粒子与选通层的组成粒子之间的迁移。
示例性地，可先在衬底上形成第一导电线，再在第一导电线上形成相变存储单元。相变存储单元中的选通层位于第二电极层与第三电极层之间，相变存储单元中的第三电极层位于选通层与第一导电线之间。
示例性地，在第一导电材料层上形成相变存储叠层时，可通过薄膜沉积工艺在第一导电材料层上依次形成第三电极材料层和选通材料层。通过执行上述第一刻蚀工艺和第二刻蚀工艺，可在第一导电线上形成第三电极层和选通层。
示例性地，第三电极层与选通层之间形成第三接触界面，第三接触界面能够抑制第三电极层的组成粒子与选通层的组成粒子之间的迁移，还能抑制选通层的组成粒子与第一导电线的组成粒子之间的迁移。
第二电极层与相变存储层之间形成的第二接触界面，还能抑制相变存储层的组成粒子与选通层的组成粒子之间的迁移。有利于保证选通层和相变存储层的稳定性，进而有利于提高相变存储器的可靠性。
在一些实施例中，用于形成第一电极层、第二电极层以及第三电极层的材料包括：二硼化钛。
示例性地，当采用二硼化钛形成第一电极层、第二电极层以及第三电极层时，可采用化学气相沉积(CVD)、原子层沉积(ALD)或物理气相沉积(PVD)等方法形成二硼化钛薄膜，再进行退火处理使其充分晶化来降低电阻率。
在一些实施例中，
第一电极层的厚度范围为：5nm至10nm；
第二电极层的厚度范围为：5nm至10nm；
第三电极层的厚度范围为：5nm至10nm。
示例性地，当形成的第一电极层、第二电极层以及第三电极层的厚度过大时，电阻随着厚度增大，影响电极的加热效率，也不利于提高集成度。当形成的第一电极层、第二电极层以及第三电极层的厚度过小时，抵抗应力冲击的能力不够，不利于提高相变存储器的可靠性。
在一些实施例中，在形成相变存储单元之前，所述方法还包括：
形成第一导电线；其中，第一导电线与相变存储单元垂直；
在形成相变存储单元之后，所述方法还包括：在相变存储单元上形成第二导电线；其中，第二导电线与第一导电线平行于同一平面且相互垂直；
相变存储单元位于第一导电线和第二导电线之间，且相变存储单元与第二导电线垂直；
沿平行于第一导电线的延伸方向，第二电极层的第一宽度大于相变存储层的第二宽度；
和/或，
沿平行于第二导电线的延伸方向，第二电极层的第三宽度大于相变存储层的第四宽度。
示例性地，对于每个相变存储单元，相变存储层的底部与第二电极层的顶部接触，在平行于衬底的平面内，相变存储层的底部面积小于第二电极层的顶部面积。当不改变相变存储层的厚度时，本公开实施例通过减小相变存储层的底部面积，使得相变存储层的体积减小，进而减小了使该相变存储层发生相变所需的能量，有利于降低相变存储器的功耗。
以下结合上述任意实施例提供具体示例：
示例1
图7a至图7j是根据一示例性实施例示出的一种相变存储器的制作方法。参照图7a至图7j，所述方法包括以下步骤：
步骤一：参照图7a所示，在衬底1001表面形成第一导电材料层1100'和存储堆叠结构，并形成覆盖存储堆叠结构的第一掩膜层1260'；其中，存储堆叠结构包括：由下至上依次层叠设置的第三电极材料层1250＂、选通材料层1240＂、第二电极材料层1230＂、相变存储材料层1220＂和第一电极材料层1210＂。
第一导电材料层1100'的组成材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。
第一电极材料层1210＂、第二电极材料层1230＂和第三电极材料层1250＂的组成材料可包括二硼化钛。
选通材料层1240＂的组成材料可包括：双向阈值开关(Ovonic thresholdswitching，OTS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。
相变存储材料层1220＂的组成材料可包括：基于硫属元素化物的合金。例如，GST(Ge-Sb-Te)合金。相变存储材料层1220＂的组成材料还可包括任何其他适合的相变材料。
示例性地，可通过沉积工艺，在第一导电材料层1100'的表面上依次形成第三电极材料层1250＂、选通材料层1240＂、第二电极材料层1230＂、相变存储材料层1220＂以及第一电极材料层1210＂，沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。
第一掩膜层1260'可包括光致抗蚀剂掩膜或基于光刻掩膜进行图案化的硬掩膜。例如：氮化硅、氧化硅中的任意一种或其组合。
步骤二：形成沿平行于z轴方向贯穿第一掩膜层1260'、第一电极材料层1210＂和相变存储材料层1220＂的多个第一沟槽1011；其中，第一沟槽1011的底部显露第二电极材料层1230＂。
示例性地，参照图7b所示，多个第一沟槽1011沿平行于x轴的方向并列排布。多个彼此平行的第一沟槽1011分别将第一掩膜层1260'、第一电极材料层1210＂和相变存储材料层1220＂分割为多条彼此平行的第一掩膜条1260、第一电极材料条1210'及相变存储材料条1220'，每个第一掩膜条1260、第一电极材料条1210'及相变存储材料条1220'沿平行于y轴方向延伸。
步骤三：参照图7c所示，形成覆盖第一沟槽1011侧壁的第一绝缘层1012，并形成覆盖第一绝缘层1012的第二绝缘层1013；其中，第二绝缘层1013还覆盖第一沟槽1011底部显露的第二电极材料层1230＂。
示例性地，可通过化学气相沉积(CVD)的方式向第一沟槽1011中沉积第一绝缘层的材料。可以理解的是，在向第一沟槽1011中沉积第一绝缘层的材料的同时，部分第一绝缘层的材料会沉积在第一掩膜条1260的顶部，进而覆盖第一掩膜条1260。
示例性地，第一绝缘层1012的组成材料可包括氮化物，例如氮化硅等。第二绝缘层1013的组成材料可包括氧化物，例如氧化硅等。第一绝缘层1012和第二绝缘层1013用于对覆盖的第一电极材料条1210'和相变存储材料条1220'进行封装。
步骤四：平坦化处理覆盖第一掩膜条1260表面的第一绝缘层1012和第二绝缘层1013；参照图7d所示，沿平行于z轴方向，刻蚀覆盖第一沟槽1011底部显露的第二电极材料层1230＂、选通材料层1240＂、第三电极材料层1250＂以及第一导电材料层1100'，形成第二沟槽；其中，第二沟槽的顶部与第一沟槽1011的底部连通。第二沟槽分别将第二电极材料层1230＂、选通材料层1240＂、第三电极材料层1250＂以及第一导电材料层1100'分割为多条彼此平行的第二电极材料条1230'、选通层材料条1240'、第三电极材料条1250'以及第一导电线1100。
形成覆盖第二绝缘层1013、第二沟槽侧壁以及第二沟槽底部的第三绝缘层1014；使用第一填充材料填充形成有第三绝缘层1014的第一沟槽和第二沟槽，形成第一隔热结构1015。
覆盖第二沟槽侧壁的第三绝缘层1014以及第一隔热结构1015，用于在x方向上电隔离相邻相变存储单元中的第二电极材料条1230'、选通层材料条1240'、第三电极材料条1250'以及第一导电线1100。
可以理解的是，在形成第二沟槽的过程中，会刻蚀部分覆盖第一绝缘层1012的第二绝缘层1013，因此，在形成第二沟槽之后，剩余的覆盖第一绝缘层1012的第二绝缘层1013的厚度，小于在形成第二沟槽前覆盖第一绝缘层1012的第二绝缘层1013的厚度。结合图7d所示，剩余的第二绝缘层1013位于第一绝缘层1012和第三绝缘层1014之间。
示例性地，第三绝缘层1014的组成材料可包括氮化物，例如氮化硅。第一隔热结构1015的组成材料可包括氧化物，例如氧化硅等。
示例性地，可通过原子层气相沉积(ALD)、旋涂绝缘介质(SOD)或者化学气相沉积(CVD)的方式填充形成有第三绝缘层1014的第一沟槽和第二沟槽，以形成第一隔热结构1015。
通过步骤二、步骤三和步骤四，在x方向对存储堆叠结构进行双重图案化(doublepatterning)处理，形成沿平行于x方向并列设置的多个第一隔离结构；其中，第一隔离结构包括第一绝缘层、第二绝缘层、第三绝缘层和第一隔热结构。
需要强调的是，在平行于x轴的方向上，第一隔离结构与存储单元并列交替设置。每个第一隔离结构沿平行于y轴方向延伸，多个彼此平行的第一隔离结构将第一导电材料层1100'分割为多条彼此平行的第一导电线1100，每条第一导电线1100沿平行于y轴方向延伸。
步骤五：参照图7e所示，平坦化处理图7d示出的结构，以去除覆盖第一电极材料条1210'上的第一掩膜条1260，直至显露第一电极材料条1210'。
可以理解的是，在形成第三绝缘层1014的过程中，部分第三绝缘层1014的材料会覆盖在第一掩膜条1260上方。并且，在使用填充材料填充形成有第三绝缘层1014的第一沟槽和第二沟槽时，部分填充材料会覆盖第一掩膜条1260上方。因此，在上述平坦化处理过程中，也会去除覆盖在第一掩膜条1260上方的第三绝缘层1014的材料以及填充材料。
步骤六：参照图7f所示，在上述平坦化处理之后，形成覆盖第一电极材料条1210'和第一隔离结构的第二导电材料层1300'，并形成覆盖第二导电材料层1300'的第二掩膜层1270'。第二掩膜层1270'的组成材料与第一掩膜层1260'的组成材料可相同也可以不相同。
图7g示出了沿图7f中AA'位置，在yoz平面的截面图。可以理解的是，yoz平面平行于y轴和z轴，且垂直于x轴。
步骤七：参照图7h所示，形成沿平行于z轴方向贯穿第二掩膜层1270'、第二导电材料层1300'、第一电极材料条1210'和相变存储材料条1220'的多个第三沟槽1021；其中，第三沟槽1021的底部显露第二电极材料条1230'。
示例性地，参照图7h所示，多个彼此平行的第三沟槽1021分别将第二掩膜层1270'、第二导电材料层1300'、第一电极材料条1210'和相变存储材料条1220'分割为多条彼此平行的第二掩膜条1270、第二导电线1300、第一电极层1210和相变存储层1220。
结合图7h所示，多个第三沟槽1021沿平行于y轴的方向并列排布，每个第三沟槽1021沿平行于x轴的方向延伸。需要指出的是，沿平行于x轴的方向延伸第三沟槽将第二导电材料层分割，剩余的第二导电材料层的组成材料形成第二导电线1300，沿平行于x轴的方向延伸第三沟槽和沿平行于y轴的方向延伸第一沟槽将第一电极材料层和相变存储材料层分割，剩余的第一电极材料层和相变存储材料层的组成材料形成第一电极层1210和相变存储层1220。
步骤八：采用类似上述步骤二和步骤三的方法，参照图7i所示，形成覆盖第三沟槽1021侧壁的第四绝缘层1022，并形成覆盖第四绝缘层1022的第五绝缘层1023；沿平行于z轴方向，从第三沟槽1012底部刻蚀第二电极材料条1230'、选通材料条1240'、第三电极材料条1250'，形成第四沟槽；其中，第四沟槽的顶部与第三沟槽1021的底部连通，第四沟槽的底部显露第一导电线1100。第四沟槽将第二电极材料条1230'、选通层材料条1240'及第三电极材料条1250'分割成第二电极层1230、选通层1240及第三电极层1250。
形成覆盖第五绝缘层1023、第四沟槽侧壁以及第四沟槽底部的第六绝缘层1024；使用第二填充材料填充形成有第六绝缘层1024的第三沟槽1021和第四沟槽，形成第二隔热结构1025。
覆盖第四沟槽侧壁的第六绝缘层1024以及第二隔热结构1025，用于在y方向上电隔离相邻存储单元中的第二电极层1230、选通层1240以及第三电极层1250。
可以理解的是，在形成第四沟槽的过程中，会刻蚀部分覆盖第四绝缘层1022的第五绝缘层1023，因此，在形成第四沟槽之后，剩余的覆盖第四绝缘层1022的第五绝缘层1023的厚度，小于在形成第四沟槽前覆盖第四绝缘层1022的第五绝缘层1023的厚度。结合图7i所示，剩余的第五绝缘层1023位于第四绝缘层1022和第六绝缘层1024之间。
示例性地，第四绝缘层1022和第六绝缘层1024的组成材料，可与第一绝缘层1012以及第三绝缘层1014的组成材料相同。例如，第四绝缘层1022和第六绝缘层1024的组成材料可包括氮化硅。
示例性地，第二隔热结构1025的形成方式可与第一隔热结构1015的形成方式相同。进一步地，第二隔热结构1025的组成材料可与第一隔热结构1015的组成材料相同，例如第二隔热结构1025的组成材料可包括氧化硅等。
通过步骤七和步骤八，在y方向对存储堆叠结构进行双重图案化处理，形成沿y方向并列设置的多个第二隔离结构；其中，第二隔离结构包括第四绝缘层、第五绝缘层、第六绝缘层和第二隔热结构。
需要强调的是，在平行于y轴的方向上，第二隔离结构与存储单元并列交替设置。每个第二隔离结构沿x轴方向延伸，多个彼此平行的第二隔离结构将第二导电材料层1300'分割为多条彼此平行的第二导电线1300，每条第二导电线1300沿x轴方向延伸。
步骤九：参照图7j所示，平坦化处理图7i示出的结构，以去除覆盖第二导电线1300的第二掩膜条1270，直至显露第二导电线1300。
需要指出的是，沿y轴方向延伸的第一隔离结构以及沿x轴方向延伸的第二隔离结构，将存储堆叠结构分割为多个相变存储单元1200。每个相变存储单元1200包括由下至上依次层叠设置的第三电极层1250、选通层1240、第二电极层1230、相变存储层1220和第一电极层1210。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种相变存储器，其特征在于，包括：相变存储单元；
所述相变存储单元，包括：由上至下依次层叠设置的第一电极层、相变存储层和第二电极层；
其中，所述第一电极层和所述相变存储层之间形成的第一接触界面，用于抑制所述第一电极层的组成粒子与所述相变存储层的组成粒子之间的迁移；
所述第二电极层和所述相变存储层之间形成的第二接触界面，用于抑制所述第二电极层的组成粒子与所述相变存储层的组成粒子之间的迁移。
2.根据权利要求1所述的相变存储器，其特征在于，
所述第一电极层的机械强度，大于所述相变存储层的机械强度；
所述第二电极层的机械强度，大于所述相变存储层的机械强度。
3.根据权利要求1所述的相变存储器，其特征在于，所述相变存储单元还包括：由上至下依次层叠设置在第一导电线和所述第二电极层之间的选通层和第三电极层；所述第一导电线与所述相变存储单元相互垂直；
其中，所述第三电极层，用于抑制所述第一导电线的组成粒子与所述选通层的组成粒子之间的迁移；
所述第二电极层，还用于抑制所述相变存储层的组成粒子与所述选通层的组成粒子之间的迁移。
4.根据权利要求3所述的相变存储器，其特征在于，所述第一电极层、所述第二电极层以及所述第三电极层的组成材料包括：二硼化钛。
5.根据权利要求3所述的相变存储器，其特征在于，
所述第一电极层的厚度范围为：5nm至10nm；
所述第二电极层的厚度范围为：5nm至10nm；
所述第三电极层的厚度范围为：5nm至10nm。
6.根据权利要求1所述的相变存储器，其特征在于，所述相变存储器还包括：
第一导电线和第二导电线，其中，所述第二导电线与所述第一导电线平行于同一平面且相互垂直；
所述相变存储单元，位于所述第一导电线和所述第二导电线之间，且所述相变存储单元与所述第一导电线和所述第二导电线均垂直；
沿平行于所述第一导电线的延伸方向，所述第二电极层的第一宽度大于所述相变存储层的第二宽度；
和/或，
沿平行于所述第二导电线的延伸方向，所述第二电极层的第三宽度大于所述相变存储层的第四宽度。
7.一种相变存储器的制作方法，其特征在于，包括：
形成相变存储单元；其中，所述相变存储单元，包括：由上至下依次层叠设置的第一电极层、相变存储层和第二电极层；
所述第一电极层和所述相变存储层之间形成的第一接触界面，用于抑制所述第一电极层的组成粒子与所述相变存储层的组成粒子之间的迁移；所述第二电极层和所述相变存储层之间形成的第二接触界面，用于抑制所述第二电极层的组成粒子与所述相变存储层的组成粒子之间的迁移。
8.根据权利要求7所述的方法，其特征在于，所述第一电极层和所述第二电极层的机械强度，大于所述相变存储层的机械强度。
9.根据权利要求7所述的方法，其特征在于，在形成所述相变存储单元之前，所述方法还包括：
形成第一导电线；其中，所述第一导电线与所述相变存储单元垂直；
所述形成相变存储单元，还包括：
在所述第一导电线和所述第二电极层之间由下至上依次形成第三电极层和选通层；其中，所述第三电极层，用于阻挡所述第一导电线的组成粒子与所述选通层的组成粒子之间的迁移；所述第二电极层，还用于抑制所述相变存储层的组成粒子与所述选通层的组成粒子之间的迁移。
10.根据权利要求9所述的方法，其特征在于，所述第一电极层、所述第二电极层以及所述第三电极层的组成材料包括：二硼化钛。
11.根据权利要求9所述的方法，其特征在于，
所述第一电极层的厚度范围为：5nm至10nm；
所述第二电极层的厚度范围为：5nm至10nm；
所述第三电极层的厚度范围为：5nm至10nm。
12.根据权利要求7所述的方法，其特征在于，
在形成所述相变存储单元之前，所述方法还包括：
形成第一导电线；其中，所述第一导电线与所述相变存储单元垂直；
在形成所述相变存储单元之后，所述方法还包括：在所述相变存储单元上形成第二导电线；其中，所述第二导电线与所述第一导电线平行于同一平面且相互垂直；
所述相变存储单元位于所述第一导电线和所述第二导电线之间，且所述相变存储单元与所述第二导电线垂直；
沿平行于所述第一导电线的延伸方向，所述第二电极层的第一宽度大于所述相变存储层的第二宽度；
和/或，
沿平行于所述第二导电线的延伸方向，所述第二电极层的第三宽度大于所述相变存储层的第四宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110614419.6A CN113437213A (zh) | 2021-06-02 | 2021-06-02 | 相变存储器及相变存储器的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110614419.6A CN113437213A (zh) | 2021-06-02 | 2021-06-02 | 相变存储器及相变存储器的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113437213A true CN113437213A (zh) | 2021-09-24 |
Family
ID=77803571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110614419.6A Pending CN113437213A (zh) | 2021-06-02 | 2021-06-02 | 相变存储器及相变存储器的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113437213A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000121A (zh) * | 2022-06-07 | 2022-09-02 | 长江先进存储产业创新中心有限责任公司 | 一种相变存储器及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US20050202200A1 (en) * | 2003-03-24 | 2005-09-15 | Mitsubishi Chemical Corporation | Phase-change recording material and information recording medium |
| US20090225588A1 (en) * | 2008-03-07 | 2009-09-10 | Wolodymyr Czubatyj | Memory Device |
| US20090231911A1 (en) * | 2008-03-14 | 2009-09-17 | Micron Technology, Inc. | Phase change memory cell with constriction structure |
| US20100226163A1 (en) * | 2009-03-04 | 2010-09-09 | Savransky Semyon D | Method of resistive memory programming and associated devices and materials |
| US20130292631A1 (en) * | 2012-05-07 | 2013-11-07 | Feng Chia University | Multi-Layered Phase-Change Memory Device |
| US20180269388A1 (en) * | 2013-07-19 | 2018-09-20 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Phase change memory unit and preparation method therefor |
| CN110556476A (zh) * | 2019-08-30 | 2019-12-10 | 华中科技大学 | 二维材料改良的超晶格相变薄膜、相变存储器及制备方法 |
| US20200091426A1 (en) * | 2018-09-19 | 2020-03-19 | Shenzhen GOODIX Technology Co., Ltd. | Method for producing memristor electrode and resistive memory |
| CN111816766A (zh) * | 2020-08-27 | 2020-10-23 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN112599667A (zh) * | 2020-12-15 | 2021-04-02 | 长江先进存储产业创新中心有限责任公司 | 一种相变存储器及其制作方法 |
-
2021
- 2021-06-02 CN CN202110614419.6A patent/CN113437213A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US20050202200A1 (en) * | 2003-03-24 | 2005-09-15 | Mitsubishi Chemical Corporation | Phase-change recording material and information recording medium |
| US20090225588A1 (en) * | 2008-03-07 | 2009-09-10 | Wolodymyr Czubatyj | Memory Device |
| US20090231911A1 (en) * | 2008-03-14 | 2009-09-17 | Micron Technology, Inc. | Phase change memory cell with constriction structure |
| US20100226163A1 (en) * | 2009-03-04 | 2010-09-09 | Savransky Semyon D | Method of resistive memory programming and associated devices and materials |
| US20130292631A1 (en) * | 2012-05-07 | 2013-11-07 | Feng Chia University | Multi-Layered Phase-Change Memory Device |
| US20180269388A1 (en) * | 2013-07-19 | 2018-09-20 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Phase change memory unit and preparation method therefor |
| US20200091426A1 (en) * | 2018-09-19 | 2020-03-19 | Shenzhen GOODIX Technology Co., Ltd. | Method for producing memristor electrode and resistive memory |
| CN110556476A (zh) * | 2019-08-30 | 2019-12-10 | 华中科技大学 | 二维材料改良的超晶格相变薄膜、相变存储器及制备方法 |
| CN111816766A (zh) * | 2020-08-27 | 2020-10-23 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN112599667A (zh) * | 2020-12-15 | 2021-04-02 | 长江先进存储产业创新中心有限责任公司 | 一种相变存储器及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000121A (zh) * | 2022-06-07 | 2022-09-02 | 长江先进存储产业创新中心有限责任公司 | 一种相变存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111816766B (zh) | 相变存储器及相变存储器的制作方法 | |
| TWI595560B (zh) | 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構 | |
| US10483463B2 (en) | Memory cells, memory arrays, and methods of forming memory cells and arrays | |
| CN112018239B (zh) | 相变存储器及相变存储器的制作方法 | |
| TW201735270A (zh) | 半導體記憶體裝置及其製造方法 | |
| CN112271254B (zh) | 相变存储器及相变存储器的制作方法 | |
| US20180269388A1 (en) | Phase change memory unit and preparation method therefor | |
| CN103137863B (zh) | 相变随机存取存储器件及其制造方法 | |
| CN112599667B (zh) | 一种相变存储器及其制作方法 | |
| US11094745B2 (en) | Variable resistance memory device and method of fabricating the same | |
| CN107086269A (zh) | 存储器结构 | |
| KR102578801B1 (ko) | 가변 저항 메모리 장치 | |
| CN113437213A (zh) | 相变存储器及相变存储器的制作方法 | |
| US11594677B2 (en) | Semiconductor storage device with insulating films adjacent resistance changing films | |
| US20210083008A1 (en) | Semiconductor storage device | |
| US11527576B2 (en) | Nonvolatile semiconductor storage device and manufacturing method thereof | |
| CN113594199B (zh) | 相变存储器及其控制方法和制作方法 | |
| CN112968037A (zh) | 相变存储器及其制作方法 | |
| CN112585758B (zh) | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 | |
| CN113594201A (zh) | 相变存储器及其制作方法 | |
| CN112106136A (zh) | 用于3d相变存储单元以改善编程并增大阵列尺寸的新替换位线和字线方案 | |
| CN113299827A (zh) | 相变存储器及其制作方法 | |
| CN109659430A (zh) | 包括数据存储图案的半导体装置 | |
| TWI789818B (zh) | 半導體記憶裝置 | |
| US20240099168A1 (en) | Phase change memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210924 |