CN113299827A - 相变存储器及其制作方法 - Google Patents
相变存储器及其制作方法 Download PDFInfo
- Publication number
- CN113299827A CN113299827A CN202110425879.4A CN202110425879A CN113299827A CN 113299827 A CN113299827 A CN 113299827A CN 202110425879 A CN202110425879 A CN 202110425879A CN 113299827 A CN113299827 A CN 113299827A
- Authority
- CN
- China
- Prior art keywords
- phase change
- layer
- change memory
- phase
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 478
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000003860 storage Methods 0.000 claims abstract description 119
- 230000006911 nucleation Effects 0.000 claims abstract description 35
- 238000010899 nucleation Methods 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 39
- 238000002425 crystallisation Methods 0.000 claims description 21
- 230000008025 crystallization Effects 0.000 claims description 21
- 230000008018 melting Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 239000011232 storage material Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 576
- 238000002955 isolation Methods 0.000 description 38
- 239000004020 conductor Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 22
- 239000000470 constituent Substances 0.000 description 20
- 239000007772 electrode material Substances 0.000 description 19
- 239000012782 phase change material Substances 0.000 description 19
- 239000011810 insulating material Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000002131 composite material Substances 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000000427 thin-film deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000002041 carbon nanotube Substances 0.000 description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000410 antimony oxide Inorganic materials 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开实施例公开了一种相变存储器及其制作方法。所述相变存储器包括：沿第一方向依次层叠设置的第一导电线、相变存储单元以及第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直；所述相变存储单元，包括：相变存储层和第一相变层；其中，所述第一相变层，覆盖所述相变存储层沿第二方向相对设置的两侧的侧壁；和/或，所述第一相变层，覆盖所述相变存储层沿第三方向相对设置的两侧的侧壁；所述第一相变层，用于为所述相变存储层提供成核位点；所述第一方向、所述第二方向以及所述第三方向彼此垂直。
Description
技术领域
本公开实施例涉及半导体技术领域，尤其涉及一种相变存储器及其制作方法。
背景技术
相变存储器(Phase Change Memory，PCM)作为作为下一代主流的非易失性存储器，同时具有动态随机存取存储器(Dynamic Random Access Memory，DRAM)的高速度、高寿命和快闪存储器(Flash Memory)的低成本、非易失的优点。另外，由于其具有低功耗和高集成度等优点，可以用于移动设备中。
相关技术中，沿垂直于衬底方向堆叠设置电极层和相变存储层，通过加热电极层产生的热量传导至相变存储层，使得相变存储层发生相态的转变，可完成相变存储器的写入操作。然而，相变存储层相态转变持续的时间较长，限制了相变存储器写入速度的提高。因此，如何缩短相变存储层相态转变所需的时间，以提高相变存储器的写入速度，成为亟待解决的问题。
发明内容
有鉴于此，本公开实施例提供一种相变存储器及其制作方法。
根据本公开实施例的第一方面，提供一种相变存储器，包括：
沿第一方向依次层叠设置的第一导电线、相变存储单元以及第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直；
所述相变存储单元，包括：相变存储层和第一相变层；其中，
所述第一相变层，覆盖所述相变存储层沿第二方向相对设置的两侧的侧壁；
和/或，
所述第一相变层，覆盖所述相变存储层沿第三方向相对设置的两侧的侧壁；
所述第一相变层，用于为所述相变存储层提供成核位点；所述第一方向、所述第二方向以及所述第三方向彼此垂直。
在一些实施例中，所述相变存储单元还包括：沿所述第一方向层叠设置的第一电极层和第二电极层；
所述相变存储层，位于所述第一电极层和所述第二电极层之间；
所述第一相变层，位于所述第一电极层与所述相变存储层之间；
和/或，
所述第一相变层，位于所述相变存储层与所述第二电极层之间。
在一些实施例中，所述第一相变层的结晶温度大于所述相变存储层的结晶温度；所述第一相变层的熔化温度大于所述相变存储层的熔化温度。
在一些实施例中，所述相变存储单元还包括：第二相变层；
所述相变存储层，包括：沿所述第一方向层叠设置的多个相变存储子层；
所述第二相变层，位于相邻的两个所述相变存储子层之间，以用于为所述相变存储子层提供成核位点。
在一些实施例中，所述相变存储单元还包括：第一导电层；其中，
所述第一导电层，位于所述第一电极层与所述相变存储层之间，用于减小所述第一电极层与所述相变存储层之间的接触电阻；
和/或，
所述第一导电层，位于所述相变存储层与所述第二电极层之间，用于减小所述相变存储层与所述第二电极层之间的接触电阻。
根据本公开实施例的第二方面，提供一种相变存储器的制作方法，包括：
形成第一导电线；
沿第一方向，在所述第一导电线上形成相变存储单元；其中，所述相变存储单元包括相变存储层和第一相变层；所述第一相变层，覆盖所述相变存储层沿第二方向相对设置的两侧的侧壁，和/或，所述第一相变层，覆盖所述相变存储层沿第三方向相对设置的两侧的侧壁；所述第一相变层，用于为所述相变存储层提供成核位点；所述第一方向、所述第二方向以及所述第三方向彼此垂直；
沿所述第一方向，在所述相变存储单元上形成第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直。
在一些实施例中，所述相变存储单元还包括：沿所述第一方向层叠设置的第一电极层和第二电极层；
所述在所述第一导电线上形成相变存储单元，包括：
在所述第一导电线上形成沿所述第一方向依次层叠设置的所述第一电极层、所述第一相变层、所述相变存储层以及所述第二电极层；
和/或，
在所述第一导电线上形成沿所述第一方向依次层叠设置的所述第一电极层、所述相变存储层、所述第一相变层以及所述第二电极层。
在一些实施例中，所述相变存储单元还包括：第二相变层；所述相变存储层，包括：多个相变存储子层；
所述在所述第一导电线上形成相变存储单元，还包括：
在所述第一导电线上形成沿所述第一方向层叠设置的所述第二相变层和多个所述相变存储子层；
其中，所述第二相变层，位于相邻的两个所述相变存储子层之间，以用于为所述相变存储子层提供成核位点。
在一些实施例中，所述在所述第一导电线上形成相变存储单元，包括：
在所述第一导电线上形成相变存储材料层；
形成贯穿所述相变存储材料层的第一凹槽和第二凹槽，以形成所述相变存储层；其中，所述第一凹槽沿所述第三方向延伸，所述第一凹槽的侧壁显露所述相变存储材料层沿所述第二方向相对设置的两侧；所述第二凹槽沿所述第二方向延伸，所述第二凹槽的侧壁显露所述相变存储材料层沿所述第三方向相对设置的两侧；
沿所述第一凹槽的侧壁形成覆盖所述相变存储层的所述第一相变层；
和/或，
沿所述第二凹槽的侧壁形成覆盖所述相变存储层的所述第一相变层。
在一些实施例中，所述相变存储单元还包括：第一导电层；
所述在所述第一导电线上形成相变存储单元，包括：
形成沿所述第一方向依次层叠设置的所述第一电极层、所述第一导电层、所述第一相变层、以及所述相变存储层；其中，所述第一导电层，用于减小所述第一电极层与所述相变存储层之间的接触电阻；
和/或，
形成沿所述第一方向依次层叠设置的所述相变存储层、所述第一相变层、所述第一导电层以及所述第二电极层；其中，所述第一导电层，用于减小所述相变存储层与所述第二电极层之间的接触电阻。
本公开实施例中，通过在相变存储层沿第二方向相对设置的两侧的侧壁，和/或在相变存储层沿第三方向相对设置的两侧的侧壁设置第一相变层，在执行写入操作的过程中，相变存储层侧壁的第一相变层可为相变存储层提供成核位点，增加相变存储层的成核区域，即可减小相变存储层结晶所需的时间，有利于提高相变存储器的写入速度。
进一步地，由于相变存储层结晶所需的时间减小，施加于相变存储层的电脉冲的持续时间可相应地减少，有利于减小相变存储器的功耗。
附图说明
图1是根据一示例性实施例示出的一种相变存储器的局部示意图；
图2a和图2b是根据一示例性实施例示出的另一种相变存储器的结构示意图；
图3是根据一示例性实施例示出的又一种相变存储器的结构示意图；
图4是根据一示例性实施例示出的一种相变存储器的制作方法的流程图；
图5a至图5j是根据一示例性实施例示出的一种相变存储器的制作方法的示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是，本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。
需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
图1是根据一示例性实施例示出的一种相变存储器的局部示意图。参照图1所示，相变存储器至少包括堆叠设置的第一电极层和第二电极层，以及位于第一电极层和第二电极层之间的相变存储层。
相关技术中，通过施加写入电脉冲(例如，写入电流)加热第一电极层产生热量，在该热量的作用下，相变存储层中的相变材料可由非晶相转变为晶相，从而结晶，完成逻辑“0”的写入操作。
然而，在写入操作的过程中，写入电脉冲通常是单向进行，第一电极层产生的热量首先沿图1中箭头所指方向传导至相变存储层的底部，相变存储层底部的相变材料开始成核并生长直至结晶。图1中示出了相变存储层的成核区域，由于成核区域较少，导致相变存储层结晶需要较长的时间，即写入操作需要较长的时间，这严重限制了相变存储器的写入速度。
此外，通过施加电脉冲的方式实现相变材料结晶，需要施加操作电流或操作电压，且施加操作电流或操作电压的脉冲时间较长，会使得相变存储器的功耗进一步的增加。
有鉴于此，本公开实施例提供一种相变存储器。
图2a和图2b是根据一示例性实施例示出的另一种相变存储器1000的结构示意图，图2a表示的是相变存储器xoz平面的剖视图，图2b表示的是相变存储器xoy平面的剖视图。参照图2a所示，相变存储器1000包括：
沿第一方向依次层叠设置的第一导电线1100、相变存储单元1200以及第二导电线1300；其中，第一导电线1100和第二导电线1300平行于同一平面且彼此垂直，相变存储单元1200与第一导电线1100和第二导电线1300均垂直；
相变存储单元1200，包括：相变存储层1230和第一相变层1240；其中，
第一相变层1240，覆盖相变存储层1230沿第二方向相对设置的两侧的侧壁；
和/或，
第一相变层1240，覆盖相变存储层1230沿第三方向相对设置的两侧的侧壁；
第一相变层1240，用于为相变存储层1230提供成核位点；第一方向、第二方向以及第三方向彼此垂直。
第一导电线1100和第二导电线1300的组成材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。第一导电线1100和第二导电线1300可以具有相同的导电材料，也可以具有不同的导电材料。
需要强调的是，设置第一导电线的第一平面和设置第二导电线的第二平面平行，且第一平面与第二平面不重叠。相变存储单元位于第一平面和第二平面之间，且相变存储单元与第一平面和第二平面均垂直。
需要指出的是，衬底位于第一导电线下方(图中未示出)，本文中所使用的第一方向(例如z方向)垂直于衬底所在的平面，第二方向(例如x方向)和第三方向(例如y方向)平行于衬底所在的平面，第一方向、第二方向以及第三方向彼此垂直。
相变存储层1230的组成材料可包括：基于硫属元素化物的合金。例如，GST(Ge-Sb-Te)合金。相变存储层1230的组成材料还可包括任何其他适合的相变材料。
需要指出的是，当相变存储层1230发生相变时，相变存储层1230的电阻发生变化。相变存储器1000可根据相变存储层1230的电阻状态变化进行数据的存储。
示例性地，参照图2a所示，第一相变层1240，覆盖相变存储层1230沿x方向相对设置的两侧的侧壁。这里，x方向表示的是第二方向。
需要指出的是，图2a中的结构仅为示意，在实际的相变存储器中，相变存储单元可包括分别沿x方向、y方向以及z方向延伸的立体结构。例如，正方体或长方体。相应地，相变存储层可包括三对相对设置的侧面：沿z方向并列设置的上侧和下侧、沿x方向并列设置的左侧和右侧、沿y方向并列设置的前侧和后侧。可以理解的是，在本公开实施例中，相变存储层的左侧和右侧被第一相变层所覆盖。
在一些实施例中，第一相变层，覆盖相变存储层沿y方向相对设置的两侧的侧壁。这里，y方向表示的是第三方向，可以理解的是，在本公开实施例中，相变存储层的前侧和后侧被第一相变层所覆盖。
示例性地，参照图2b所示，第一相变层1240，覆盖相变存储层1230沿x方向相对设置的两侧的侧壁，第一相变层1240，还覆盖相变存储层1230沿y方向相对设置的两侧的侧壁。可以理解的是，在本公开实施例中，相变存储层的左侧、右侧、前侧和后侧均被第一相变层所覆盖。
示例性地，参照图2b所示，相变存储层1230在xoy平面的剖面包括矩形，第一相变层1240围绕该矩形设置。
在一些实施例中，第一相变层1240的组成材料与相变存储层的组成材料属于相同的晶系。在另一些实施例中，第一相变层1240的组成材料与相变存储层的组成材料可属于不同的晶系，但是第一相变层与相变存储层具有匹配的晶格间距或晶格常数。如此，第一相变层与相变存储层接触的表面可充当异相晶核的作用，为相变存储层提供异相成核位点，并使相变存储层有序重排，促进相变存储层的结晶。
在一些实施例中，第一相变层1240可包括掺杂的相变材料，第一相变层中的杂质或缺陷，可降低相变存储层的成核势垒，并在该杂质表面或缺陷表面为相变存储层提供成核位点，促进相变存储层成核。
在一些实施例中，相变存储层的成核位点位于相变存储层的表面以及第一相变层的表面。
本公开实施例中，通过在相变存储层沿第二方向相对设置的两侧的侧壁，和/或在相变存储层沿第三方向相对设置的两侧的侧壁设置第一相变层，在执行写入操作的过程中，相变存储层侧壁的第一相变层可为相变存储层提供成核位点，增加相变存储层的成核区域，即可减小相变存储层结晶所需的时间，有利于提高相变存储器的写入速度。
进一步地，由于相变存储层结晶所需的时间减小，施加于相变存储层的电脉冲的持续时间可相应地减少，有利于减小相变存储器的功耗。
在一些实施例中，参照图2a所示，相变存储单元1200还包括：沿第一方向层叠设置的第一电极层1210a和第二电极层1210b；
相变存储层1230，位于第一电极层1210a和第二电极层1210b之间；
第一相变层1240，位于第一电极层1210a与相变存储层1230之间；
和/或，
第一相变层1240，位于相变存储层1230与第二电极层1210b之间。
第一电极层1210a和第二电极层1210b的组成材料可包括碳材料，例如非晶碳(α相碳)或碳纳米管。第一电极层1210a和第二电极层1210b用于传导电信号。第一电极层1210a和第二电极层1210b的组成材料可以相同，也可以不同。
可以理解的是，在本公开实施例中，相变存储层的上侧和下侧也被第一相变层所覆盖。相较于仅在相变存储层的侧壁设置第一相变层，本公开实施例中，还在相变存储层的下表面和/或上表面设置第一相变层，可为相变存储层提供更多的成核位点，增加相变存储层的成核区域，进一步地减小相变存储层结晶所需的时间。
在一些实施例中，第一相变层的结晶温度大于相变存储层的结晶温度；第一相变层的熔化温度大于相变存储层的熔化温度。
需要强调的是，若第一相变层的结晶温度小于或等于相变存储层的结晶温度，在施加写入电脉冲加热的过程中，可能会出现还未到达相变存储层的结晶温度、但是第一相变层已经结晶的情况，无法为相变存储层提供成核位点。
若第一相变层的熔化温度小于相变存储层的熔化温度，在施加写入电脉冲加热的过程中，可能会出现到达相变存储层的结晶温度时第一相变层已变为熔融态的情况，也无法为相变存储层提供成核位点。
本公开实施例中，通过设置第一相变层的结晶温度大于相变存储层的结晶温度；第一相变层的熔化温度大于相变存储层的熔化温度，可保证在相变存储层结晶的过程中，第一相变层未完全晶化且未出现熔融态，能够为相变存储层提供成核位点。
在一些实施例中，相变存储单元还包括：第二相变层；
相变存储层，包括：沿第一方向层叠设置的多个相变存储子层；
第二相变层，位于相邻的两个所述相变存储子层之间，以用于为相变存储子层提供成核位点。
示例性地，参照图3所示，相变存储单元还包括：第二相变层1270。相变存储层1230，包括：沿z方向层叠设置的第一个相变存储子层1230a和第二个相变存储子层1230b。第二相变层1270，位于相邻的第一个相变存储子层1230a和第二个相变存储子层1230b之间，以用于为第一个相变存储子层1230a和第二个相变存储子层1230b提供成核位点。
需要指出的是，相变存储单元可包括多个第二相变层，相变存储层可包括多个相变存储子层，每个第二相变层位于任意两个相邻的相变存储子层之间。可以理解的是，相变存储子层与第二相变层可沿第一方向交替层叠设置。
在一些实施例中，第一相变层与第二相变层接触。
示例性地，参照图3所示，第一相变层1240，覆盖相变存储层1230沿x方向相对设置的两侧的侧壁，第二相变层1270沿平行于x轴的方向延伸，并与第一相变层1240接触。第一相变层1240与第二相变层1230在xoz平面的投影呈“H”型。
在其它实施例中，第一相变层，覆盖相变存储层沿y方向相对设置的两侧的侧壁，第二相变层沿平行于y轴的方向延伸，并与第一相变层接触。第一相变层与第二相变层在yoz平面的投影呈“H”型。
本公开实施例中，通过设置多个相变存储子层和第二相变层，利用该第二相变层，可从相变存储层的中央位置提供成核位点，进一步的增大相变存储层的成核区域，更进一步地减小相变存储层结晶所需的时间。
第一相变层1240和第二相变层1270的组成材料包括氧化锗、氧化锑、氧化碲或掺杂锗锑碲合金等。第一相变层1240和第二相变层1270的组成材料可以相同，也可以不同。
在一些实施例中，参照图2b所示，第一相变层1240，包括：沿第二方向的第一厚度L1和沿第三方向的第二厚度L2，第一厚度L1和第二厚度L2可以相同，也可以不同。
在一些实施例中，相变存储单元还包括：第一导电层；其中，
第一导电层，位于第一电极层1210a与相变存储层1230之间，用于减小第一电极层1210a与相变存储层1230之间的接触电阻；
和/或，
第一导电层，位于相变存储层1230与第二电极层1210b之间，用于减小相变存储层1230与第二电极层1210b之间的接触电阻。
示例性地，参照图2a所示，相变存储单元可包括：第一个第一导电层1250a和第二个第一导电层1250b，第一个第一导电层1250a，位于第一电极层1210a与相变存储层1230之间，用于减小第一电极层1210a与相变存储层1230之间的接触电阻，第二个第一导电层1250b，位于相变存储层1230与第二电极层1210b之间，用于减小相变存储层1230与第二电极层1210b之间的接触电阻。
在其它实施例中，相变存储单元可仅包括一个第一导电层，位于第一电极层与相变存储层之间，用于减小第一电极层与相变存储层之间的接触电阻，或，位于相变存储层与第二电极层之间，用于减小相变存储层与第二电极层之间的接触电阻。
第一导电层的组成材料包括导电材料。导电材料包括但不限于钨(W)，铂(Pt)，钌(Ru)，铱(Ir)或其任何组合。需要强调的是，第一个第一导电层1250a和第二个第一导电层1250b均为第一导电层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分两个电极层在位置上的不同，而不必用于描述特定的顺序或先后次序。
在一些实施例中，第一导电层还用于增大电极层与相变存储层之间的附着力。
在另一些实施例中，第一相变层位于相变存储层和第一导电层之间，第一导电层还可增大电极层和第一相变层之间的附着力。
示例性地，参照图2a所示，第一个第一导电层1250a位于第一电极层1210a与相变存储层1230之间，用于增大第一电极层1210a与相变存储层1230之间的附着力。更具体地，第一相变层1240位于相变存储层1230和第一个第一导电层1250a之间，第一个第一导电层1250a还可增大第一电极层1210a与第一相变层1240之间的附着力。
示例性地，参照图2a所示，第二个第一导电层1250b位于第二电极层1210b与相变存储层1230之间，用于增大第二电极层1210b与相变存储层1230之间的附着力。更具体地，第一相变层1240位于相变存储层1230和第二个第一导电层1250b之间，第二个第一导电层1250b还可增大第二电极层1210b与第一相变层1240之间的附着力。
在一些实施例中，参照图2a所示，相变存储单元1200还包括：选通层1220和第三电极层1210c；其中，选通层1220位于第一导电线1100和第一电极层1210a之间，第三电极层1210c位于第一导电线1100和选通层1220之间。
选通层1220的组成材料可包括：阈值选择开关(Ovonic threshold switchingOTS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。这里，a、b和c可包括正数。
第三电极层1210c的组成材料可包括碳材料，例如非晶碳(α相碳)或碳纳米管。第三电极层1210c用于传导电信号。需要强调的是，第一电极层1210a、第二电极层1210b和第三电极层1210c均为电极层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分其在位置上的不同，而不必用于描述特定的顺序或先后次序。
在一些实施例中，相变存储单元还包括：至少一个粘附层，用于增大层与层之间的附着力。
示例性地，参照图2a所示，相变存储单元1200还包括：第一个粘附层1260a和第二个粘附层1260b，第一个粘附层1260a用于增大第一导电线1100与第三电极层1210c之间的附着力，第二个粘附层1260b用于增大第二电极层1210b与第二导电线1300之间的附着力。
第一个粘附层1260a和第二个粘附层1260b的组成材料可包括金属氮化物。例如，氮化钨，氮化钛或氮化钽等。第一个粘附层1260a和第二个粘附层1260b的组成材料可以相同，也可以不同。
在一些实施例中，结合图2a和图2b所示，相变存储器1000还包括：
隔离结构1400，用于电隔离和热隔离相邻的相变存储单元，包括：沿第二方向依次并列设置的第一隔离层1410、第一绝缘层1420、第二隔离层1430和第二绝缘层1440。
示例性地，参照图2a所示，第一隔离层1410和第一绝缘层1420沿x方向依次并列设置，覆盖第一个第一导电层1250a、第一相变层1240、第二个第一导电层1250b、第二电极层1210b、第二个粘附层1260b以及第二导电线1300的侧壁。第一隔离层1410的组成材料包括氮化物，例如，氮化硅。第一绝缘层1420的组成材料包括氧化物，例如，氧化硅。
示例性地，结合图2a和图2b所示，第二隔离层1430和第二绝缘层1440沿x方向依次并列设置，覆盖第一个粘附层1260a、第三电极层1210c、选通层1220、第一电极层1210a以及第一绝缘层1420的侧壁。第二隔离层1430的组成材料包括氮化物，例如，氮化硅。第二绝缘层1440的组成材料包括氧化物，例如，氧化硅。
图4是根据一示例性实施例示出的一种相变存储器的制作方法的流程图，该方法用于制作本公开实施例提供的相变存储器1000。参照图4所示，所述方法包括以下步骤：
S110：形成第一导电线；
S120：沿第一方向，在第一导电线上形成相变存储单元；其中，相变存储单元包括相变存储层和第一相变层；第一相变层，覆盖相变存储层沿第二方向相对设置的两侧的侧壁，和/或，第一相变层，覆盖相变存储层沿第三方向相对设置的两侧的侧壁；第一相变层，用于为相变存储层提供成核位点；第一方向、第二方向以及第三方向彼此垂直；
S130：沿第一方向，在相变存储单元上形成第二导电线；其中，第一导电线和第二导电线平行于同一平面且彼此垂直，相变存储单元与第一导电线和第二导电线均垂直。
示例性地，在步骤S110中，可通过薄膜沉积工艺和刻蚀工艺，形成第一导电线。
示例性地，在步骤S120中，可通过薄膜沉积工艺在第一导电线上形成相变存储叠层，相变存储叠层包括相变存储材料层。执行刻蚀工艺，形成沿第二方向并列排布的多个第一凹槽以及沿第三方向并列排布的多个第二凹槽。该多个第一凹槽以及第二凹槽将相变存储叠层分隔为多个彼此独立的相变存储单元，将相变存储材料层分隔为多个彼此独立的相变存储层。
执行薄膜沉积工艺或氧化处理，形成覆盖相变存储层沿第二方向相对设置的两侧的侧壁，和/或，形成覆盖相变存储层沿第三方向相对设置的两侧的侧壁的第一相变层。
示例性地，在步骤S130中，可通过薄膜沉积工艺和刻蚀工艺，在相变存储单元上形成第二导电线。
本公开实施例中，通过在相变存储层沿第二方向相对设置的两侧的侧壁，和/或在相变存储层沿第三方向相对设置的两侧的侧壁形成第一相变层，在执行写入操作的过程中，相变存储层侧壁的第一相变层可为相变存储层提供成核位点，增加相变存储层的成核区域，即可减小相变存储层结晶所需的时间，有利于提高相变存储器的写入速度。
进一步地，由于相变存储层结晶所需的时间减小，施加于相变存储层的电脉冲的持续时间可相应地减少，有利于减小相变存储器的功耗。
在一些实施例中，相变存储单元还包括：沿第一方向层叠设置的第一电极层和第二电极层；上述步骤S120，包括：
在第一导电线上形成沿第一方向依次层叠设置的第一电极层、第一相变层、相变存储层以及第二电极层；
和/或，
在第一导电线上形成沿第一方向依次层叠设置的第一电极层、相变存储层、第一相变层以及第二电极层。
示例性地，可通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺，在第一导电线上形成沿第一方向依次层叠设置的第一电极层、第一相变层、相变存储层以及第二电极层，和/或，在第一导电线上形成沿第一方向依次层叠设置的第一电极层、相变存储层、第一相变层以及第二电极层。
在一些实施例中，相变存储单元还包括：第二相变层；相变存储层，包括：多个相变存储子层；上述步骤S120，还包括：
在第一导电线上形成沿第一方向层叠设置的第二相变层和多个相变存储子层；
其中，第二相变层，位于相邻的两个所述相变存储子层之间，以用于为相变存储子层提供成核位点。
示例性地，可通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺，在第一导电线上形成沿第一方向层叠设置的第二相变层和多个相变存储子层。
在一些实施例中，上述步骤S120，包括：
在第一导电线上形成相变存储材料层；
形成贯穿相变存储材料层的第一凹槽和第二凹槽，以形成相变存储层；其中，第一凹槽沿第三方向延伸，第一凹槽的侧壁显露相变存储材料层沿第二方向相对设置的两侧；第二凹槽沿第二方向延伸，第二凹槽的侧壁显露相变存储材料层沿第三方向相对设置的两侧；
沿第一凹槽的侧壁形成覆盖相变存储层的第一相变层；
和/或，
沿第二凹槽的侧壁形成覆盖相变存储层的第一相变层。
示例性地，可通过第一凹槽和/或第二凹槽的侧壁回蚀去除部分相变存储材料层，以形成相变存储层，通过薄膜沉积工艺沿第一凹槽和/或第二凹槽的侧壁形成覆盖相变存储层的第一相变层。
示例性地，可通过第一凹槽和/或第二凹槽的侧壁氧化部分相变存储材料层，以形成第一相变层，剩余的相变存储材料层变为相变存储层。
在一些实施例中，相变存储单元还包括：第一导电层；上述步骤S120，包括：
形成沿第一方向依次层叠设置的第一电极层、第一导电层、第一相变层、以及相变存储层；其中，第一导电层，用于减小第一电极层与相变存储层之间的接触电阻；
和/或，
形成沿第一方向依次层叠设置的相变存储层、第一相变层、第一导电层以及第二电极层；其中，第一导电层，用于减小相变存储层与第二电极层之间的接触电阻。
以下结合上述任意实施例提供具体示例：
示例1：
图5a至图5j是根据一示例性实施例示出的一种相变存储器的制作方法的示意图。参照图5a至图5j，所述方法包括以下步骤：
步骤一：参照图5a所示，在衬底1001表面形成第一导电材料层1100'和相变存储叠层1200"，并形成覆盖相变存储叠层1200"的第一掩膜层1271'；其中，相变存储叠层1200"包括：由下至上依次层叠设置的第一个粘附材料层1260a"、第三个电极材料层1210c"、选通材料层1220"、第一个电极材料层1210a"、第一个第一导电材料层1250a"、第一相变材料层1240"、相变存储材料层1230"、第一相变材料层1240"、第二个第一导电材料层1250b"和第二个电极材料层1210b"。
第一导电材料层1100'、第一个第一导电材料层1250a"和第二个第一导电材料层1250b"的组成材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。
第一个粘附材料层1260a"的组成材料可包括金属氮化物。例如，氮化钨，氮化钛或氮化钽等。
第一个电极材料层1210a"、第二个电极材料层1210b"和第三个电极材料层1210c"的组成材料可包括碳材料，例如非晶碳(α相碳)或碳纳米管。
选通材料层1220"的组成材料可包括：阈值选择开关(Ovonic thresholdswitching OTS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。这里，a、b、c可包括正数。
第一相变材料层1240"的组成材料可包括：氧化锗、氧化锑、氧化碲或掺杂锗锑碲合金等。
相变存储材料层1230"的组成材料可包括：基于硫属元素化物的合金。例如，GST(Ge-Sb-Te)合金。相变存储材料层1230"的组成材料还可包括任何其他适合的相变材料。
示例性地，可通过薄膜沉积工艺，在第一导电材料层1100'的表面形成相变存储叠层1200"；沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。
第一掩膜层1271'可包括光致抗蚀剂掩膜或基于光刻掩膜进行图案化的硬掩膜。例如：氮化硅或氧化硅等。
步骤二：形成沿平行于z轴方向贯穿第一掩膜层1271'、第二个电极材料层1210b"、第二个第一导电材料层1250b"、第一相变材料层1240"、相变存储材料层1230"和第一个第一导电材料层1250a"的多个第一沟槽1011；其中，第一沟槽1011的底部显露第一个电极材料层1210a"。
示例性地，参照图5b所示，多个第一沟槽1011沿平行于x轴的方向并列排布、沿平行于y轴的方向延伸。
多个彼此平行的第一沟槽1011分别将第一掩膜层1271'、第二个电极材料层1210b"、第二个第一导电材料层1250b"、第一相变材料层1240"、相变存储材料层1230"和第一个第一导电材料层1250a"分割为多条彼此平行的第一掩膜条1271、第二个电极材料条1210b'、第二个第一导电材料条1250b'、第一相变材料条1240'、相变存储材料条1230'以及第一个第一导电材料条1250a'。
步骤三：参照图5b所示，沿第一凹槽1011的侧壁形成覆盖相变存储材料条1230'的第一相变材料条1240'。
示例性地，可通过第一凹槽1011的侧壁回蚀去除部分相变存储材料，以形成相变存储材料条1230'，通过薄膜沉积工艺形成覆盖相变存储材料条1230'侧壁的第一相变材料条1240'，第一相变材料条1240'沿平行于y轴的方向延伸。
示例性地，还可通过第一凹槽1011的侧壁氧化部分相变存储材料，以形成第一相变材料条1240'，剩余的相变存储材料变为相变存储材料条1230'。氧化工艺包括：热氧化工艺或等离子体氧化工艺。
可以理解的是，当相变存储材料条1230'沿z方向相对设置的两侧的第一相变材料与沿x方向相对设置的两侧的第一相变材料的组分相同时，可形成如图5c所示的“回字型”结构。
步骤四：参照图5c所示，形成覆盖第一沟槽1011侧壁的第一隔离材料层1410'，并形成覆盖第一隔离材料层1410'的第一绝缘材料层1420'；其中，第一绝缘材料层1420'还覆盖第一沟槽1011底部显露的第一个电极材料层1210a"。
示例性地，可通过化学气相沉积(CVD)的方式向第一沟槽1011中沉积第一隔离材料，以形成第一隔离材料层1410'。可以理解的是，在向第一沟槽1011中沉积第一隔离材料的同时，部分第一隔离材料会沉积在第一掩膜条1271顶部，进而覆盖第一掩膜条1271。
第一隔离材料层1410'的组成材料可包括氮化物，例如氮化硅。第一绝缘材料层1420'的组成材料可包括氧化物，例如氧化硅。
步骤五：平坦化处理覆盖第一掩膜条1271表面的第一隔离材料层1410'和第一绝缘材料层1420'，以形成第一隔离层1410和第一绝缘层1420；参照图5d所示，沿平行于z轴方向，刻蚀覆盖第一沟槽1011底部显露的第一个电极材料层1210a"、选通材料层1220"、第三个电极材料层1210c"、第一个粘附材料层1260a"以及第一导电材料层1100'，形成第二沟槽；其中，第二沟槽的顶部与第一沟槽1011的底部连通；形成覆盖第一绝缘层1420、第二沟槽侧壁以及第二沟槽底部的第二隔离材料层1430'；使用第二绝缘材料填充形成有第二隔离材料层1430'的第一沟槽和第二沟槽，形成第二绝缘材料层1440'。
示例性地，第二隔离材料层1430'的组成材料可包括氮化物，例如氮化硅。第二绝缘材料层1440'的组成材料可包括氧化物，例如氧化硅等。
步骤六：参照图5e所示，平坦化处理图5d示出的结构，以去除覆盖第二个电极材料条1210b'的第二绝缘材料层1430'、第二隔离材料层1440'和第一掩膜条1271，直至显露第二个电极材料条1210b'。
通过步骤二至步骤六，在x方向对相变存储叠层进行双重图案化(doublepatterning)处理，形成沿平行于x方向并列设置的多个隔离结构1400(参照图5e所示)；其中，隔离结构1400包括第一隔离层1410、第一绝缘层1420、第二隔离层1430和第二绝缘层1440。
需要强调的是，每个隔离结构沿平行于y轴方向延伸，多个彼此平行的隔离结构将第一导电材料层1100'分割为多条彼此平行的第一导电线1100，每条第一导电线沿平行于y轴方向延伸。
步骤七：参照图5f所示，在上述平坦化处理之后，形成覆盖第二个电极材料条1210b'和隔离结构1400的第二个粘附材料层1260b'以及第二导电材料层1300'，并形成覆盖第二导电材料层1300'的第二掩膜层1272'。图5g示出了在AA’位置，在yoz平面的截面图。可以理解的是，yoz平面平行于y轴和z轴，且垂直于x轴。
第二个粘附材料层1260b'的组成材料与第一个粘附材料层1260a"的组成材料可相同。
第二掩膜层1272'的组成材料与第一掩膜层1271'的组成材料可相同。
步骤八：形成沿平行于z轴方向贯穿第二掩膜层1272'、第二导电材料层1300'、第二个粘附材料层1260b'、第二个电极材料条1210b'、第二个第一导电材料条1250b'、第一相变材料条1240'、相变存储材料条1230'以及第一个第一导电材料条1250a'的多个第三沟槽1012；其中，第三沟槽1012的底部显露第一个电极材料条1210a'。
示例性地，参照图5h所示，多个第三沟槽1012沿平行于y轴的方向并列排布、沿平行于x轴的方向延伸。
多个彼此平行的第三沟槽1012将第二掩膜层1272'、第二导电材料层1300'以及第二个粘附材料层1260b'分割为多条彼此平行的第二掩膜条1272、第二导电线1300、和第二个粘附层1260b。
多个彼此平行的第三沟槽1012将第二个电极材料条1210b'、第二个第一导电材料条1250b'、第一相变材料条1240'、相变存储材料条1230'以及第一个第一导电材料条1250a'分割为多个第二个电极层1210b、第二个第一导电层1250b、第一相变层1240、相变存储层1230和第一个第一导电层1250a。
步骤九：类似上述步骤三、步骤四和步骤五的方法，结合图5i所示，形成覆盖第三沟槽1012侧壁的第一隔离层1410，并形成覆盖第一隔离层1410的第一绝缘层1420；沿平行于z轴方向，从第三沟槽1012底部刻蚀第一个电极材料条1210a'、选通材料条1220'、第三个电极材料条1210c'和第一个粘附材料条1260a'，形成第四沟槽；其中，第四沟槽的顶部与第三沟槽1012的底部连通，第四沟槽的底部显露第一导电线1100；形成覆盖第一绝缘层1420、第四沟槽侧壁以及第四沟槽底部的第二隔离材料层1430'；使用第二绝缘材料填充形成有第二隔离材料层1430'的第三沟槽1012和第四沟槽，形成第二绝缘材料层1440'。
步骤十：参照图5j所示，平坦化处理图5i示出的结构，以去除覆盖第二导电线1300的第二绝缘材料层1430'、第二隔离材料层1440'和第二掩膜条1272，直至显露第二导电线1300。
通过步骤八、步骤九和步骤十，在y方向对相变存储叠层进行双重图案化处理，形成沿平行于y方向并列设置的多个隔离结构1400(参照图5j所示)；其中，隔离结构1400包括第一隔离层1410、第一绝缘层1420、第二隔离层1430和第二绝缘层1440。
需要强调的是，每个隔离结构沿x轴方向延伸，多个彼此平行的隔离结构将第二导电材料层1300'分割为多条彼此平行的第二导电线1300，每条第二导电线1300沿平行于x轴方向延伸。
需要指出的是，隔离结构1400将相变存储叠层1200”分割为多个相变存储单元1200。每个相变存储单元1200包括由下至上依次层叠设置的第一个粘附层1260a、第三个电极层1210c、选通层1220、第一个电极层1210a、第一个第一导电层1250a、第一相变层1240、相变存储层1230、第一相变层1240、第二个第一导电层1250b、第二个电极层1210b和第二个粘附层1260b。
在本公开所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种相变存储器，其特征在于，包括：
沿第一方向依次层叠设置的第一导电线、相变存储单元以及第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直；
所述相变存储单元，包括：相变存储层和第一相变层；其中，
所述第一相变层，覆盖所述相变存储层沿第二方向相对设置的两侧的侧壁；
和/或，
所述第一相变层，覆盖所述相变存储层沿第三方向相对设置的两侧的侧壁；
所述第一相变层，用于为所述相变存储层提供成核位点；所述第一方向、所述第二方向以及所述第三方向彼此垂直。
2.根据权利要求1所述的相变存储器，其特征在于，
所述相变存储单元还包括：沿所述第一方向层叠设置的第一电极层和第二电极层；
所述相变存储层，位于所述第一电极层和所述第二电极层之间；
所述第一相变层，位于所述第一电极层与所述相变存储层之间；
和/或，
所述第一相变层，位于所述相变存储层与所述第二电极层之间。
3.根据权利要求1或2所述的相变存储器，其特征在于，
所述第一相变层的结晶温度大于所述相变存储层的结晶温度；所述第一相变层的熔化温度大于所述相变存储层的熔化温度。
4.根据权利要求1或2所述的相变存储器，其特征在于，所述相变存储单元还包括：第二相变层；
所述相变存储层，包括：沿所述第一方向层叠设置的多个相变存储子层；
所述第二相变层，位于相邻的两个所述相变存储子层之间，以用于为所述相变存储子层提供成核位点。
5.根据权利要求2所述的相变存储器，其特征在于，所述相变存储单元还包括：第一导电层；其中，
所述第一导电层，位于所述第一电极层与所述相变存储层之间，用于减小所述第一电极层与所述相变存储层之间的接触电阻；
和/或，
所述第一导电层，位于所述相变存储层与所述第二电极层之间，用于减小所述相变存储层与所述第二电极层之间的接触电阻。
6.一种相变存储器的制作方法，其特征在于，包括：
形成第一导电线；
沿第一方向，在所述第一导电线上形成相变存储单元；其中，所述相变存储单元包括相变存储层和第一相变层；所述第一相变层，覆盖所述相变存储层沿第二方向相对设置的两侧的侧壁，和/或，所述第一相变层，覆盖所述相变存储层沿第三方向相对设置的两侧的侧壁；所述第一相变层，用于为所述相变存储层提供成核位点；所述第一方向、所述第二方向以及所述第三方向彼此垂直；
沿所述第一方向，在所述相变存储单元上形成第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直。
7.根据权利要求6所述的方法，其特征在于，所述相变存储单元还包括：沿所述第一方向层叠设置的第一电极层和第二电极层；
所述在所述第一导电线上形成相变存储单元，包括：
在所述第一导电线上形成沿所述第一方向依次层叠设置的所述第一电极层、所述第一相变层、所述相变存储层以及所述第二电极层；
和/或，
在所述第一导电线上形成沿所述第一方向依次层叠设置的所述第一电极层、所述相变存储层、所述第一相变层以及所述第二电极层。
8.根据权利要求6或7所述的方法，其特征在于，所述相变存储单元还包括：第二相变层；所述相变存储层，包括：多个相变存储子层；
所述在所述第一导电线上形成相变存储单元，还包括：
在所述第一导电线上形成沿所述第一方向层叠设置的所述第二相变层和多个所述相变存储子层；其中，所述第二相变层，位于相邻的两个所述相变存储子层之间，以用于为所述相变存储子层提供成核位点。
9.根据权利要求6所述的方法，其特征在于，所述在所述第一导电线上形成相变存储单元，包括：
在所述第一导电线上形成相变存储材料层；
形成贯穿所述相变存储材料层的第一凹槽和第二凹槽，以形成所述相变存储层；其中，所述第一凹槽沿所述第三方向延伸，所述第一凹槽的侧壁显露所述相变存储材料层沿所述第二方向相对设置的两侧；所述第二凹槽沿所述第二方向延伸，所述第二凹槽的侧壁显露所述相变存储材料层沿所述第三方向相对设置的两侧；
沿所述第一凹槽的侧壁形成覆盖所述相变存储层的所述第一相变层；
和/或，
沿所述第二凹槽的侧壁形成覆盖所述相变存储层的所述第一相变层。
10.根据权利要求7所述的方法，其特征在于，所述相变存储单元还包括：第一导电层；
所述在所述第一导电线上形成相变存储单元，包括：
形成沿所述第一方向依次层叠设置的所述第一电极层、所述第一导电层、所述第一相变层、以及所述相变存储层；其中，所述第一导电层，用于减小所述第一电极层与所述相变存储层之间的接触电阻；
和/或，
形成沿所述第一方向依次层叠设置的所述相变存储层、所述第一相变层、所述第一导电层以及所述第二电极层；其中，所述第一导电层，用于减小所述相变存储层与所述第二电极层之间的接触电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110425879.4A CN113299827A (zh) | 2021-04-20 | 2021-04-20 | 相变存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110425879.4A CN113299827A (zh) | 2021-04-20 | 2021-04-20 | 相变存储器及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113299827A true CN113299827A (zh) | 2021-08-24 |
Family
ID=77319968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110425879.4A Pending CN113299827A (zh) | 2021-04-20 | 2021-04-20 | 相变存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299827A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080054244A1 (en) * | 2006-08-08 | 2008-03-06 | Samsung Electronics Co., Ltd. | Phase change memory device and method of forming the same |
| US20080272355A1 (en) * | 2007-05-04 | 2008-11-06 | Samsung Electronics Co., Ltd. | Phase change memory device and method for forming the same |
| US20140054536A1 (en) * | 2012-08-24 | 2014-02-27 | SK Hynix Inc. | Resistive memory device, method of fabricating the same, and memory apparatus and data processing system having the same |
| CN111816766A (zh) * | 2020-08-27 | 2020-10-23 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| US20200388752A1 (en) * | 2019-06-05 | 2020-12-10 | Sandisk Technologies Llc | Phase change memory device with crystallization template and method of making the same |
| CN112234141A (zh) * | 2020-12-11 | 2021-01-15 | 长江先进存储产业创新中心有限责任公司 | 相变存储器以及相变存储器的制造方法 |
| CN112271254A (zh) * | 2020-10-27 | 2021-01-26 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN112599667A (zh) * | 2020-12-15 | 2021-04-02 | 长江先进存储产业创新中心有限责任公司 | 一种相变存储器及其制作方法 |
-
2021
- 2021-04-20 CN CN202110425879.4A patent/CN113299827A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080054244A1 (en) * | 2006-08-08 | 2008-03-06 | Samsung Electronics Co., Ltd. | Phase change memory device and method of forming the same |
| US20080272355A1 (en) * | 2007-05-04 | 2008-11-06 | Samsung Electronics Co., Ltd. | Phase change memory device and method for forming the same |
| US20140054536A1 (en) * | 2012-08-24 | 2014-02-27 | SK Hynix Inc. | Resistive memory device, method of fabricating the same, and memory apparatus and data processing system having the same |
| US20200388752A1 (en) * | 2019-06-05 | 2020-12-10 | Sandisk Technologies Llc | Phase change memory device with crystallization template and method of making the same |
| CN111816766A (zh) * | 2020-08-27 | 2020-10-23 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN112271254A (zh) * | 2020-10-27 | 2021-01-26 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN112234141A (zh) * | 2020-12-11 | 2021-01-15 | 长江先进存储产业创新中心有限责任公司 | 相变存储器以及相变存储器的制造方法 |
| CN112599667A (zh) * | 2020-12-15 | 2021-04-02 | 长江先进存储产业创新中心有限责任公司 | 一种相变存储器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200266343A1 (en) | Cross-point memory and methods for forming of the same | |
| CN111816766B (zh) | 相变存储器及相变存储器的制作方法 | |
| KR101617381B1 (ko) | 가변 저항 메모리 장치 및 그 형성 방법 | |
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| JP5422231B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US10964752B2 (en) | Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same | |
| JP5025696B2 (ja) | 抵抗変化メモリ | |
| TW201735270A (zh) | 半導體記憶體裝置及其製造方法 | |
| CN112018239B (zh) | 相变存储器及相变存储器的制作方法 | |
| US8853044B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| CN108807667B (zh) | 一种三维堆叠存储器及其制备方法 | |
| CN112271254B (zh) | 相变存储器及相变存储器的制作方法 | |
| US11094745B2 (en) | Variable resistance memory device and method of fabricating the same | |
| CN107086269A (zh) | 存储器结构 | |
| CN112599667A (zh) | 一种相变存储器及其制作方法 | |
| KR20200087908A (ko) | 가변 저항 메모리 소자 | |
| US11527576B2 (en) | Nonvolatile semiconductor storage device and manufacturing method thereof | |
| US11594677B2 (en) | Semiconductor storage device with insulating films adjacent resistance changing films | |
| US8344346B2 (en) | Semiconductor device having resistive device | |
| CN112951876B (zh) | 相变存储器及其制作方法 | |
| CN112968037A (zh) | 相变存储器及其制作方法 | |
| CN113299827A (zh) | 相变存储器及其制作方法 | |
| KR20200026343A (ko) | 가변 저항 메모리 장치 | |
| CN113594201A (zh) | 相变存储器及其制作方法 | |
| US20210083008A1 (en) | Semiconductor storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210824 |
|
| RJ01 | Rejection of invention patent application after publication |