KR100668846B1 - 상변환 기억 소자의 제조방법 - Google Patents

상변환 기억 소자의 제조방법 Download PDF

Info

Publication number
KR100668846B1
KR100668846B1 KR1020050049780A KR20050049780A KR100668846B1 KR 100668846 B1 KR100668846 B1 KR 100668846B1 KR 1020050049780 A KR1020050049780 A KR 1020050049780A KR 20050049780 A KR20050049780 A KR 20050049780A KR 100668846 B1 KR100668846 B1 KR 100668846B1
Authority
KR
South Korea
Prior art keywords
film
polymer compound
phase change
etching
forming
Prior art date
Application number
KR1020050049780A
Other languages
English (en)
Other versions
KR20060128378A (ko
Inventor
장헌용
박해찬
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050049780A priority Critical patent/KR100668846B1/ko
Priority to US11/254,472 priority patent/US7332370B2/en
Publication of KR20060128378A publication Critical patent/KR20060128378A/ko
Application granted granted Critical
Publication of KR100668846B1 publication Critical patent/KR100668846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

본 발명은 상변환막의 상변화 필요한 전류를 효과적으로 낮출 수 있는 상변환 기억 소자의 제조방법을 개시하며, 개시된 본 발명의 방법은, 반도체기판 상에 수 개의 금속패드를 형성하는 단계; 상기 금속패드를 덮도록 기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 다이블럭 고분자화합물로 이루어진 나노 크기의 고분자화합물 패턴을 형성하는 단계; 상기 고분자화합물 패턴을 이용해 산화막을 식각하는 단계; 상기 고분자화합물 패턴을 제거하는 단계; 상기 기판 결과물의 전면 상에 질화막을 증착하는 단계; 상기 산화막이 노출되도록 질화막을 식각하는 단계; 상기 노출된 산화막을 제거하여 각 금속패드를 개별 노출시키면서 나노 크기를 갖는 수 개의 홀을 형성하는 단계; 상기 각 홀 내에 도전막을 매립시켜 수 개의 나노 크기를 갖는 플러그형 하부전극을 형성하는 단계; 및 상기 하부전극 상에 상변환막과 상부전극을 차례로 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

상변환 기억 소자의 제조방법{Method of manufacturing phase change RAM device}
도 1은 종래의 상변환 기억 소자를 도시한 단면도.
도 2a 내지 도 2i는 본 발명에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 기판 22 : 금속패드
23 : 마스크 24 : 산화막
25 : 다이블럭 고분자화합물 26 : 질화막
27 : 홀 28 : 하부전극
29 : 상변환막 30 : 상부전극
본 발명은 상변환 기억 소자의 제조방법에 관한 것으로, 보다 상세하게는, 상변환막의 상변화에 필요한 전류를 효과적으로 낮출 수 있는 상변환 기억 소자의 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory: RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다.
또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로, 최근 상변환 기억 소자(Phase Change RAM)가 제안되었다.
상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
다시말해, 상변환 기억 소자는 상변환막으로서 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)로 이루어진 화합물막으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 쓰기 및 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
도 1은 종래의 상변환 기억 소자를 도시한 단면도이다.
도시된 바와 같이, 소자분리막에 의해 한정된 반도체기판(1)의 액티브영역 상에 게이트들(4)이 형성되어져 있고, 상기 게이트(4) 양측의 기판 표면 내에는 접합영역(도시안됨)이 형성되어 있다.
상기 게이트들(4)을 덮도록 기판(1) 전면 상에 층간절연막(5)이 형성되어져 있고, 상변환 셀이 형성될 영역과 접지전압(Vss)이 인가될 영역의 층간절연막 부분들 내에는 각각 제1텅스텐플러그(6a)과 제2텅스텐플러그(6b)가 형성되어져 있다.
상기 제1 및 제2텅스텐플러그(6a, 6b)를 포함한 층간절연막(5) 상에 제1산화막(7)이 형성되어져 있으며, 자세하게 도시되지는 않았으나, 상변환 셀이 형성될 영역에는 제1텅스텐플러그(6a)와 콘택하게 도트(dot)형 금속패드(8)가 형성되어 있고, 접지전압이 인가될 영역에는 상기 제2텅스텐플러그(6b)와 콘택하게 바(bar)형 접지라인(Vss line; 9)이 형성되어 있다.
금속패드(8) 및 접지라인(9)을 포함한 제1산화막(7) 상에는 제2산화막(10)이 형성되어져 있으며, 상변환 셀이 형성될 영역의 제2산화막(10) 내에는 금속패드(8)와 콘택하게 플러그 형태의 하부전극(11)이 형성되어 있다.
상기 하부전극(11)과 콘택하게 제2산화막(10) 상에는 패턴 형태로 상변환막(12)과 상부전극(13)이 적층되어져 있고, 이를 통해, 플러그 형태의 하부전극(11)과 그 위에 적층된 상변환막(12) 및 상부전극(13)으로 구성되는 상변환 셀이 구성되어 있다.
그리고, 상기 상변환 셀을 덮도록 제2산화막(10) 상에 제3산화막(14)이 형성되어 있으며, 상기 제3산화막(14) 상에는 상부전극(13)과 콘택하는 금속배선(15)이 형성되어 있다.
한편, 이러한 상변환 기억 소자에 있어서, 상변환막의 상변화를 위해서는 높은 전류 흐름, 예컨데, 1㎃ 이상이 요구되며, 따라서, 상변환막과 전극간에 접촉면적을 작게 하여 상기 상변환막의 상변화에 필요한 전류를 낮추어야 한다. 이에, 종래에는 E-빔(Electron-beam) 공정을 이용해 플러그 형태의 하부전극을 100㎚ 이하 크기로 형성하고 있다.
그러나, E-빔 공정은 공정상 안정화되어 있지 못하므로, 이러한 E-빔 공정을 이용하여 하부전극을 형성하는 경우에는 하부전극의 크기를 기판 전 영역에 대해 균일하게 형성할 수 없으며, 이에 따라, 기판 전 영역에 대해서 하부전극과 상변환막간 접촉면적 서로 상이함으로 인해 상변환막의 쓰기 전류 범위가 커질 수 밖에 없다.
결국, 종래의 상변환 기억 소자에서는 상변환막과 하부전극간 접촉 면적을 작게하는데 한계가 있는 바, 상변환막의 상변화에 필요한 전류를 낮추는데 어려움이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 상변환막의 상변화에 필요한 전류를 효과적으로 낮출 수 있는 상변환 기억 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체기판 상에 수 개의 금속패드를 형성하는 단계; 상기 금속패드를 덮도록 기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 다이블럭 고분자화합물로 이루어진 나노 크기의 고분자화합물 패턴을 형성하는 단계; 상기 고분자화합물 패턴을 이용해 산화막을 식각하는 단계; 상기 고분자화합물 패턴을 제거하는 단계; 상기 기판 결과물의 전면 상에 질화막을 증착하는 단계; 상기 산화막이 노출되도록 질화막을 식각하는 단계; 상기 노출된 산화막을 제거하여 각 금속패드를 개별 노출시키면서 나노 크기를 갖는 수 개의 홀을 형성하는 단계; 상기 각 홀 내에 도전막을 매립시켜 수 개의 나노 크기를 갖는 플러그형 하부전극을 형성하는 단계; 및 상기 하부전극 상에 상변환막과 상부전극을 차례로 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다.
여기서, 상기 다이블럭 고분자화합물은 폴리스틸렌(polystylene)과 폴리메틸 메타크릴레이트(poly methyl methacrylate)로 이루어진다.
상기 산화막을 식각하는 단계는 CHF3 및 Ar 가스를 이용하여 수행한다.
상기 질화막은 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 공정으로 증착한다.
상기 질화막을 식각하는 단계는 CHF3, CF4, CH2F6 및 Ar 가스를 이용한 RIE(Reaction Ion Etching) 공정으로 수행한다.
상기 산화막을 제거하는 단계는 희석된 HF 용액을 이용한 습식식각으로 수행한다.
상기 하부전극은 TiN, TiW, Al, Cu 또는 WSi 중에서 어느 하나로 형성한다.
상기 상변환막은 Ge-Sb-Te, Ge-Bi-Te, Ag, In 및 Bi 중에서 적어도 하나 이상이 도핑된 Sb-Te 또는 Ag, In 및 Sn 중에서 적어도 하나 이상이 도핑된 Bi-Te 중에서 어느 하나로 형성한다.
상기 상부전극은 Al, Ti, Ta, TaSiN, TaN, Ru, TiW 또는 TiAlN 중에서 어느 하나로 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2i는 본 발명에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 게이트와 텅스텐플러그 및 층간절연막을 포함한 하지층( 도시안됨)이 형성된 반도체기판(21)을 마련한 후, 상기 기판(21) 상에 금속막을 증착한다. 그런다음, 상기 금속막 상에 금속패드 형성용 마스크(23)를 형성한 후, 이러한 금속패드 형성용 마스크(23)를 이용해 상기 금속막을 식각함으로써 다수의 금속패드(22)을 형성한다.
도 2b를 참조하면, 금속패드 형성용 마스크를 제거한 상태에서, 상기 금속패드들(22)이 형성된 기판(21)의 전면 상에 산화막(24)을 형성한 후, 그 표면을 CMP (Chemical Mechanical Polishing)하여 평탄화시킨다. 여기서, 상기 산화막(24)의 CMP는 금속패드들(22) 상의 산화막 두께가 일정하게 되도록 하기 위함이다.
도 2c를 참조하면, 상기 산화막(24) 상에 폴리스틸렌(polystylene)과 폴리메틸메타크릴레이트(poly methyl methacrylate)로 이루어진 다이블럭 고분자화합물(diblock copolymer)을 도포한다. 그런다음, 상기 다이블럭 고분자화합물로부터 PMMA를 유기 솔벤트로 제거하여 나노 크기의 고분자화합물 패턴(25)을 형성한다.
다음으로, 상기 나노 크기의 고분자화합물 패턴(25)을 식각 장벽으로 이용하면서 CHF3 및 Ar 가스를 이용하여 산화막(24)을 식각한다. 이때, 상기 산화막(24)은 나노 크기의 고분자화합물 패턴(25)을 이용해서 식각한 것이므로, 그 자신도 나노 크기를 갖게 된다. 여기서, 상기 산화막(25)을 나노 크기를 갖도록 식각한 것은 후속에서 나노 크기의 플러그형 하부전극이 안정적으로 형성되도록 하기 위함이다.
도 2d를 참조하면, 상기 식각 공정이 수행된 기판 결과물에 대해 산소 플라즈마(oxygen plasma) 공정을 수행하여 잔류된 나노 크기의 고분자화합물 패턴을 제거한다.
도 2e를 참조하면, 상기 마스크 패턴이 제거된 기판 결과물의 전면 상에 식각된 산화막(25)을 완전히 덮는 두께로 CVD(Chemical Vapor Deposition) 또는 ALD (Atomic Layer Deposition) 공정에 따라 질화막(26)을 증착한다.
도 2f를 참조하면, 산화막(24)이 노출되도록 상기 질화막(26)에 대해서 비등방성 RIE(Reaction Ion Etching) 공정을 진행한다. 이때, 상기 RIE 공정은 CHF3, CF4, CH2F6 및 Ar 가스를 사용하여 진행하며, 바람직하게 상기 산화막(24)의 상부면은 물론 상단 측면부가 함께 노출되도록 진행한다.
도 2g를 참조하면, 노출된 산화막을 희석된 HF(dillute hydrofluoric acid) 용액을 이용한 습식식각으로 제거하고, 이를 통해, 상기 질화막(26)에 금속패드들(22) 각각을 개별 노출시키는 나노 도트(nano dot), 즉, 나노 크기의 홀들(27)을 형성한다. 이때, 상기 홀들(27)은 나노 크기로 식각된 산화막을 제거하여 형성한 것이므로, 기판 전 영역에 대해 균일한 크기를 갖게 되고, 따라서, 본 발명은 후속에서 균일한 나노 크기의 플러그형 하부전극을 형성할 수 있게 된다.
도 2h를 참조하면, 나노 크기의 홀들(27)을 매립하도록 질화막(26) 상에 하부전극 물질을 증착한다. 여기서, 상기 하부전극 물질로서는 TiN, TiW, Al, Cu 또는 WSi 등을 이용한다. 그런다음, 상기 질화막(26)이 노출되도록 상기 하부전극 물질을 에치백 또는 CMP하여 각 나노 크기의 홀(27) 내에 플러그 형태의 하부전극(28)을 형성한다.
여기서, 하부전극들(28)은 균일한 나노 크기의 홀들 내에 각각 형성한 것이므로, 기판 전 영역에 걸쳐 균일한 크기를 갖는다.
도 2i를 참조하면, 하부전극들(28)을 포함한 질화막(26) 상에 상변환막(29)과 상부전극 물질을 차례로 형성한다. 여기서, 상기 상변환막(29)으로는 Ge-Sb-Te 또는 Ge-Bi-Te을 사용하거나, Ag, In 및 Bi 중에서 적어도 하나 이상이 도핑된 Sb-Te, 혹은, Ag, In 및 Sn 중에서 적어도 하나 이상이 도핑된 Bi-Te를 이용한다. 또한, 상기 상부전극 물질로서는 Al, Ti, Ta, TaSiN, TaN, Ru, TiW 또는 TiAlN 등을 이용한다.
다음으로, 상기 상부전극 물질을 식각하여 상부전극(30)을 형성한 후, 상기 상변환막(29)을 식각하고, 이 결과로서, 플러그형의 하부전극(28)과 상변환막(29) 및 상부전극(30)의 적층 구조로 이루어진 상변환 셀을 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 순차 진행해서 본 발명에 따른 상변환 기억 소자의 제조를 완성한다.
상기에서, 본 발명은 플러그형 하부전극을 나노 크기로 형성하였기 때문에 상기 하부전극과 상변환막간의 접촉면적이 종래의 그것 보다 감소되며, 따라서, 본 발명은 상기 상변환막(29)의 상변화에 필요한 전류를 낮출 수 있다.
또한, 본 발명은 상기 플러그형 하부전극을 다이블럭 고분자화합물을 이용해서 기판 전 영역에 걸쳐 균일한 크기로 형성하였기 때문에 칩 내에서 하부전극과 상변환막간 접촉면적이 균일하도록 할 수 있으며, 이에 따라, 본 발명은 상변환막의 상변화에 필요한 쓰기 전류 범위 또한 낮출 수 있다.
이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자 라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 다이블럭 고분자화합물을 이용해 균일한 나노 크기를 갖는 다수의 플러그형 하부전극을 형성할 수 있으며, 이에 따라, 하부전극과 상변환막간 접촉면적을 낮출 수 있어 상변환막의 상변화에 필요한 쓰기 전류를 낮출 수 있다.
또한, 본 발명은 기판 전 영역에 걸쳐 균일한 크기로 하부전극을 형성할 수 있기 때문에 칩 내에서의 쓰기 전류 범위 또한 낮출 수 있다.

Claims (9)

  1. 반도체기판 상에 수 개의 금속패드를 형성하는 단계;
    상기 금속패드를 덮도록 기판 상에 산화막을 형성하는 단계;
    상기 산화막 상에 다이블럭 고분자화합물로 이루어진 나노 크기의 고분자화합물 패턴을 형성하는 단계;
    상기 고분자화합물 패턴을 이용해 산화막을 식각하는 단계;
    상기 고분자화합물 패턴을 제거하는 단계;
    상기 기판 결과물의 전면 상에 질화막을 증착하는 단계;
    상기 산화막이 노출되도록 질화막을 식각하는 단계;
    상기 노출된 산화막을 제거하여 각 금속패드를 개별 노출시키면서 나노 크기를 갖는 수 개의 홀을 형성하는 단계;
    상기 각 홀 내에 도전막을 매립시켜 수 개의 나노 크기를 갖는 플러그형 하부전극을 형성하는 단계; 및
    상기 하부전극 상에 상변환막과 상부전극을 차례로 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 다이블럭 고분자화합물은 폴리스틸렌(polystylene)과 폴리메틸메타크릴레이트(poly methyl methacrylate)로 이루어진 것을 특징으로 하는 상변환 기억 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 산화막을 식각하는 단계는 CHF3 및 Ar 가스를 이용하여 수행하는 것을 특징으로 상변환 기억 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 질화막은 CVD(Chemical Vapor Deposition) 또는 ALD (Atomic Layer Deposition) 공정으로 증착하는 것을 특징으로 상변환 기억 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 질화막을 식각하는 단계는 CHF3, CF4, CH2F6 및 Ar 가스를 이용한 RIE(Reaction Ion Etching) 공정으로 수행하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 산화막을 제거하는 단계는 희석된 HF 용액을 이용한 습식식각으로 수행하는 것을 특징으로 상변환 기억 소자의 제조방법.
  7. 제 1 항에 있어서, 상기 하부전극은 TiN, TiW, Al, Cu 및 WSi로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 상변환 기억 소자의 제조방법.
  8. 제 1 항에 있어서, 상기 상변환막은 Ge-Sb-Te, Ge-Bi-Te, Ag, In 및 Bi 중에 서 적어도 하나 이상이 도핑된 Sb-Te 및 Ag, In 및 Sn 중에서 적어도 하나 이상이 도핑된 Bi-Te로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 상변환 기억 소자의 제조방법.
  9. 제 1 항에 있어서, 상기 상부전극은 Al, Ti, Ta, TaSiN, TaN, Ru, TiW 및 TiAlN로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 상변환 기억 소자의 제조방법.
KR1020050049780A 2005-06-10 2005-06-10 상변환 기억 소자의 제조방법 KR100668846B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050049780A KR100668846B1 (ko) 2005-06-10 2005-06-10 상변환 기억 소자의 제조방법
US11/254,472 US7332370B2 (en) 2005-06-10 2005-10-20 Method of manufacturing a phase change RAM device utilizing reduced phase change current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050049780A KR100668846B1 (ko) 2005-06-10 2005-06-10 상변환 기억 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060128378A KR20060128378A (ko) 2006-12-14
KR100668846B1 true KR100668846B1 (ko) 2007-01-16

Family

ID=37524564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050049780A KR100668846B1 (ko) 2005-06-10 2005-06-10 상변환 기억 소자의 제조방법

Country Status (2)

Country Link
US (1) US7332370B2 (ko)
KR (1) KR100668846B1 (ko)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682937B1 (ko) * 2005-02-17 2007-02-15 삼성전자주식회사 상전이 메모리 소자 및 제조방법
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) * 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) * 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US8618523B2 (en) * 2006-05-31 2013-12-31 Renesas Electronics Corporation Semiconductor device
US7696506B2 (en) * 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
KR100739000B1 (ko) * 2006-09-11 2007-07-12 삼성전자주식회사 상변화 기억 소자의 형성 방법
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) * 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7619311B2 (en) * 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7884343B2 (en) 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US7777215B2 (en) 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7646631B2 (en) 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
KR101435001B1 (ko) * 2007-12-20 2014-08-29 삼성전자주식회사 상변화 메모리 및 그 제조 방법
US7879643B2 (en) * 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) * 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8084842B2 (en) * 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) * 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) * 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US20100019215A1 (en) * 2008-07-22 2010-01-28 Macronix International Co., Ltd. Mushroom type memory cell having self-aligned bottom electrode and diode access device
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US8119528B2 (en) * 2008-08-19 2012-02-21 International Business Machines Corporation Nanoscale electrodes for phase change memory devices
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) * 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) * 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) * 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) * 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) * 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) * 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) * 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
JP7194645B2 (ja) * 2019-05-31 2022-12-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358813B1 (en) 2000-11-15 2002-03-19 International Business Machines Corporation Method for increasing the capacitance of a semiconductor capacitors
US20040256662A1 (en) 2003-06-20 2004-12-23 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
KR20050011059A (ko) * 2003-07-21 2005-01-29 이헌 상변화 메모리 소자 및 그 제조 방법
KR20050031160A (ko) * 2003-09-29 2005-04-06 삼성전자주식회사 상변환 기억 소자 및 그 형성 방법
KR20050033312A (ko) * 2003-10-06 2005-04-12 한국과학기술원 블록 공중합체의 나노패턴을 이용한 나노-바이오칩의제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291556B2 (en) * 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358813B1 (en) 2000-11-15 2002-03-19 International Business Machines Corporation Method for increasing the capacitance of a semiconductor capacitors
US20040256662A1 (en) 2003-06-20 2004-12-23 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
KR20050011059A (ko) * 2003-07-21 2005-01-29 이헌 상변화 메모리 소자 및 그 제조 방법
KR20050031160A (ko) * 2003-09-29 2005-04-06 삼성전자주식회사 상변환 기억 소자 및 그 형성 방법
KR20050033312A (ko) * 2003-10-06 2005-04-12 한국과학기술원 블록 공중합체의 나노패턴을 이용한 나노-바이오칩의제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050031160

Also Published As

Publication number Publication date
US7332370B2 (en) 2008-02-19
KR20060128378A (ko) 2006-12-14
US20060281216A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US7772581B2 (en) Memory device having wide area phase change element and small electrode contact area
US9287502B2 (en) Resistance variable memory cell structures and methods
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
US10748966B2 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
US7220983B2 (en) Self-aligned small contact phase-change memory method and device
US8138028B2 (en) Method for manufacturing a phase change memory device with pillar bottom electrode
US7863173B2 (en) Variable resistance non-volatile memory cells and methods of fabricating same
KR100842903B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR100650761B1 (ko) 상변환 기억 소자 및 그의 제조방법
US10468596B2 (en) Damascene process for forming three-dimensional cross rail phase change memory devices
US20110147690A1 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
JP2006344976A (ja) 相変化記憶素子及びその製造方法
CN110858623B (zh) 可变电阻存储器件及其制造方法
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20080050098A (ko) 상변환 기억 소자의 제조방법
US20130200328A1 (en) Phase change memory devices
KR101069280B1 (ko) 상변환 기억 소자의 제조방법
KR101178835B1 (ko) 상변환 기억 소자의 제조방법
KR100728982B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101096436B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101078718B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20060122268A (ko) 상변환 기억 소자 및 그의 제조방법
KR101124299B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee