CN112968037A - 相变存储器及其制作方法 - Google Patents
相变存储器及其制作方法 Download PDFInfo
- Publication number
- CN112968037A CN112968037A CN202110296841.1A CN202110296841A CN112968037A CN 112968037 A CN112968037 A CN 112968037A CN 202110296841 A CN202110296841 A CN 202110296841A CN 112968037 A CN112968037 A CN 112968037A
- Authority
- CN
- China
- Prior art keywords
- layer
- phase
- change memory
- phase change
- inducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 269
- 230000008859 change Effects 0.000 title claims abstract description 239
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 230000001939 inductive effect Effects 0.000 claims abstract description 124
- 230000007704 transition Effects 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 65
- 238000003860 storage Methods 0.000 claims description 38
- 239000000470 constituent Substances 0.000 claims description 22
- 229910001285 shape-memory alloy Inorganic materials 0.000 claims description 17
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 claims description 13
- 230000006698 induction Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 3
- 239000012071 phase Substances 0.000 description 326
- 230000008569 process Effects 0.000 description 48
- 238000002425 crystallisation Methods 0.000 description 32
- 230000008025 crystallization Effects 0.000 description 32
- 239000004020 conductor Substances 0.000 description 28
- 238000002955 isolation Methods 0.000 description 22
- 239000012782 phase change material Substances 0.000 description 22
- 239000007772 electrode material Substances 0.000 description 19
- 229910000734 martensite Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 239000002131 composite material Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 230000009471 action Effects 0.000 description 8
- 229910001566 austenite Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000001131 transforming effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008707 rearrangement Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000427 thin-film deposition Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- WCERXPKXJMFQNQ-UHFFFAOYSA-N [Ti].[Ni].[Cu] Chemical compound [Ti].[Ni].[Cu] WCERXPKXJMFQNQ-UHFFFAOYSA-N 0.000 description 2
- ZETVWNYVYYVTAU-UHFFFAOYSA-N [Ti].[Ni].[Hf] Chemical compound [Ti].[Ni].[Hf] ZETVWNYVYYVTAU-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000012781 shape memory material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开实施例公开了一种相变存储器及其制作方法。所述相变存储器包括：由下至上依次层叠设置的第一导电线、相变存储单元以及第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直；所述相变存储单元包括：层叠设置的第一诱导层和相变存储层；其中，所述第一诱导层，位于所述相变存储层和所述第一导电线之间，用于诱导所述相变存储层从非晶相向晶相转变。
Description
技术领域
本公开实施例涉及半导体技术领域，尤其涉及一种相变存储器及其制作方法。
背景技术
相变存储器作为一种新兴的非易失性存储器件，同时具有动态随机存取存储器(Dynamic Random Access Memory，DRAM)的高速度、高寿命和快闪存储器(Flash Memory)的低成本、非易失的优点。另外，由于其低功耗和高集成度而可以用于移动设备中。
相关技术中，可沿垂直于衬底方向堆叠设置电极层和相变存储层，通过加热电极层产生的热量传导至相变存储层，使得相变存储层发生相态的转变，可完成相变存储器的写入操作。然而，相变存储层相态转变持续的时间较长，限制了相变存储器写入速度的提高。因此，如何缩短相变存储层相态转变所需的时间，以提高相变存储器的写入速度，成为亟待解决的问题。
发明内容
有鉴于此，本公开实施例提供一种相变存储器及其制作方法。
根据本公开实施例的第一方面，提供一种相变存储器，包括：
由下至上依次层叠设置的第一导电线、相变存储单元以及第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直；
所述相变存储单元包括：层叠设置的第一诱导层和相变存储层；其中，所述第一诱导层，位于所述相变存储层和所述第一导电线之间，用于诱导所述相变存储层从非晶相向晶相转变。
在一些实施例中，所述第一诱导层，包括：在第一温度下的第一相和第二温度下的第二相；其中，所述第一温度小于所述第二温度，所述第二温度小于或等于所述相变存储层从非晶相向晶相转变的相变温度；
所述第一诱导层，具体用于从所述第一相向所述第二相转变的过程中，对所述相变存储层施加应力作用，以诱导所述相变存储层从非晶相向晶相转变。
在一些实施例中，所述相变存储单元还包括：
第二诱导层，位于所述相变存储层和所述第二导电线之间，用于诱导所述相变存储层从非晶相向晶相转变。
在一些实施例中，所述相变存储单元还包括：选通层；其中，
所述选通层，位于所述第一导电线和所述第一诱导层之间；
或，
所述选通层，位于所述相变存储层和所述第二导电线之间。
在一些实施例中，所述第一诱导层和所述第二诱导层的组成材料包括：钛镍基形状记忆合金。
在一些实施例中，所述第一诱导层的厚度包括：5nm至10nm。
根据本公开实施例的第二方面，提供一种相变存储器的制作方法，包括：
形成第一导电线；
在所述第一导电线上形成相变存储单元；其中，所述相变存储单元包括层叠设置的第一诱导层和相变存储层；所述第一诱导层，位于所述相变存储层和所述第一导电线之间，用于诱导所述相变存储层从非晶相向晶相转变；
在所述相变存储单元上形成第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直。
在一些实施例中，所述在所述第一导电线上形成相变存储单元，还包括：
在所述相变存储层上形成第二诱导层；其中，所述第二诱导层，用于诱导所述相变存储层从非晶相向晶相转变。
在一些实施例中，所述相变存储单元还包括：选通层和电极层；所述在所述第一导电线上形成相变存储单元包括：
在所述第一导电线上，形成由下至上依次层叠设置的所述电极层、所述选通层、所述第一诱导层以及所述相变存储层；
或，
在所述第一导电线上，形成由下至上依次层叠设置的所述第一诱导层、所述相变存储层、所述电极层以及所述选通层。
在一些实施例中，所述第一诱导层的厚度包括：5nm至10nm。
相较于相变存储单元中未设置第一诱导层，本公开实施例通过在第一导电线和相变存储层之间设置第一诱导层，利用该第一诱导层诱导相变存储层从非晶相向晶相转变，可加快相变存储层晶化的进程，即减小了相变存储层结晶所需的时间，有利于提高了相变存储器的写入速度。
进一步地，由于相变存储层结晶所需的时间减小，施加于相变存储层的电脉冲的持续时间可相应地减少，有利于减小相变存储器的功耗。
附图说明
图1是根据一示例性实施例示出的一种相变存储器的写入操作示意图；
图2a和图2b是根据一示例性实施例示出的一种相变存储器的示意图；
图3是根据一示例性实施例示出的另一种相变存储器的示意图；
图4是根据一示例性实施例示出的一种相变存储器的制作方法的流程图；
图5a至图5j是根据一示例性实施例示出的一种相变存储器制作方法的示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是，本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互联层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
相变存储器可基于相变材料(例如，硫系化合物)的相态来实现数据的存储。具体地，相变材料中至少包括两种可明显区分的固体相结构，例如，非晶相(无序)和结晶相(有序)两种状态。相变材料处于非晶相时，电阻值高，可对应于相变存储器中的逻辑“1”；相变材料处于晶相时，电阻值低，可对应于相变存储器中的逻辑“0”，即相变材料在不同的相态下具有不同的电阻率。相变存储器可以基于相变材料的这一特性，施加不同强度的电信号以使相变材料在两种相之间反复切换，以实现数据的存储。
相变材料由晶相转变为非晶相的过程称为非晶化过程，对应编程操作中的擦除(RESET)操作。具体地，对相变存储器施加一个强度较高的擦除电脉冲，在焦耳热的作用下，温度升高至相变材料的熔点之上，相变材料熔化为熔融态，内部分子处于无序状态。此时快速冷却(降温速度超过109K/s)，相变材料在短时间t1时长内降至结晶温度以下，由于内部分子没有足够的时间发生有序重排，因此，相变材料保留了无序的结构，由熔融态直接进入非晶态，完成非晶化过程。
相变材料由非晶相转变为晶相的过程称为晶化过程，对应编程操作中的写入(SET)操作。具体地，对相变存储器施加一个强度中等的写入电脉冲，在焦耳热的作用下，温度升高至相变材料的结晶温度以上、熔化温度以下，相变材料内部无序的分子在该温度范围内发生有序重排，由于分子的有序重排需要一定的时间，因此，该写入电脉冲应保持t2时长以上，以使得内部无序的分子恢复到有序状态，从而结晶，完成晶化过程。
图1是根据一示例性实施例示出的一种相变存储器的写入操作示意图。参照图1所示，通过施加写入电脉冲(例如，操作电流或操作电压)加热电极产生热量，在该热量的作用下，相变材料中的相变区域可由非晶相转变为晶相，从而结晶，完成逻辑“0”的写入操作。
然而，通过施加电脉冲的方式实现相变材料结晶，需要保持较长的脉冲时间t2(不低于1微秒)，即写入操作的时间一般较长。换言之，写入操作的时间与相变材料的晶化时间正相关，相变材料的晶化时间越长，写入操作时间越长。这严重限制了相变存储器的写入速度。
此外，通过施加电脉冲的方式实现相变材料结晶，需要施加较大的操作电流或操作电压，在较长的脉冲时间t2下，会使得相变存储器的功耗进一步的增加。
有鉴于此，本公开实施例提供一种相变存储器。
图2a是根据一示例性实施例示出的一种相变存储器1000的示意图。参照图2a所示，相变存储器1000包括：
由下至上依次层叠设置的第一导电线1100、相变存储单元1200以及第二导电线1300；其中，第一导电线1100和第二导电线1300平行于同一平面且彼此垂直，相变存储单元1200与第一导电线1100和第二导电线1300均垂直；
相变存储单元1200包括：层叠设置的第一诱导层1230和相变存储层1240；其中，第一诱导层1230，位于相变存储层1240和第一导电线1100之间，用于诱导相变存储层1240从非晶相向晶相转变。
在一些实施例中，相变存储器还包括：位于第一导电线下方的衬底(图中未示出)；衬底的组成材料可包括半导体材料，例如硅(Si)衬底。需要指出的是，本文中所使用的“由下至上”表示的是由靠近衬底表面的方向至远离衬底表面的方向，在此不作赘述。
第一导电线1100和第二导电线1300的组成材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。第一导电线1100和第二导电线1300可以具有相同的导电材料，也可以具有不同的导电材料。
需要强调的是，设置第一导电线的第一平面和设置第二导电线的第二平面平行，且第一平面与第二平面不重叠。相变存储单元位于第一平面和第二平面之间，且相变存储单元与第一平面和第二平面均垂直。
相变存储层1240的组成材料可包括：基于硫属元素化物的合金。例如，GST(Ge-Sb-Te)合金。相变存储层1240的组成材料还可包括任何其他适合的相变材料。
需要指出的是，当相变存储层1240发生相变时，相变存储层1240的电阻发生变化。相变存储器1000可根据相变存储层1240的电阻状态变化进行数据的存储。
在一些实施例中，第一诱导层1230至少具有两种不同的相态。当第一诱导层在该两种不同的相态切换过程中，第一诱导层可对相变存储层施加应力作用或释放热量等，从而诱导相变存储层结晶，加速相变存储层从非晶相向晶相转变，进而缩短晶化进程，提高写入速度。
相较于相变存储单元中未设置第一诱导层，本公开实施例通过在第一导电线和相变存储层之间引入第一诱导层，利用该第一诱导层诱导相变存储层从非晶相向晶相转变，可加快相变存储层晶化的进程，即减小了相变存储层结晶所需的时间，有利于提高了相变存储器的写入速度。
进一步地，由于相变存储层结晶所需的时间减小，施加于相变存储层的电脉冲的持续时间可相应地减少，有利于减小相变存储器的功耗。
在一些实施例中，相变存储单元还包括：选通层；其中，
选通层，位于第一导电线和第一诱导层之间；
或，
选通层，位于相变存储层和第二导电线之间。
示例性地，参照图2a所示，相变存储单元1200还包括：选通层1220；其中，选通层1220，位于第一导电线1100和第一诱导层1230之间；相变存储层1240，位于选通层1220和第二导电线1300之间。
在其他实施例中，选通层，可位于相变存储层和第二导电线之间；相变存储层，位于第一导电线和选通层之间。
可以理解的是，在本公开实施例中，选通层可位于相变存储层的下方，此时，在该相变存储单元中，选通层相对靠近第一导电线，相变存储层相对远离第一导电线。
在另一些实施例中，选通层也可位于相变存储层的上方，此时，在该相变存储单元中，选通层相对远离第一导电线，相变存储层相对靠近第一导电线。
选通层1220的组成材料可包括：阈值选择开关(Ovonic threshold switchingOTS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。这里，a、b和c可包括正数。
在一些实施例中，参照图2a所示，相变存储单元1200还包括：至少两个电极层；其中，第一个电极层1210a位于第一导电线1100和第一诱导层1230之间；第二个电极层1210b位于相变存储层1240和第二导电线1300之间。
在一些实施例中，相变存储单元还可包括：第三个电极层(图中未示出)；其中，第三个电极层位于选通层1220和第一诱导层1230之间。
电极层的组成材料可包括非晶碳，例如α相碳。所述电极层用于传导电信号。需要强调的是，第一个电极层1210a、第二个电极层1210b和第三个电极层(图中未示出)均为电极层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分两个电极层在位置上的不同，而不必用于描述特定的顺序或先后次序。
在一些实施例中，第一诱导层，包括：在第一温度下的第一相和第二温度下的第二相；其中，第一温度小于第二温度，第二温度小于或等于相变存储层从非晶相向晶相转变的相变温度；
第一诱导层，具体用于从第一相向第二相转变的过程中，对相变存储层施加应力作用，以诱导相变存储层从非晶相向晶相转变。
示例性地，参照图2b所示，第一诱导层1230在第一温度T1下的第一相可包括变形马氏体相(图2a中A所示)。第一诱导层1230在第二温度T2下的第二相可包括奥氏体相。
可以理解的是，第一诱导层在不同的温度下，具有不同的相态。具体地，在第一温度下，具有低温相态(例如，变形马氏体相)，在第二温度下，具有高温相态(例如，奥氏体相)。在由第一温度升至第二温度的过程中，第一诱导层会发生相变，由低温相态转变为高温相态。
需要强调的是，第一温度小于第一诱导层由低温相态转变为高温相态的起始温度As(参照图2b中T1＜As)，第二温度大于第一诱导层由低温相态转变为高温相态的终止温度Af(参照图2b中T2＞Af)。
在控制电路未向相变存储器施加电脉冲之前，电极层未产生焦耳热，第一诱导层在常温下保持低温相态。在控制电路向相变存储器施加操作电脉冲(例如，写入电脉冲)后，加热电极层1210b产生的焦耳热传导至相变存储层1240，相变存储层的温度逐渐升高至相变温度T(T＞T2，T值不小于相变存储层的结晶温度，不大于相变存储层的熔化温度)，开始发生从非晶相向晶相转变的晶化过程，与此同时，相变存储层的局部热量传导至第一诱导层1230，第一诱导层也开始发生从马氏体相向奥氏体相的转变。
由于，第一诱导层的马氏体相向奥氏体相转变的过程中，第一诱导层的晶格重排会产生应力作用(例如，晶格应力或弹性应力)，该应力可作用于相变存储层(参照图2a中B所示)，诱导相变存储层从非晶相向晶相转变，减少了相变存储层内部分子有序重排所需要的时间，即缩短了相变存储层晶化过程的时长。
本公开实施例中，由于第二温度小于或等于相变存储层从非晶相向晶相转变的相变温度，在施加合适的电脉冲，以驱动相变存储层从非晶相向晶相转变的过程中，第一诱导层也会从第一相向第二相转变。在第一诱导层从第一相向第二相转变过程中产生的应力作用，可以诱导相变存储层从非晶相向晶相转变，从而可缩短相变存储层晶化过程的时长，进一步地，可实现写入操作速度的提升。
在一些实施例中，第一诱导层，还包括：在第三温度下的第三相和第四温度下的第四相；其中，第三温度不大于第二温度，第四温度不大于第一温度；
第一诱导层，还具体用于从第三相向第四相转变的过程中，撤去对相变存储层施加的应力作用。
示例性地，参照图2b所示，第一诱导层1230在第三温度T3下的第三相可包括奥氏体相。第一诱导层1230在第四温度T4下的第四相可包括热弹性马氏体相；其中，第三温度T3不大于第二温度T2，第四温度T4不大于第一温度T1。
可以理解的是，对于第一诱导层而言，其在第三温度至第二温度范围内，维持高温相态(奥氏体相)，其在第一温度至第四温度范围内，维持低温相态(包括变形马氏体和热弹性马氏体)。
需要强调的是，第三温度大于第一诱导层由高温相态转变为低温相态的起始温度Ms(参照图2b中T3＞Ms)，第四温度小于第一诱导层由高温相态转变为低温相态的终止温度Mf(参照图2b中T4＜Mf)。
当相变存储层完成晶化过程后，控制电路撤去向相变存储器施加的操作电脉冲。此时，第一诱导层的温度开始下降，当温度降至T3时，第一诱导层开始从奥氏体相向马氏体相转变，当温度降至T4时，第一诱导层变为热弹性马氏体相，第一诱导层加热过程产生的应力作用逐渐消失，即撤去对相变存储层施加的应力作用。
需要指出的是，在相变存储器中，可包括连续的写入操作或间断的写入操作。当相变存储层完成一次写入操作后，第一诱导层恢复为低温相态(热弹性马氏体相)，当相变存储层执行下一次写入操作时，第一诱导层可再一次地由低温相态转变为高温相态，同时施加应力作用至相变存储层，诱导其结晶。如此，可缩短上述连续的写入操作或间断的写入操作所需要的时间，从整体上降低相变存储器的功耗。
图3是根据一示例性实施例示出的另一种相变存储器1000的示意图。参照图3所示，相变存储单元1200还包括：
第二诱导层1250，位于相变存储层1240和第二导电线1300之间，用于诱导相变存储层1240从非晶相向晶相转变。
在一些实施例中，参照图3所示，相变存储单元1200还包括：至少一个电极层1210，位于第一导电线1100和选通层1220之间。
在一些实施例中，相变存储单元还可包括：三个电极层；其中，第一个电极层，位于第一导电线和选通层之间；第二个电极层，位于选通层和第一诱导层之间；第三个电极层，位于第二诱导层和第二导电线之间。
需要强调的是，第一个电极层、第二个电极层和第三个电极层(图中未示出)均为电极层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分两个电极层在位置上的不同，而不必用于描述特定的顺序或先后次序。
相较于仅在相变存储层与第一导电线之间设置第一诱导层，本公开实施例还通过在相变存储层与第二导电线之间设置第二诱导层，在相变存储层从非晶相向晶相转变的过程中，第一诱导层和第二诱导层均可诱导相变存储层结晶，进一步地降低了相变存储层晶化过程所需的时间，更有利于提高了相变存储器的写入速度，并进一步地减小了相变存储器的功耗。
在一些实施例中，第一诱导层和第二诱导层的组成材料包括：钛镍基形状记忆合金。例如，钛镍形状记忆合金、钛镍铜形状记忆合金以及钛镍铪形状记忆合金。
当相变存储层加热至100℃以上(超过钛镍基形状记忆合金的形状记忆温度)，钛镍基形状记忆合金发生由马氏体向奥氏体相变，钛镍基形状记忆合金会产生变形取向或去孪晶变形，应变为1％至6％，远大于由磁电耦合效应或晶格错配引起的弹性应变量(一般小于1％)，该应变施加在相变存储层上会对相变存储层晶格产生一个应力作用，从而诱导其晶化过程。
当施加至相变存储层的电脉冲撤去时，随着温度降至钛镍基形状记忆合金的形状记忆温度以下，钛镍基形状记忆合金发生由奥氏体向马氏体转变，从而撤去弹性应变。
本公开实施例中，利用钛镍基形状记忆合金作为第一诱导层和第二诱导层，由于钛镍基形状记忆合金具有良好的抗疲劳特性和低迟滞效应，在相变存储器执行多次反复编程操作的过程中，钛镍基形状记忆合金可与该多次反复编辑操作相适配，进一步的提升相变存储器整体的写入操作速度。
需要指出的是，第一诱导层过薄，在相变存储层晶化的过程中，第一诱导层产生的应力较小，不足以诱导相变存储层发生相变，无法起到加速相变存储层结晶的作用。第一诱导层过厚，在相变存储层晶化的过程中，第一诱导层产生的应力较大，导致结晶后的相变存储层过厚，不利于相变存储器操作过程中电信号的传导。因此，可根据相变存储器的实际设计需求选择第一诱导层的厚度。
在一些实施例中，第一诱导层的厚度包括：5nm至10nm。以保证第一诱导层产生的应力既不会不足以诱导相变存储层的相变，又不会影响相变存储器操作过程中电信号的传导。
本公开实施例中，通过合理地设置第一诱导层的厚度范围，即可保证相变存储层从非晶相向晶相转变的过程中，第一诱导层产生的应力能够诱导相变存储层结晶，减小相变存储层晶化所需的时间，又不会对相变存储器的电性能产生影响。在实际的生产过程中，本领域技术人员可根据实际的需求，合理的设置第一诱导层的厚度。
图4是根据一示例性实施例示出的一种相变存储器的制作方法的流程图，该方法用于制作本公开实施例提供的相变存储器1000。参照图4所示，所述方法包括以下步骤：
S110：形成第一导电线；
S120：在第一导电线上形成相变存储单元；其中，相变存储单元包括层叠设置的第一诱导层和相变存储层；第一诱导层，位于相变存储层和第一导电线之间，用于诱导相变存储层从非晶相向晶相转变；
S130：在相变存储单元上形成第二导电线；其中，第一导电线和第二导电线平行于同一平面且彼此垂直，相变存储单元与第一导电线和第二导电线均垂直。
示例性地，可通过薄膜沉积工艺在衬底上形成第一导电材料层和相变存储叠层，相变存储叠层包括：层叠设置的第一诱导材料层和相变存储材料层。
执行第一刻蚀工艺，形成沿第一方向并列排布的多个第一凹槽，第一凹槽的底部显露衬底的表面，并将第一导电材料层和相变存储叠层分隔为沿第二方向延伸的第一导电线和相变存储叠层条状结构，第二方向垂直于第一方向，第二方向和第一方向平行于衬底所在的平面。向第一凹槽中填充绝缘材料，形成第一隔离结构。
形成覆盖第一隔离结构和相变存储叠层条状结构的第二导电材料层。
执行第二刻蚀工艺，形成沿第二方向并列排布的多个第二凹槽，第二凹槽的底部显露第一导电线的表面，并将相变存储叠层条状结构和第二导电材料层分隔为多个相变存储单元以及沿第一方向延伸的第二导电线，相变存储单元包括：层叠设置的第一诱导层和相变存储层。向第二凹槽中填充绝缘材料，形成第二隔离结构。
本公开实施例通过在第一导电线和相变存储层之间形成第一诱导层，该第一诱导层可诱导相变存储层从非晶相向晶相转变，加快相变存储层晶化的进程，即减小了相变存储层结晶所需的时间，有利于提高了相变存储器的写入速度。
进一步地，由于相变存储层结晶所需的时间减小，施加于相变存储层的电脉冲的持续时间可相应地减少，有利于减小相变存储器的功耗。
在一些实施例中，S120还包括：
在相变存储层上形成第二诱导层；其中，第二诱导层，用于诱导相变存储层从非晶相向晶相转变。
示例性地，在第一导电材料层上形成相变存储叠层时，可通过薄膜沉积工艺在相变存储材料层上形成第二诱导材料层。通过执行上述第一刻蚀工艺和第二刻蚀工艺，可在相变存储层上形成第二诱导层。
相较于仅在第一导电线和相变存储层之间形成第一诱导层，本公开实施例还在相变存储层上形成第二诱导层，在相变存储层从非晶相向晶相转变的过程中，第一诱导层和第二诱导层均可诱导相变存储层结晶，进一步地降低了相变存储层晶化过程所需的时间，更有利于提高相变存储器的写入速度，并进一步地减小相变存储器的功耗。
在一些实施例中，相变存储单元还包括：选通层和电极层；S120可包括：
在第一导电线上，形成由下至上依次层叠设置的电极层、选通层、第一诱导层以及相变存储层；
或，
在第一导电线上，形成由下至上依次层叠设置的第一诱导层、相变存储层、电极层以及选通层。
示例性地，在第一导电材料层上形成相变存储叠层时，可通过薄膜沉积工艺在第一导电材料层上，形成由下至上依次层叠设置的电极材料层、选通材料层、第一诱导材料层以及相变存储材料层。通过执行上述第一刻蚀工艺和第二刻蚀工艺，可在第一导电线上，形成由下至上依次层叠设置的电极层、选通层、第一诱导层以及相变存储层。
在一些实施例中，在第一导电材料层上形成相变存储叠层时，还可通过薄膜沉积工艺在第一导电材料层上，形成由下至上依次层叠设置的第一诱导材料层相变存储材料层、电极材料层以及选通材料层。通过执行上述第一刻蚀工艺和第二刻蚀工艺，可在第一导电线上，形成由下至上依次层叠设置的第一诱导层、相变存储层、电极层以及选通层。
可以理解的是，在本公开实施例中，选通层可形成于相变存储层的下方。也可形成于相变存储层的上方。
在一些实施例中，第一诱导层的厚度包括：5nm至10nm。
以下结合上述任意实施例提供具体示例：
示例1：
图5a至图5j是根据一示例性实施例示出的一种相变存储器的制作方法。参照图5a至图5j，所述方法包括以下步骤：
步骤一：参照图5a所示，在衬底1001表面形成第一导电材料层1110和存储堆叠结构，并形成覆盖存储堆叠结构的第一掩膜层1261；其中，存储堆叠结构包括：由下至上依次层叠设置的第一个电极材料层1211a、选通材料层1221、第一诱导材料层1231、相变存储材料层1241和第二个电极材料层1211b；第一诱导材料层1231，用于诱导相变存储材料层1241从非晶相向晶相转变。
第一导电材料层1110的组成材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。
第一个电极材料层1211a和第二个电极材料层1211b的组成材料可包括非晶碳，例如α相碳。
选通材料层1221的组成材料可包括：阈值选择开关(Ovonic thresholdswitching OTS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。
第一诱导材料层1231的组成材料可以包括形状记忆材料。例如，钛镍形状记忆合金、钛镍铜形状记忆合金以及钛镍铪形状记忆合金。
相变存储材料层1241的组成材料可包括：基于硫属元素化物的合金。例如，GST(Ge-Sb-Te)合金。相变存储材料层1241的组成材料还可包括任何其他适合的相变材料。
示例性地，可通过沉积工艺，在第一个电极材料层1211a的表面依次形成选通材料层1221、第一诱导材料层1231、相变存储材料层1241以及第二个电极材料层1211b；沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。
第一掩膜层1261可包括光致抗蚀剂掩膜或基于光刻掩膜进行图案化的硬掩膜。例如：氮化硅、氧化硅中的任意一种或其组合。
步骤二：形成沿平行于z轴方向贯穿第一掩膜层1261、第二个电极材料层1211b和相变存储材料层1241的多个第一沟槽1011；其中，第一沟槽1011的底部显露第一诱导材料层1231。
示例性地，参照图5b所示，多个第一沟槽1011沿平行于x轴的方向并列排布。多个彼此平行的第一沟槽1011分别将第一掩膜层1261、第二个电极材料层1211b、相变存储材料层1241分割为多条彼此平行的第一掩膜条1261'、第二个电极材料条1211b'、相变存储材料条1241'，每条第一掩膜条1261'、第二个电极材料条1211b'以及相变存储材料条1241'沿平行于y轴方向延伸。
步骤三：参照图5c所示，形成覆盖第一沟槽1011侧壁的第一绝缘层1012，并形成覆盖第一绝缘层1012的第二绝缘层1013；其中，第二绝缘层1013还覆盖第一沟槽1011底部显露的第一诱导材料层1231。
示例性地，可通过化学气相沉积(CVD)的方式向第一沟槽1011中沉积第一绝缘层的组成材料。可以理解的是，在向第一沟槽1011中沉积第一绝缘层的组成材料的同时，部分第一绝缘层的组成材料会沉积在第一掩膜条1261'顶部，进而覆盖第一掩膜条1261'。
示例性地，第一绝缘层1012的组成材料可包括氮化物，例如氮化硅等。第二绝缘层1013的组成材料可包括氧化物，例如氧化硅等。第一绝缘层1012和第二绝缘层1013用于对覆盖的第二个电极材料条1211b'和相变存储材料条1241'进行封装。
步骤四：平坦化处理覆盖第一掩膜条1261'表面的第一绝缘层和第二绝缘层；参照图5d所示，沿平行于z轴方向，刻蚀覆盖第一沟槽1011底部显露的第一诱导材料层1231、选通材料层1221、第一个电极材料层1211a以及第一导电材料层1110，形成第二沟槽；其中，第二沟槽的顶部与第一沟槽1011的底部连通；形成覆盖第二绝缘层1013、第二沟槽侧壁以及第二沟槽底部的第三绝缘层1014；使用第一填充材料填充形成有第三绝缘层1014的第一沟槽和第二沟槽，形成第一隔热结构1015。
覆盖第二沟槽侧壁的第三绝缘层1014、以及第一隔热结构1015，用于在x方向上电隔离相邻相变存储单元中的第一诱导材料层、选通材料层、第一个电极材料层以及第一导电材料层。
可以理解的是，在形成第二沟槽的过程中，会刻蚀部分覆盖第一绝缘层1012的第二绝缘层1013，因此，在形成第二沟槽之后，剩余的覆盖第一绝缘层1012的第二绝缘层1013的厚度，小于在形成第二沟槽前覆盖第一绝缘层1012的第二绝缘层1013的厚度。结合图5d所示，剩余的第二绝缘层1013位于第一绝缘层1012和第三绝缘层1014之间。
示例性地，第三绝缘层1014的组成材料可包括氮化物，例如氮化硅。第一隔热结构1015的组成材料可包括氧化物，例如氧化硅等。即第一填充材料可包括氧化物。
示例性地，可通过原子层气相沉积(ALD)、旋涂绝缘介质(SOD)或者化学气相沉积(CVD)的方式填充形成有第三绝缘层1014的第一沟槽和第二沟槽，以形成第一隔热结构1015。
通过步骤二、步骤三和步骤四，在x方向对存储堆叠结构进行双重图案化(doublepatterning)处理，形成沿平行于x方向并列设置的多个第一隔离结构；其中，第一隔离结构包括第一绝缘层、第二绝缘层、第三绝缘层和第一隔热结构。
需要强调的是，每个第一隔离结构沿平行于y轴方向延伸，多个彼此平行的第一隔离结构将第一导电材料层1110分割为多条彼此平行的第一导电线1100，每条第一导电线沿平行于y轴方向延伸。
在平行于x轴的方向上，第一隔离结构与存储单元并列交替设置。可以理解的是，平行于x轴的方向为第一方向，平行于y轴的方向即为第二方向。
步骤五：参照图5e所示，平坦化处理图5d示出的结构，以去除覆盖第二个电极条1211b'的第一掩膜条1261'，直至显露第二个电极层条1211b'。
可以理解的是，在形成第三绝缘层1014的过程中，部分第三绝缘层1014的组成材料会覆盖在第一掩膜条1261'上方。并且，在使用填充材料填充形成有第三绝缘层1014的第一沟槽和第二沟槽时，部分填充材料会覆盖第一掩膜条1261'上方。因此，在上述平坦化处理过程中，也会去除覆盖在第一掩膜条1261'上方的第三绝缘层1014的组成材料以及填充材料。
步骤六：参照图5f所示，在上述平坦化处理之后，形成覆盖第二个电极条1211b'和第一隔离结构的第二导电材料层1310，并形成覆盖第二导电材料层1310的第二掩膜层1271。图5g示出了在AA’位置，在yoz平面的截面图。可以理解的是，yoz平面平行于y轴和z轴，且垂直于x轴。
第二掩膜层1271的组成材料与第一掩膜层1261的组成材料可相同。
步骤七：形成沿平行于z轴方向贯穿第二掩膜层1271、第二导电材料层1310、第二个电极材料条1211b'和相变存储材料条1241'的多个第三沟槽1012；其中，第三沟槽1012的底部显露第一诱导材料条1231'。
示例性地，参照图5h所示，多个彼此平行的第三沟槽1012分别将第二掩膜层1271、第二导电材料层1310、第二个电极材料条1211b'、相变存储材料条1241'分割为多条彼此平行的第二掩膜条1271'和第二导电线1300以及多个第二个电极层1210b和相变存储层1240。
结合图5h所示，多个第三沟槽1012沿平行于y轴的方向并列排布，每个第三沟槽1012沿平行于x轴的方向延伸。需要指出的是，沿平行于x轴的方向延伸第三沟槽将第二导电材料层分割，剩余的第二导电材料层的组成材料形成第二导电线1300，沿平行于x轴的方向延伸第三沟槽和沿平行于y轴的方向延伸第一沟槽将第二个电极材料层和相变存储材料层分割，剩余的第二个电极材料层和相变存储材料层的组成材料形成第二个电极层1210b和相变存储层1240。
步骤八：类似上述步骤二和步骤三的方法，结合图5i所示，形成覆盖第三沟槽1012侧壁的第四绝缘层1022，并形成覆盖第四绝缘层1022的第五绝缘层1023；沿平行于z轴方向，从第三沟槽1012底部刻蚀第一诱导材料条1231'、选通材料条1221'、第一个电极材料条1211a'，形成第四沟槽；其中，第四沟槽的顶部与第三沟槽1012的底部连通，第四沟槽的底部显露第一导电线1100；形成覆盖第五绝缘层1023、第四沟槽侧壁以及第四沟槽底部的第六绝缘层1024；使用第二填充材料填充形成有第六绝缘层1024的第三沟槽1012和第四沟槽，形成第二隔热结构1025。
覆盖第四沟槽侧壁的第六绝缘层1024、以及第二隔热结构1025，用于在y方向上电隔离相邻存储单元中的第一诱导层、选通层以及第一个电极层。
可以理解的是，在形成第四沟槽的过程中，会刻蚀部分覆盖第四绝缘层1022的第五绝缘层1023，因此，在形成第四沟槽之后，剩余的覆盖第四绝缘层1022的第五绝缘层1023的厚度，小于在形成第四沟槽前覆盖第四绝缘层1022的第五绝缘层1023的厚度。结合图5i所示，剩余的第五绝缘层1023位于第四绝缘层1022和第六绝缘层1024之间。
示例性地，第四绝缘层1022和第六绝缘层1024的组成材料，可与第一绝缘层1012以及第三绝缘层1014的组成材料相同。例如，第四绝缘层1022和第六绝缘层1024的组成材料可包括氮化硅。
示例性地，第二隔热结构1025的形成方式可与第一隔热结构1015的形成方式相同。进一步地，第二隔热结构1025的组成材料可与第一隔热结构1015的组成材料相同，例如第二隔热结构1025的组成材料可包括氧化硅等。即第二填充材料可包括氧化硅等。
通过步骤七和步骤八，在y方向对存储堆叠结构进行双重图案化处理，形成沿y方向并列设置的多个第二隔离结构；其中，第二隔离结构包括第四绝缘层、第五绝缘层、第六绝缘层和第二隔热结构。
需要强调的是，每个第二隔离结构沿x轴方向延伸，多个彼此平行的第二隔离结构将第二导电材料层1310分割为多条彼此平行的第二导电线1300，每条第二导电线1300沿x轴方向延伸。
在平行于y轴的方向上，第二隔离结构与存储单元并列交替设置。
步骤九：参照图5j所示，平坦化处理图5i示出的结构，以去除覆盖第二导电线1300的第二掩膜条1271'，直至显露第二导电线1300。
需要指出的是，沿y轴方向延伸的第一隔离结构以及沿x轴方向延伸的第二隔离结构，将存储堆叠结构分割为多个相变存储单元1200。每个相变存储单元1200包括由下至上依次层叠设置的第一个电极层1210a、选通层1220、第一诱导层1230、相变存储层1240和第二个电极层1210b。
在本公开所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种相变存储器，其特征在于，包括：
由下至上依次层叠设置的第一导电线、相变存储单元以及第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直；
所述相变存储单元包括：层叠设置的第一诱导层和相变存储层；其中，所述第一诱导层，位于所述相变存储层和所述第一导电线之间，用于诱导所述相变存储层从非晶相向晶相转变。
2.根据权利要求1所述的相变存储器，其特征在于，
所述第一诱导层，包括：在第一温度下的第一相和第二温度下的第二相；其中，所述第一温度小于所述第二温度，所述第二温度小于或等于所述相变存储层从非晶相向晶相转变的相变温度；
所述第一诱导层，具体用于从所述第一相向所述第二相转变的过程中，对所述相变存储层施加应力作用，以诱导所述相变存储层从非晶相向晶相转变。
3.根据权利要求1所述的相变存储器，其特征在于，所述相变存储单元还包括：
第二诱导层，位于所述相变存储层和所述第二导电线之间，用于诱导所述相变存储层从非晶相向晶相转变。
4.根据权利要求1所述的相变存储器，其特征在于，所述相变存储单元还包括：选通层；其中，
所述选通层，位于所述第一导电线和所述第一诱导层之间；
或，
所述选通层，位于所述相变存储层和所述第二导电线之间。
5.根据权利要求3所述的相变存储器，其特征在于，所述第一诱导层和所述第二诱导层的组成材料包括：钛镍基形状记忆合金。
6.根据权利要求1所述的相变存储器，其特征在于，所述第一诱导层的厚度包括：5nm至10nm。
7.一种相变存储器的制作方法，其特征在于，包括：
形成第一导电线；
在所述第一导电线上形成相变存储单元；其中，所述相变存储单元包括层叠设置的第一诱导层和相变存储层；所述第一诱导层，位于所述相变存储层和所述第一导电线之间，用于诱导所述相变存储层从非晶相向晶相转变；
在所述相变存储单元上形成第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和所述第二导电线均垂直。
8.根据权利要求7所述的方法，其特征在于，所述在所述第一导电线上形成相变存储单元，还包括：
在所述相变存储层上形成第二诱导层；其中，所述第二诱导层，用于诱导所述相变存储层从非晶相向晶相转变。
9.根据权利要求7所述的方法，其特征在于，所述相变存储单元还包括：选通层和电极层；所述在所述第一导电线上形成相变存储单元包括：
在所述第一导电线上，形成由下至上依次层叠设置的所述电极层、所述选通层、所述第一诱导层以及所述相变存储层；
或，
在所述第一导电线上，形成由下至上依次层叠设置的所述第一诱导层、所述相变存储层、所述电极层以及所述选通层。
10.根据权利要求7所述的方法，其特征在于，所述第一诱导层的厚度包括：5nm至10nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110296841.1A CN112968037A (zh) | 2021-03-19 | 2021-03-19 | 相变存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110296841.1A CN112968037A (zh) | 2021-03-19 | 2021-03-19 | 相变存储器及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112968037A true CN112968037A (zh) | 2021-06-15 |
Family
ID=76279547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110296841.1A Pending CN112968037A (zh) | 2021-03-19 | 2021-03-19 | 相变存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112968037A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113921709A (zh) * | 2021-09-30 | 2022-01-11 | 华中科技大学 | 一种相变存储器单元 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103403804A (zh) * | 2010-12-10 | 2013-11-20 | 国际商业机器公司 | 带有压电或铁电应力诱发垫的相变材料单元 |
| CN105244437A (zh) * | 2014-07-08 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN109065708A (zh) * | 2018-07-06 | 2018-12-21 | 东华大学 | 一种双层相变材料、相变存储器单元及其制备方法 |
| CN112018239A (zh) * | 2020-10-27 | 2020-12-01 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
-
2021
- 2021-03-19 CN CN202110296841.1A patent/CN112968037A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103403804A (zh) * | 2010-12-10 | 2013-11-20 | 国际商业机器公司 | 带有压电或铁电应力诱发垫的相变材料单元 |
| CN105244437A (zh) * | 2014-07-08 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN109065708A (zh) * | 2018-07-06 | 2018-12-21 | 东华大学 | 一种双层相变材料、相变存储器单元及其制备方法 |
| CN112018239A (zh) * | 2020-10-27 | 2020-12-01 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113921709A (zh) * | 2021-09-30 | 2022-01-11 | 华中科技大学 | 一种相变存储器单元 |
| CN113921709B (zh) * | 2021-09-30 | 2024-05-14 | 华中科技大学 | 一种相变存储器单元 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111816766B (zh) | 相变存储器及相变存储器的制作方法 | |
| US7514705B2 (en) | Phase change memory cell with limited switchable volume | |
| CN109860387A (zh) | 具有选择器件的pcram结构 | |
| JP4722634B2 (ja) | オボニック閾値スイッチを有する相変化メモリ | |
| US8053752B2 (en) | Four-terminal reconfigurable devices | |
| CN112018239B (zh) | 相变存储器及相变存储器的制作方法 | |
| KR20060001055A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN102104055A (zh) | 可变电阻存储器 | |
| JP2007019475A (ja) | 相変化メモリ素子及びその製造方法 | |
| US20090033360A1 (en) | Programmable via devices with air gap isolation | |
| US20180269388A1 (en) | Phase change memory unit and preparation method therefor | |
| US7811933B2 (en) | CMOS-process-compatible programmable via device | |
| CN107086269A (zh) | 存储器结构 | |
| CN101882627A (zh) | 相变存储器件及其制造方法 | |
| CN101604728A (zh) | 相变化存储器装置及其制造方法 | |
| US11594677B2 (en) | Semiconductor storage device with insulating films adjacent resistance changing films | |
| CN112968037A (zh) | 相变存储器及其制作方法 | |
| KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN110176471A (zh) | 交叉点阵列器件及其制造方法 | |
| US11711988B2 (en) | Elementary cell comprising a resistive memory and associated method of initialization | |
| CN113594201A (zh) | 相变存储器及其制作方法 | |
| CN113299827A (zh) | 相变存储器及其制作方法 | |
| CN113594200B (zh) | 相变存储器及其制作方法 | |
| US20240099168A1 (en) | Phase change memory cell | |
| US10916584B2 (en) | Semiconductor device including a data storage pattern and a method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210615 |