CN101882627A - 相变存储器件及其制造方法 - Google Patents
相变存储器件及其制造方法 Download PDFInfo
- Publication number
- CN101882627A CN101882627A CN2009100506972A CN200910050697A CN101882627A CN 101882627 A CN101882627 A CN 101882627A CN 2009100506972 A CN2009100506972 A CN 2009100506972A CN 200910050697 A CN200910050697 A CN 200910050697A CN 101882627 A CN101882627 A CN 101882627A
- Authority
- CN
- China
- Prior art keywords
- phase change
- layer
- cross
- sectional width
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明揭露了一种相变存储器件及其制造方法,所述相变存储器件包括:形成有晶体管的半导体基底;位于半导体基底上的中间绝缘层;贯穿所述中间绝缘层并与晶体管连接的插塞;位于中间绝缘层上的第一绝缘层;贯穿第一绝缘层并且与插塞电连接的底部电极和第一相变层,其中底部电极位于插塞和第一相变层之间,底部电极的截面宽度小于插塞的截面宽度;依次位于第一绝缘层上的刻蚀阻挡层和第二绝缘层;贯穿刻蚀阻挡层和第二绝缘层并且与第一相变层电连接的第二相变层,其中第二相变层的截面宽度大于第一相变层的截面宽度。本发明可降低操作电流,减小功耗,提高相变存储器件的成品率和可靠性。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种相变存储器件及其制造方法。
前景技术
随着信息产业的高速发展,处理大量信息的需求增长,因此,对能够存储大量信息的信息存储媒体的需求也随之增长。相变存储器件(PhaseChange-Random Access Memory,PC-RAM)由于具有高效读取、高可擦写次数、非易失性、元件尺寸小、功耗低、成本低、可多级存储、抗强震动和抗辐射等优点,被国际半导体工业协会认为最有可能取代目前的闪存存储器,而成为未来存储器主流产品和最先成为商用产品的器件。
相变存储器件包括由相变材料制成的相变层,相变材料处于晶态和晶态时的电阻有很大不同,即相变材料可具有两相,可根据它们的电阻值区分所述两相。随温度的变化相变材料发生可逆变化,目前已开发出很多相变材料,例如,GST(Ge2Sb2Te5)是一种传统采用的相变材料。
具体的说,在相变存储器件中,为了从非晶态转变到晶态,需要供应相变材料超过能量势垒的热量。非晶态表现出更高的电阻,对应数字值“1”,晶态表现出更低的电阻,对应数字值“0”,当电流通过电极时,在相变层和底部电极之间的接触区产生焦耳热,从而导致在晶态和非晶态之间产生可逆相变,以记录信息。其中集中发生相变的区域叫做程序容积(program volume,PV)区。
更具体的说,在接近熔点的温度供应相变材料以热量之后,当相变材料迅速冷却后,它转变为非晶态。在低于熔点的结晶温度长时间地供应相变材料以热量之后,当相变材料冷却时,它转变为晶态。以GST为例,在接近熔点(约610℃)的温度,在短时间(1至10ns)内供应GST以热量之后,当GST在约1ns内迅速冷却时,它转变为非晶态。在结晶温度(约450℃),长时间(30至50ns)地供应GST以热量之后,当GST冷却时,它转变为晶态。
具体请参考图1,其为现有的相变存储器件的剖面示意图。如图所示,半导体基底11包括晶体管(未图示),形成于半导体基底11上的中间绝缘层(inter-insulating layer)13,贯穿中间绝缘层13的插塞(contact plug)12,由GST构成的相变层14形成于中间绝缘层13上,上部电极15形成于相变层14上,其中虚线所示区域既是程序容积区,该插塞12有连接下部的晶体管和上部的相变层14的作用。
用于相变存储器件中的相变层材料,例如GST,需要发生相变以获得可靠的相变存储器件。而程序容积区的区域越小,即相变层与插塞的接触面积越小,能够有效加热相变层使其发生相变的电流越小,即相变存储器件所需的操作电流越小,其所需的功耗越小。
经过现有技术的文献检索发现,中国专利申请号为200510110783.X的专利“采用硫系化合物纳米材料制备相变存储器器件单元的方法”,通过在一维绝缘的纳米材料表面覆盖一层硫系化合物薄膜,制备出硫系化合物纳米材料,进而再采用纳米加工技术,把硫系化合物纳米材料与相变存储器器件单元的电极集合在一起,制备出纳米尺度的相变存储器器件单元,提高相变层有效相变区域的热效率,降低操作电流,减小功耗。
美国专利申请号为US20060266992的专利“半导体存储器件及其制造方法中,通过在硫属化物材料层和层间绝缘膜之间、以及硫属化物材料层和插塞之间,插入兼具了结合层和高电阻层(热电阻层)的功能的、由极薄的绝缘体或半导体构成的界面层,减小相变存储器的操作电流。
美国专利申请号为US20080042118的专利“热效率下降最小化的相变存储器件及其制造方法”中,提供了一种相变存储器件,所述相变存储器件具有不同材料的接触插塞,所述不同材料接触插塞包括第一导电材料插塞和第二导电材料插塞,第二导电材料插塞的电阻率小于第一导电材料插塞的电阻率,以降低来自相变层上面的电极的热辐射。
发明内容
本发明提供一种相变存储器件及其制造方法,通过减小相变层和底部电极的接触面积,使得相变层仅需要施加小量的操作电流即可发生相变,且所述第二相变层的截面宽度大于第一相变层的截面宽度,可减少相变层的热量散失,减小了功耗,提高相变存储器件的成品率和可靠性。
为解决上述技术问题,本发明提供一种相变存储器件,包括:形成有晶体管的半导体基底;位于所述半导体基底上的中间绝缘层;贯穿所述中间绝缘层并与所述晶体管连接的插塞;位于所述中间绝缘层上的第一绝缘层;贯穿所述第一绝缘层并与插塞电连接的底部电极和第一相变层,其中底部电极位于插塞和第一相变层之间,底部电极的截面宽度小于插塞的截面宽度;依次位于所述第一绝缘层上的刻蚀阻挡层和第二绝缘层;贯穿所述刻蚀阻挡层和第二绝缘层并且与所述第一相变层电连接的第二相变层,其中第二相变层的截面宽度大于第一相变层的截面宽度。
可选的,其中所述第一相变层和所述第二相变层由Ge2Sb2Te5制成。
可选的,其中所述底部电极和所述第一相变层之间的界面处为程序容积区。
可选的,所述插塞的截面宽度为0.15~0.35微米,所述底部电极的截面宽度为0.05~0.15微米,所述第一相变层的截面宽度为0.05~0.15微米,所述第二相变层的截面宽度为0.15~0.35微米。
相应的,本发明还提供一种相变存储器件的制造方法,包括:提供一形成有晶体管的半导体基底;在所述半导体基底上形成中间绝缘层,并形成连接所述晶体管的插塞;在所述插塞和中间绝缘层上形成第一绝缘层,并形成连接所述插塞的底部电极,所述底部电极的截面宽度小于所述插塞的截面宽度;在所述第一绝缘层和所述底部电极上依次形成刻蚀阻挡层和第二绝缘层;形成贯穿所述第二绝缘层和所述刻蚀阻挡层的第一孔;刻蚀所述第一孔下方的底部电极的一部分,形成第二孔,所述第一孔的截面宽度大于所述第二孔的截面宽度;沉积相变材料层填充所述第一孔和第二孔;平坦化所述相变材料层,以形成第一相变层和第二相变层。
可选的,所述底部电极的形成过程包括:在所述第一绝缘层上依次形成第一氮化物层和氧化层;形成贯穿所述第一氮化物层和所述氧化层的第一开口,所述第一开口的截面宽度等于所述插塞的截面宽度;沉积第二氮化物层填充所述第一开口;以所述第二氮化物层为掩蔽,刻蚀所述氧化层、第一氮化物层和第一绝缘层,形成第二开口,所述第二开口的截面宽度小于所述第一开口的截面宽度;沉积导电材料填充所述第一开口和所述第二开口;去除所述第二氮化物层、氧化层和第一氮化物层,以形成所述底部电极。
可选的,其中所述第一相变层和所述第二相变层由Ge2Sb2Te5制成。
可选的,所述插塞的截面宽度为0.15~0.35微米,所述底部电极的截面宽度为0.05~0.15微米,所述第一相变层的截面宽度为0.05~0.15微米,所述第二相变层的截面宽度为0.15~0.35微米。
本发明还提供另一种相变存储器件,包括:形成有晶体管的半导体基底;位于所述半导体基底上的中间绝缘层;贯穿所述中间绝缘层并与所述晶体管连接的插塞;位于所述中间绝缘层上的第一绝缘层;依次位于所述第一绝缘层上的刻蚀阻挡层和第二绝缘层;贯穿所述第一绝缘层和刻蚀阻挡层并且与所述插塞电连接的底部电极和第一相变层,其中底部电极位于插塞和第一相变层之间,底部电极的截面宽度小于插塞的截面宽度;贯穿所述第二绝缘层并且与所述第一相变层电连接的第二相变层,其中,第二相变层的截面宽度大于第一相变层的截面宽度。
可选的,其中所述第一相变层和所述第二相变层由Ge2Sb2Te5制成。
可选的,其中所述底部电极和所述第一相变层之间的界面处为程序容积区。
可选的,所述插塞的截面宽度为0.15~0.35微米,所述底部电极的截面宽度为0.05~0.15微米,所述第一相变层的截面宽度为0.05~0.15微米,所述第二相变层的截面宽度为0.15~0.35微米。
相应的,本发明还提供另一种相变存储器件的制造方法,包括:提供一形成有晶体管的半导体基底;在所述半导体基底上形成中间绝缘层,并形成连接所述晶体管的插塞;在所述插塞和中间绝缘层上形成第一绝缘层,并形成连接所述插塞的底部电极,所述底部电极的截面宽度小于所述插塞的截面宽度;在所述第一绝缘层和所述底部电极上依次形成刻蚀阻挡层和第二绝缘层;形成贯穿所述第二绝缘层的第一孔;刻蚀所述第一孔下方的刻蚀阻挡层和部分底部电极,形成第二孔,其中所述第一孔的截面宽度大于所述第二孔的截面宽度;沉积相变材料层填充所述第一孔和第二孔;平坦化所述相变材料层,以形成第一相变层和第二相变层。
可选的,所述底部电极的形成过程包括:在所述第一绝缘层上依次形成第一氮化物层和氧化层;形成贯穿所述第一氮化物层和所述氧化层的第一开口,所述第一开口的截面宽度等于所述插塞的截面宽度;沉积第二氮化物层填充所述第一开口;以所述第二氮化物层为掩蔽,刻蚀所述氧化层、第一氮化物层和第一绝缘层,形成第二开口,所述第二开口的截面宽度小于所述第一开口的截面宽度;沉积导电材料填充所述第一开口和所述第二开口;去除所述第二氮化物层、氧化层和第一氮化物层,以形成所述底部电极。
可选的,其中所述第一相变层和所述第二相变层由Ge2Sb2Te5制成。
可选的,所述插塞的截面宽度为0.15~0.35微米,所述底部电极的截面宽度为0.05~0.15微米,所述第一相变层的截面宽度为0.05~0.15微米,所述第二相变层的截面宽度为0.15~0.35微米。
本发明提供一种相变存储器件及其制造方法,所述相变存储器件包括第一相变层以及第二相变层,所述底部电极的截面宽度小于所述插塞的截面宽度,所述第二相变层的截面宽度大于所述第一相变层的截面宽度,使得该相变层具有较小的相变容积区,仅需要施加较小的操作电流即可发生相变,且相变层的热量散失得以减少,减小了功耗,提高了相变存储器件的成品率和可靠性。
附图说明
图1现有的相变存储器件的剖面示意图;
图2为本发明第一实施例提出的相变存储器件的剖面示意图;
图3为本发明第一实施例提出的相变存储器件制造方法的流程图;
图4A~4K为本发明第一实施例提出的相变存储器件制造方法的各步骤相应结构的剖面示意图;
图5为本发明第二实施例提出的相变存储器件的剖面示意图;
图6为本发明第二实施例提出的相变存储器件制造方法的流程图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
还应了解,当提到一层在另一层或衬底“上”时,该层可以直接在另一层或衬底上,或也可以有中间层。还应当了解,当提到一层在另一层“下”时,该层可以直接在另一层下面,或可以有一或多个中间层。另外,还应理解,当提到一层在两个层“之间”时,它可以只是在两个层之间的层,或也可以有一或多个中间层。
在背景技术中已经提及,在相变存储器件中,为了从非晶态转变到晶态,需要供应相变材料超过能量势垒的热量。非晶态表现出更高的电阻,对应数字值“1”,晶态表现出更低的电阻,对应数字值“0”,当电流通过电极时,在相变层和底部电极之间的接触区产生焦耳热,从而导致在晶态和非晶态之间产生可逆相变,以记录信息。其中集中发生相变的区域叫做程序容积(programvolume,PV)区。用于相变存储器件中的相变层材料,例如GST,需要发生相变以获得可靠的相变存储器件。而程序容积区的区域越小,即相变层与插塞的界面积越小,能够有效加热相变层使其发生相变的电流越小,即相变存储器件所需的操作电流越小,并且希望减少相变层的热量散失,以降低功耗。
本发明的核心思想在于,提供一种相变存储器件及其制造方法,通过减小相变层和底部电极的接触面积,使得该相变层具有较小的相变容积区,仅需要施加较小的操作电流即可发生相变,且所述第二相变层的截面宽度大于第一相变层的截面宽度,可减少相变层的热量散失,减小功耗,提高相变存储器件的成品率和可靠性。
由于本发明主要涉及在晶体管结构的插塞上形成相变存储器件的过程,所以对在半导体基底表面或者中间形成晶体管结构的过程不予介绍,但是本领域技术人员对此应是知晓的。
第一实施例
请参考图2,其为本发明第一实施例提出的相变存储器件的剖面示意图。
如图所示,相变存储器件100包括:形成有晶体管(未图示)的半导体基底110;位于半导体基底110上的中间绝缘层130;贯穿中间绝缘层130并与所述晶体管连接的插塞120;位于中间绝缘层130上的第一绝缘层160;贯穿第一绝缘层160并与插塞120电连接的底部电极140和第一相变层150,其中,底部电极140位于插塞120和第一相变层150之间,底部电极140的截面宽度小于插塞120的截面宽度;依次位于第一绝缘层160上的刻蚀阻挡层180和第二绝缘层190;贯穿刻蚀阻挡层180和第二绝缘层190并且与第一相变层150电连接的第二相变层170,其中,第二相变层170的截面宽度大于第一相变层150的截面宽度。
在本发明第一实施例中,第一相变层150和第二相变层170可以由Ge2Sb2Te5制成,发生相变的程序容积区(图2中虚线所示区域)形成于底部电极140和第一相变层150之间的界面处。
由于所述相变存储器件100包括第一相变层150和第二相变层170,其中第二相变层170的截面宽度大于第一相变层150的截面宽度,所述底部电极140的截面宽度小于插塞120的截面宽度,使得该相变层具有较小的相变容积区,仅需要施加较小的操作电流即可发生相变,且所述第二相变层170的截面宽度大于第一相变层150的截面宽度,可减少相变层的热量散失,减小了功耗,提高相变存储器件的成品率和可靠性。
请参考图3,其为本发明第一实施例提出的相变存储器件制造方法的流程图,结合该图,该方法包括如下步骤:
步骤21,提供一形成有晶体管的半导体基底;
步骤22,在所述半导体基底上形成中间绝缘层,并在中间绝缘层中形成连接所述晶体管的插塞;
步骤23,在所述插塞和中间绝缘层上形成第一绝缘层,并形成连接所述插塞的底部电极,所述底部电极的截面宽度小于所述插塞的截面宽度;
步骤24,在所述第一绝缘层和所述底部电极上依次形成刻蚀阻挡层和第二绝缘层;
步骤25,形成贯穿所述第二绝缘层和所述刻蚀阻挡层的第一孔;
步骤26,刻蚀所述第一孔下方的底部电极的一部分,形成第二孔,所述第一孔的截面宽度大于所述第二孔的截面宽度;
步骤27,沉积相变材料层填充所述第一孔和第二孔;
步骤28,平坦化所述相变材料层,以形成第一相变层和第二相变层。
下面将结合剖面示意图对本发明提出的相变存储器件及其制造方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
图4A~图4K为本发明第一实施例提出的相变存储器件制造方法的各步骤相应结构的剖面示意图。
参照图4A,首先提供一半导体基底110,其包括晶体管,所述晶体管可使用制造半导体器件的传统方法来制造,为简化,此处以空白半导体基底表示。接着,利用公知的方法,在半导体基底110上形成中间绝缘层130,并在中间绝缘层130中形成连接所述晶体管的插塞120,其中插塞120优选为钨插塞,其宽度可以为0.15~0.35微米。
参考图4B,在插塞120和中间绝缘层130上形成第一绝缘层160,并在第一绝缘层160上依次形成第一氮化物层141和氧化层142。
其中,第一绝缘层160的材质可以为二氧化硅,第一绝缘层160、第一氮化物层141和氧化层142可通过化学气相沉积的方式形成。
本发明的关键步骤是,形成连接插塞120的底部电极140,在底部电极140上形成第一相变层150和第二相变层170,其中,底部电极140的截面宽度小于插塞120的截面宽度,第二相变层170的截面宽度大于第一相变层150的截面宽度。
参考图4C,接下来,利用公知的光刻方法,在氧化层142上形成第一开口140a的图案,通过干法刻蚀第一氮化物层141和氧化层142,以形成贯穿第一氮化物层141和氧化层142的第一开口140a,第一开口140a的截面宽度等于插塞120的截面宽度。其中,所述第一氮化物层141可起到刻蚀阻挡层的作用,便于干法刻蚀工艺的控制。所述第一开口140a的截面宽度为0.15~0.35微米。
参考图4D,在第一氮化物层141、氧化层142以及第一开口140a上沉积第二氮化物层143填充第一开口140a。第二氮化物层143可通过化学气相沉积方式形成,由于第一开口140a的存在,使得第二氮化物层143具有一凹槽。
参考图4E,利用此凹槽,以第二氮化物层143为硬掩蔽,干法刻蚀氧化层142、第一氮化物层141和第一绝缘层160,形成第二开口140b,其中第二开口140b的截面宽度小于第一开口140a的截面宽度。
受现有的光刻工艺限制,无法利用传统的光刻方法制作宽度小于0.15微米的底部电极,因此,在本发明第一实施例中,以第二氮化物层143为硬掩蔽,形成宽度为0.05~0.15微米的第二开口140b。
参考图4F,沉积导电材料层144填充第一开口140a和第二开口140b。其中,导电材料优选为钨,其具有较低的电阻,且具有较佳的台阶覆盖能力。所述导电材料层144可通过物理气相沉积或原子层沉积方式形成。
参考图4G,通过化学机械研磨的方式,去除第二氮化物层143、氧化层142和第一氮化物层141,以形成底部电极140,所述底部电极140的截面宽度小于插塞120的截面宽度。通过此种方式,可形成尺寸较小的底部电极,在本实施例中,底部电极140的截面宽度可以为0.05~0.15微米。
参考图4H,接着在第一绝缘层160和底部电极140上依次形成刻蚀阻挡层180和第二绝缘层190。其中刻蚀阻挡层180可便于后续的干法刻蚀工艺控制,第二绝缘层190可起到绝缘隔离的作用。
其中,刻蚀阻挡层180的材质可以为氮化硅,第二绝缘层190的材质可以为二氧化硅,刻蚀阻挡层180和第二绝缘层190可通过化学气相沉积方式形成。
参考图4I,在第二绝缘层190上形成第一孔170a的光刻图案,并利用干法刻蚀技术,形成贯穿第二绝缘层190和刻蚀阻挡层180的第一孔170a。
参考图4J,干法刻蚀第一孔170a下方的底部电极140的一部分,形成第二孔150a,其中,所述第一孔170a的截面宽度大于所述第二孔150a的截面宽度。
参考图4K,沉积相变材料层190a填充所述第一孔170a和第二孔150a。
优选的,相变材料层190a的材料为Ge2Sb2Te5,但不限于此,也可以使用含有从Ge、Sb、Te中选出的至少两种或两种以上元素的硫属化物材料。另外,也可以使用含有从Ge、Sb、Te中选出的至少两种或两种以上元素,和从元素周期表的2b族、1b族、3a族至7a族、第8族元素中选出的至少一种元素的硫属化物材料。所述相变材料层可通过物理气相沉积或原子层沉积方式形成。
最后,平坦化所述相变材料层190a,以形成如图2所示的第一相变层150和第二相变层170。其中第一相变层150的截面宽度等于底部电极140的截面宽度,第二相变层170的截面宽度大于第一相变层150的截面宽度。在本实施例中,第一相变层150的截面宽度可以为0.05~0.15微米,第二相变层170的截面宽度可以为0.15~0.35微米。
本发明第一实施例所提供的相变存储器件,包括第一相变层150和第二相变层170,其中底部电极140的截面宽度小于插塞120的截面宽度,发生相变的程序容积区(图中虚线所示区域)形成于底部电极140和第一相变层150之间的界面处,使得相变层仅需要施加较小的操作电流即可发生相变,且所述第二相变层170的截面宽度大于第一相变层的150宽度,可减少相变层的热量散失,减小了功耗,提高了相变存储器件的成品率和可靠性。
第二实施例
如图5所示,相变存储器件200包括:形成有晶体管(未图示)的半导体基底210;位于半导体基底210上的中间绝缘层230;贯穿中间绝缘层230并与所述晶体管连接的插塞220;位于中间绝缘层230上的第一绝缘层260;依次位于第一绝缘层260上的刻蚀阻挡层280和第二绝缘层290;贯穿第一绝缘层260和刻蚀阻挡层280,并且与所述插塞220电连接的底部电极240和第一相变层250,其中底部电极240位于插塞220和第一相变层250之间,底部电极240的截面宽度小于插塞250的截面宽度;贯穿第二绝缘层290并且与第一相变层250电连接的第二相变层270,其中,第二相变层270的截面宽度大于第一相变层250的截面宽度。
在本发明第二实施例中,第一相变层250和第二相变层270可以由Ge2Sb2Te5制成,发生相变的程序容积区(图5中虚线所示区域)形成于底部电极240和第一相变层250之间的界面处。
请参考图6,其为本发明第二实施例提出的相变存储器件制造方法的流程图,结合该图,该方法包括如下步骤:
步骤31,提供一形成有晶体管的半导体基底。
步骤32,在所述半导体基底上形成中间绝缘层,并在中间绝缘层中形成连接所述晶体管的插塞。
步骤33,在所述插塞和中间绝缘层上形成第一绝缘层,并形成连接所述插塞的底部电极,所述底部电极的截面宽度小于所述插塞的截面宽度。
步骤34,在所述第一绝缘层和所述底部电极上依次形成刻蚀阻挡层和第二绝缘层。
步骤35,形成贯穿所述第二绝缘层的第一孔。
步骤36,刻蚀所述第一孔下方的刻蚀阻挡层和部分底部电极,形成第二孔,其中所述第一孔的截面宽度大于所述第二孔的截面宽度。
步骤37,沉积相变材料层填充所述第一孔和第二孔。
步骤38,平坦化所述相变材料层,以形成第一相变层和第二相变层。
由于直至形成第二绝缘层290的工序都与所述第一实施例相同,故而省略说明。
利用干法刻蚀技术形成贯穿第二绝缘层290的第一孔后,通过干法刻蚀第一孔下方的刻蚀阻挡层280和部分底部电极240,形成第二孔,其中所述第一孔的截面宽度大于所述第二孔的截面宽度。
最后,形成如图5所示的第一相变层250和第二相变层270。其中第一相变层250的截面宽度等于底部电极240的截面宽度,第二相变层270的截面宽度大于第一相变层250的截面宽度。在本实施例中,第一相变层250的截面宽度可以为0.05~0.15微米,第二相变层270的截面宽度可以为0.15~0.35微米。
本发明第二实施例所提供的相变存储器件200,包括第一相变层250和第二相变层270,其中底部电极240的截面宽度小于插塞220的截面宽度,发生相变的程序容积区(图5中虚线所示区域)形成于底部电极240和第一相变层250之间的界面处,使得相变层仅需要施加较小的操作电流即可发生相变,且第二相变层270的截面宽度大于第一相变层250的截面宽度,使得相变层的热量散失得以减少,减小了功耗,提高了相变存储器件的成品率和可靠性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (28)
1.一种相变存储器件,包括:
形成有晶体管的半导体基底;
位于所述半导体基底上的中间绝缘层;
贯穿所述中间绝缘层并与所述晶体管连接的插塞;
位于所述中间绝缘层上的第一绝缘层;
贯穿所述第一绝缘层并与插塞电连接的底部电极和第一相变层,其中底部电极位于插塞和第一相变层之间,底部电极的截面宽度小于插塞的截面宽度;
依次位于所述第一绝缘层上的刻蚀阻挡层和第二绝缘层;
贯穿所述刻蚀阻挡层和第二绝缘层并且与所述第一相变层电连接的第二相变层,其中第二相变层的截面宽度大于第一相变层的截面宽度。
2.如权利要求1所述的相变存储器件,其特征在于,所述第一相变层和所述第二相变层由Ge2Sb2Te5制成。
3.如权利要求1所述的相变存储器件,其特征在于,所述底部电极和所述第一相变层之间的界面处为程序容积区。
4.如权利要求1所述的相变存储器件,其特征在于,所述插塞的截面宽度为0.15~0.35微米。
5.如权利要求4所述的相变存储器件,其特征在于,所述底部电极的截面宽度为0.05~0.15微米。
6.如权利要求5所述的相变存储器件,其特征在于,所述第一相变层的截面宽度为0.05~0.15微米。
7.如权利要求6所述的相变存储器件,其特征在于,所述第二相变层的截面宽度为0.15~0.35微米。
8.一种相变存储器件的制造方法,包括:
提供一形成有晶体管的半导体基底;
在所述半导体基底上形成中间绝缘层,并形成连接所述晶体管的插塞;
在所述插塞和中间绝缘层上形成第一绝缘层,并形成连接所述插塞的底部电极,所述底部电极的截面宽度小于所述插塞的截面宽度;
在所述第一绝缘层和所述底部电极上依次形成刻蚀阻挡层和第二绝缘层;
形成贯穿所述第二绝缘层和所述刻蚀阻挡层的第一孔;
刻蚀所述第一孔下方的底部电极的一部分,形成第二孔,所述第一孔的截面宽度大于所述第二孔的截面宽度;
沉积相变材料层填充所述第一孔和第二孔;
平坦化所述相变材料层,以形成第一相变层和第二相变层。
9.如权利要求8所述的相变存储器件的制造方法,其特征在于,所述底部电极的形成过程包括:
在所述第一绝缘层上依次形成第一氮化物层和氧化层;
形成贯穿所述第一氮化物层和所述氧化层的第一开口,所述第一开口的截面宽度等于所述插塞的截面宽度;
沉积第二氮化物层填充所述第一开口;
以所述第二氮化物层为掩蔽,刻蚀所述氧化层、第一氮化物层和第一绝缘层,形成第二开口,所述第二开口的截面宽度小于所述第一开口的截面宽度;
沉积导电材料填充所述第一开口和所述第二开口;
去除所述第二氮化物层、氧化层和第一氮化物层,以形成所述底部电极。
10.如权利要求8所述的相变存储器件的制造方法,其特征在于,所述第一相变层和所述第二相变层由Ge2Sb2Te5制成。
11.如权利要求8所述的相变存储器件的制造方法,其特征在于,所述插塞的截面宽度为0.15~0.35微米。
12.如权利要求11所述的相变存储器件的制造方法,其特征在于,所述底部电极的截面宽度为0.05~0.15微米。
13.如权利要求12所述的相变存储器件的制造方法,其特征在于,所述第一相变层的截面宽度为0.05~0.15微米。
14.如权利要求13所述的相变存储器件的制造方法,其特征在于,所述第二相变层的截面宽度为0.15~0.35微米。
15.一种相变存储器件,包括:
形成有晶体管的半导体基底;
位于所述半导体基底上的中间绝缘层;
贯穿所述中间绝缘层并与所述晶体管连接的插塞;
位于所述中间绝缘层上的第一绝缘层;
依次位于所述第一绝缘层上的刻蚀阻挡层和第二绝缘层;
贯穿所述第一绝缘层和刻蚀阻挡层并且与所述插塞电连接的底部电极和第一相变层,其中底部电极位于插塞和第一相变层之间,底部电极的截面宽度小于插塞的截面宽度;
贯穿所述第二绝缘层并且与所述第一相变层电连接的第二相变层,其中第二相变层的截面宽度大于第一相变层的截面宽度。
16.如权利要求15所述的相变存储器件,其特征在于,所述第一相变层和所述第二相变层由Ge2Sb2Te5制成。
17.如权利要求15所述的相变存储器件,其特征在于,所述底部电极和所述第一相变层之间的界面处为程序容积区。
18.如权利要求15所述的相变存储器件,其特征在于,所述插塞的截面宽度为0.15~0.35微米。
19.如权利要求18所述的相变存储器件,其特征在于,所述底部电极的截面宽度为0.05~0.15微米。
20.如权利要求19所述的相变存储器件,其特征在于,所述第一相变层的截面宽度为0.05~0.15微米。
21.如权利要求20所述的相变存储器件,其特征在于,所述第二相变层的截面宽度为0.15~0.35微米。
22.一种相变存储器件的制造方法,包括:
提供一形成有晶体管的半导体基底;
在所述半导体基底上形成中间绝缘层,并形成连接所述晶体管的插塞;
在所述插塞和中间绝缘层上形成第一绝缘层,并形成连接所述插塞的底部电极,所述底部电极的截面宽度小于所述插塞的截面宽度;
在所述第一绝缘层和所述底部电极上依次形成刻蚀阻挡层和第二绝缘层;
形成贯穿所述第二绝缘层的第一孔;
刻蚀所述第一孔下方的刻蚀阻挡层和部分底部电极,形成第二孔,其中所述第一孔的截面宽度大于所述第二孔的截面宽度;
沉积相变材料层填充所述第一孔和第二孔;
平坦化所述相变材料层,以形成第一相变层和第二相变层。
23.如权利要求22所述的相变存储器件的制造方法,其特征在于,所述底部电极的形成过程包括:
在所述第一绝缘层上依次形成第一氮化物层和氧化层;
形成贯穿所述第一氮化物层和所述氧化层的第一开口,所述第一开口的截面宽度等于所述插塞的截面宽度;
沉积第二氮化物层填充所述第一开口;
以所述第二氮化物层为掩蔽,刻蚀所述氧化层、第一氮化物层和第一绝缘层,形成第二开口,所述第二开口的截面宽度小于所述第一开口的截面宽度;
沉积导电材料填充所述第一开口和所述第二开口;
去除所述第二氮化物层、氧化层和第一氮化物层,以形成所述底部电极。
24.如权利要求22所述的相变存储器件的制造方法,其特征在于,所述第一相变层和所述第二相变层由Ge2Sb2Te5制成。
25.如权利要求22所述的相变存储器件的制造方法,其特征在于,所述插塞的截面宽度为0.15~0.35微米。
26.如权利要求25所述的相变存储器件的制造方法,其特征在于,所述底部电极的截面宽度为0.05~0.15微米。
27.如权利要求26所述的相变存储器件的制造方法,其特征在于,所述第一相变层的截面宽度为0.05~0.15微米。
28.如权利要求27所述的相变存储器件的制造方法,其特征在于,所述第二相变层的截面宽度为0.15~0.35微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100506972A CN101882627A (zh) | 2009-05-06 | 2009-05-06 | 相变存储器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100506972A CN101882627A (zh) | 2009-05-06 | 2009-05-06 | 相变存储器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101882627A true CN101882627A (zh) | 2010-11-10 |
Family
ID=43054583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100506972A Pending CN101882627A (zh) | 2009-05-06 | 2009-05-06 | 相变存储器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101882627A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487120A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器的形成方法 |
CN102956819A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器形成方法 |
CN103325940A (zh) * | 2013-05-31 | 2013-09-25 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元及其制造方法 |
CN103840078A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
CN105449101A (zh) * | 2014-09-01 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器单元的形成方法 |
CN105609631A (zh) * | 2015-11-09 | 2016-05-25 | 宁波时代全芯科技有限公司 | 相变化存储装置及其制造方法 |
CN107845726A (zh) * | 2015-09-09 | 2018-03-27 | 江苏时代全芯存储科技有限公司 | 制造相变化记忆体的方法 |
-
2009
- 2009-05-06 CN CN2009100506972A patent/CN101882627A/zh active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487120A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器的形成方法 |
CN102487120B (zh) * | 2010-12-03 | 2014-03-12 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器的形成方法 |
CN102956819A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器形成方法 |
CN102956819B (zh) * | 2011-08-30 | 2015-04-01 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器形成方法 |
CN103840078A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
CN103325940A (zh) * | 2013-05-31 | 2013-09-25 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元及其制造方法 |
CN103325940B (zh) * | 2013-05-31 | 2015-06-10 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元及其制造方法 |
CN105449101A (zh) * | 2014-09-01 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器单元的形成方法 |
CN105449101B (zh) * | 2014-09-01 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器单元的形成方法 |
CN107845726A (zh) * | 2015-09-09 | 2018-03-27 | 江苏时代全芯存储科技有限公司 | 制造相变化记忆体的方法 |
CN107845726B (zh) * | 2015-09-09 | 2020-09-11 | 江苏时代全芯存储科技股份有限公司 | 制造相变化记忆体的方法 |
CN105609631A (zh) * | 2015-11-09 | 2016-05-25 | 宁波时代全芯科技有限公司 | 相变化存储装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100639206B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
CN101882627A (zh) | 相变存储器件及其制造方法 | |
KR100668823B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
CN110943102B (zh) | 一种高密度的相变存储器三维集成电路结构 | |
CN103069603A (zh) | 单掩模相变存储器工艺集成 | |
US20150221863A1 (en) | Phase-Change Storage Unit Containing TiSiN Material Layer and Method for Preparing the Same | |
CN103682094B (zh) | 一种相变存储器结构及其制备方法 | |
WO2017084237A1 (zh) | 一种三维存储器及其制备方法 | |
US20130015421A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
CN103137863A (zh) | 相变随机存取存储器件及其制造方法 | |
CN103855300A (zh) | 相变存储器及其形成方法 | |
CN101252169A (zh) | 相变存储器件及其制造方法 | |
CN111029362B (zh) | 一种高密度的相变存储器三维集成电路结构的制备方法 | |
CN103594621B (zh) | 一种相变存储单元及其制备方法 | |
US9276208B2 (en) | Phase change memory cell with heat shield | |
CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
CN106298481A (zh) | 相变存储器及其形成方法 | |
CN112968037A (zh) | 相变存储器及其制作方法 | |
US8530874B1 (en) | Insulated phase change memory | |
CN107819070B (zh) | 一种1d1r超导电极材料结构的相变存储器的制备方法 | |
CN103325940B (zh) | 相变存储单元及其制造方法 | |
KR100650718B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
US20240099164A1 (en) | Phase change memory cell | |
US20240099168A1 (en) | Phase change memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101110 |