CN103325940B - 相变存储单元及其制造方法 - Google Patents

Abstract

本发明提供一种相变存储单元及其制造方法，本发明在不增加工艺复杂度的情况下，巧妙简单地在第一下电极与相变材料层之间形成具有真空孔洞的第二下电极，提高器件的加热效率促使恰好能够实现RESET操作的有效操作区域减小，不仅降低功耗，减低操作电流，尤其是减小多晶向非晶转化时的操作电流，还可以提高器件的热稳定性，其中，一方面减小器件操作对周围存储单元的串扰，提高器件密度，另一方面减小多晶向非晶转化造成成分偏析的程度，有效地提升器件良率和读写次数。从而，应用本发明相变存储单元的相变存储器具有低功耗、高密度和高热稳定性等特点，是一种可实现对信息的写入、擦除和读出功能的非易失性半导体存储器。

Description

相变存储单元及其制造方法

技术领域

本发明属于半导体技术领域，涉及一种相变存储单元及其制造方法。

背景技术

相变存储器技术是基于Ovshinsky在20世纪60年代末(Phys. Rev. Lett., 21, 14501453, 1968)70年代初(Appl. Phys. Lett.,18, 254257, 1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料，研究热点也就围绕其器件工艺展开：器件的物理机制研究，包括如何减小器件等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。

相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。

相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号：擦操作（RESET），当加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即“1”态到“0”态的转换；写操作（SET），当施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“0”态到“1”态的转换；读操作，当加一个对相变材料的状态不会产生影响的很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。

人们对降低器件功耗做了许多工作，包括提出各种改良结构：如环形电极（Ahn, S. J. et al. , Highly reliable 50nm contact cell technology for 256Mb PRAM，Symposium on VLSI Technology, 2005. page 98-99）；如通过相变材料和加热电极的横向电极尺度控制在同一纳米区域范围（申请号：200810041393.5）；如生长直径和高度可以控制在50nm左右相变纳米点（申请号:200510030637.6）；如相变材料中填充绝缘绝热材料（申请号：200810034940.7），（申请号：200610028107.2），（申请号:200810033601.7）；或者直接做成环形相变材料结构（申请号： 200710043924.X）；如通过绝热层的排挤发生相变区域的尺寸大约在2到200nm范围（申请号：200410053752.0 ）；或者直接把相变材料层做成形成两头粗、中间细的形状，可以通过不同腐蚀速率腐蚀液腐蚀上下电极和合金（申请号：200310109372.X ）；还有可以制作出“倒塔”型纳米级相变存储单元凹孔阵列倒塔内可填充相变材料和电极材料（申请号：200710044609.9）；或者采用横向器件结构，在碳纳米管上沉积相变材料，横向直径可以控制在100nm （申请号：200910045816.5）；或者添加如加热层材料为ZrO2，HfO2，Ta2O5（申请号200710044476.5），TiO2（申请号：200810033519.4）、Ti（申请号200910045929.5）的保温层，这些工作有效地降低了器件操作的功耗。

不过，上述种种降低器件功耗的方法都增加了工艺复杂度，而增加工艺复杂度会导致相变存储器的成品率降低。因此，如何突破现有技术，在不增加工艺复杂度情况下，例如不引入新材料的情况下，能达到提高器件热效率，实现器件低功耗、高密度和高稳定性的目的，仍然是本领域技术人员亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储单元及其制造方法，用于解决现有技术中在改善相变存储单元功耗高、热稳定性差、相变速度慢等方面的同时增加了工艺复杂度的问题。

为实现上述目的及其他相关目的，本发明提供一种相变存储单元的制造方法，所述制造方法至少包括以下步骤：

1）提供一介质材料层，形成贯穿该介质材料层的第一下电极；

2）在所述介质材料层及第一下电极的上表面均形成硬掩膜，并刻蚀所述硬掩膜直至暴露所述第一下电极上表面，以形成贯穿所述硬掩膜的第一凹槽；

3）在所述步骤2）获得的结构表面及第一凹槽内形成电极材料层，使填充于所述第一凹槽内的所述电极材料层形成有真空孔洞，并平坦化处理所述电极材料层和部分硬掩膜，以调整真空孔洞至预设位置，制备位于第一凹槽内、且位于与其相接触的第一下电极上、并具有真空孔洞的第二下电极；

4）在所述步骤3）获得的结构表面依次形成相变材料层和上电极。

可选地，所述步骤2）中形成第一凹槽的具体步骤如下：

2-1）在所述介质材料层及第一下电极的上表面依次形成第一硬掩膜、第二硬掩膜和第三硬掩膜，光刻、刻蚀所述第三硬掩膜，以在所述第三硬掩膜中形成暴露第二硬掩膜、且与所述第一下电极相对应的第二凹槽，其中，所述硬掩膜包括第一、第二和第三硬掩膜；

2-2）在步骤2-1）获得的结构表面形成第二硬掩膜，以部分填充所述第二凹槽，其中，第二凹槽的底部及侧壁形成有第二硬掩膜，此时第二凹槽的开口宽度减小为第一宽度；

2-3）刻蚀第二凹槽中暴露的第二硬掩膜及位于其下的第一硬掩膜，直至所述第二凹槽中暴露所述第一下电极的上表面，以形成贯穿所述硬掩膜、且以第一宽度为开口宽度的第一凹槽，其中，保留位于第二凹槽侧壁的第二硬掩膜。

可选地，所述真空孔洞在纵向和横向方向上位于在第二下电极的中央部分。

可选地，所述真空孔洞的横向尺寸不超过第二下电极横向尺寸的一半。

可选地，所述真空孔洞的横向尺寸范围为10nm~30nm，所述真空孔洞的纵向尺寸范围为10~140nm。

可选地，第一凹槽的深宽比大于等于5:1。

可选地，所述第一凹槽和第二凹槽的横截面为圆形、或者所述第一凹槽和第二凹槽的横截面为方形。

可选地，第一宽度范围为50~100nm。

可选地，所述第二下电极纵向尺寸范围为100~200nm，所述第二下电极横向尺寸范围为50~100nm。

可选地，所述第二下电极的纵向尺寸与横向尺寸的比值范围为1~3。

可选地，所述第一下电极为横截面为圆形或方形的柱状结构，所述第二下电极为具有真空孔洞的圆柱或方柱结构。

本发明还提供一种相变存储单元，至少包括：

与相变材料层相接触的、且具有真空孔洞的第二下电极，其中，所述第二下电极位于与其相接触的第一下电极之上，所述真空孔洞形成于第二下电极中。

可选地，所述真空孔洞在纵向和横向方向上位于在第二下电极的中央部分。

可选地，所述真空孔洞的横向尺寸不超过第二下电极横向尺寸的一半。

可选地，所述真空孔洞的横向尺寸范围为10nm~30nm，所述真空孔洞的纵向尺寸范围为10~140nm。

可选地，所述第二下电极纵向尺寸范围为100~200nm，所述第二下电极横向尺寸范围为50~100nm。

可选地，所述第二下电极的纵向尺寸与横向尺寸的比值范围为1~3。

可选地，所述第一下电极为横截面为圆形或方形的柱状结构，所述第二下电极为具有真空孔洞的圆柱或方柱结构。

如上所述，本发明的相变存储单元及其制造方法，具有以下有益效果： 在与CMOS工艺兼容的基础上，在不增加工艺复杂度的情况下，本发明巧妙简单地在第一下电极与相变材料层之间形成具有真空孔洞的第二下电极，提高器件的加热效率促使恰好能够实现RESET操作的有效操作区域减小，不仅降低功耗，减低操作电流（尤其减小多晶向非晶转化时的操作电流），还可以提高器件的热稳定性，其中，一方面减小器件操作对周围存储单元的串扰，提高器件密度，另一方面减小多晶向非晶转化造成成分偏析的程度，有效地提升器件良率和读写次数，从而本发明在改善相变存储单元功耗高、热稳定性差、相变速度慢等问题的同时，本发明不用添加其他低热导率、低电导率的加热电极材料或者改良结构，以降低器件失效风险；同时，本发明的第一下电极、第二下电极和相变材料层不受形貌限制，具有较高的灵活性。从而，应用本发明相变存储单元的相变存储器具有低功耗、高密度和高热稳定性等特点，是一种可实现对信息的写入、擦除和读出功能的非易失性半导体存储器。

附图说明

图1至图9显示为本发明相变存储单元及其制造方法在实施例一中各步骤的结构示意图，其中，图9为实施例二中相变存储单元的结构示意图。

图10a和图10b显示为第二下电极分别不包含真空孔洞和包含真空孔洞时，相变存储单元在用相同电流操作进行RESET操作时的有效操作区域示意图，其中，相变材料层均为蘑菇型，弧形区域A’表示第二下电极不包含真空孔洞时相变存储单元的有效操作区域，弧形区域A表示本发明第二下电极包含真空孔洞时相变存储单元的有效操作区域。

图11a和图11b显示为第二下电极分别不包含真空孔洞和包含真空孔洞时，相变存储单元在用相同电流操作进行RESET操作时的有效操作区域示意图，其中，相变材料层均为直线型，椭圆形区域B’表示第二下电极不包含真空孔洞时相变存储单元的有效操作区域，椭圆形区域B表示本发明第二下电极包含真空孔洞时相变存储单元的有效操作区域。

元件标号说明

1 介质材料层

21第一下电极

22第二下电极

23上电极

3硬掩膜

31第一硬掩膜

32第二硬掩膜

33第三硬掩膜

41第一凹槽

42第二凹槽

5电极材料层

51真空孔洞

6相变材料层

d1第一宽度、第一凹槽的开口宽度

d2第二凹槽的开口宽度

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图11b。需要说明的是，以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

现有技术中种种降低相变存储器功耗的方法都增加了工艺复杂度，而增加工艺复杂度会导致器件的成品率降低。因此，如何突破现有技术，在不增加工艺复杂度情况下，例如不引入新材料的情况下，能达到提高器件热效率，实现器件低功耗、高密度和高稳定性的目的，仍然是本领域技术人员亟待解决的问题。

有鉴于此，本发明提供了一种相变存储单元及其制造方法，在与CMOS工艺兼容的基础上，在不增加工艺复杂度的情况下，本发明巧妙简单地在第一下电极与相变材料层之间形成具有真空孔洞的第二下电极，提高器件的加热效率促使恰好能够实现RESET操作的有效操作区域减小，不仅降低功耗，减低操作电流（尤其减小多晶向非晶转化时的操作电流），还可以提高器件的热稳定性，其中，一方面减小器件操作对周围存储单元的串扰，提高器件密度，另一方面减小多晶向非晶转化造成成分偏析的程度，有效地提升器件良率和读写次数，从而本发明在改善相变存储单元功耗高、热稳定性差、相变速度慢等问题的同时，本发明不用添加其他低热导率、低电导率的加热电极材料或者改良结构，以降低器件失效风险；同时，本发明的第一下电极、第二下电极和相变材料层不受形貌限制，具有较高的灵活性。从而，应用本发明相变存储单元的相变存储器具有低功耗、高密度和高热稳定性等特点，是一种可实现对信息的写入、擦除和读出功能的非易失性半导体存储器。以下将详细阐述本发明的相变存储单元及其制造方法的实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的相变存储单元及其制造方法。

实施例一

如图1至图9所示，本发明提供一种相变存储单元的制造方法，至少包括以下步骤：

首先执行步骤1），如图1所示，提供一介质材料层1，并形成贯穿该介质材料层1的第一下电极21。其中，所述介质材料层1至少包括氧化硅或氮氧化硅、或二者的混合物；所述第一下电极21的材料选自良导体，至少包括Cu、TiN、W、Ta、Ti和Pt中的任意一种、或上述良导体合金的任意一种；所述第一下电极21为横截面为圆形或方形的柱状结构；所述第一下电极21的横向尺寸范围为130~300nm，纵向尺寸范围为500~700nm。

在本实施例中，在标准130nm工艺下进行，所述介质材料层1优选氧化硅，所述第一下电极21为直径（横向尺寸）为130nm、高度（纵向尺寸）为500nm的钨栓，亦即所述第一下电极21为W材料的横截面为圆形的柱状结构。接着执行步骤2）。

在步骤2）中，如图2至图6所示，在所述介质材料层1及第一下电极21的上表面均沉积形成硬掩膜3，并干法刻蚀所述硬掩膜3直至暴露所述第一下电极21上表面，以形成贯穿所述硬掩膜3的第一凹槽41。其中，沉积形成所述硬掩膜3的方法至少包括物理气相沉积（Physical Vapor Deposition，PVD）或化学气相沉积（Chemical Vapor Deposition，CVD），所述化学气相沉积至少包括脉冲成核层工艺（Pulsednucleation layer，PNL）、原子层沉积（Atom layer Deposition，ALD）或金属有机化学气相沉积（Metal-Organic Chemical Vapor Deposition，MOCVD）；所述干法刻蚀至少包括等离子体刻蚀或反应离子刻蚀；所述硬掩膜3的厚度的范围在30~1000nm之间；所述第一凹槽41的深宽比大于等于5:1；所述第一凹槽的开口宽度d1范围为50~100nm；所述第一凹槽41的横截面为圆形或方形。在本实施例中，采用反应离子刻蚀对厚度为282nm的硬掩膜3进行干法刻蚀，形成贯穿所述硬掩膜3的具有开口宽度为50nm的第一凹槽41，其中，所述第一凹槽41的深宽比大于5:1。

需要指出的是，所述步骤2）中形成第一凹槽41时，采用标准CMOS工艺中的通孔（Via）工艺，并进一步在标准CMOS工艺中利用侧墙（spacer）技术实现小于工艺节点的第一凹槽的尺寸，硬掩膜的厚度和工艺控制难度有关，通过三层硬掩膜的侧墙工艺来实现。在本实例中具体情况如下述步骤2-1）至2-3）所述：

在步骤2-1）中，如图2所示，在所述介质材料层1及第一下电极21的上表面依次沉积形成第一硬掩膜31、第二硬掩膜32和第三硬掩膜33，其中，所述硬掩膜3包括第一、第二和第三硬掩膜31、32和33；而后如图3所示，光刻、干法刻蚀所述第三硬掩膜33，以在所述第三硬掩膜33中形成暴露第二硬掩膜32、且与所述第一下电极21的位置相对应的第二凹槽42。

需要说明的是，所述第一硬掩膜31和第三硬掩膜33至少包括氧化硅，但未限制二者的厚度相同，所述第二硬掩膜32为氮硅化合物至少包括氮氧化硅或氮化硅，在本实施例中，氧化硅第一硬掩膜31的厚度优选150nm，氮化硅第二硬掩膜32的厚度优选32nm，氧化硅第三硬掩膜33的厚度优选100nm，从而，所述硬掩膜3为氧化层-氮化层-氧化层（ONO）结构使其具有更稳定的介质特性，且所述硬掩膜3的厚度为282nm。其中，步骤2-1）中，利用氧化硅第三硬掩膜33和氮化硅第二硬掩膜32的刻蚀选择比差异，将干法刻蚀停在氮化硅第二硬掩膜32上，以形成第二凹槽42。

需要进一步说明的是，所述第二凹槽42的横截面为圆形或方形，在本实施例中所述第二凹槽42的横截面为圆形；所述第二凹槽42的开口宽度d2为其横截面为圆形时的直径或者横截面为方形时的边长，且所述第二凹槽42的开口宽度d2并未限制与所述第一下电极21的横向尺寸相等，但是，在本实施例中，为了节约工艺，利用形成第一下电极21的掩膜板进行步骤2-1）的光刻，则所述第二凹槽42的开口宽度d2与第一下电极的横向尺寸相等，因此，在本实施例中，所述第二凹槽42的横截面为直径为130 nm的圆形。接着执行步骤2-2）。

在步骤2-2）中，如图4所示，在步骤2-1）获得的结构表面继续沉积形成第二硬掩膜32，以部分填充所述第二凹槽42，其中，所述第二凹槽42的底部及侧壁形成有第二硬掩膜32，此时所述第二凹槽42的开口宽度减小为第一宽度d1。其中，第一宽度范围为50~100nm；所述第二硬掩膜32为氮硅化合物至少包括氮氧化硅或氮化硅；位于所述第二凹槽42侧壁的第二硬掩膜32的厚度约为步骤2-2）中沉积厚度的10%~50%，位于第二凹槽42底部的第二硬掩膜32的厚度为约为步骤2-2）中沉积厚度的10%~50%。在本实施例中，优选所述第二硬掩膜32为氮化硅；步骤2-2）中沉积所述第二硬掩膜32的厚度为80nm，沉积于所述第二凹槽42侧壁的第二硬掩膜32的厚度约为40nm，沉积于所述第二凹槽42底部的第二硬掩膜32厚度约为40nm，此时，步骤2-2）中第二凹槽42的纵向尺寸为140nm，步骤2-2）中第一宽度具体为50nm。接着执行步骤2-3）。

在步骤2-3）中，如图5至图6所示，干法刻蚀所述第二凹槽42中暴露的第二硬掩膜32及位于其下的第一硬掩膜31，直至所述第二凹槽42中暴露所述第一下电极21的上表面为止，以形成贯穿所述硬掩膜3的、且以第一宽度d1为开口宽度的第一凹槽41，其中，保留位于第二凹槽42侧壁的第二硬掩膜32，所述干法刻蚀至少包括等离子体刻蚀或反应离子刻蚀。

在本实施例中，如图5所示，先对所述第二凹槽42中暴露的第二硬掩膜32、及形成于步骤2-1）获得的结构表面的第二硬掩膜32进行各向异性干法刻蚀（反应离子刻蚀），直至所述第二凹槽42中暴露第一硬掩膜31，此时，一并去除位于第三硬掩膜33表面上的第二硬掩膜32；而后对所述第三硬掩膜33保护的情况下，只对述第二凹槽42中的第一硬掩膜31进行各向异性干法刻蚀（反应离子刻蚀），如图6所示，直至所述第二凹槽42中暴露所述第一下电极21的上表面，以形成第一凹槽41，其中，所述第一凹槽41贯穿所述硬掩膜3且以第一宽度d1为其开口宽度。

需要指出的是，由于步骤2-3）中采用各向异性干法刻蚀，因此横向方向的干法刻蚀忽略不计，换言之，对位于第二凹槽42侧壁上的第二硬掩膜32的干法刻蚀忽略不计，此时步骤2-3）中第二凹槽42的开口宽度仍保持第一宽度d1，亦即步骤2-3）中的形成的第一凹槽41以第一宽度d1为开口宽度，因此，所述第一凹槽41的开口宽度范围也为50~100nm，在本实施例中，所述第一凹槽41的开口宽度优选50nm，所述第一凹槽41的纵向尺寸为硬掩膜3的厚度，即所述第一凹槽41的纵向尺寸（深度）为282nm，因此所述第一凹槽41的深宽比大于5:1。接着执行步骤3）。

在步骤3）中，如图7所示，在所述步骤2）获得的结构表面及第一凹槽41内沉积形成电极材料层5，使填充于所述第一凹槽41内的所述电极材料层5的下半部形成有真空孔洞51；如图8所示，平坦化处理所述电极材料层5和部分硬掩膜3，以调整真空孔洞至预设位置，制备位于第一凹槽41内、且位于与其相接触的第一下电极21上、并具有真空孔洞的第二下电极22，此时，所述真空孔洞51形成于第二下电极22中的预设位置并被第二下电极22所包裹。

其中，沉积形成电极材料层5的方法至少包括物理气相沉积（Physical Vapor Deposition，PVD）或化学气相沉积（Chemical VaporDeposition，CVD），所述化学气相沉积至少包括脉冲成核层工艺（Pulsed nucleation layer，PNL）、原子层沉积（Atom layer Deposition，ALD）或金属有机化学气相沉积（Metal-Organic Chemical Vapor Deposition，MOCVD）；所述电极材料层5选自良导体，至少包括Cu、TiN、W、Ta、Ti和Pt中的任意一种、或上述良导体合金的任意一种；第一凹槽41内的电极材料层5的下半部范围为距离第一凹槽41底部距离0~150nm；平坦化处理的方法至少包括化学机械抛光（CMP）；所述真空孔洞51的横向尺寸不超过所述第二下电极22横向尺寸的一半，所述真空孔洞51的纵向尺寸在所述第二下电极22的纵向尺寸范围内变化；所述真空孔洞51的横向宽度范围控制在10nm~30nm，所述真空孔洞51的纵向尺寸控制在10~140nm；所述第二下电极22的高度（纵向尺寸）与宽度（横向尺寸）的比值范围为1~3，所述第二下电极22高度（纵向尺寸）范围为100~200nm，其宽度（横向尺寸）范围为50~100nm；所述第二下电极22为具有真空孔洞的圆柱或方柱结构。

在本实施中，如图7所示，采用MOCVD方法进行电极材料层5的沉积，由于第一凹槽41深宽比较大（本实施例中第一凹槽41纵向尺寸为282nm，横向尺寸为50nm，其深宽比大于5:1），则沉积的电极材料层5在第一凹槽41的下半部分（指距离第一凹槽41底部距离0~150nm）难于填充，从而在第一凹槽下半部41中易形成具有真空孔洞的第二下电极22；如图8所示，采用化学机械抛光（CMP）的方法，利用不同材料界面处光学反射信号的差异，控制CMP抛光终点，使之停留在第一硬掩膜31（氧化硅）与第二硬掩膜32（氮硅化合物）的界面处，直至暴露所述第一硬掩膜31的上表面，同时保证CMP不触及真空孔洞51，以去除第一硬掩膜31以上的硬掩膜和电极材料层5，亦即保证CMP不触及真空孔洞51的情况下，去除硬掩膜3上表面上的电极材料层5、第三硬掩膜33和第二硬掩膜32，使真空孔洞形成在第一凹槽41中预设位置，本实施例中，所述真空孔洞51在纵向和横向方向上位于在第二下电极22的中央部分，同时，所述真空孔洞51的横向尺寸（宽度）优选20nm，纵向尺寸（高度）优选90nm，同时所述真空孔洞51被第二下电极22包裹；所述第二下电极22为直径（横向尺寸）为50nm、高度（纵向尺寸）为150nm的钨栓，亦即所述第二下电极22为W材料的具有真空孔洞的圆柱结构，且第二下电极22的横向尺寸与第一凹槽41的开口宽度第一宽度d1相一致，所述第二下电极22的纵向尺寸与第一硬掩膜31的厚度相一致。

需要说明的是，所述第一下电极21与第二下电极22的形状或材料并未限制是否相同，亦即，所述第一下电极21与第二下电极22的形状可以一致，也可以不相同；另外，所述第一下电极21与第二下电极22的材料可以选自相同的材料也可以选自不同的材料。

需要进一步说明的是，所述第一下电极21和第二下电极22不受形貌限制，所述第一下电极21为横截面为圆形或方形的柱状结构，所述第二下电极22为具有真空孔洞的圆柱或方柱结构，具有较高的灵活性。接着执行步骤4）。

在步骤4）中，如图9所示，在所述步骤3）获得的结构表面依次沉积形成相变材料层6和上电极23，其中，沉积形成相变材料层6和上电极23的方法至少包括物理气相沉积（Physical Vapor Deposition，PVD）或化学气相沉积（Chemical Vapor Deposition，CVD），所述化学气相沉积至少包括脉冲成核层工艺（Pulsed nucleation layer，PNL）、原子层沉积（Atom layer Deposition，ALD）或金属有机化学气相沉积（Metal-Organic Chemical Vapor Deposition，MOCVD）；所述相变材料层6为GeSbTe、GeTe、SbTe、AsSbTe、SbTe、GeBiTe、SnSbTe、InSbTe和GaSbTe中的任意一种、或上述材料混合物的任意一种；所述相变材料层为Ge_iSb_jTe_k，其中，0<i，j，k<1，且i+j+k=1；所述相变材料层6为蘑菇型、或直线型；所述相变材料层6的厚度（纵向尺寸）范围为3~400nm，所述相变材料层6的横向尺寸范围为第二下电极22的横向尺寸至整个相变存储单元覆盖的横向尺寸；所述上电极23的材料选自良导体，至少包括Cu、TiN、W、Ta、Ti和Pt中的任意一种、或上述良导体合金的任意一种；所述上电极23的横向尺寸范围为工艺节点最小尺寸（本实施例中优选所述工艺节点最小尺寸130nm）至相变存储单元覆盖的横向尺寸，所述上电极23的纵向尺寸为能够保证连通上下金属层的厚度。

需要说明的是，相变存储单元形成在集成电路互联结构的上下金属（未图示）之间，该上下金属之间的距离为预先设定，例如该上下金属之间的距离为1350nm，从而，所述上电极23的厚度（纵向尺寸）范围是：上下金属之间的距离与步骤4）中形成有相变材料层的结构的纵向尺寸的差值。

在本实施例中，采用MOCVD的方法依次在所述步骤3）获得的结构上进行Ge_iSb_jTe_k相变材料层6和W材料上电极23的沉积，其中，优选地，i=2/9，j=2/9，k=5/9；所述相变材料层6为蘑菇型；所述相变材料层6的厚度（纵向尺寸）为200nm，相变材料层6的横向尺寸为相变存储单元覆盖的横向尺寸，优选2000nm；所述上电极23的材料为W；当该上下金属之间的距离为1350nm时，所述上电极23的纵向尺寸优选500nm，所述上电极23的横向尺寸优选2000nm。

为了本领域技术人员更好地理解本发明，请参阅图10a至11b显示的本发明与第二下电极不包含真空孔洞情况相比较的效果图。

图10a和图10b显示为相变材料层为蘑菇型的情况下，第二下电极分别不包含真空孔洞和包含真空孔洞时，相变存储单元在用相同电流操作进行RESET操作时的有效操作区域，其中，弧形区域A’表示第二下电极不包含真空孔洞时相变存储单元的有效操作区域，弧形区域A表示本发明第二下电极包含真空孔洞时相变存储单元的有效操作区域，弧形区域A的面积大于弧形区域A’；图11a和图11b显示为相变材料层为直线型的情况下，第二下电极分别不包含真空孔洞和包含真空孔洞时，相变存储单元在用相同电流操作进行RESET操作时的有效操作区域，其中，椭圆形区域B’表示第二下电极不包含真空孔洞时相变存储单元的有效操作区域，椭圆形区域B表示本发明第二下电极包含真空孔洞时相变存储单元的有效操作区域，椭圆形区域B的面积大于椭圆形区域B’。

对比图10a和图10b、以及对比图11a和图11b，可以看出由于真空孔洞阻碍热量散失，使热效率提高，则最高温度点向下移动，使有效操作区域向下电极移动；同时由于真空孔洞阻碍热量散失，使热效率提高，则最高温度值升高，使有效操作区域增大，因此，电极有孔洞的结构更容易实现RESET操作。

由上述效果图对比可知，本发明中的第二下电极形成真空孔洞，使得相变存储单元中的热量从下电极（包括第一下电极和第二下电极）散失量减小，提高本发明相变存储单元的加热效率，使相变材料层中最高温度点靠近第二下电极，从而使得有效操作区域靠近下电极，同时，使相同电流操作下的有效操作区域增大，换言之，使恰好能够实现RESET操作的有效操作区域减小，从而本发明降低了恰好实现RESET操作的功耗，从而减低最小操作电流，尤其减小了RESET操作时多晶向非晶转化时的操作电流，对实现1D1R高密度集成与减小相变存储单元功耗非常有利；

本发明提高相变存储单元的加热效率促使恰好能够实现RESET操作的有效操作区域缩减，在降低恰好实现RESET操作功耗的同时，一方面减小相变存储单元操作对周围存储单元的串扰，在增加相热稳定性的同时提高了相变存储单元密度；另一方面，减小了多晶向非晶转化造成成分偏析的程度，在提高热稳定性的同时，可有效地提升相变存储单元良率和读写次数；

本发明不仅适用于现有的蘑菇型相变材料层结构，也同样适用于限制型优化结构和直线结构，同时而本发明的第一下电极和第二下电极不受形貌限制，所述第一下电极为横截面为圆形或方形的柱状结构，所述第二下电极为具有真空孔洞的圆柱或方柱结构，具有较高的灵活性。

综上，本发明的制备方法，在与CMOS工艺兼容的基础上，在不增加工艺复杂度的情况下，巧妙简单地在第一下电极与相变材料层之间形成具有真空孔洞的第二下电极，使本发明在改善相变存储单元功耗高、热稳定性差、相变速度慢等问题的同时，不用添加其他低热导率、低电导率的加热电极材料或者改良结构，以降低器件失效风险；同时本发明的第一下电极、第二下电极和相变材料层不受形貌限制，具有较高的灵活性。从而，应用本发明相变存储单元的相变存储器具有低功耗、高密度和高热稳定性等特点，是一种可实现对信息的写入、擦除和读出功能的非易失性半导体存储器。

实施例二

如图9所示，本发明还提供一种相变存储单元，至少包括：与相变材料层6相接触的、且具有真空孔洞51的第二下电极22，其中，所述第二下电极22位于与其相接触的第一下电极21之上，所述真空孔洞51形成于第二下电极22中且被第二下电极所包裹。所述相变存储单元还包括：介质材料层1、第一硬掩膜31和上电极23。

所述第一下电极21贯穿于所述介质材料层1，其中，所述介质材料层1至少包括氧化硅或氮氧化硅、或二者的混合物；所述第一下电极21的材料选自良导体，至少包括Cu、TiN、W、Ta、Ti和Pt中的任意一种、或上述良导体合金的任意一种；所述第一下电极21为横截面为圆形或方形的柱状结构；所述第一下电极21的横向尺寸范围为130~300nm，纵向尺寸范围为500~700nm。

在本实施例中，如图9所示，所述介质材料层1优选氧化硅，所述第一下电极21为直径（横向尺寸）为130nm、高度（纵向尺寸）为500nm的钨栓，亦即所述第一下电极21为W材料的横截面为圆形的柱状结构。

所述第一硬掩膜31形成于所述介质材料层1和第一下电极21的上表面，其中，所述第一硬掩膜31至少包括氧化硅；根据实例一中采用标准CMOS工艺中的通孔（Via）工艺，并进一步在标准CMOS工艺中利用侧墙（spacer）技术实现小于工艺节点的第一凹槽尺寸工艺，所述第一硬掩膜31的厚度（纵向尺寸）范围为100~200nm。在本实施例中，氧化硅材料的第一硬掩膜31的厚度优选150nm。

所述第二下电极22贯穿于所述第一硬掩膜31，且所述第二下电极22位于与其相接触的第一下电极上，同时，所述第二下电极具有真空孔洞，所述真空孔洞51形成于第二下电极22中的预设位置并被第二下电极22所包裹。其中，所述第二下电极22的材料选自良导体，至少包括Cu、TiN、W、Ta、Ti和Pt中的任意一种、或上述良导体合金的任意一种；所述第二下电极22为具有真空孔洞的圆柱或方柱结构；所述第二下电极22的高度（纵向尺寸）与宽度（横向尺寸）的比值范围为1~3；所述第二下电极22高度（纵向尺寸）范围为100~200nm，其宽度（横向尺寸）范围为50~100nm；所述真空孔洞51的横向尺寸不超过所述第二下电极22横向尺寸的一半，所述真空孔洞51的纵向尺寸在所述第二下电极22的纵向尺寸范围内变化；所述真空孔洞51的横向宽度范围控制在10nm~30nm，所述真空孔洞51的纵向尺寸控制在10~140nm。

在本实施例中，如图9所示，所述第二下电极22为直径（横向尺寸）为50nm、高度（纵向尺寸）为150nm的钨栓，亦即所述第二下电极22为W材料的具有真空孔洞的圆柱结构；所述真空孔洞51在纵向和横向方向上位于在第二下电极22的中央部分，同时，所述真空孔洞51的横向尺寸（宽度）优选20nm，纵向尺寸（高度）优选90nm，同时所述真空孔洞51被第二下电极22包裹。

需要说明的是，所述第一下电极21与第二下电极22的形状或材料并未限制是否相同，亦即，所述第一下电极21与第二下电极22的形状可以一致，也可以不相同；另外，所述第一下电极21与第二下电极22的材料可以选自相同的材料也可以选自不同的材料。

需要进一步说明的是，所述第一下电极21和第二下电极22不受形貌限制，所述第一下电极21为横截面为圆形或方形的柱状结构，所述第二下电极22为具有真空孔洞的圆柱或方柱结构，具有较高的灵活性。

所述6相变材料层形成于与其相接触的第二下电极22上，所述相变材料层6为GeSbTe、GeTe、SbTe、AsSbTe、SbTe、GeBiTe、SnSbTe、InSbTe和GaSbTe中的任意一种、或上述材料混合物的任意一种；所述相变材料层为Ge_iSb_jTe_k，其中，0<i，j，k<1，且i+j+k=1；所述相变材料层6为蘑菇型或直线型；所述相变材料层6的厚度（纵向尺寸）范围为3~400nm，所述相变材料层6的横向尺寸范围为第二下电极22的横向尺寸至整个相变存储单元覆盖的横向尺寸。

在本实施例中，如图9所示，所述相变材料层6的材料优选为Ge_iSb_jTe_k，其中，优选地，i=2/9，j=2/9，k=5/9；所述相变材料层6为蘑菇型；所述相变材料层6的厚度（纵向尺寸）为200nm，相变材料层6的横向尺寸为相变存储单元覆盖的横向尺寸，优选2000nm。

所述上电极23形成于与其相接触的相变材料层6上，所述上电极23的材料选自良导体，至少包括Cu、TiN、W、Ta、Ti和Pt中的任意一种、或上述良导体合金的任意一种；所述上电极23的横向尺寸范围为工艺节点最小尺寸（本实施例中优选所述工艺节点最小尺寸130nm）至相变存储单元覆盖的横向尺寸，所述上电极23的纵向尺寸为能够保证连通上下金属层的厚度。在本实施例中，所述上电极23的材料为W；当该上下金属之间的距离为1350nm时，所述上电极23的纵向尺寸优选500nm，所述上电极23的横向尺寸优选2000nm。需要说明的是，所述第一下电极21、第二下电极22和上电极23的材料并未限制是否相同。

综上所述，本发明巧妙简单地在第一下电极与相变材料层之间形成具有真空孔洞的第二下电极，提高器件的加热效率促使恰好能够实现RESET操作的有效操作区域减小，不仅降低功耗，减低操作电流（尤其减小多晶向非晶转化时的操作电流），还可以提高器件的热稳定性，其中，一方面减小器件操作对周围存储单元的串扰，提高器件密度，另一方面减小多晶向非晶转化造成成分偏析的程度，有效地提升器件良率和读写次数，从而本发明在改善相变存储单元功耗高、热稳定性差、相变速度慢等问题的同时，本发明不用添加其他低热导率、低电导率的加热电极材料或者改良结构，以降低器件失效风险；同时，本发明的第一下电极、第二下电极和相变材料层不受形貌限制，具有较高的灵活性。从而，应用本发明相变存储单元的相变存储器具有低功耗、高密度和高热稳定性等特点，是一种可实现对信息的写入、擦除和读出功能的非易失性半导体存储器。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (18)

1.一种相变存储单元的制造方法，其特征在于，所述制造方法至少包括以下步骤：

1)提供一介质材料层，形成贯穿该介质材料层的第一下电极；

2)在所述介质材料层及第一下电极的上表面均形成硬掩膜，并刻蚀所述硬掩膜直至暴露所述第一下电极上表面，以形成贯穿所述硬掩膜的第一凹槽；

3)在所述步骤2)获得的结构表面及第一凹槽内形成电极材料层，使填充于所述第一凹槽内的所述电极材料层形成有真空孔洞，并平坦化处理所述电极材料层和部分硬掩膜，以调整真空孔洞至预设位置，制备位于第一凹槽内、且位于与其相接触的第一下电极上、并具有真空孔洞的第二下电极；

4)在所述步骤3)获得的结构表面依次形成相变材料层和上电极。

2.根据权利要求1所述的相变存储单元的制造方法，其特征在于：所述步骤2)中形成第一凹槽的具体步骤如下：

2-1)在所述介质材料层及第一下电极的上表面依次形成第一硬掩膜、第二硬掩膜和第三硬掩膜，光刻、刻蚀所述第三硬掩膜，以在所述第三硬掩膜中形成暴露第二硬掩膜、且与所述第一下电极相对应的第二凹槽，其中，所述硬掩膜包括第一、第二和第三硬掩膜；

2-2)在步骤2-1)获得的结构表面形成第二硬掩膜，以部分填充所述第二凹槽，其中，第二凹槽的底部及侧壁形成有第二硬掩膜，此时第二凹槽的开口宽度减小为第一宽度；

2-3)刻蚀第二凹槽中暴露的第二硬掩膜及位于其下的第一硬掩膜，直至所述第二凹槽中暴露所述第一下电极的上表面，以形成贯穿所述硬掩膜、且以第一宽度为开口宽度的第一凹槽，其中，保留位于第二凹槽侧壁的第二硬掩膜。

3.根据权利要求1或2所述的相变存储单元的制造方法，其特征在于：所述真空孔洞在纵向和横向方向上位于在第二下电极的中央部分。

4.根据权利要求1或2所述的相变存储单元的制造方法，其特征在于：所述真空孔洞的横向尺寸不超过第二下电极横向尺寸的一半。

5.根据权利要求4所述的相变存储单元的制造方法，其特征在于：所述真空孔洞的横向尺寸范围为10nm～30nm，所述真空孔洞的纵向尺寸范围为10～140nm。

6.根据权利要求1或2所述的相变存储单元的制造方法，其特征在于：第一凹槽的深宽比大于等于5:1。

7.根据权利要求1或2所述的相变存储单元的制造方法，其特征在于：所述第一凹槽和第二凹槽的横截面为圆形、或者所述第一凹槽和第二凹槽的横截面为方形。

8.根据权利要求2所述的相变存储单元的制造方法，其特征在于：第一宽度范围为50～100nm。

9.根据权利要求1或2所述的相变存储单元的制造方法，其特征在于：所述第二下电极纵向尺寸范围为100～200nm，所述第二下电极横向尺寸范围为50～100nm。

10.根据权利要求1或2所述的相变存储单元的制造方法，其特征在于：所述第二下电极的纵向尺寸与横向尺寸的比值范围为1～3。

11.根据权利要求1或2所述的相变存储单元的制造方法，其特征在于：所述第一下电极为横截面为圆形或方形的柱状结构，所述第二下电极为具有真空孔洞的圆柱或方柱结构。

12.一种相变存储单元，其特征在于，所述相变存储单元至少包括：与相变材料层相接触的、且具有真空孔洞的第二下电极，其中，所述第二下电极位于与其相接触的第一下电极之上，所述真空孔洞形成于第二下电极中且被第二下电极所包裹。

13.根据权利要求12所述的相变存储单元，其特征在于：所述真空孔洞在纵向和横向方向上位于在第二下电极的中央部分。

14.根据权利要求12所述的相变存储单元，其特征在于：所述真空孔洞的横向尺寸不超过第二下电极横向尺寸的一半。

15.根据权利要求12所述的相变存储单元，其特征在于：所述真空孔洞的横向尺寸范围为10nm～30nm，所述真空孔洞的纵向尺寸范围为10～140nm。

16.根据权利要求12所述的相变存储单元，其特征在于：所述第二下电极纵向尺寸范围为100～200nm，所述第二下电极横向尺寸范围为50～100nm。

17.根据权利要求12所述的相变存储单元，其特征在于：所述第二下电极的纵向尺寸与横向尺寸的比值范围为1～3。

18.根据权利要求12所述的相变存储单元，其特征在于：所述第一下电极为横截面为圆形或方形的柱状结构，所述第二下电极为具有真空孔洞的圆柱或方柱结构。