CN105449101B - 相变存储器单元的形成方法 - Google Patents
相变存储器单元的形成方法 Download PDFInfo
- Publication number
- CN105449101B CN105449101B CN201410440261.5A CN201410440261A CN105449101B CN 105449101 B CN105449101 B CN 105449101B CN 201410440261 A CN201410440261 A CN 201410440261A CN 105449101 B CN105449101 B CN 105449101B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- dielectric layer
- phase
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储器单元的形成方法,包括:提供衬底;在衬底表面形成介质层;形成穿透介质层的通孔,包括位于衬底表面的第一部分通孔和位于第一部分通孔上方与第一部分通孔连通的第二部分通孔,第一部分通孔的侧壁垂直于衬底表面,第二部分通孔的侧壁倾斜且顶部宽度大于底部宽度;在所述通孔内壁表面以及介质层表面形成金属层,所述金属层填充满所述第一部分通孔,且覆盖第二部分通孔的侧壁;在所述金属层表面形成牺牲层,所述牺牲层填充满所述第二部分通孔;进行平坦化处理,去除高于第一部分通孔的牺牲层、部分金属层和部分介质层;在剩余的介质层表面、以及第一部分通孔内的金属层表面形成相变层。上述方法可以提高形成的相变存储器单元的性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种相变存储器单元的形成方法。
背景技术
相变存储器(Phase Change Random Access Memory,PCRAM)技术是基于相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术,相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性,已成为目前非易失性存储器技术研究的焦点。
在相变存储器中,可以通过对记录了数据的相变层进行热处理,来改变存储器的存储数值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时,PCRAM的电阻较低,此时存储器赋值为“1”。当相变层处于非晶状态时,PCRAM的电阻较高,此时存储器赋值为“0”。因此,PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。
请参考图1,为现有相变存储器单元的结构示意图。
所述相变存储器单元包括:衬底10,所述衬底10内形成有金属互连结构;位于所述衬底10上的介质层20,所述介质层20具有底部接触电极21,所述底部接触电极21与衬底10内的金属互连结构连接;位于所述介质层20和底部接触电极21表面的相变层22。
所述底部接触电极21通电后会产生热量,对相变层22加热,改变相变层22的结晶状态,从而改变所述相变层22所存储的逻辑值。
现有通常采用TiN作为底部接触电极21的材料,所述相变存储器单元的性能还有待进一步提高。
发明内容
本发明解决的问题是提供一种相变存储器单元的形成方法,提高所述相变存储器单元的性能。
为解决上述问题,本发明提供一种相变存储器单元的形成方法,包括:提供衬底;在所述衬底表面形成介质层;形成穿透介质层的通孔,所述通孔包括位于衬底表面的第一部分通孔和位于所述第一部分通孔上方与所述第一部分通孔连通的第二部分通孔,所述第一部分通孔的侧壁垂直于衬底表面,第二部分通孔的侧壁倾斜且顶部宽度大于底部宽度;在所述通孔内壁表面以及介质层表面形成金属层,所述金属层填充满所述第一部分通孔,且覆盖第二部分通孔的侧壁;在所述金属层表面形成牺牲层,所述牺牲层填充满所述第二部分通孔;进行平坦化处理,去除高于第一部分通孔的牺牲层、部分金属层和部分介质层;在剩余的介质层表面、以及第一部分通孔内的金属层表面形成相变层。
可选的,所述金属层的材料为TiN或TiCN。
可选的,所述牺牲层的材料为W、Al或Cu。
可选的,所述牺牲层与介质层之间的反射率比大于1.5。
可选的,在形成所述金属层之前,在所述通孔内壁表面以及介质层表面形成粘附层。
可选的,所述粘附层的材料为Ti或Ta。
可选的,所述粘附层的厚度为
可选的,所述牺牲层的顶部表面高于介质层的顶部表面。
可选的,采用化学气相沉积工艺或原子层沉积工艺形成所述牺牲层。
可选的,采用原子层沉积工艺或化学气相沉积工艺形成所述金属层。
可选的,所述通孔的宽度为40nm~400nm。
可选的,所述金属层的厚度为
可选的,所述牺牲层的厚度为以上。
可选的,所述介质层包括:位于衬底表面的第一子介质层、位于第一子介质层表面的第二子介质层和位于第二子介质层表面的第三子介质层。
可选的,形成所述通孔的方法包括:刻蚀所述第三子介质层,在所述第三子介质层内形成开口;在所述开口侧壁表面形成侧墙,剩余开口作为第二部分通孔;沿所述第二部分通孔刻蚀第二子介质层和第一子介质层,形成第一部分通孔。
可选的,所述第一子介质层为氧化硅层、第二子介质层为底部抗反射层、第三子介质层为氧化硅层。
可选的,所述平坦化处理包括:首先,采用化学机械研磨工艺对所述牺牲层进行平坦化至金属层表面;然后对所述金属层进行平坦化至第三子介质层表面;然后更换研磨垫,对所述介质层进行平坦化,至第一部分通孔位置处。
可选的,对牺牲层进行平坦化时,通过测量被研磨表面的反射率变化获得研磨的停止位置。
可选的,反射率变化最大处作为研磨的停止位置。
可选的,所述相变层的材料为Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或Ge-Bi-Te化合物。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在衬底表面的介质层内形成通孔,所述通孔包括位于衬底表面的第一部分通孔和位于所述第一部分通孔上方与所述第一部分通孔连通的第二部分通孔,所述第一部分通孔的侧壁垂直于衬底表面,第二部分通孔的侧壁倾斜且顶部宽度大于底部宽度;在所述通孔内壁表面以及介质层表面形成金属层,所述金属层填充满所述第一部分通孔,且覆盖第二部分通孔的侧壁;在所述金属层表面形成牺牲层,所述牺牲层填充满所述第二部分通孔。在后续进行平坦化的过程中,所述第二部分通孔内的牺牲层可以保护其下方的金属层,避免所述第一部分通孔内的金属层受到过研磨产生凹陷等缺陷,使得形成的底部接触电极表面平坦,从而提高所述底部接触电极与相变层之间的界面质量,提高相变存储器单元的性能。
进一步的,所述牺牲层与金属层之间的反射率比值大于1.5,从而使得后续在采用化学机械研磨工艺对牺牲层进行平坦化的过程中,可以通过测量反射率的变化,判断研磨停止位置,避免对金属层造成过研磨。
进一步的,所述牺牲层的顶部表面高于介质层的顶部表面,使得所述牺牲层能够完全填充满所述第二部分通孔且牺牲层的表面较为平坦,所述牺牲层的表面越平坦,后续采用化学机械研磨工艺进行平坦化的过程中,牺牲层表面各处的研磨速率更均匀,可以避免局部过研磨的问题。
附图说明
图1是本发明的现有技术的相变存储器单元的结构示意图;
图2至图12是本发明的实施例的相变存储器单元的形成过程的结构示意图。
具体实施方式
如背景技术中所述,现有相变存储器单元的性能还有待进一步提高。
形成所述相变存储器单元的底部接触电极的过程中,一般是在介质层内形成通孔,然后再在所述通孔内填充金属材料,形成底部接触电极。但是在采用TiN作为底部接触电极材料时,由于TiN的通孔填充能力较差,为了提高形成的通孔内的金属材料的沉积质量,所述通孔通常包括侧壁垂直的第一部分以及位于第一部分上的侧壁倾斜的第二部分,所述第二部分的顶部宽度大于底部宽度,从而提高了通孔的顶部开口宽度,降低了在所述通孔内填充TiN的难度。在形成填充满所述通孔并覆盖介质层的TiN层之后,采用化学机械研磨工艺对所述TiN层和介质层进行平坦化处理,直至通孔的第一部分顶部,使得通孔第一部分内的侧壁垂直的TiN层作为底部接触电极。
研究发现,在形成TiN层后,所述通孔第二部分上的TiN会有一定的凹陷,在对TiN进行平坦化过程中,所述研磨液容易驻留在所述凹陷内,从而会加快所述凹陷处的TiN凹陷程度;当去除介质层表面的TiN层之后,暴露出通孔第二部分内的TiN层,通孔第二部分内的TiN层表面低于介质层的表面;在继续对介质层进行平坦化过程中,会对通孔第二部分内的TiN层进行研磨,研磨液进入所述通孔第二部分内,进一步加快对TiN的研磨速率,容易对通孔第一部分内的TiN层造成过研磨。并且,现有对TiN层进行研磨一般通过时间控制研磨的停止位置,容易对通孔第一部分内的TiN层造成过研磨,使通孔第一部分内的TiN层表面产生碟形凹陷或孔洞,使得TiN层与后续形成的相变层之间的界面质量变差,影响相变存储器单元的性能。
研究发现,可以通过增加所述TiN层的厚度来改善上述问题,当所述TiN层的厚度提高,形成的TiN层的表面趋于平坦,可以改善化学机械研磨过程中出现的碟形凹陷问题。但是,由于TiN层的沉积难度较大,沉积速率较低,形成较高厚度的TiN需要耗费大量的时间,导致产率下降。
进一步研究发现,还可以通过减小所述通孔宽度以及TiN层的厚度来改善所述研磨过程中的凹陷问题,但是通孔尺寸减小会提高TiN的填充难度,导致形成的TiN层的质量较差。
发明人还通过调整化学机械研磨的工艺以及提高TiN层的填充质量依旧无法改善上述问题。
为解决上述问题,本发明的实施例中,提供一种存储器单元的形成方法,在衬底上形成介质层后,在介质层内形成通孔,所述通孔包括位于衬底表面的第一部分通孔和位于所述第一部分通孔上方与所述第一部分通孔连通的第二部分通孔,所述第一部分通孔的侧壁垂直于衬底表面,第二部分通孔的侧壁倾斜且顶部宽度大于底部宽度;在所述通孔内壁表面以及介质层表面形成金属层,所述金属层填充满所述第一部分通孔,且覆盖第二部分通孔的侧壁;在所述金属层表面形成牺牲层,所述牺牲层填充满所述第二部分通孔;进行平坦化处理,去除高于第一部分通孔的牺牲层、部分金属层和部分介质层;在剩余的介质层表面、以及第一部分通孔内的金属层表面形成相变层。所述方法可以提高形成的相变存储器单元的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图2,提供衬底100,在所述衬底100表面形成介质层200。
所述衬底100的材料为介质材料,本实施例中,所述衬底100的材料为氧化硅,在本发明的其他实施例中,所述衬底100的材料还可以是SiOC、SiON或SiC等绝缘介质材料。
所述衬底100可以是形成在半导体衬底上的介质层,半导体衬底内形成有晶体管,对后续在衬底100上形成的相变存储器单元进行控制。
所述衬底100内可以具有金属互连结构(图中未示出),所述金属互连结构的部分表面与衬底100表面齐平,后续在所述半导体衬底上,形成与所述金属互连结构连接相变存储器单元的底部接触电极,通过所述金属互连结构给相变存储器单元供电。
所述介质层200包括第一子介质层201、位于第一子介质层201表面的第二子介质层202和位于所述第二子介质层202表面的第三子介质层203。所述第三子介质层203的材料可以为氧化硅、低K或超低K介质材料,例如,可以是SiOC或SiON等;所述第二子介质层202的材料与第三子介质层203的材料不同,作为后续刻蚀第三子介质层203的刻蚀停止层,可以是光刻胶层、底部抗反射层等有机材料,也可以是氮化硅、氮氧化硅等绝缘介质材料;所述第一子介质层201的材料可以为氧化硅、低K或超低K介质材料,例如,可以是SiOC或SiON等。本实施例中,所述第一子介质层201为氧化硅层、第二子介质层202为底部抗反射层、第三子介质层203为氧化硅层。
在本发明的其他实施例中,所述介质层200也可以是单层介质材料。
在形成所述介质层200之前,还可以在衬底100表面先形成一层阻挡层,所述阻挡层的材料可以是Ti、TiN、Ta或Ta等致密的金属材料,所述阻挡层可以在后续刻蚀介质层形成通孔过程中保护衬底100表面,且可以阻挡后续在介质层内形成的金属层的金属原子内下扩散进入衬底100内。并且,所述阻挡层还可以阻挡后续工艺中的反应气体与衬底100以及介质层200反应,并且所述阻挡层与介质层200之间较高的粘附性。
请参考图3,刻蚀所述第三子介质层203形成开口213。
形成所述开口213的方法包括:在所述第三子介质层203表面图形化的光刻胶层;以所述图形化光刻胶层为掩膜,采用干法刻蚀工艺刻蚀所述第三子介质层203至第二子介质层202表面,形成开口213,所述开口213暴露出部分第二子介质层202的表面。
请参考图4,在所述开口213(请参考图3)侧壁表面形成侧墙220,剩余开口213作为第二部分通孔221。
形成所述侧墙220的方法包括:在所述第三子介质层203、开口213的内壁表面形成侧墙材料层;采用无掩膜刻蚀工艺,刻蚀所述侧墙材料层,去除位于第三子介质层203表面以及开口213底部表面的侧墙材料层,在开口213的侧壁表面形成侧墙220。
本实施例中,所述侧墙220的材料为氮化硅,后续以所述侧墙220作为掩膜,刻蚀第二子介质层202和第一子介质层201,形成与所述第二部分通孔221贯通的第一部分通孔。
由于所述侧墙220的顶部宽度小于底部宽度,所以使得所述第二部分通孔221的侧壁倾斜,且所述第二部分通孔221的顶部宽度大于底部宽度。所述第二部分通孔221的宽度可以是40nm~400nm。
请参考图5,沿所述第二部分通孔221刻蚀第二子介质层202和第一子介质层201,形成第一部分通孔211。
采用干法刻蚀工艺刻蚀所述第二子介质层202和第一子介质层201,形成所述第一部分通孔211。图5中以虚线分割所述第一部分通孔211和第二部分通孔221。
所述干法刻蚀工艺为各向异性刻蚀工艺,使形成的所述第一部分通孔211的侧壁垂直与衬底100表面,且所述第一部分通孔211的宽度与第二部分通孔221的底部宽度相同。所述干法刻蚀工艺的刻蚀气体可以是CF4、C2F6、C3F8等含氟气体。
所述第一部分通孔211底部位于衬底100内的金属互连结构(图中未示出)表面,后续在所述第一部分通孔211内形成与所述金属互连结构连接的底部接触电极。所述第一部分通孔211的宽度为40nm~400nm。
所述第一部分通孔211和第二部分通孔221组成所述介质层200内的通孔210。
在本发明的其他实施例中,也可以在衬底100上形成单层结构的介质层,然后对所述单层结构的介质层进行干法刻蚀,形成侧壁垂直的第一部分通孔之后,再对所述介质层进行刻蚀,使所述第一部分通孔的上部分宽度增加,形成具有倾斜侧壁的第二部分通孔。
请参考图6,在所述通孔210内壁表面以及介质层200表面形成粘附层301。
所述粘附层301可以提高后续形成的金属层与介质层200之间的粘附性。所述粘附层301的材料可以为Ti或Ta。
本实施例中,所述粘附层301的材料为Ti,可以采用磁控溅射工艺形成所述粘附层301,具体的,所述磁控溅射工艺以Ti金属作为溅射靶材,Ar作为溅射气体,压强为1E-2Pa~1E-3Pa。
在本发明的其他实施例中,也可以采用等离子体增强化学气相沉积工艺形成所述粘附层301。所述等离子体增强化学气相沉积工艺采用的反应气体可以是TiCl4和H2,压强为6Torr~10Torr,TiCl4的流量为2sccm~20sccm,H2的流量为500sccm~5000sccm,所述沉积工艺中还可以包括缓冲气体Ar,Ar的流量为100sccm~500sccm,所述等离子体增强化学气相沉积工艺采用的等离子体激发功率为200~700W,沉积温度为400℃~700℃。
所述粘附层301还可以填补通孔210内壁表面的缺陷,提高后续形成的金属层的沉积质量。本实施例中,所述粘附层301的厚度为可以充分填补通孔侧壁的介质层200的缺陷,并且提供足够的粘附力,便于后续形成较高质量的金属层。
在本发明的其他实施例中,也可以不形成所述粘附层301,直接在所述通孔210内形成金属层。
请参考图7,在所述粘附层301表面形成金属层302,所述金属层302填充满所述第一部分通孔211(请参考图6),且覆盖第二部分通孔221的侧壁。
所述金属层302的材料为TiN或TiCN,所述金属层302的材料具有较高的加热效率和较低的热导率,后续作为相变存储器的底部接触电极,对相变层具有较高的加热效率。
本实施例中,所述金属层302的材料为TiN,采用原子层沉积工艺形成所述金属层302。具体的,本实施例中,所述原子层沉积工艺的反应温度为200℃~400℃,采用反应气体包括:含钛的第一前驱气体和第二前驱气体,所述含钛的第一前驱气体包括Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4或Ti[N(C2H5)2]4中的一种或几种;所述第二前驱气体包括NH3、CO或H2O中的一种或几种。
由于所述第二部分通孔221具有倾斜侧壁,顶部开口宽度大于底部的第一部分通孔211的宽度,所以,能够使沉积气体迅速进入所述第一部分通孔211以及第二部分通孔221内,并且有利于提高沉积气体中的气体交换速率,从而可以降低所述金属层302的沉积难度,避免在第一部分通孔211内的金属层302内出现空洞等缺陷,能够提高所述金属层302的沉积质量。
在本发明的其他实施例中,也可以采用化学气相沉积工艺形成所述金属层302。
所述金属层302的厚度大于或等于第一部分通孔211宽度的1/2,使得所述金属层302能够填充满所述第一部分通孔211。
由于所述第一部分通孔211的侧壁垂直于衬底100表面,而第二部分通孔221的侧壁倾斜,且顶部宽度大于底部宽度,所以,所述第二部分通孔221底部以上的宽度大于第一部分通孔211的宽度。在所述金属层302填充满第一部分通孔211之后,即停止所述金属层302的生长;也可以在填充满第一部分通孔211之后,继续生长部分厚度的金属层302,使所述金属层302填充部分厚度的第二部分通孔221,从而使得第一部分通孔211填充满金属层302,而第二部分通孔221仍然具有未被填充部分。
在本发明的部分实施例中,所述金属层302的厚度为所述金属层302的厚度可以根据所述第一部分通孔211的宽度进行调整。
后续需要去除高于第一部分通孔211的部分介质层200、粘附层301以及部分金属层302,将填充满第一部分通孔211的部分金属层302作为底部接触电极。
请参考图8,在所述金属层302表面形成牺牲层400,所述牺牲层400填充满所述第二部分通孔221(请参考图7)。
所述牺牲层400的材料与金属层302的材料不同,可以为W、Al或Cu等金属材料。可以采用化学气相沉积工艺或原子层沉积工艺等沉积工艺形成所述牺牲层400。
所述牺牲层400与金属层302之间的反射率比值大于1.5,从而使得后续在采用化学机械研磨工艺对牺牲层400进行平坦化的过程中,可以通过测量反射率的变化,判断研磨停止位置,避免对金属层造成过研磨。
所述牺牲层400的顶部表面高于介质层200的顶部表面,使得所述牺牲层400能够完全填充满所述第二部分通孔221(请参考图7)。由于所述第二部分通孔221内的金属层302表面低于介质层200上的金属层302表面,使得形成的牺牲层400的表面在第二部分通孔221上方有一定的凹陷。所述牺牲层400的厚度越高,所述牺牲层400的表面越平坦,后续采用化学机械研磨工艺进行平坦化的过程中,牺牲层400表面各处的研磨速率更均匀,可以避免局部过研磨的问题。
本实施例中,所述牺牲层400的厚度为以上,使得牺牲层400能够填充满所述第二部分通孔221,并且,使得金属层302表面具有足够厚度的牺牲层400,从而在后续进行平坦化过程中,能够有足够的时间检测到反射率的变化信号,从而准确获得对牺牲层400进行平坦化的停止位置。
请参考图9,以所述金属层302表面作为停止层,对所述牺牲层400(请参考图8)进行平坦化。
采用化学机械研磨工艺,对所述牺牲层400进行平坦化处理,去除位于介质层200上方的金属层302表面的牺牲层400。
选择对牺牲层400具有较高研磨速率的研磨液对所述牺牲层400进行化学机械研磨,同时在研磨过程中,获取所述牺牲层400表面的反射率。随着研磨过程的进行,所述牺牲层400的厚度逐渐减小,所述牺牲层400表面的反射率也会逐渐变小。当所述金属层302表面的牺牲层400被完全去除,暴露出金属层302的表面,此时,反射率的变化最大,此时停止对牺牲层400的研磨。在到达研磨停止位置时,位于介质层200上方的金属层302表面的牺牲层400被去除,而低于所述介质层200上方的金属层302表面的部分牺牲层400a被保留,所述部分牺牲层400a可以在后续平坦化过程中,保护下方的金属层302。
如果所述牺牲层400的厚度较小,在第二部分通孔221上方的牺牲层400表面会有较大的凹陷,使得在研磨过程中,研磨液进入凹陷区域内,使牺牲层400的氧化速率加快,从而提高了凹陷出的牺牲层400的研磨速率,导致在停止研磨时,第二部分通孔221内的牺牲层400a被去除,无法在后续平坦化工艺中,保护第一部分通孔211(请参考图6)内的金属层302。
并且,当所述牺牲层400厚度较小时,研磨过程去除介质层200上方的牺牲层400的时间较短,机台不能及时获取反射率的变化,很可能造成过研磨。
所述牺牲层400需要具有足够的厚度,能够准确获取对牺牲层400进行平坦化的停止位置。在本发明的一个实施例中,所述粘附层301的厚度为 所述金属层302的厚度为所述牺牲层400的厚度为
请参考图10,对牺牲层400(请参考图8)进行平坦化之后,通过设定研磨时间,对金属层302(请参考图9)进行平坦化,去除位于介质层200表面的金属层302,保留位于通孔210内的金属层302a。
所述研磨时间可以根据介质层上的金属层302的厚度来设定,当完全去除位于介质层200表面的金属层302之后停止研磨。本实施例中,所述介质层200与金属层302之间形成有粘附层301,将所述介质层200表面的金属层302和粘附层301同时去除,暴露出介质层200的表面。
在对所述金属层302进行平坦化的过程中,由于通孔210(请参考图5)内的金属层302覆盖有部分牺牲层400a,所述牺牲层400a可以对通孔210内的金属层302起到保护作用。
并且,由于所述金属层302和粘附层301的厚度较小,较短时间的研磨就能够暴露出介质层200的表面,通过时间控制所述研磨时间,能够较为准确的获得停止位置。
本实施例中,由于所述金属层302的材料为TiN,所述牺牲层400a的材料为W,在对所述金属层302和牺牲层400a同时进行化学机械研磨的过程中,牺牲层400a的研磨速率会大于所述金属层302的研磨速率,所以,在研磨结束后,所述牺牲层400a表面会略低于介质层200的表面。但是,由于所述金属层302的厚度较小,研磨时间较短,虽然牺牲层400a的研磨速率较快,但是在对金属层302的研磨停止后,所述第二部分通孔221内仍然会保留部分牺牲层400a,在后续对介质层200进行研磨的过程中,保护第一部分通孔211内的金属层302a。
请参考图11,对所述介质层200(请参考图10)、金属层302a和牺牲层400a进行平坦化,至侧壁垂直的第一部分通孔211处,形成底部接触电极,上底部接触电极包括粘附层301b和金属层302b。
本实施例中,在对所述介质层200进行平坦化过程中,由于所述第一介质层203的材料为氧化硅,需要更换适于对氧化硅进行研磨的研磨垫。并且通过时间控制研磨的停止位置。
由于所述第三子介质层203的材料硬度小于金属层302a(请参考图10)、牺牲层400a(请参考图10)以及粘附层301a(请参考图10)的硬度,所以,所述第三子介质层203的研磨速率低于所述金属层302a、牺牲层400a以及粘附层301a的研磨速率。从而在对所述介质层200进行研磨过程中,不会对所述金属层302a、牺牲层400a以及粘附层301a造成过研磨。
具体的,在研磨至第二子介质层202表面后,去除了第三子介质层203、侧墙220以及第二部分通孔221内的粘附层301a、金属层302a和牺牲层400a,暴露出第二子介质层202的表面以及第一部分通孔211内的金属层302b和粘附层301b的表面。
本实施例中,为了确保最终形成的底部接触电极的侧壁垂直于衬底100的表面,对介质层200以及金属层302a和牺牲层400a的平坦化停止位置位于第一子介质层201内。具体的,在研磨至第二子介质层202表面后,继续研磨至第一子介质层201表面,并且,继续往下研磨的距离,确保最终形成的底部接触电极的侧壁垂直于衬底100的表面。
虽然,在研磨至第二子介质层202表面后,金属层302a表面的牺牲层400a也被去除,但是由于所述介质层200的研磨速率小于所述粘附层301a和金属层302a的研磨速率,所以,在对所述第二子介质层202和第一子介质层201进行化学机械研磨的过程中,不会使所述金属层302a表面发生凹陷,从而可以确保最终形成的底部接触电极的表面平坦,提高后续形成的相变层与所述底部接触电极之间的界面质量,提高形成的相变存储器单元的性能。
请参考图12,在所述第一子介质层201和粘附层301b、金属层302b表面形成相变层500。
所述相变层500的材料为硫族化合物,具体的,可以是Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或Ge-Bi-Te等化合物。
所述相变层500的沉积工艺可以为:化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或等离子增强型化学气相沉积工艺等。
后续还可以在所述相变层500表面形成顶部电极。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种相变存储器单元的形成方法,其特征在于,包括:
提供衬底;
在所述衬底表面形成介质层;
形成穿透介质层的通孔,所述通孔包括位于衬底表面的第一部分通孔和位于所述第一部分通孔上方与所述第一部分通孔连通的第二部分通孔,所述第一部分通孔的侧壁垂直于衬底表面,第二部分通孔的侧壁倾斜且顶部宽度大于底部宽度;
在所述通孔内壁表面以及介质层表面形成金属层,所述金属层填充满所述第一部分通孔,且覆盖第二部分通孔的侧壁;
在所述金属层表面形成牺牲层,所述牺牲层填充满所述第二部分通孔,所述牺牲层与金属层之间的反射率比值大于1.5;
以所述金属层表面作为停止层,对所述牺牲层进行平坦化,对牺牲层进行平坦化时,通过测量被研磨表面的反射率变化获得研磨的停止位置;
对牺牲层进行平坦化之后,通过设定研磨时间,对金属层进行平坦化,去除位于介质层表面的金属层,保留位于通孔内的金属层,在对所述金属层和牺牲层同时进行化学机械研磨的过程中,牺牲层的研磨速率大于所述金属层的研磨速率;
更换研磨垫对介质层进行平坦化处理,去除高于第一部分通孔的牺牲层、部分金属层和部分介质层;
在剩余的介质层表面、以及第一部分通孔内的金属层表面形成相变层。
2.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,所述金属层的材料为TiN或TiCN。
3.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,所述牺牲层的材料为W、Al或Cu。
4.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,在形成所述金属层之前,在所述通孔内壁表面以及介质层表面形成粘附层。
5.根据权利要求4所述的相变存储器单元的形成方法,其特征在于,所述粘附层的材料为Ti或Ta。
6.根据权利要求5所述的相变存储器单元的形成方法,其特征在于,所述粘附层的厚度为
7.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,所述牺牲层的顶部表面高于介质层的顶部表面。
8.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,采用化学气相沉积工艺或原子层沉积工艺形成所述牺牲层。
9.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,采用原子层沉积工艺或化学气相沉积工艺形成所述金属层。
10.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,所述通孔的宽度为40nm~400nm。
11.根据权利要求10所述的相变存储器单元的形成方法,其特征在于,所述金属层的厚度为
12.根据权利要求11所述的相变存储器单元的形成方法,其特征在于,所述牺牲层的厚度为以上。
13.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,所述介质层包括:位于衬底表面的第一子介质层、位于第一子介质层表面的第二子介质层和位于第二子介质层表面的第三子介质层。
14.根据权利要求13所述的相变存储器单元的形成方法,其特征在于,形成所述通孔的方法包括:刻蚀所述第三子介质层,在所述第三子介质层内形成开口;在所述开口侧壁表面形成侧墙,剩余开口作为第二部分通孔;沿所述第二部分通孔刻蚀第二子介质层和第一子介质层,形成第一部分通孔。
15.根据权利要求14所述的相变存储器单元的形成方法,其特征在于,所述第一子介质层为氧化硅层、第二子介质层为底部抗反射层、第三子介质层为氧化硅层。
16.根据权利要求14所述的相变存储器单元的形成方法,其特征在于,所述平坦化处理包括:首先,采用化学机械研磨工艺对所述牺牲层进行平坦化至金属层表面;然后对所述金属层进行平坦化至第三子介质层表面;然后更换研磨垫,对所述介质层进行平坦化,至第一部分通孔位置处。
17.根据权利要求16所述的相变存储器单元的形成方法,其特征在于,反射率变化最大处作为研磨的停止位置。
18.根据权利要求1所述的相变存储器单元的形成方法,其特征在于,所述相变层的材料为Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或Ge-Bi-Te化合物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410440261.5A CN105449101B (zh) | 2014-09-01 | 2014-09-01 | 相变存储器单元的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410440261.5A CN105449101B (zh) | 2014-09-01 | 2014-09-01 | 相变存储器单元的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105449101A CN105449101A (zh) | 2016-03-30 |
CN105449101B true CN105449101B (zh) | 2018-06-01 |
Family
ID=55559072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410440261.5A Active CN105449101B (zh) | 2014-09-01 | 2014-09-01 | 相变存储器单元的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105449101B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108198783B (zh) * | 2018-01-10 | 2020-03-31 | 德淮半导体有限公司 | 金属互连结构及其形成方法 |
CN112133822A (zh) * | 2019-06-25 | 2020-12-25 | 中电海康集团有限公司 | 自对准的mram底电极制备方法 |
CN110534643B (zh) * | 2019-08-16 | 2021-02-09 | 华中科技大学 | 一种提高成品率的相变存储器及制备方法 |
CN113517313B (zh) * | 2021-04-26 | 2023-04-18 | 长江先进存储产业创新中心有限责任公司 | 三维存储器及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101882627A (zh) * | 2009-05-06 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器件及其制造方法 |
CN102237492A (zh) * | 2010-04-29 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器单元形成方法 |
CN102376882A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 环状电极形成方法 |
CN102737985A (zh) * | 2011-04-13 | 2012-10-17 | 南亚科技股份有限公司 | 半导体构件的制造方法 |
CN103158057A (zh) * | 2013-03-06 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 确定相变材料的化学机械抛光停止点的方法及检测系统 |
CN103500795A (zh) * | 2013-09-30 | 2014-01-08 | 上海新安纳电子科技有限公司 | 一种相变存储器电极结构的制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6653733B1 (en) * | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
US7223693B2 (en) * | 2003-12-12 | 2007-05-29 | Samsung Electronics Co., Ltd. | Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same |
-
2014
- 2014-09-01 CN CN201410440261.5A patent/CN105449101B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101882627A (zh) * | 2009-05-06 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器件及其制造方法 |
CN102237492A (zh) * | 2010-04-29 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器单元形成方法 |
CN102376882A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 环状电极形成方法 |
CN102737985A (zh) * | 2011-04-13 | 2012-10-17 | 南亚科技股份有限公司 | 半导体构件的制造方法 |
CN103158057A (zh) * | 2013-03-06 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 确定相变材料的化学机械抛光停止点的方法及检测系统 |
CN103500795A (zh) * | 2013-09-30 | 2014-01-08 | 上海新安纳电子科技有限公司 | 一种相变存储器电极结构的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105449101A (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105449101B (zh) | 相变存储器单元的形成方法 | |
US20150221863A1 (en) | Phase-Change Storage Unit Containing TiSiN Material Layer and Method for Preparing the Same | |
CN101556986B (zh) | 多态阻变材料、用其制得的薄膜、多态阻变储存元件及所述储存元件在储存装置中的应用 | |
CN104518084B (zh) | 相变存储器及其形成方法 | |
CN103000515B (zh) | 半导体器件及其制造方法 | |
CN103855300A (zh) | 相变存储器及其形成方法 | |
CN103427022B (zh) | 包含三明治型电极的相变存储结构的制备方法 | |
CN102664236A (zh) | 低功耗相变存储器用环形电极结构及制备方法 | |
CN102097585A (zh) | 一种类边接触纳米相变存储器单元的制备方法 | |
CN105244437A (zh) | 相变存储器及其形成方法 | |
CN105405972B (zh) | 保留空气层的三维阻变存储器的制备方法 | |
CN105449100B (zh) | 相变存储器及其形成方法 | |
CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
CN101964394A (zh) | 一种制作相变存储单元相变单元的方法 | |
CN103441215B (zh) | 三明治型刀片状电极的相变存储结构及其制备方法 | |
CN105633279A (zh) | 包含部分限定型相变材料结构的相变存储单元及制作方法 | |
CN203871380U (zh) | 加热电极以及相变存储结构 | |
CN105720191B (zh) | 相变存储器及其形成方法 | |
CN103500795B (zh) | 一种相变存储器电极结构的制备方法 | |
CN102569646B (zh) | 相变存储器的制作方法 | |
CN103497688B (zh) | 一种相变材料化学机械抛光方法 | |
CN102544363A (zh) | 相变存储器底电极结构的制备方法 | |
CN105655486B (zh) | 相变存储器及其形成方法 | |
CN105405861A (zh) | 一种三维阻变存储器的制备方法 | |
CN103325940A (zh) | 相变存储单元及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |