CN105449100B - 相变存储器及其形成方法 - Google Patents
相变存储器及其形成方法 Download PDFInfo
- Publication number
- CN105449100B CN105449100B CN201410427770.4A CN201410427770A CN105449100B CN 105449100 B CN105449100 B CN 105449100B CN 201410427770 A CN201410427770 A CN 201410427770A CN 105449100 B CN105449100 B CN 105449100B
- Authority
- CN
- China
- Prior art keywords
- layer
- phase transition
- transition storage
- hole
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种相变存储器及其形成方法，所述相变存储器的形成方法包括：提供衬底；在所述衬底表面形成介质层；形成穿透介质层的通孔；在所述通孔内壁表面形成牺牲层；在所述牺牲层表面形成填充满所述通孔的金属层，所述金属层的表面与介质层表面齐平；去除部分高度的牺牲层，在所述金属层与通孔侧壁之间形成凹槽；形成填充满所述凹槽的绝缘层，所述绝缘层的表面与介质层、金属层的表面齐平；在所述介质层、金属层、绝缘层表面形成相变层。上述方法可以降低相变存储器的功耗。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种相变存储器及其形成方法。
背景技术
相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于相变薄膜应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非易失性存储器技术研究的焦点。
在相变存储器中，可以通过对记录了数据的相变层进行热处理，来改变存储器的存储数值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“1”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“0”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。
请参考图1，为现有相变存储器的结构示意图。
所述相变存储器包括：衬底10，所述衬底10内形成有金属互连结构；位于所述衬底10上的介质层20，所述介质层20具有底部接触电极21，所述底部接触电极21与衬底10内的金属互连结构连接；位于所述介质层20和底部接触电极21表面的相变层22。
所述底部接触电极21通电后会产生热量，对相变层22加热，改变相变层22的结晶状态，从而改变所述相变层22所存储的逻辑值。
现有相变存储器的性能还有待进一步提高。
发明内容
本发明解决的问题是提供一种相变存储器及其形成方法，提高所述相变存储器的性能。
为解决上述问题，本发明提供一种相变存储器的形成方法，包括：提供衬底；在所述衬底表面形成介质层；形成穿透介质层的通孔；在所述通孔内壁表面形成牺牲层，所述牺牲层的材料为导电材料；在所述牺牲层表面形成填充满所述通孔的金属层，所述金属层的表面与介质层表面齐平；去除部分高度的牺牲层，在所述金属层与通孔侧壁之间形成凹槽；形成填充满所述凹槽的绝缘层，所述绝缘层的表面与介质层、金属层的表面齐平；在所述介质层、金属层、绝缘层表面形成相变层。
可选的，所述牺牲层的材料与金属层的材料之间的湿法刻蚀选择比大于5。
可选的，所述牺牲层的材料为钨、氮化钛、钛硅氮化合物、钽硅氮化合物、钛铜氮化合物、钛铝氮化合物或硅钨化合物。
可选的，所述牺牲层的形成方法为原子层沉积工艺或化学气相沉积工艺。
可选的，所述牺牲层的材料为钨，形成所述牺牲层的方法为化学气相沉积工艺，采用的反应气体为WF6和SiH4，其中，WF6的流量为50sccm-500sccm，SiH4的流量为30sccm-500sccm，反应温度为300℃-450℃，压强为5Torr-50Torr。
可选的，所述金属层材料为钨。
可选的，形成所述金属层的方法包括：在所述通孔内和介质层表面形成金属材料层，所述金属材料层填充满所述通孔；以所述介质层为停止层，对所述金属材料层进行平坦化，形成位于通孔内与介质层表面齐平的金属层。
可选的，形成所述金属材料层的方法为化学气相沉积工艺，反应气体为WF6和H2，其中，WF6的流量为50sccm-500sccm，H2的流量为200sccm-20000sccm，反应温度为300℃-450℃，压强为5Torr-50Torr。
可选的，所述牺牲层的厚度大于通孔半径的1/4，小于通孔半径的3/4。
可选的，所述通孔的宽度为20nm～200nm，所述牺牲层的厚度大于10nm，小于100nm。
可选的，所述凹槽的深度为通孔深度的1/4～3/4。
可选的，采用湿法刻蚀工艺去除部分高度的牺牲层形成所述凹槽。
可选的，所述湿法刻蚀工艺采用的刻蚀溶液为氨水溶液，其中NH3的浓度为20％～28％。
可选的，所述绝缘层的材料为氧化硅、氮氧化硅、碳氧化硅、碳化硅或氮化硅。
可选的，形成所述绝缘层的方法包括：在所述凹槽内、介质层表面和金属层表面形成绝缘材料层，所述绝缘材料层填充满所述凹槽；以所述介质层表面作为停止层，对所述绝缘材料层进行平坦化，去除介质层和金属层表面的绝缘材料层，形成位于凹槽内的绝缘层，所述绝缘层的表面与介质层表面齐平。
可选的，所述绝缘材料层的形成方法包括原子层沉积工艺或化学气相沉积工艺。
可选的，在形成所述牺牲层之前，在所述通孔内壁表面形成粘合层。
可选的，所述粘合层包括Ti层和位于Ti层表面的TiN层，或者包括Ta层和位于Ta层表面的TaN层，所述粘合层的厚度为
可选的，所述相变层的材料为Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或Ge-Bi-Te化合物。
为解决上述问题，本发明还提供采用上述方法形成的相变存储器，包括：衬底；位于衬底表面的介质层；位于介质层内穿透所述介质层的通孔；覆盖通孔内壁表面的牺牲层和绝缘层，所述绝缘层覆盖通孔顶部处的部分侧壁，所述牺牲层的材料为导电材料，位于绝缘层下方，覆盖未被绝缘层覆盖的通孔内壁。填充满所述通孔的金属层，所述金属层的表面与介质层表面、绝缘层表面齐平；位于所述介质层、绝缘层和金属层表面的相变层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在衬底表面的介质层内形成通孔之后，在通孔内壁表面形成牺牲层，然后再在所述牺牲层表面形成金属层，然后，刻蚀部分牺牲层形成凹槽，在所述凹槽内形成绝缘层，再在所述绝缘层、金属层和介质层表面形成相变层。上述方法使得金属层的顶部表面与相变层之间的接触面积小于通孔顶部的横截面积，从而提高金属层的电阻，降低相变层的受热面积，提高金属层对相变层的加热效率，进而降低相变存储器的功耗。
进一步，在形成所述牺牲层之前，在所述通孔内壁表面形成粘合层。由于金属材料与介质层之间的附着力不强，所述粘合层可以提高后续形成的牺牲层与通孔内壁之间的粘附力，提高牺牲层与通孔内壁表面之间的界面质量，并且有利于后续在通孔内形成牺牲层和金属层。
进一步，所述牺牲层为导电材料，且所述牺牲层的材料与后续牺牲层表面形成的金属层材料之间的湿法刻蚀选择比大于5，便于后续在刻蚀牺牲层的过程中，不对金属层造成损伤。所述牺牲层采用导电材料从而不会影响后续在牺牲层表面形成的金属层与其下方的衬底内的金属互连结构之间的导电性能。
进一步，所述牺牲层与金属层的材料相同，采用不同的工艺分别形成所述牺牲层与金属层，使牺牲层与金属层之间具有较高的刻蚀选择性，同时所述牺牲层还可以作为后续形成金属层的种子层，不需要再额外形成种子层，可以节约工艺步骤。
本发明的方案提供的相变存储器中，金属层与相变层的接触面积小于通孔的横截面积，使得对相变层的加热面积较小，对相变层的加热效率提高，从而使所述相变存储器具有较低的功耗。
附图说明
图1是本发明的现有技术的相变存储器的结构示意图；
图2至图11是本发明的实施例的相变存储器的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术的相变存储器的性能还有待进一步的提高。
发明人研究发现，现有相变存储器的功耗较大，在工作过程中，有大量的能量流失。请继续参考图1，所述相变存储器的底部接触电极21的电阻以及热导率对相变存储器的性能影响较大，电阻越大，所述底部接触电极21越容易产生热量，而底部接触电极21的热导率越小，产生的热量越不容易流失。所以，可以通过提高底部接触电极21的电阻以及降低底部接触电极21的热导率来提高相变存储器的性能。
发明人进一步研究发现，通过减小底部接触电极21的截面积，降低底部接触电极21与相变层22之间的接触面积，可以提高该底部接触电极21的电阻，从而在相同电流的情况下，可以提高底部接触电极21的加热效率，并且，由于底部接触电极21与相变层22的接触面积减小，需要加热的面积减小，可以降低相变存储器工作时的功耗。
但是，在形成所述底部接触电极21的过程中，首先在介质层20内形成通孔，然后在所述通孔内填充电极材料，形成底部接触电极21，所述底部接触电极21的横截面积与通孔的尺寸相关。由于在刻蚀介质层20形成通孔的过程中，通孔大小受到光刻分辨率的限制，无法进一步的缩小，从而很难通过降低通孔大小来降低底部接触电极21与相变层22之间的接触面积。
本发明的实施例中，提供一种相变存储器的形成方法，在介质层内形成通孔之后，在所述通孔的侧壁表面形成牺牲层，使通孔尺寸减小，然后再在所述通孔内填充金属层，形成底部接触电极，然后去除底部接触电极两侧的部分牺牲层，形成凹槽，在凹槽内形成绝缘层，然后在所述介质层、绝缘层和金属层表面形成相变层，使底部接触电极与相变层的接触面尺寸小于通孔尺寸，从而降低相变存储器的功耗。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供衬底100，在所述衬底100表面形成介质层200。
所述衬底100的材料为介质材料，本实施例中，所述衬底100的材料为氧化硅，在本发明的其他实施例中，所述衬底100的材料还可以是SiOC、SiON或SiC等绝缘介质材料。
所述衬底100可以是形成在半导体衬底上的介质层，所述半导体衬底内形成有晶体管，对后续形成的相变存储器进行控制。
所述衬底100内可以具有金属互连结构(图中未示出)，所述金属互连结构的部分表面与衬底100表面齐平，后续在所述半导体衬底上，形成与所述金属互连结构连接相变存储器的底部接触电极，通过所述金属互连结构给相变存储器供电。
所述介质层200的材料可以是低K或超低K介质材料，例如，可以是SiOC或SiON等绝缘介质材料。可以采用低温化学气相沉积工艺、等离子体增强化学气相沉积工艺等形成所述介质层200。
在形成所述介质层200之前，还可以在衬底100表面先形成一层阻挡层，所述阻挡层的材料可以是Ti或TiN等致密的金属材料，所述阻挡层可以在后续刻蚀介质层形成通孔过程中保护衬底100表面，且可以阻挡后续在介质层200内形成的底部接触电极的金属原子内下扩散进入衬底100内。并且，所述阻挡层还可以阻挡后续工艺中的反应气体与衬底100以及介质层200反应，并且与介质层200之间较高的粘附性。
请参考图3，形成穿透介质层200的通孔201。
所述通孔底部201位于衬底100内的金属互连结构(图中未示出)，所述通孔201的宽度为20nm～200nm。本实施例中，所述通孔201的横截面为圆形，所述通孔201的直径为20nm～200nm。
所述通孔201的形成方法包括：在所述介质层200表面形成具有开口的掩膜层，所述开口定义出待形成的通孔201的位置和尺寸；以所述掩膜层为掩膜，对所述介质层200进行各向异性刻蚀，至衬底100，形成穿透介质层200的通孔201。所述掩膜层的材料可以是光刻胶、无定形碳、氮化硅等掩膜材料。
刻蚀所述介质层200的方法可以是等离子体刻蚀工艺，刻蚀气体可以是CF4、C2F6、C3F8等含氟气体。
请参考图4，在所述通孔201内壁表面形成粘合层202。
本实施例中，所述粘合层202包括Ti层和位于Ti层表面的TiN层，或者包括Ta层和位于Ta层表面的TaN层。形成所述粘合层202的方法包括物理气象沉积、化学气象沉积或原子层沉积工艺。
所述粘合层202可以提高后续形成的牺牲层与通孔201内壁之间的粘附力，提高牺牲层与通孔201内壁表面之间的界面质量，并且有利于后续在通孔内形成牺牲层和金属层。
所述粘合层202的厚度为本实施例中，所述粘合层202还覆盖介质层200的表面，后续通过平坦化工艺，去除位于所述介质层200表面的粘合层202。
在本发明的其他实施例中，也可以不形成所述粘合层202，在形成通孔201之后，直接在通孔201的内壁表面形成牺牲层。
请参考图5，在所述通孔201内壁表面形成牺牲层203。
由于本实施例中，在通孔201内壁表面形成了粘合层202，所以，所述牺牲203形成在粘合层202的表面。在本发明的其他实施例中，也可以直接在通孔201内壁表面形成所述牺牲层203。
所述牺牲层203为导电材料，且所述牺牲层203的材料与后续牺牲层203表面形成的金属层材料之间的湿法刻蚀选择比大于5，便于后续在刻蚀牺牲层203的过程中，不对金属层造成损伤。所述牺牲层203采用导电材料，具体的，所述牺牲层203的材料可以是金属材料，例如钨、氮化钛、钛硅氮化合物、钽硅氮化合物、钛铜氮化合物、钛铝氮化合物或硅钨化合物等，可以采用原子层沉积工艺或化学气相沉积工艺形成所述牺牲层203。所述牺牲层203采用导电材料从而不会影响后续在牺牲层203表面形成的金属层与其下方的衬底100内的金属互连结构之间的导电性能。
本实施例中，所述牺牲层203的材料为钨，采用化学气相沉积工艺形成所述牺牲203层，具体的，所述化学气相沉积工艺采用的反应气体为WF6和SiH4，其中，WF6的流量为50sccm-500sccm，SiH4的流量为30sccm-500sccm，反应温度为300℃-450℃，压强为5Torr-50Torr。上述化学气相沉积工艺所形成的牺牲层203的材料较为疏松。
在形成所述牺牲层203的过程中，所述粘合层202还可以阻挡反应气体与衬底100发生反应。
所述牺牲层203的厚度大于通孔201半径的1/4，小于通孔201半径的3/4。本实施例中，所述通孔201的直径为20nm～200nm，所述牺牲层203的厚度大于10nm，小于100nm。所述牺牲层203的厚度不能过小，避免后续刻蚀牺牲层203形成的凹槽宽度过小，难以所述凹槽内填充绝缘材料。
本实施例中，后续在牺牲层203表面形成的金属层的材料也为钨，所述牺牲层203还可以作为后续形成金属层的种子层，不需要再额外形成种子层，可以节约工艺步骤。
请参考图6，在所述牺牲层203表面形成填充满所述通孔201(请参考图5)的金属材料层204。
本实施例中，所述金属材料层204的材料为钨。可以采用化学气相沉积工艺形成所述金属材料层204，具体的所述化学气相沉积工艺采用的反应气体为WF6和H2，其中，WF6的流量为50sccm-500sccm，H2的流量为200sccm-20000sccm，反应温度为300℃-450℃，压强为5Torr-50Torr。WF6和H2反应的压强大，淀积速率高，可以较快的形成所述金属材料层204。
采用上述方法形成的金属材料层204的材料虽然与牺牲层203的材料相同，均为钨，但是由于所述金属材料层204与牺牲层203采用不同的反应气体以及反应条件形成，所述金属材料层204的材料致密度较高，使得所述牺牲层203与金属材料层204之间在湿法刻蚀工艺中，具有较高的刻蚀选择比。后续在刻蚀所述牺牲层203的过程中，对金属材料层204的刻蚀速率非常缓慢，基本不会对金属材料层204造成损伤。
在本发明的其他实施例中，也可以采用与牺牲层203材料不同的其他金属材料形成所述金属材料层204，例如TiN等。
请参考图7，以所述介质层200作为停止层，进行平坦化处理，去除位于介质层200表面的金属材料层204(请参考图6)、牺牲层203和粘合层202，形成位于通孔201(请参考图5)内的金属层204a、牺牲层203a和粘附层202a。
采用化学机械研磨工艺进行上述平坦化处理，使金属层204a、牺牲层203a和粘附层202a与介质层200的表面齐平，暴露出位于金属层204a侧壁表面的牺牲层201a的表面。
由于所述牺牲层203a的存在，使所述金属层204a的尺寸小于通孔201(请参考图5)的尺寸，从而可以减小金属层204a与后续形成的相变层之间的接触面积，降低相变存储器的功耗。
在本发明的其他实施例中，也可以形成仅覆盖通孔侧壁表面牺牲层，此时所述牺牲层也可以是绝缘材料。例如，形成覆盖通孔内壁的牺牲层之后，形成覆盖介质层以及通孔侧壁表面的牺牲层的掩膜层，以所述掩膜层为掩膜刻蚀去除通孔底部表面的牺牲层；后续在形成金属层之后，可以直接在所述牺牲层、介质层和金属层层表面形成相变层。但是，在通孔尺寸很小的情况下，受到光刻分辨率的限制，无法形成准确的掩膜层图形，从而无法形成仅覆盖通孔侧壁表面的牺牲层。所以，本实施例中，所述牺牲层203a覆盖通孔的侧壁及底部表面。
请参考图8，去除部分高度的牺牲层203a，形成凹槽205。
由于所述牺牲层203a的厚度较小，无法形成图形准确的干法刻蚀的掩膜层，所以，本实施例中，为了避免对介质层200、以及金属层204a造成损伤，采用刻蚀选择性较高的湿法刻蚀工艺去除部分高度的牺牲层203a以形成所述凹槽205。
本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液为氨水溶液，其中NH3的质量浓度为20％～28％。所述湿法刻蚀工艺对于牺牲层203a具有较高的刻蚀速率，所述湿法刻蚀工艺中，牺牲层203a的材料与金属层204a之间的湿法刻蚀选择比大于5。
本实施例中，所述凹槽205的深度为通孔深度的1/4～3/4，所述凹槽205内后续需要填充绝缘材料。所述凹槽205的深度大于等于通孔201(请参考图5)深度的1/4，可以去除较多的牺牲层203a材料，后续用绝缘材料替代，可以提高所述金属层204a与牺牲层203a的电阻，提高对相变层300的加热效率，从而降低最终形成的相变存储器的功耗。所述凹槽205的深度小于等于通孔201深度的3/4，使得去除牺牲层203a的时间控制在一定范围内，避免由于刻蚀时间过长，导致对金属层204a造成损伤，而影响金属层204a与后续形成的相变层之间的界面质量。
请参考图9，形成填充满所述凹槽205(请参考图8)的绝缘材料层206，所述绝缘材料层206还覆盖介质层200的表面。
所述绝缘材料层206的材料为氧化硅、氮氧化硅、碳氧化硅、碳化硅或氮化硅。
所述绝缘材料层206的形成方法可以是原子层沉积工艺或化学气相沉积工艺等。
请参考图10，以所述介质层200作为停止层，对所述绝缘材料层206(请参考图8)进行平坦化，形成绝缘层206a，所述绝缘层206a的表面与介质层200的表面齐平。
采用化学机械研磨工艺，对所述绝缘材料层206进行平坦化，形成绝缘层206a。在本发明的其他实施例中，也可以采用干法刻蚀工艺，对所述绝缘材料层进行回刻蚀至暴露出介质层200的表面。
由于所述凹槽205(请参考图8)的尺寸较小，深宽比较大，在所述凹槽205内填充绝缘材料的过程中，容易在所述绝缘材料中形成空气隙，从而使所述绝缘层206a内具有空气隙，所述空气隙内的热导率较低，从而降低了绝缘层206a整体的热导率，减缓了金属层204通过绝缘层206a向外散热的效率，进而可以降低热能的损耗，进一步提高对于相变层的加热效率，降低相变存储器的功耗。
请参考图11，在所述介质层200、金属层204a、绝缘层206a表面形成相变层300。
所述相变层300的材料为硫族化合物，具体的，可以是Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或Ge-Bi-Te等化合物。
所述相变材料层300的沉积工艺可以为：化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或等离子增强型化学气相沉积工艺。
所述相变层300与金属层204a之间的面积小于通孔201(请参考图3)的横截面积，即便在光刻分辨率的限制下，通孔201的横截面积无法进一步缩小，但是采用本实施例中的方法，依旧可以减小所述金属层204a与相变层300之间的接触面积，减小相变层300的受热面积，并且，提高金属层204a的电阻，提高加热效率，从而降低相变存储器的功耗。
本实施例中，在形成通孔之后，在通孔内壁表面形成牺牲层，然后再在所述牺牲层表面形成金属层，然后，刻蚀部分牺牲层形成凹槽，在所述凹槽内形成绝缘层，使得金属层的顶部表面面积小于通孔顶部的横截面积，从而降低相变层的受热面积，降低相变存储器的功耗。
本实施例还提供一种采用所述方法形成的相变存储器。
请参考图11，为所述相变存储器的结构示意图。
所述相变存储器包括：衬底100；位于衬底100表面的介质层200；位于介质层200内穿透所述介质层200的通孔；覆盖通孔200内壁表面的牺牲层203a和绝缘层206a，所述绝缘层206a覆盖通孔顶部处的部分侧壁，所述牺牲层203a的材料为导电材料，位于绝缘层206a下方，覆盖未被绝缘层206a覆盖的通孔内壁；填充满所述通孔的金属层204a，所述金属层204a的表面与介质层200表面、绝缘层206a表面齐平；位于所述介质层200、绝缘层206a和金属层204a表面的相变层300。
本实施例中，所述牺牲层203a、绝缘层206a、介质层200和衬底100之间还形成有粘合层202a，所述粘合层202a可以包括Ti层和位于Ti层表面的TiN层，或者包括Ta层和位于Ta层表面的TaN层，所述粘合层202a的厚度为
牺牲层204a的材料为钨、氮化钛、钛硅氮化合物、钽硅氮化合物、钛铜氮化合物、钛铝氮化合物或硅钨化合物等导电材料。本实施例中，所述牺牲层204a的材料为钨。
本实施例中，所述金属层204a材料为钨。
所述牺牲层204a的厚度大于通孔半径的1/4，小于通孔半径的3/4，具体的所述通孔的直径为20nm～200nm，牺牲层204a的厚度为大于10nm，小于100nm。
所述绝缘层206a的材料为氧化硅、氮氧化硅、碳氧化硅、碳化硅或氮化硅。所述相变层300的材料为Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或Ge-Bi-Te化合物。
所述相变存储器中，金属层204a与相变层300的接触面积小于通孔的横截面积，使得对相变层300的加热面积较小，从而使所述相变存储器具有较低的功耗。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种相变存储器的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成介质层；
形成穿透介质层的通孔；
在所述通孔内壁表面形成牺牲层，所述牺牲层的材料为导电材料；
在所述牺牲层表面形成填充满所述通孔的金属层，所述金属层的表面与介质层表面齐平；
去除部分高度的牺牲层，在所述金属层与通孔侧壁之间形成凹槽；
形成填充满所述凹槽的绝缘层，所述绝缘层的表面与介质层、金属层的表面齐平；
在所述介质层、金属层、绝缘层表面形成相变层。
2.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述牺牲层的材料与金属层的材料之间的湿法刻蚀选择比大于5。
3.根据权利要求2所述的相变存储器的形成方法，其特征在于，所述牺牲层的材料为钨、氮化钛、钛硅氮化合物、钽硅氮化合物、钛铜氮化合物、钛铝氮化合物或硅钨化合物。
4.根据权利要求2所述的相变存储器的形成方法，其特征在于，所述牺牲层的形成方法为原子层沉积工艺或化学气相沉积工艺。
5.根据权利要求2所述的相变存储器的形成方法，其特征在于，所述牺牲层的材料为钨，形成所述牺牲层的方法为化学气相沉积工艺，采用的反应气体为WF6和SiH4，其中，WF6的流量为50sccm-500sccm，SiH4的流量为30sccm-500sccm，反应温度为300℃-450℃，压强为5Torr-50Torr。
6.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述金属层材料为钨。
7.根据权利要求6所述的相变存储器的形成方法，其特征在于，形成所述金属层的方法包括：在所述通孔内和介质层表面形成金属材料层，所述金属材料层填充满所述通孔；以所述介质层为停止层，对所述金属材料层进行平坦化，形成位于通孔内与介质层表面齐平的金属层。
8.根据权利要求7所述的相变存储器的形成方法，其特征在于，形成所述金属材料层的方法为化学气相沉积工艺，反应气体为WF6和H2，其中，WF6的流量为50sccm-500sccm，H2的流量为200sccm-20000sccm，反应温度为300℃-450℃，压强为5Torr-50Torr。
9.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述牺牲层的厚度大于通孔半径的1/4，小于通孔半径的3/4。
10.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述通孔的宽度为20nm～200nm，所述牺牲层203的厚度大于10nm，小于100nm。
11.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述凹槽的深度为通孔深度的1/4～3/4。
12.根据权利要求1所述的相变存储器的形成方法，其特征在于，采用湿法刻蚀工艺去除部分高度的牺牲层形成所述凹槽。
13.根据权利要求12所述的相变存储器的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为氨水溶液，其中NH3的质量浓度为20％～28％。
14.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述绝缘层的材料为氧化硅、氮氧化硅、碳氧化硅、碳化硅或氮化硅。
15.根据权利要求1所述的相变存储器的形成方法，其特征在于，形成所述绝缘层的方法包括：在所述凹槽内、介质层表面和金属层表面形成绝缘材料层，所述绝缘材料层填充满所述凹槽；以所述介质层表面作为停止层，对所述绝缘材料层进行平坦化，去除介质层和金属层表面的绝缘材料层，形成位于凹槽内的绝缘层，所述绝缘层的表面与介质层表面齐平。
16.根据权利要求15所述的相变存储器的形成方法，其特征在于，所述绝缘材料层的形成方法包括原子层沉积工艺或化学气相沉积工艺。
17.根据权利要求1所述的相变存储器的形成方法，其特征在于，在形成所述牺牲层之前，在所述通孔内壁表面形成粘合层。
18.根据权利要求17所述的相变存储器的形成方法，其特征在于，所述粘合层包括Ti层和位于Ti层表面的TiN层，或者包括Ta层和位于Ta层表面的TaN层，所述粘合层的厚度为
19.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述相变层的材料为Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或Ge-Bi-Te化合物。
20.一种根据采用权利要求1至19任一项所述的方法形成的相变存储器，其特征在于，包括：
衬底；
位于衬底表面的介质层；
位于介质层内穿透所述介质层的通孔；
覆盖通孔内壁表面的牺牲层和绝缘层，所述绝缘层覆盖通孔顶部处的部分侧壁，所述牺牲层的材料为导电材料，位于绝缘层下方，覆盖未被绝缘层覆盖的通孔内壁；
填充满所述通孔的金属层，所述金属层的表面与介质层表面、绝缘层表面齐平；
位于所述介质层、绝缘层和金属层表面的相变层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410427770.4A CN105449100B (zh) | 2014-08-27 | 2014-08-27 | 相变存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410427770.4A CN105449100B (zh) | 2014-08-27 | 2014-08-27 | 相变存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105449100A CN105449100A (zh) | 2016-03-30 |
| CN105449100B true CN105449100B (zh) | 2018-02-16 |
Family
ID=55559071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410427770.4A Active CN105449100B (zh) | 2014-08-27 | 2014-08-27 | 相变存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105449100B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731349A (zh) * | 2017-08-29 | 2018-02-23 | 苏州泛普科技股份有限公司 | 一种镂空金属导线及其制备方法与应用 |
| US10903418B2 (en) | 2018-11-19 | 2021-01-26 | International Business Machines Corporation | Low resistance electrode for high aspect ratio confined PCM cell in BEOL |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080088983A (ko) * | 2007-03-30 | 2008-10-06 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| CN102347442A (zh) * | 2010-07-29 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储器件结构的方法 |
| CN102856491A (zh) * | 2011-06-29 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 形成底部电极和相变电阻的方法 |
| CN102903844A (zh) * | 2011-07-25 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 底部电极和相变电阻的形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689831B1 (ko) * | 2005-06-20 | 2007-03-08 | 삼성전자주식회사 | 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들 |
| KR100822800B1 (ko) * | 2006-05-24 | 2008-04-17 | 삼성전자주식회사 | 상변화 기억소자 및 그 형성 방법 |
| JP2012174827A (ja) * | 2011-02-21 | 2012-09-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2014
- 2014-08-27 CN CN201410427770.4A patent/CN105449100B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080088983A (ko) * | 2007-03-30 | 2008-10-06 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| CN102347442A (zh) * | 2010-07-29 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储器件结构的方法 |
| CN102856491A (zh) * | 2011-06-29 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 形成底部电极和相变电阻的方法 |
| CN102903844A (zh) * | 2011-07-25 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 底部电极和相变电阻的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105449100A (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102629662B (zh) | 形成pcram自对准位线方法及自对准深刻蚀方法 | |
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| JP2004349709A (ja) | 半導体メモリ素子およびその製造方法 | |
| TW201222787A (en) | Semiconductor memory | |
| CN104518084B (zh) | 相变存储器及其形成方法 | |
| CN102468434A (zh) | 相变存储器的制作方法 | |
| CN105449100B (zh) | 相变存储器及其形成方法 | |
| KR100945790B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| CN105449101B (zh) | 相变存储器单元的形成方法 | |
| CN103427022B (zh) | 包含三明治型电极的相变存储结构的制备方法 | |
| CN105244437A (zh) | 相变存储器及其形成方法 | |
| CN105261630B (zh) | 制造相变化记忆体的方法 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| CN101789492A (zh) | 一种平面相变存储器的制备方法 | |
| CN106997924B (zh) | 相变存储器及其制造方法和电子设备 | |
| CN105720191B (zh) | 相变存储器及其形成方法 | |
| CN102412367B (zh) | 相变存储器底部电极的制作方法 | |
| CN103325940B (zh) | 相变存储单元及其制造方法 | |
| CN108550696B (zh) | 相变化记忆体 | |
| CN103500795B (zh) | 一种相变存储器电极结构的制备方法 | |
| CN104425709A (zh) | 相变存储器的形成方法 | |
| CN102447058A (zh) | 相变存储器底部电极的制作方法 | |
| CN101764196B (zh) | 一种纳米尺寸相变存储器的制作方法 | |
| US20240237560A1 (en) | Phase-change memory device with tapered thermal transfer layer | |
| CN102468437A (zh) | 相变存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |