CN105244437A - 相变存储器及其形成方法 - Google Patents
相变存储器及其形成方法 Download PDFInfo
- Publication number
- CN105244437A CN105244437A CN201410322700.2A CN201410322700A CN105244437A CN 105244437 A CN105244437 A CN 105244437A CN 201410322700 A CN201410322700 A CN 201410322700A CN 105244437 A CN105244437 A CN 105244437A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- compound layer
- phase transition
- metal compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储器及其形成方法,其中相变存储器的形成方法包括:提供衬底,衬底表面形成有底电极层;在底电极层表面形成层间介质层;刻蚀层间介质层形成沟槽,沟槽底部暴露出底电极层表面;形成填充满所述沟槽的金属层,且所述金属层顶部表面与层间介质层表面齐平;对所述金属层进行等离子体轰击,将部分厚度的金属层转化为金属化合物层,且所述金属化合物层材料的电阻率比金属层材料的电阻率高;形成覆盖于所述层间介质层表面以及金属化合物层表面的相变层。本发明通过将金属化合物层作为底电极接触层的一部分,提高底电极接触层的电阻,从而提高提供给相变层的焦耳热量,提高相变存储器的加热效率,提高相变存储器的读取/写入速度。
Description
技术领域
本发明涉及半导体制造领域技术,特别涉及相变存储器及其形成方法。
背景技术
相变存储器(PhaseChangeRandomAccessMemory,PCRAM)技术是基于60年代末提出的相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储器,相变存储器具有循环寿命长、元件尺寸小、功耗低、可多级存储、高效读取、抗辐射、耐高低温、抗振动、抗电子干扰和制造工艺简单等优点,被认为最有可能取代目前的快闪存储器(flash)、动态随机存储器(DynamicRAM,DRAM)和静态随机存储器(StaticRAM,SRAM),成为未来半导体存储器主流产品。
相变存储器的存储单元使用相变材料作为数据存储介质(相变层),相变材料根据供应给它的热而具有两种稳定的晶相(例如,非晶相和晶相)。具体的,向相变层施加电流后,构成相变层的相变材料会由于所施加电流的加热效果而进入结晶(crystal)状态或非晶(amorphous)状态。当相变层的相变材料处于结晶状态时,由于相变材料在结晶状态下比在非晶状态下具有更低的电阻率,PCRAM的电阻较低,因此相变存储器逻辑赋值为“0”。当相变层的相变材料处于非晶状态时,PCRAM的电阻较高,此时相变存储器逻辑赋值为“1”。因此,PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。
然而,现有技术提供的相变存储器的写入/读取速度仍有待提高,相变存储器的良率有待提高。
发明内容
本发明解决的问题是提高相变存储器的加热效率,从而提高相变存储器的读取/写入速率。
为解决上述问题,本发明提供一种相变存储器的形成方法,包括:提供衬底,所述衬底表面形成有底电极层;在所述底电极层表面形成层间介质层;刻蚀所述层间介质层形成沟槽,所述沟槽底部暴露出底电极层表面;形成填充满所述沟槽的金属层,且所述金属层顶部表面与层间介质层表面齐平;对所述金属层进行等离子体轰击,将部分厚度的金属层转化为金属化合物层,且所述金属化合物层材料的电阻率比金属层材料的电阻率高;形成覆盖于所述层间介质层表面以及金属化合物层表面的相变层。
可选的,所述金属化合物层材料的电阻率为15μΩ.cm至400μΩ.cm。
可选的,所述金属层的材料为钨。
可选的,采用等离子体氮、等离子体硅或等离子体碳对金属层表面进行等离子体轰击。
可选的,所述金属化合物层的材料为氮化钨、硅化钨或碳化钨。
可选的,所述金属化合物层的材料为氮化钨时,对金属层表面进行等离子体轰击的工艺参数为:所述等离子体是由N2等离子体化形成的,N2气体流量为10sccm至500sccm,低频射频功率为100瓦至1500瓦,高频射频功率为100瓦至1500瓦。
可选的,所述金属化合物层材料的电阻率为15μΩ.cm至400μΩ.cm;所述金属化合物层材料的热传导系数为1.15w/(cm.k)至1.25w/(cm.k);所述金属化合物层材料的热膨胀系数为4.5E-6/k至5.8E-6/k。
可选的,所述金属化合物层的厚度为金属层转化前厚度的1/8至3/8。
本发明还提供一种相变存储器的形成方法,包括:提供衬底,所述衬底表面形成有底电极层;在所述底电极层表面形成层间介质层;刻蚀所述层间介质层形成沟槽,所述沟槽底部暴露出底电极层表面;形成填充满所述沟槽的金属层;回刻蚀去除部分厚度的金属层,直至金属层顶部表面低于层间介质层顶部表面;在所述金属层表面形成金属化合物层,且所述金属化合物层顶部表面与介质层顶部表面齐平,且所述金属化合物层材料的电阻率大于金属层材料的电阻率;形成覆盖于所述介质层表面以及金属氮化物层表面的相变层。
可选的,所述金属化合物层材料的电阻率为70μΩ.cm至440μΩ.cm。
可选的,形成所述金属化合物层的工艺步骤包括:在所述金属层表面形成金属化合物膜,所述金属化合物膜还位于层间介质层表面;平坦化所述金属化合物膜形成金属化合物层,所述金属化合物层顶部表面与层间介质层顶部表面齐平。
可选的,所述金属层的材料为钨,金属化合物层的材料为氮化钨、碳化钨或硅化钨。
可选的,采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述金属化合物层。
可选的,所述金属化合物层的材料为氮化钨时,化学气相沉积工艺的工艺参数为:反应气体包括钨源气体和氮源气体,其中,钨源气体为WF6,氮源气体为N2或NH3,钨源气体流量为20sccm至500sccm,氮源气体流量为10sccm至500sccm,反应腔室压强为1托至50托,反应腔室温度为300度至800度。
可选的,所述金属化合物层材料的电阻率为70μΩ.cm至440μΩ.cm;所述金属化合物层材料的热传导系数为1.0w/(cm.k)至1.1w/(cm.k);所述金属化合物层材料的热膨胀系数为4.6E-6/k至5.5E-6/k。
可选的,所述金属化合物层的厚度为金属层厚度的1/7至3/5。
相应的,本发明还提供一种相变存储器,包括:衬底,位于衬底表面的底电极层;位于所述底电极层表面的层间介质层;位于所述层间介质层内的沟槽,且所述沟槽底部暴露出底电极层表面;填充所述沟槽的金属层,且所述金属层顶部表面低于层间介质层顶部表面;位于所述金属层表面且填充满沟槽的金属化合物层,所述金属化合物层顶部表面与层间介质层顶部表面齐平,且金属化合物层材料的电阻率大于金属层材料的电阻率;位于所述金属化合物层表面以及层间介质层表面的相变层。
可选的,所述金属层的材料为钨,所述金属化合物层的材料为氮化钨、碳化钨或硅化钨。
可选的,所述金属化合物层材料的电阻率为15μΩ.cm至440μΩ.cm。
可选的,所述金属化合物层的厚度为金属层厚度的1/7至3/5。
与现有技术相比,本发明的技术方案具有以下优点:
本发明实施例提供一种相变存储器的形成方法,在层间介质层内形成暴露出底电极层的沟槽后,在形成填充满沟槽的金属层,且所述金属层顶部表面与层间介质层顶部表面齐平;对金属层进行等离子体轰击,将部分厚度的金属层转化为金属化合物层,且所述金属化合物层材料的电阻率比金属层材料的电阻率高;形成覆盖于层间介质层表面以及金属化合物层表面的相变层。金属化合物层以及剩余的金属层组成的叠层结构为底电极接触层,由于金属化合物层材料的电阻率比金属层材料的电阻率高,因此与现有技术相比,本发明实施例底电极接触层的电阻得到了增加,当向底电极接触层提供同样大小的电流或电压时,本发明实施例底电极接触层产生的焦耳热量更大,因此底电极接触层传递给相变层的焦耳热量更大,从而有效的提高相变存储器的加热效率,提高相变存储器的读取/写入速度。
同时,采用等离子体轰击金属层,将部分厚度的金属层转化为金属化合物层的方法,工艺步骤简单,有效的降低了相变存储器的生产成本。
进一步,所述金属化合物层的材料为氮化钨时,对金属层表面进行等离子体轰击的工艺参数中,N2流量为10sccm至500sccm,使得金属化合物层中的氮原子含量适中,避免金属化合物层中氮原子含量过多而造成的金属化合物层材料的电阻率过大,同时避免金属化合物层中氮原子含量过少而对提高底电极接触层电阻的有益效果小。
进一步,所述金属化合物层材料的电阻率为15μΩ.cm至400μΩ.cm,所述电阻率明显大于钨的电阻率(约为5.65μΩ.cm),从而有效的提高底电极接触层的电阻。所述金属化合物层材料的热传导系数为1.15w/(cm.k)至1.25w/(cm.k),所述热传导系数低于钨的热传导系数(约为1.74w/(cm.k)),从而降低了底电极接触层的热传导系数,使得扩散至不期望区域的焦耳热量更少,进一步提高相变存储器的加热效率。所述金属化合物层材料的热膨胀系数为4.5E-6/k至5.8E-6/k,所述热膨胀系数与钨的热膨胀系数(约为4.59E-6/k)接近,防止金属化合物层和金属层受热产生的形变差别较大。
更进一步,所述金属化合物层的厚度为金属层转化前厚度的1/8至3/8,避免金属化合物层的厚度过厚,从而防止底电极接触层的电阻过大,避免达到相变层的电流变得微弱甚至没有,提高相变存储器的电学性能;本发明实施例同时还避免金属化合物层的厚度过薄,使得金属化合物层明显起到提高底电极接触层的电阻的有益效果,尽可能的增加底电极接触层产生的焦耳热量,从而尽可能的增加相变存储器的加热效率。
本发明实施例还提供一种相变存储器的形成方法,形成填充满沟槽的金属层后,回刻蚀去除部分厚度的金属层,直至金属层顶部表面低于层间介质层顶部表面;在所述金属层表面形成金属化合物层,且所述金属化合物层顶部表面与介质层表面齐平,且所述金属化合物层材料的电阻率大于金属层材料的电阻率。本发明实施例避免了离子注入工艺可能带来的晶格损伤,并且金属化合物层中的非金属元素的分布均匀,使得形成的金属化合物层材料的电阻率更大,进一步提高相变存储器的加热效率。
本发明实施例提供一种结构性能优越的相变存储器,包括:填充沟槽的金属层,且金属层顶部表面低于层间介质层顶部表面;位于金属层表面且填充满沟槽的金属化合物层,所述金属化合物层顶部表面与层间介质层顶部表面齐平,且金属化合物层材料的电阻率大于金属层材料的电阻率;位于金属化合物层表面以及层间介质层表面的相变层。本发明实施例中,底电极接触层为金属层以及位于金属层表面的金属化合物层的叠层结构,由于金属化合物层材料的电阻率大于金属层材料的电阻率,因此与现有技术相比,本发明实施例的底电极接触层的电阻更大;当同样大小的电流或电压流经底电极接触层时,本发明实施例的底电极接触层产生的焦耳热量更多,传递给相变层的焦耳热量更多,从而有效的提高相变存储器的加热效率,提高相变存储器的读取/写入速度。
进一步,本发明实施例中金属化合物层的厚度为金属层厚度的1/7至3/5,使得金属化合物层在底电极接触层中起到增加电阻的有效效果,并且防止由于金属化合物层过厚造成底电极接触层电阻过大。
附图说明
图1为一实施例相变存储器的结构示意图;
图2至图9为本发明另一实施例提供的相变存储器形成过程的剖面结构示意图;
图10至图14为本发明又一实施例提供的相变存储器形成过程的剖面结构示意图。
具体实施方式
由背景技术可知,现有技术提供的相变存储器的写入/读取速度有待提高,相变存储器的良率有待提高。
经研究发现,相变存储器包括以下结构,请参考图1:衬底100,所述衬底100内形成有半导体器件,所述衬底100表面形成有底电极层101;位于底电极层101表面的介质层102,所述介质层102内具有暴露出衬底100表面的沟槽;填充满所述沟槽的底电极接触层103,所述底电极接触层103的材料为钨;覆盖于所述底电极接触层103以及介质层101表面的相变层104。
当衬底100内的半导体器件向底电极层101提供电流或电压时,所述电流或电流经过底电极层101流经底电极接触层103,底电极接触层103也可称为加热层,电流或电流流经底电极接触层103时,由于底电极接触层103本身具有一定的电阻而产生焦耳热量,底电极接触层103将所述焦耳热量传递给相变层104以改变相变层104的热量,从而使相变层104材料发生相变。
由于在导电金属中,钨的电阻率较高(约为5.65μΩ.cm),并且钨的热传导系数较低(约为1.74w/(cm.k)),电阻率较高可以使底电极接触层103产生的焦耳热量较大,而热传导系数较低可以减少扩散至不期望区域的焦耳热量,尽可能的使产生的焦耳热量全部传递给相变层104;因此通常采用钨作为底电极接触层103的材料。
尽管采用钨作为底电极接触层103的材料在一定程度上可以提高相变存储器的加热效率,然而底电极接触层103产生的焦耳热量仍有待提高。若能增加底电极接触层103的电阻率,且保证底电极接触层103扩散至不期望区域的焦耳热量较少(即,底电极接触层103材料的热传导系数较低),那么则能有效的增加提供给相变层104的焦耳热量,提高相变存储器的加热效率,优化相变存储器的读取/写入速度。
为此本发明提供一种相变存储器的形成方法,在沟槽内填充满金属层后,对金属层进行等离子体轰击,将部分厚度的金属层转化为金属化合物层,且所述金属化合物层材料的电阻率比金属层的电阻率高;形成覆盖于所述介质层表面以及金属化合物层表面的相变层。本发明金属化合物层和剩余的金属层的叠层结构作为底电极层和相变层之间的底电极接触层,与现有技术相比,本发明增加了底电极接触层的电阻率,从而提高了通过底电极接触层提供给相变层的热量,提高了相变存储器的加热效率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2至图9为本发明另一实施例提供的相变存储器形成过程的剖面结构示意图。
请参考图2,提供衬底200,所述衬底200表面形成有底电极层201。
所述衬底200为单晶硅、多晶硅、非晶硅或绝缘体上的硅中的一种;所述衬底200也可以为Si衬底、Ge衬底、GeSi衬底或GaAs衬底;所述衬底200表面还可以形成若干外延界面层或应变层以提高相变存储器的电学性能。
所述衬底200内还可以形成有半导体结构,例如,晶体管、鳍式场效应管、电阻或电容。
本实施例中所述衬底200的材料为硅,所述衬底200内形成有半导体结构。所述衬底200表面还具有绝缘层(未标示),刻蚀所述绝缘层形成与半导体结构对应的通孔,形成填充满所述通孔的底电极层201,所述底电极层201位于衬底200表面。
所述底电极层201用于与衬底200内的半导体结构电连接,还用于与后续形成的相变层电连接,在相变存储器工作过程中,通过衬底200内的半导体结构供电,电流流经底电极层201、后续形成的金属层以及金属化合物层的过程中产生焦耳热量,所述焦耳热量对后续形成的相变层加热,促使相变层的相变材料发生相变,在晶态与非晶态之间转变。
所述底电极层201的材料为金属或掺杂的多晶硅,所述金属为氮化钛、钛、钨、铜或者铝。
本实施例中,所述底电极层201的材料为钨,采用物理气相沉积工艺形成所述底电极层201。
请参考图3,在所述底电极层201表面形成层间介质层202。
所述层间介质层202的材料为绝缘材料,所述绝缘材料为氧化硅、氮化硅、氮氧化硅、碳化硅或含氮碳化硅等。采用沉积工艺或氧化工艺形成所述层间介质层202,其中,沉积工艺为化学气相沉积、物理气相沉积或原子层沉积。
本实施例中,所述层间介质层202的材料为氧化硅,通过化学气相沉积工艺形成所述层间介质层202,层间介质层202的厚度为100埃至5000埃。
请参考图4,在所述层间介质层202表面形成掩膜层203,所述掩膜层203内具有暴露出层间介质层202表面的开口204。
所述掩膜层203作为后续刻蚀层间介质层202的掩膜。所述掩膜层203为单层结构或叠层结构,所述掩膜层203的材料为氧化硅或氮化硅。
所述开口204的形状和位置决定了后续形成的底电极接触层的形状和位置,所述开口204的形状为圆形、不规则圆形、方形或多边形。
所述开口204的面积可根据实际工艺需要确定,所述开口204的面积越小,后续形成的底电极接触层与相变层之间的接触面积越小,相变存储器的相变电流越小,越有利于减小相变存储器的功耗,优化相变存储器的电学性能。
本实施例中所述掩膜层203为单层结构,掩膜层203的材料为氮化硅,所述开口204的形状为圆形。
作为一个具体实施例,形成所述掩膜层203的工艺步骤包括:在所述层间介质层203表面形成初始掩膜层;在所述初始掩膜层表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀所述初始掩膜层形成具有开口204的掩膜层203。
请参考图5,以所述掩膜层203(请参考图4)为掩膜,沿所述开口204(请参考图4)刻蚀所述层间介质层202形成沟槽205,所述沟槽205底部暴露出底电极层201表面。
采用干法刻蚀工艺刻蚀所述层间介质层202。
作为一个具体实施例,所述干法刻蚀工艺为等离子体刻蚀,所述等离子体刻蚀工艺的工艺参数为:刻蚀气体为HBr、O2、Cl2和He,刻蚀反应腔室压强为2毫托至50毫托,刻蚀的源功率为200瓦至2000瓦,刻蚀加偏压功率为10瓦至100瓦,HBr流量为50sccm至500sccm,O2流量为2sccm至20sccm,Cl2流量为10sccm至300sccm,He流量为50sccm至500sccm。
请参考图6,形成填充满所述沟槽205(请参考图5)的金属层206,且所述金属层206还覆盖于层间介质层202表面。
所述金属层206为后续形成底电极接触层(BottomElectrodeContact,BEC)提供基础,后续将部分厚度的金属层206转化为金属化合物层后,金属化合物层以及剩余的金属层206的叠层结构将作为底电极层201与相变层之间的底电极接触层。
由于后续在相变存储器工作时,电流经过金属层206使金属层206产生焦耳热量,所述焦耳热量传递给相变层后使相变层的材料发生相变,因此金属层206产生的焦耳热量越多且传递给相变层的焦耳热量越多,相变储存器的加热效率越大,其读取/写入速度越快。这就要求金属层206的材料的电阻率相对较高,以产生相对较大的焦耳热量,并且,所述金属层206的材料的热传导率要相对较低,尽量的减少金属层206中的焦耳热量扩散至不期望区域(如,底电极层201、层间介质层202),使达到相变层的焦耳热量尽可能的多。
由于钨的工艺成本较低,且在导电金属中,钨的电阻率较高(约为5.65μΩ.cm),其热传导系数较低(约为1.74w/(cm.k)),其热膨胀系数约为4.59E-6/k,因此本实施例中金属层206的材料为钨。
形成所述金属层206的工艺为化学气相沉积、物理气相沉积或原子层沉积工艺。
请参考图7,去除高于层间介质层202顶部表面的金属层206,使金属层206顶部表面与层间介质层202顶部表面齐平。
本实施例中,采用化学机械抛光工艺,去除高于层间介质层202表面的金属层206,层间介质层202顶部表面为化学机械抛光工艺的停止位置。
在去除高于层间介质层202顶部表面的金属层206后,剩余的金属层206在平行于衬底200表面的剖面形状为圆形、不规则圆形、方形或多边形;由于本实施例中掩膜层203(请参考图4)的开口204(请参考图4)的形状为圆形,那么剩余的金属层206在平行于衬底200表面的剖面形状也为圆形。
请参考图8,对所述金属层206进行等离子体轰击207,将部分厚度的金属层206转化为金属化合物层208,且所述金属化合物层208材料的电阻率比金属层206材料的电阻率高。
金属化合物层208和剩余的金属层206的叠层结构作为相变存储器的底电极接触层。
尽管钨作为金属层206能够为后续形成的相变层提供一定的焦耳热量,且金属层206扩散至层间介质层202以及底电极层201的焦耳热量较少,但是所述金属层206材料的电阻率值还不够高,因此当通过底电极层201向金属层206施加一定的电流或电压时,金属层206本身产生的焦耳热量仍然不够高,传递给相变层的焦耳热量仍然有待提高,因此相变存储器的较热效率有待提高,其读取/写入的速率有待提高。
为此,本实施例在形成金属层206后,对金属层206进行等离子体轰击207,将部分厚度的金属层206转化为金属化合物层208,且所述金属化合物层208材料的电阻率比金属层206材料的电阻率高;因此金属化合物层208和剩余的金属层206形成的叠层结构的整体的电阻较之前的金属层206的电阻高,当向金属化合物层208和剩余的金属层206施加同样大小的电压或电流时,金属化合物层208和剩余的金属层206产生的焦耳热量更大,提供给相变层的焦耳热量更多,因此能够提高相变存储器的加热效率,从而提高相变存储器的读取/写入速度。
若直接将氮、硅或碳作为底电极接触层的材料,由于氮、硅或碳为非导电性材料,那么材料为氮、硅或碳的底电极接触层直接几乎不存在电流,会使相变存储器失效。然而若将氮、硅或碳掺杂到材料为钨的金属层206中形成金属化合物层208时,所述金属化合物层208材料的电阻率会比金属层206的电阻率高,能够增加底电极接触层内产生的焦耳热量,从而增加施加在相变层的焦耳热量,提高相变存储器的加热效率。
并且,为了使底电极接触层中的焦耳热量更多的传递给相变层,要求底电极接触层材料要求具有较低的热传导系数,因此在将氮、硅或碳掺杂到材料为钨的金属层206转化为金属化合物层208后,要求金属化合物层208材料也具有较低的热传导系数,形成的金属化合物层208材料的热传导系数几乎未增加或或者增加的程度有限。
因此本实施例中采用等离子体氮、等离子体硅或等离子体碳对金属层206表面进行等离子体轰击207,将部分厚度的金属层206转化为金属化合物层208,所述金属化合物层208材料的电阻率为15μΩ.cm至440μΩ.cm,所述金属化合物层208的材料为氮化钨、硅化钨或碳化钨。
作为一个具体实施例,所述金属化合物层208的材料为氮化钨时,所述等离子体轰击207为采用等离子体氮对金属层206表面进行轰击,所述等离子体轰击207金属层206表面的工艺参数为:所述等离子体是由N2等离子体化形成的,N2气体流量为10sccm至500sccm,低频射频功率为100瓦至1500瓦,高频射频功率为100瓦至1500瓦。
若N2流量过大,则会导致金属化合物层208中氮原子含量过多,造成金属化合物层208中电流很小,后续形成的相变层中的电流也很小,影响相变存储器的正常工作;若N2流量过小,则形成的金属化合物层208中氮原子含量过少,与金属层206材料相比,金属化合物层208材料的电阻率增加的很少,对提高相变存储器的加热效率的有益影响很小;为此本实施例中N2气体流量为10sccm至500sccm。
形成的金属化合物层208材料(即氮化钨)的电阻率为15μΩ.cm至400μΩ.cm,所述电阻率明显高于金属层206材料的电阻率(约为5.65μΩ.cm);形成的氧化钨的热膨胀系数为4.5E-6/k至5.8E-6/k,而金属层206材料的热膨胀系数为4.59E-6/k,氮化钨的热膨胀系数与金属层206材料的热膨胀系数接近,避免在相同条件下金属层206和金属化合物层208的形变大小不同;形成的氮化钨的热传导系数约为1.15w/(cm.k)至1.25w/(cm.k),金属层206材料的热传导系数约为1.74w/(cm.k),氮化钨的热传导系数比金属层206材料的热传导系数还要低,因此当将部分厚度的金属层206转化为金属化合物层208后,形成的底电极接触层的热传导系数得到降低,从而减少传递到底电极201或层间介质层202中的焦耳热量,提高底电极接触层的焦耳热量的利用率,进一步提高相变存储器的加热效率,优化其电学性能。
作为另一实施例,所述金属化合物层208的材料为硅化钨时,所述等离子体轰击207为采用等离子体硅对金属层206表面进行轰击,所述等离子体轰击207金属层206表面的工艺参数为:所述等离子体由SiH4等离子体化形成的,SiH4气体流量为5sccm至100sccm,低频射频功率为100瓦至1000瓦,高频射频功率为100瓦至1000瓦。
在进行等离子体轰击207之前,金属层206的厚度为D1,在进行等离子体轰击207后形成的金属化合物层208的厚度为D2。若D2/D1的比值过小,则金属化合物层208起到提高底电极接触层电阻的作用过小,底电极接触层的电阻仍然较小,相变存储器的加热效率提高程度有限;若D2/D1的比值过大,则底电极接触层电阻过大,导致流经底电极接触层的电流过小,后续形成的相变层中流过的电流也过小,影响相变存储器的电学性能。
为此,本实施例中,D2/D1的比值为1/8至3/8,即,金属化合物层208的厚度D2为金属层206转化前的厚度D1的1/8至3/8。
请参考图9,形成覆盖于所述层间介质层202表面以及金属化合物层208表面的相变层209。
采用化学气相沉积或物理气相沉积工艺形成所述相变层209。
所述相变层209的材料为硫族化合物合金,其中,所述硫族化合物合金为GeiSbjTek,或者掺杂有氮、氧或碳的GeiSbjTek,其中i,j,k为原子百分比,即i为锗-锑-碲化合物中锗原子的百分比,j为锗-锑-碲化合物中锑原子的百分比,k为锗-锑-碲化合物中碲原子的百分比,且0≤i<1、0≤j<1、0≤k<1、i+j+k=1。
所述硫族化合物合金还可以为AgxInyTez或GemBinTep。
由于本实施例的底电极接触层为金属层206以及金属化合物层208的叠层结构,而金属化合物层208材料的电阻率比金属层206材料的电阻率要高,因此与现有技术相比,本实施例底电极接触层的电阻率明显增加了,从而提高了底电极接触层产生的焦耳热量,进而使得提供给相变层209的焦耳热量得到有效的提高,增加了相变存储器的加热效率,提高相变存储器读取/写入的速度。
图10至图14为本发明又一实施例提供的相变存储器形成过程的剖面结构示意图。
请参考图10,提供衬底300,所述衬底300表面形成有底电极层301;在所述底电极层301表面形成层间介质层302;在所述层间介质层302表面形成掩膜层,所述掩膜层内具有暴露出层间介质层302表面的开口;以所述掩膜层为掩膜,沿所述开口刻蚀所述层间介质层302形成沟槽305,所述沟槽305底部暴露出底电极层301表面。
有关衬底300、底电极层301、层间介质层302以及沟槽305的描述可参考前述实施例的说明,在此不再赘述。
请参考图11,形成填充满所述沟槽305(请参考图10)的金属膜,所述金属膜还覆盖于层间介质层302表面;去除高于层间介质层302顶部表面的金属膜,形成填充满所述沟槽305的金属层306,且所述金属层306顶部表面与层间介质层305顶部表面齐平。
本实施例中,所述金属层306的材料为钨,所述金属层306的厚度为D3,有关金属层306的描述可参考前述实施例,在此不再赘述。
请参考图12,回刻蚀去除部分厚度的金属层306,使得金属层306顶部表面低于层间介质层302顶部表面。
本实施例回刻蚀去除部分厚度的金属层306,为后续在金属层306表面形成金属化合物层提供基础;回刻蚀去除的金属层306的厚度为D4,那么后续形成的金属化合物层的厚度也将为D4。
后续在形成金属化合物层后,金属化合物层和剩余的金属层306的叠层结构为相变存储器的底电极接触层;后续形成的金属化合物层材料的电阻率比金属层306材料的电阻率高,从而提高底电极接触层的整体电阻,以提高向后续形成的相变层提供的焦耳热量,提高相变存储器的加热效率。
若回刻蚀去除的金属层306的厚度D4过小,后续形成的金属化合物层对提高底电极接触层的电阻的作用有限;若回刻蚀去除的金属层306的厚度D4过大,则由于底电极接触层中的金属化合物层所占的比重过大,会造成底电极接触层的电阻过大,导致流经底电极接触层的电流很小,到达相变层的电流也将很小,影响相变存储器的电学性能。
为此,本实施例中,回刻蚀去除的金属层306的厚度D4为回刻蚀前金属层306的厚度D3的1/8至3/8。
采用干法刻蚀工艺或湿法刻蚀工艺,回刻蚀去除部分厚度的金属层306。本实施例采用干法刻蚀工艺回刻蚀所述金属层306,所述干法刻蚀工艺的工艺参数为:刻蚀气体包括Cl2和NF3,其中,Cl2流量为10sccm至100sccm,NF3流量为10sccm至100sccm,刻蚀腔室压强为10毫托至50毫托,刻蚀腔室低频射频功率为100瓦至1500瓦,高频射频功率为100瓦至1500瓦。
请参考图13,在回刻蚀去除部分厚度的金属层306后,在所述金属层306表面形成金属化合物膜,所述金属化合物膜还位于层间介质层302表面;平坦化所述金属化合物膜,去除高于层间介质层302顶部表面的金属化合物膜,在金属层306表面形成金属化合物层308,所述金属化合物层307顶部表面与层间介质层302顶部表面齐平,且所述金属化合物层307材料的电阻率大于金属层306材料的电阻率。
采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述金属化合物膜。
金属层306与金属化合物层308构成相变存储器的底电极接触层,为了提高相变存储器的加热效率,应该在一定程度上增加底电极接触层的电阻,以使电流流经底电极接触层时产生的焦耳热量增加,从而增加提供给后续形成的相变层的焦耳热量,提高相变存储器的加热效率。本实施例中金属化合物层308材料的电阻率比金属层306材料的电阻率高,则在一定程度上能够增加底电极接触层的电阻。所述金属化合物层308材料的电阻率为70μΩ.cm至440μΩ.cm。
为了使底电极接触层中的焦耳热量尽可能多的传递给相变层,减小向层间介质层302或底电极层301扩散的焦耳热量,应该保证金属化合物层308材料的热传导系数较低,使金属化合物层308材料的热传导系数尽量与金属层306材料的热传导系数接近,或者低于金属层306材料的热传导系数。
本实施例中,所述金属化合物层308的材料为氮化钨、氧化钨或碳化钨。
作为一个具体实施例,所述金属化合物层308的材料为氮化钨时,采用化学气相沉积工艺形成所述金属化合物层308,化学气相沉积工艺的工艺参数为:反应气体包括钨源气体和氮源气体,其中,钨源气体为WF6,氮源气体为N2或NH3,钨源气体流量为20sccm至500sccm,氮源气体流量为10sccm至500sccm,反应腔室压强为1托至50托,反应腔室温度为300度至800度。
采用化学气相沉积工艺形成金属化合物层308时,避免了离子注入工艺带来的晶格损伤,使氮原子在钨晶格中处于最佳状态;并且采用沉积工艺形成的金属化合物层308中,非金属元素的分布更加均匀;因此本实施例形成的氮化钨的性能得到进一步提高。
具体的,氮化钨的电阻率得到提高,形成的金属化合物层308材料(即氮化钨)的电阻率为70μΩ.cm至440μΩ.cm,更有利于增加底电极接触层的电阻,增加向相变层提供的焦耳热量,进而提高相变存储器的加热效率;形成的氮化钨的热传导系数为1.0w/(cm.k)至1.1w/(cm.k),与金属层306材料相比,氮化钨的热传导系数更低,使得底电极接触层向不期望区域扩散的焦耳热量更低,底电极基础层产生的焦耳热量更多的传递给相变层,提高相变存储器的加热效率提高相变存储器的读取/写入速度;形成的氮化钨的热膨胀系数为4.6E-6/k至5.5E-6/k,氮化钨的热膨胀系数与金属层306材料的热膨胀系数接近,避免由于金属化合物层308和金属层306受热产生形变不同造成的不良影响。
本实施例中,采用化学机械抛光工艺,去除高于层间介质层302顶部表面的金属化合物膜。
请参考图14,形成覆盖于所述金属化合物层308以及层间介质层302表面的相变层309。
有关相变层309的描述可参考前述实施例的说明,在此不再赘述。
相应的,本实施例还提供一种相变存储器,请参考图14,相变存储器包括:
衬底300,位于衬底300表面的底电极层301;
位于所述底电极层301表面的层间介质层302;
位于所述层间介质层302内的沟槽,且所述沟槽底部暴露出底电极层301表面;
填充所述沟槽的金属层306,且所述金属层306顶部表面低于层间介质层顶部表面;
位于所述金属层306表面且填充满沟槽的金属化合物层308,所述金属化合物层308顶部表面与层间介质层302顶部表面齐平,且金属化合物层308材料的电阻率大于金属层306材料的电阻率;
位于所述金属化合物层308表面以及层间介质层302表面的相变层309。
所述衬底300的材料为硅、锗、锗化硅或砷化镓,所述衬底300内形成有半导体结构(未图示),例如,晶体管、鳍式场效应管、电阻或电容。
所述底电极层301与衬底300内的半导体结构电连接,半导体结构工作时,向底电极层301提供电流或电压,所述电流或电压流经金属层306和金属化合物层308时产生焦耳热量,所述焦耳热量传递给相变层309后,使相变层309材料产生相变。
所述层间介质层302的材料为氧化硅、氮化硅、氮氧化硅、碳化硅或含氮碳化硅。本实施例中,所述层间介质层302的材料为氧化硅,层间介质层302的厚度为100埃至5000埃。
本实施例中,所述金属层306的材料为钨,金属层306材料的电阻率约为5.65μΩ.cm,金属层306材料的热传导系数约为1.74w/(cm.k)),金属层306材料的热膨胀系数约为4.59E-6/k。
所述金属层306作为相变存储器的底电极接触层的一部分,所述金属层306与金属化合物层308的叠层结构作为底电极接触层。
所述金属化合物层308材料的电阻率大于金属层306材料的电阻率,因此当金属化合物层308和金属层306叠层结构的厚度与金属层的厚度相同时,明显叠层结构的电阻增加了,因此与现有技术相比,本实施例中相变存储器的底电极接触层(金属层306和金属化合物层308的叠层结构)的电阻得到了增加;当向底电极接触层提供电流或电压时,底电极接触层产生的焦耳热量增加了,因此所述底电极接触层传递给相变层309的焦耳热量得到增加,从而提高相变存储器的加热效率,提高相变存储器的读取/写入速度。
在满足底电极接触层的电阻增加的同时,为了减小底电极接触层扩散至不期望区域的焦耳热量,本实施例要求金属化合物层308的热传导系数较低,所述热传导系数与金属层306材料的热传导系数相当或低于金属层306材料的热传导系数。
为此本实施例中,金属化合物层308的材料为氮化钨、碳化钨或硅化钨。
所述金属化合物层308材料的电阻率为15μΩ.cm至440μΩ.cm,所述金属化合物层308材料的电阻率明显大于金属层306材料的电阻率,因此底电极接触层的电阻得到增加;所述金属化合物层308材料的热传导系数为1.0w/(cm.k)至1.1w/(cm.k)或1.15w/(cm.k)至1.25w/(cm.k),所述热传导系数低于金属层306材料的热传导系数,因此减少底电极接触层扩散至不期望区域的焦耳热量;所述金属化合物层308材料的热膨胀系数为4.5E-6/k至5.8E-6/k,所述热膨胀系数与金属层306材料的热膨胀系数接近,防止金属层306和金属化合物层308受热产生的形变差别过大。
底电极接触层(即金属层306和金属化合物层308的叠层结构)的厚度为D3,所述金属层306的厚度为(D3-D4),所述金属化合物层308的厚度为D4。
若金属化合物层308的厚度过厚,则金属化合物层308在底电极接触层中所占的比重过大,导致底电极接触层的电阻过大,进而导致流经底电极接触层的电流微弱甚至没有,造成相变存储器的性能低下甚至失效;若金属化合物层308的厚度过薄,则金属化合物层308在底电极接触层中所占的比重过小,底电极接触层的电阻提高的程度有限,底电极接触层产生的焦耳热量仍然较低,提供给相变层309的焦耳热量有限,相变存储器的加热效率仍然较低。
综合上述因素考虑,本实施例中,金属化合物层308的厚度D4为金属层306的厚度(D3-D4)的1/7至3/5。
所述相变层309的材料为硫族化合物合金,其中,所述硫族化合物合金为GeiSbjTek(GST),或者掺杂有氮、氧或碳的GeiSbjTek,其中i,j,k为原子百分比,即i为锗-锑-碲化合物中锗原子的百分比,j为锗-锑-碲化合物中锑原子的百分比,k为锗-锑-碲化合物中碲原子的百分比,且0≤i<1、0≤j<1、0≤k<1、i+j+k=1。
所述硫族化合物合金还可以为AgxInyTez或GemBinTep。
本发明实施例提供的相变存储器的技术方案具有以下优点:
首先,底电极接触层为金属层以及位于金属层表面的金属化合物层的叠层结构,由于金属化合物层材料的电阻率大于金属层材料的电阻率,因此与现有技术相比,本发明实施例的底电极接触层的电阻更大;当同样大小的电流或电压流经底电极接触层时,本发明实施例的底电极接触层产生的焦耳热量更多,传递给相变层的焦耳热量更多,从而有效的提高相变存储器的加热效率,提高相变存储器的读取/写入速度。
其次,本发明实施例中金属化合物层的厚度为金属层厚度的1/7至3/5,使得金属化合物层在底电极接触层中起到增加电阻的有效效果,并且防止由于金属化合物层过厚造成底电极接触层电阻过大。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种相变存储器的形成方法,其特征在于,包括:
提供衬底,所述衬底表面形成有底电极层;
在所述底电极层表面形成层间介质层;
刻蚀所述层间介质层形成沟槽,所述沟槽底部暴露出底电极层表面;
形成填充满所述沟槽的金属层,且所述金属层顶部表面与层间介质层顶部表面齐平;
对所述金属层进行等离子体轰击,将部分厚度的金属层转化为金属化合物层,且所述金属化合物层材料的电阻率比金属层材料的电阻率高;
形成覆盖于所述层间介质层表面以及金属化合物层表面的相变层。
2.如权利要求1所述相变存储器的形成方法,其特征在于,所述金属化合物层材料的电阻率为15μΩ.cm至400μΩ.cm。
3.如权利要求1所述相变存储器的形成方法,其特征在于,所述金属层的材料为钨。
4.如权利要求3所述相变存储器的形成方法,其特征在于,采用等离子体氮、等离子体硅或等离子体碳对金属层表面进行等离子体轰击。
5.如权利要求4所述相变存储器的形成方法,其特征在于,所述金属化合物层的材料为氮化钨、硅化钨或碳化钨。
6.如权利要求5所述相变存储器的形成方法,其特征在于,所述金属化合物层的材料为氮化钨时,对金属层表面进行等离子体轰击的工艺参数为:所述等离子体是由N2等离子体化形成的,N2气体流量为10sccm至500sccm,低频射频功率为100瓦至1500瓦,高频射频功率为100瓦至1500瓦。
7.如权利要求6所述相变存储器的形成方法,其特征在于,所述金属化合物层材料的电阻率为15μΩ.cm至400μΩ.cm;所述金属化合物层材料的热传导系数为1.15w/(cm.k)至1.25w/(cm.k);所述金属化合物层材料的热膨胀系数为4.5E-6/k至5.8E-6/k。
8.如权利要求1所述相变存储器的形成方法,其特征在于,所述金属化合物层的厚度为金属层转化前厚度的1/8至3/8。
9.一种相变存储器的形成方法,其特征在于,包括:
提供衬底,所述衬底表面形成有底电极层;
在所述底电极层表面形成层间介质层;
刻蚀所述层间介质层形成沟槽,所述沟槽底部暴露出底电极层表面;
形成填充满所述沟槽的金属层;
回刻蚀去除部分厚度的金属层,直至金属层顶部表面低于层间介质层顶部表面;
在所述金属层表面形成金属化合物层,且所述金属化合物层顶部表面与介质层表面齐平,且所述金属化合物层材料的电阻率大于金属层材料的电阻率;
形成覆盖于所述介质层表面以及金属氮化物层表面的相变层。
10.如权利要求9所述相变存储器的形成方法,其特征在于,所述金属化合物层材料的电阻率为70μΩ.cm至440μΩ.cm。
11.如权利要求9所述相变存储器的形成方法,其特征在于,形成所述金属化合物层的工艺步骤包括:在所述金属层表面形成金属化合物膜,所述金属化合物膜还位于层间介质层表面;平坦化所述金属化合物膜形成金属化合物层,所述金属化合物层顶部表面与层间介质层顶部表面齐平。
12.如权利要求9所述相变存储器的形成方法,其特征在于,所述金属层的材料为钨,金属化合物层的材料为氮化钨、碳化钨或硅化钨。
13.如权利要求12所述相变存储器的形成方法,其特征在于,采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述金属化合物层。
14.如权利要求13所述相变存储器的形成方法,其特征在于,所述金属化合物层的材料为氮化钨时,化学气相沉积工艺的工艺参数为:反应气体包括钨源气体和氮源气体,其中,钨源气体为WF6,氮源气体为N2或NH3,钨源气体流量为20sccm至500sccm,氮源气体流量为10sccm至500sccm,反应腔室压强为1托至50托,反应腔室温度为300度至800度。
15.如权利要求14所述相变存储器的形成方法,其特征在于,所述金属化合物层材料的电阻率为70μΩ.cm至440μΩ.cm;所述金属化合物层材料的热传导系数为1.0w/(cm.k)至1.1w/(cm.k);所述金属化合物层材料的热膨胀系数为4.6E-6/k至5.5E-6/k。
16.如权利要求9所述相变存储器的形成方法,其特征在于,所述金属化合物层的厚度为金属层厚度的1/7至3/5。
17.一种相变存储器,其特征在于,包括:
衬底,位于衬底表面的底电极层;
位于所述底电极层表面的层间介质层;
位于所述层间介质层内的沟槽,且所述沟槽底部暴露出底电极层表面;
填充所述沟槽的金属层,且所述金属层顶部表面低于层间介质层顶部表面;
位于所述金属层表面且填充满沟槽的金属化合物层,所述金属化合物层顶部表面与层间介质层顶部表面齐平,且金属化合物层材料的电阻率大于金属层材料的电阻率;
位于所述金属化合物层表面以及层间介质层表面的相变层。
18.如权利要求17所述相变存储器,其特征在于,所述金属层的材料为钨,所述金属化合物层的材料为氮化钨、碳化钨或硅化钨。
19.如权利要求17所述相变存储器,其特征在于,所述金属化合物层材料的电阻率为15μΩ.cm至440μΩ.cm。
20.如权利要求17所述相变存储器,其特征在于,所述金属化合物层的厚度为金属层厚度的1/7至3/5。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410322700.2A CN105244437A (zh) | 2014-07-08 | 2014-07-08 | 相变存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410322700.2A CN105244437A (zh) | 2014-07-08 | 2014-07-08 | 相变存储器及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105244437A true CN105244437A (zh) | 2016-01-13 |
Family
ID=55042001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410322700.2A Pending CN105244437A (zh) | 2014-07-08 | 2014-07-08 | 相变存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105244437A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106997924A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
CN112968037A (zh) * | 2021-03-19 | 2021-06-15 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
CN113517393A (zh) * | 2020-04-28 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 相变存储器件及其形成方法 |
WO2023038779A1 (en) * | 2021-09-13 | 2023-03-16 | Applied Materials, Inc. | Recessed metal etching methods |
US11925127B2 (en) | 2020-04-28 | 2024-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-change memory device and method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1714405A (zh) * | 2002-12-13 | 2005-12-28 | 奥沃尼克斯股份有限公司 | 形成相变存储器 |
US20100065530A1 (en) * | 2007-02-06 | 2010-03-18 | Advanced Technology Materials, Inc | COMPOSITION AND PROCESS FOR THE SELECTIVE REMOVE OF TiSiN |
CN102479923A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器的制作方法 |
CN102956819A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器形成方法 |
US20140038379A1 (en) * | 2004-12-30 | 2014-02-06 | Micron Technology, Inc. | Dual resistance heater for phase change devices and manufacturing method thereof |
CN103606624A (zh) * | 2013-11-15 | 2014-02-26 | 上海新储集成电路有限公司 | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 |
-
2014
- 2014-07-08 CN CN201410322700.2A patent/CN105244437A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1714405A (zh) * | 2002-12-13 | 2005-12-28 | 奥沃尼克斯股份有限公司 | 形成相变存储器 |
US20140038379A1 (en) * | 2004-12-30 | 2014-02-06 | Micron Technology, Inc. | Dual resistance heater for phase change devices and manufacturing method thereof |
US20100065530A1 (en) * | 2007-02-06 | 2010-03-18 | Advanced Technology Materials, Inc | COMPOSITION AND PROCESS FOR THE SELECTIVE REMOVE OF TiSiN |
CN102479923A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器的制作方法 |
CN102956819A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器形成方法 |
CN103606624A (zh) * | 2013-11-15 | 2014-02-26 | 上海新储集成电路有限公司 | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106997924A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
CN106997924B (zh) * | 2016-01-22 | 2019-11-26 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
CN113517393A (zh) * | 2020-04-28 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 相变存储器件及其形成方法 |
US11925127B2 (en) | 2020-04-28 | 2024-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-change memory device and method |
CN113517393B (zh) * | 2020-04-28 | 2024-05-28 | 台湾积体电路制造股份有限公司 | 相变存储器件及其形成方法 |
CN112968037A (zh) * | 2021-03-19 | 2021-06-15 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
WO2023038779A1 (en) * | 2021-09-13 | 2023-03-16 | Applied Materials, Inc. | Recessed metal etching methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793474B2 (en) | Low temperature P+ polycrystalline silicon material for non-volatile memory device | |
JP5981424B2 (ja) | メモリー素子に関する柱状構造及び方法 | |
TWI508338B (zh) | 單遮罩相變記憶體製程整合 | |
US9190610B2 (en) | Methods of forming phase change memory with various grain sizes | |
CN105244437A (zh) | 相变存储器及其形成方法 | |
CN102237390A (zh) | 半导体装置及其制造方法 | |
US11805714B2 (en) | Phase change memory with conductive bridge filament | |
US9209387B2 (en) | Phase change memory and fabrication method | |
WO2015007108A1 (zh) | 相变存储单元及其制备方法 | |
CN101794862B (zh) | 垂直相变存储器的制备方法 | |
KR20090069772A (ko) | 콘택 저항 및 리셋 커런트를 개선할 수 있는 상변화 메모리소자 및 그 제조방법 | |
US8716098B1 (en) | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device | |
US20080135825A1 (en) | Phase-change memory device and method of fabricating the same | |
US8802536B2 (en) | Phase-change memory device and method of fabricating the same | |
US20130292629A1 (en) | Phase change memory cell and fabrication method thereof | |
TWI418027B (zh) | 相變化記憶裝置及其製造方法 | |
KR20090096037A (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
US8609503B2 (en) | Phase change memory device and fabrication method thereof | |
CN102637821B (zh) | 一种相变存储单元及其形成方法 | |
CN101789492B (zh) | 一种平面相变存储器的制备方法 | |
KR101077158B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
CN115036417A (zh) | 一种低功耗相变存储器的制备方法 | |
CN105449100B (zh) | 相变存储器及其形成方法 | |
TW202133233A (zh) | 包括碳化矽材料之電子裝置及相關之方法及系統 | |
US20110147689A1 (en) | Phase change memory device capable of reducing disturbance and fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160113 |
|
RJ01 | Rejection of invention patent application after publication |