CN115036417A - 一种低功耗相变存储器的制备方法 - Google Patents
一种低功耗相变存储器的制备方法 Download PDFInfo
- Publication number
- CN115036417A CN115036417A CN202210480717.5A CN202210480717A CN115036417A CN 115036417 A CN115036417 A CN 115036417A CN 202210480717 A CN202210480717 A CN 202210480717A CN 115036417 A CN115036417 A CN 115036417A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- etching
- phase change
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 43
- 230000008859 change Effects 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 89
- 239000012782 phase change material Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000005498 polishing Methods 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 17
- 238000005240 physical vapour deposition Methods 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000007654 immersion Methods 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 2
- 229910001080 W alloy Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000009616 inductively coupled plasma Methods 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 93
- 230000008569 process Effects 0.000 description 25
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 239000002243 precursor Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种低功耗相变存储器的制备方法。该制备方法包括：(1)在衬底上生长第一介质层，并形成圆柱状底电极；(2)在第一介质层上形成第二介质层，光刻和刻蚀形成纵向的沟槽1，(3)在沟槽1内形成“倒几字”型相变材料层，回刻蚀；(4)在形成的侧壁相变结构上生长第三电介质层，然后生长第四电介质层并填满沟槽1，抛光；(5)生长导电薄膜层，并通过光刻和刻蚀形成纵向条状导电线条；(6)生长第五电介质层，然后生长第六电介质层并填满导电线条之间的沟槽2，抛光；(7)圆孔1光刻和刻蚀，孔内填充导电材料，然后抛光，形成顶电极。该方法制备的相变材料层以片状形式存在，大大减小了相变材料的体积有利于功耗的降低。
Description
技术领域
本发明属于半导体存储器的制备领域，特别涉及一种低功耗相变存储器的制备方法。
背景技术
由于机器学习与人工智能技术的不断发展，对于海量的数据存储提出了更高的要求，例如存储密度高，存储容量大，读写速度快，功耗低，单元窜扰小，热稳定性优异等等，传统存储器难以全部满足，新型的存储器及存储结构应运而生。
存储器通常存在于计算机或其他电子装置的内部电路、半导体电路和集成电路中。由于冯·诺依曼架构，存储器分为内部存储器和外部存储器，分别有着不同的任务和功能。内存储器是执行程序时的临时存储区，掉电后数据全部丢失；外存储器是用来存储原始数据和运算结果的，需要长期保存，掉电后数据不会丢失。内存储器最突出的特点是存取速度快，但是容量小、价格贵；外存储器的特点是容量大、价格低，但是存取速度慢。内存储器用于存放那些立即要用的程序和数据；外存储器用于存放暂时不用的程序和数据。内存储器和外存储器之间常常频繁地交换信息。
相变存储器(Phase Change Random Access Memory,PCRAM)是基于奥弗辛斯基在20世纪60年代末提出的的奥弗辛斯基电子效应的存储器。它是利用硫系材料在不同的宽度和强度的脉冲作用下，可以在晶态与非晶态之间进行可逆转换最终实现信息存储的一种新型非挥发性存储器。其非晶态和晶态状态呈现出不同的反光特性和电阻特性，因此可以利用非晶态和晶态分别代表电路中的“0”和“1”来存储数据。相变存储器具有功耗低，读取速度快，稳定性强，存储密度高，没有工艺上的物理极限并且与传统的CMOS工艺兼容等诸多优点，因此受到广泛关注。
通常改善相变存储器性能通过两种方式：1.通过对不同基体材料进行掺杂实现对相变材料改性从而提升相变材料的性能。2.通过对器件的结构进行优化从而提升相变存储单元的器件性能。
CGeSbTe(Understanding Phase-Change Behaviors of Carbon-DopedGe2Sb2Te5 for Phase-Change Memory Application，Xilin Zhou，Applied Materials&Interfaces，2014,14207-14214)，TaSbTe(Phase change memory based on TaeSbeTealloy eTowards a universal memory，Yuan Xue，Materials Today Physics，2020，100266)，InGeSbTe(Phase-change memory based on matched Ge-Te,Sb-Te,and In-Teoctahedrons:Improved electrical performances and robust thermal stability，Ruobing Wang，InfoMat，2021，12233)等材料都是被证明过具有极佳的相变特性的相变材料，与传统的Ge2Sb2Te5相比，都展现了更快的相变速度与更优异的热稳定性。其中CGST十年数据保持温度达到112℃，TaST和InGST更是分别达到了更优异的165℃和180℃，远远高于GST的89℃，这对于存储器的热稳定性具有巨大的改善作用。
由于化学气相沉积(CVD)和原子层沉积(ALD)的相变薄膜致密性较差，且相关的相变前驱体价格昂贵，而采用物理气相沉积(PVD)技术生长的薄膜较为致密，且靶材相对便宜，薄膜沉积均匀性较好，适合大规模生产，因此广泛应用于相变材料的沉积工艺中。限制型结构的相变存储器件由于其较小的相变区域，较低的功耗以及极佳的一致性获得了广泛关注，物理气相沉积最大的缺点就是台阶覆盖性不佳，难以进行对深孔或者深沟槽进行相变材料的填充，这在一定程度上限制了其进一步的发展。IBM在2013年针对相变材料的侧墙工艺进行了开发(A Scalable Volume-Confined Phase Change Memory Using PhysicalVapor Deposition，S.C.Lai，VLSI，2013)，并阐述了这种半限制型结构在降低功耗方面有一定的优势，但是其侧壁上的相变材料是在SiN沉积后进行刻蚀。由于SiN一般是高温工艺，我们发现大面积的相变材料在高温腔体内部易出现逸散现象，导致腔体污染。
发明内容
本发明所要解决的技术问题是提供一种低功耗相变存储器的制备方法，以减小器件中相变材料的体积，同时这种半限制型结构也有利于减小刻蚀的损伤，提升良率。
本发明提供一种低功耗相变存储器的制备方法，包括：
(1)提供一衬底，在所述衬底上生长第一介质层，并形成镶嵌于第一介质层并且顶部暴露的圆柱状底电极；
(2)在步骤(1)中包含圆柱状底电极的第一介质层上形成第二介质层，将第二介质层进行光刻和刻蚀形成纵向的沟槽1，沟槽1的底面停留在第一介质层上表面，沟槽1的两个侧面分别位于第一介质层上纵向相邻两排圆柱状底电极的中心线上，使得每个底电极有一半的面积暴露在沟槽1的底面；
(3)在步骤(2)中沟槽1内形成“倒几字”型相变材料层，对相变材料层进行回刻蚀，使得沟槽1外以及沟槽1底部的相变材料刻蚀完全，只留下沟槽1侧壁上的相变材料，侧壁上的相变材料底部与下方底电极接触；
(4)在步骤(3)中形成的侧壁相变结构上生长第三电介质层，作为侧壁上相变材料的保护层，在第三电介质层上生长第四电介质层并填满沟槽1，抛光将沟槽1外的材料去除，直至侧壁相变结构的顶部暴露出来；
(5)在步骤(4)中抛光后的整体结构上生长导电薄膜层，并通过光刻和刻蚀形成纵向条状导电线条，导电线条底部中心位于侧壁相变结构上；
(6)在步骤(5)形成的结构上生长第五电介质层作为导电线条的保护层，在第五电介质层上生长第六电介质层并填满导电线条之间的沟槽2，然后通过抛光将第六电介质层表面进行平坦化；
(7)在步骤(6)中平坦化的第六电介质层上进行圆孔1光刻和刻蚀，圆孔1的中心位于导电线条纵向中心线上，在圆孔1内填充导电材料直至填满，然后抛光去除圆孔1外的导电材料直至与第六电介质层上表面齐平，作为顶电极。
优选地，所述步骤(1)中衬底为半导体衬底；第一介质层材料为SiO2，厚度为150～300nm。
优选地，所述半导体衬底材料包括Si、Ge或SiC。
优选地，所述步骤(1)中生长的方式包括化学气相沉积、等离子体增强化学气相沉积或低压化学气相沉积。
优选地，所述步骤(1)中圆柱状底电极材料选自W、Pt、Al、Ag或TiN，孔径为50～100nm；圆柱状底电极形成的方式包括溅射法或化学气相沉积。
优选地，所述步骤(2)中第二介质层材料选自SiO2或SiN，厚度为150nm～270nm。
优选地，所述步骤(2)中第二介质层形成的方式为化学气相沉积，沉积温度不高于400℃。
优选地，所述步骤(2)中光刻采用KrF扫描步进式光刻机。
优选地，所述步骤(2)中沟槽1的刻蚀方法为反应离子刻蚀(RIE)或等离子体耦合刻蚀(ICP)；沟槽1的宽度为200nm～400nm；侧壁的垂直度在70°～90°。
优选地，所述步骤(2)中刻蚀终止点为第一电介质层上表面，沟槽1底部露出底电极上表面，同时允许有10～30nm的过刻深度。
优选地，所述步骤(3)中相变材料层形成之前使用ICP刻蚀对步骤(2)完成后的晶圆进行软刻蚀预处理，以增大相变薄膜粘附力，刻蚀气体为Ar，刻蚀功率为300W，刻蚀时间为5s。
优选地，所述步骤(3)中相变材料层的形成方式包括物理气相沉积、化学气相沉积或原子层沉积。
优选地，所述物理气相沉积的工艺参数为：温度不高于300℃，DC功率为100W～500W，RF功率为10～50W，通入Ar用于产生等离子体对靶材进行轰击，Ar流量为15～75sccm，腔体压力维持在0.08～0.2Pa。
优选地，所述步骤(3)中相变材料层材料选自InxGeySbzTe(1-x-y-z)，TauSbvTe(1-u-v)或CxGeySbzTe(1-x-y-z)，其中0≤u＜1，0≤v＜1，0≤x＜1，0≤y＜1，0≤z＜1，u+v≤1，x+y+z≤1。
优选地，所述步骤(3)中沟槽1外相变薄膜厚度为20nm～80nm，沟槽1内侧壁上相变薄膜厚度为10nm～50nm。
优选地，所述步骤(3)中回刻蚀包括反应离子刻蚀(RIE)或等离子体耦合刻蚀(ICP)。可调节chuck中间与边缘的温度对中间和边缘的刻蚀速度进行微控，以达到调节刻蚀均匀性目的。
优选地，所述ICP刻蚀的工艺参数为：刻蚀气压为3～8mTorr，刻蚀功率为200W～700W，刻蚀偏压为300～500V，刻蚀气体为HBr、Cl2、CF4、He、Ar中两种或三种的组分(例如HBr/He或者HBr/Ar，比例为1:10～2:5)，刻蚀所达到的目标为沟槽1的外部所有相变材料刻蚀完全并允许有5-10nm的过刻，沟槽1底部刻蚀完全，只有侧壁留存“1”字型结构相变材料，底部与底电极相连。
优选地，所述步骤(3)中回刻蚀后使用N2/O2气体组合对刻蚀后表面产生的附加聚合物进行去除，气体比例为1:1～5:4。
优选地，所述步骤(4)中第三电介质层和第四电介质层的生长方式包括物理气相沉积、化学气相沉积或原子层沉积。
优选地，所述第三电介质层沉积温度不高于250℃。
优选地，所述第四电介质层沉积分两步，首先是采用高深宽比工艺(HARP)沉积SiO2，生长温度为350℃，厚度为80～150nm，第二步为采用常规工艺生长SiO2，前驱体为正硅酸乙酯(TEOS)，生长温度为250℃，厚度为200～300nm。
优选地，所述步骤(4)中第三电介质层作为相变材料保护层，同时作为抛光的停止层。
优选地，所述步骤(4)中第三电介质层材料为SiN，厚度为5～20nm。
优选地，所述步骤(4)中第四电介质层材料为SiO2；抛光为化学机械抛光。
优选地，所述化学机械抛光采用碱性抛光液，第四电介质层材料的抛光速率为120nm/min。
优选地，所述步骤(4)中抛光将沟槽1外的材料去除，直至侧壁相变结构的顶部暴露出来为：采用化学机械抛光将沟槽外的材料去除，同时允许有一定的过抛以保证“1”字形相变结构的顶部完全暴露，相变结构过抛10～20nm。
优选地，所述步骤(5)中导电薄膜层的生长方式包括物理气相沉积或化学气相沉积。
优选地，所述物理气相沉积为反应溅射，反应溅射的工艺参数为:采用Ti靶材，溅射气体为N2/Ar组合，气体比例为1:2～1:1，功率为5000～8000W。
优选地，所述步骤(5)中导电薄膜层材料为TiN，厚度为30～40nm。
优选地，所述步骤(5)中导电线条中心线位于侧壁相变材料中心线正上方，导电线条宽度为180～250nm。
优选地，所述步骤(5)中刻蚀包括反应离子刻蚀(RIE)或等离子体耦合刻蚀(ICP)。
优选地，所述步骤(5)中刻蚀的工艺参数为：刻蚀气压为3～5mtorr，功率为800W，电压为100～150V，使用刻蚀气体组合为BCl3/Cl2，气体比例为1:1～1:2。
优选地，所述步骤(5)中导电薄膜层的过刻蚀为：刻蚀气压为3～5mtorr，功率为800W，刻蚀偏压为120～150V，使用刻蚀气体组合为HBr/He，气体比例为1:3～2:3。
优选地，所述步骤(6)中第五电介质层材料为SiN，厚度为10～20nm。
优选地，所述步骤(6)中第六电介质层材料为SiO2。
优选地，所述步骤(6)中第五电介质层和第六电介质层的生长方式为化学气相沉积。
优选地，所述第五电介质层生长温度不高于250℃。
优选地，所述第六电介质层生长为分两步沉积，首先是采用高深宽比工艺(HARP)沉积SiO2，生长温度为350℃，厚度为300～400nm，第二步为采用常规工艺生长SiO2，前驱体为正硅酸乙酯(TEOS)，生长温度为250℃，厚度为200nm。
优选地，所述步骤(6)和(7)中抛光为化学机械抛光。
优选地，所述化学机械抛光采用碱性抛光液。
优选地，所述步骤(7)中光刻采用浸没式曝光；刻蚀使用ICP刻蚀。
优选地，所述步骤(7)中圆孔1的孔径为50nm～100nm，孔深度为100～150nm；圆孔1下表面与导电线条上表面接触。
优选地，所述步骤(7)中填充导电材料的方法为物理气相沉积；导电材料包括W、TiN、Al/Cu合金或Ag。
优选地，所述相变存储器包括：镶嵌于衬底中的至少一个下电极；连接于所述下电极上方的刀片状形变材料结构，连接于所述相变材料结构上方的上电极。
本发明还提供一种上述制备方法制备得到的相变存储器。
本发明还提供一种上述相变存储器在固线或无线通信设备中的应用。
本发明涉及的相变存储器结构为半限制型结构。
本发明使用等离子体耦合刻蚀方法进行回刻蚀，该方法由于不需要采用光刻的方法就可以实现相变材料的图形化，大大降低了相变单元制备工艺的成本；由于侧壁结构的相变材料的厚度容易控制，不受光刻工艺的限制，可以通过降低相变材料沉积厚度来减小相变存储器的相变区域，从而实现低功耗相变存储器件的制备。
有益效果
本发明相变材料层以片状形式存在，大大减小了相变材料的体积有利于功耗的降低；同时采用回刻蚀方法进行刻蚀不需要进行光刻工艺，不受光刻工艺节点的限制，大大减小了工艺成本；相变材料在沉积过程中是在较小深宽比的沟槽中沉积，不会带来其他限制型结构类似的高深宽比孔或槽的填充问题即可实现这种限制型的小区域相变结构，避免了CVD或者ALD高工艺成本的问题；由于相变材料处于竖直状态，在进行回刻蚀过程中，除顶端外，其他区域受到的直接的等离子体轰击较小，因此受到的刻蚀损伤较小，且顶部直接进行刻蚀的相变材料在化学机械抛光工艺中会进行去除，因此最终器件中的相变材料受到的刻蚀损伤很小，这有利于提高器件的可靠性和良率；我们选择直接对相变材料进行刻蚀而非沉积相变材料后直接沉积钝化层，刻蚀后相变材料只存在于侧壁的较小区域内，在接下来的SiN沉积工艺中避免了大面积相变区域中的金属原子逸散对CVD腔体的污染。
附图说明
图1为完整器件截面示意图；
图2为半导体衬底、第一电介质层及底电极示意图；
图3为第二电介质层沉积后示意图；
图4为对第二电介质层刻蚀形成沟槽1示意图；
图5为在沟槽1上方沉积相变材料后示意图；
图6为对相变材料进行回刻蚀后只留下侧壁相变材料示意图；
图7为沉积第三电介质层作为保护层示意图；
图8为第四电介质层填充示意图；
图9为对第四电介质层进行化学机械抛光示意图；
图10为导电薄膜层沉积示意图；
图11为导电薄膜层经过光刻与刻蚀后形成条状结构示意图；
图12为沉积第五电介质层作为导电薄膜保护层示意图；
图13为第六电介质层填充后并进行平坦化工艺示意图；
图14为在第六电介质层上进行光刻与刻蚀后填充导电材料，并进行平坦化工艺示意图；
图15为典型T型结构相变存储器示意图；
图16为T型和本发明侧壁型结构的电学仿真图。
附图标记说明：
100 半导体衬底；
200 第一电介质层；
201 底电极；
300 第二电介质层；
301 相变材料层；
302 第三电介质层；
303 第四电介质层；
400 导电薄膜层；
401 第五电介质层；
402 第六电介质层；
403 顶电极。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施例1
本实施例提供一种侧壁相变材料结构的的低功耗相变存储器的制备方法，包括以下步骤：
步骤S1:如附图2所示，提供一衬底100，衬底材料为Si，在衬底上采用CVD方法生长第一电介质层200，生长温度400℃，第一电介质层200为SiO2，厚度为200nm，并形成镶嵌于其中并且顶部暴露的圆柱状底电极201，底电极材料为W，采用化学气相沉积方法生长，孔径大小为60nm，相邻底电极之间的距离为300nm。在其他实施例中，下电极也可以采用其他尺寸。
步骤S2：如附图3和附图4所示，在包含下电极的第一电介质层上形成第二介质层300，第二介质层材料为SiO2，采用化学气相沉积方法生长，沉积温度为400℃，沉积厚度设置为170nm。通过KrF扫描步进式光刻机光刻及RIE刻蚀工艺对第二电介质层200进行刻蚀形成纵向的沟槽1，沟槽1的宽度设置为400nm，沟槽1侧壁垂直度为85°，沟槽1的底面停留在第一电介质层200上表面，沟槽1底部露出底电极上表面，沟槽1的两个侧面分别位于第一电介质层200上纵向相邻两排圆柱状底电极201的中心线上，使得每个底电极有一半的面积暴露在沟槽1的底面，同时允许有15nm的过刻深度。
步骤S3：如附图5所示，相变材料生长前使用ICP刻蚀对S2步骤完成后的晶圆进行软刻蚀预处理以增大相变薄膜粘附力，刻蚀气体为Ar，刻蚀功率为300W，刻蚀时间为5s。采用物理气相沉积方法在沟槽1内生长“倒几字”型相变材料层301，相变材料为C0.16Ge0.187Sb0.187Te0.466，生长温度不高于230℃，DC功率在300W，RF功率在20W，Ar流量为30在15sccm，腔体压力维持在0.1Pa，沟槽外相变材料厚度为60nm，沟槽内侧壁上相变薄膜厚度为45nm。
步骤S4：如附图6所示，采用ICP刻蚀方法对相变材料层301进行回刻，刻蚀气压为5mtorr，刻蚀功率为700W，刻蚀偏压为300V，使用刻蚀气体组合为HBr/He，比例为1:5，使得沟槽外以及沟槽底部的相变材料刻蚀完全，并允许沟槽1底部过刻深度为5nm，只留下沟槽侧壁上的相变材料，侧壁上的相变材料底部与下方底电极201接触。采用N2/O2气体组合对刻蚀后产生的附加聚合物进行去除，气体比例为5:4。由于边缘刻蚀速率较中间快，降低chuck边缘温度使边缘刻蚀速率与wafer中间刻蚀速率保持一致。
步骤S5：如附图7所示，在形成的侧壁相变结构301上化学气相沉积第三电介质薄层302，沉积温度200℃，厚度为10nm，材料为SiN，作为侧壁上相变材料的保护层，同时作为步骤S7中化学机械抛光的停止层。
步骤S6：如附图8所示，在第三电介质薄膜层302上化学气相沉积生长第四电介质层303并填满沟槽1，材料为SiO2，分两步沉积，首先是采用高深宽比工艺(HARP)沉积的SiO2，生长温度为350℃，厚度为110nm，第二步为采用常规工艺生长的SiO2，前驱体为正硅酸乙酯(TEOS)，生长温度为250℃，厚度为200nm。
步骤S7：如附图9所示，采用化学机械抛光将沟槽外的材料去除，同时允许有一定的过抛以保证“1”字形相变结构的顶部完全暴露，相变结构过抛约15nm。其中，化学机械抛光采用碱性抛光液，第四电介质层材料的抛光速率为120nm/min。
步骤S8：如附图10所示，采用物理气相沉积生长导电薄膜层400，材料为TiN，具体方法为反应溅射，采用Ti靶材，溅射气体为N2/Ar组合，气体比例为1:2，功率为7400W，薄膜厚度为40nm。如附图11所示，采用ICP方法对导电薄膜层进行纵向线条刻蚀，形成纵向条状导电线条，线条中心线位于侧壁相变材料中心线正上方，线条宽度为200nm；导电薄膜层刻蚀气压为3mtorr，功率为800W，刻蚀偏压为120V，使用刻蚀气体组合为BCl3/Cl2，气体比例为2:3；增加对导电薄膜层的过刻步骤，刻蚀气压为3mtorr，功率为800W，刻蚀偏压为120V，使用刻蚀气体组合为HBr/He，气体比例为2:5，过刻深度约15nm。
步骤S9&S10：如附图12所示，采用化学气相沉积方法在S8形成的结构上生长第五电介质薄层401作为导电线条400的保护层，材料为SiN，薄膜厚度为20nm，生长温度为200℃，如附图13所示，采用化学气相沉积方法在第五电介质层401上生长第六电介质层402并填满导电线条之间的沟槽2，材料为SiO2，分两步沉积，首先是采用高深宽比工艺(HARP)沉积SiO2，生长温度为350℃，厚度为350nm，第二步为采用常规工艺生长SiO2，前驱体为正硅酸乙酯(TEOS)，生长温度为250℃，厚度为200nm。然后通过化学机械抛光将第六电介质层402上表面进行平坦化，采用碱性抛光液作为化学机械抛光的抛光液。
步骤S11&S12：如附图14所示，在平坦化的第六电介质层402上进行光刻和刻蚀工艺，光刻使用浸没式曝光技术，刻蚀使用ICP刻蚀，在第六电介质层402上进行圆孔1刻蚀，圆孔1的孔径在60nm，孔1的中心位于导电线条纵向中心线上，孔洞下表面与导电膜层线条400上表面接触；使用物理气相沉积在孔1内填充导电材料直至填满，填充材料选自W。然后进行化学机械抛光去除孔外的导电材料直至与第六电介质层上表面齐平，只留下孔内导电材料，作为顶电极403，顶电极直径为60nm。
使用COMSOL软件对传统T型结构(如图15)以及侧壁型相变存储结构的存储单元进行仿真模拟，给定的电流为0.4mA，圆柱形底电极直径为60nm，收集通过圆柱形电极中心及相变材料中心的线上的温度，如图16所示，使用侧壁型结构的相变单元区域最高温度比T型结构高出40％。也就是说，当相变材料达到需要的熔化温度时，侧壁型结构的相变单元需要更小的电流。
Claims (10)
1.一种低功耗相变存储器的制备方法，包括：
(1)提供一衬底，在所述衬底上生长第一介质层，并形成镶嵌于第一介质层并且顶部暴露的圆柱状底电极；
(2)在步骤(1)中包含圆柱状底电极的第一介质层上形成第二介质层，将第二介质层进行光刻和刻蚀形成纵向的沟槽1，沟槽1的底面停留在第一介质层上表面，沟槽1的两个侧面分别位于第一介质层上纵向相邻两排圆柱状底电极的中心线上，使得每个底电极有一半的面积暴露在沟槽1的底面；
(3)在步骤(2)中沟槽1内形成“倒几字”型相变材料层，对相变材料层进行回刻蚀，使得沟槽1外以及沟槽1底部的相变材料刻蚀完全，只留下沟槽1侧壁上的相变材料，侧壁上的相变材料底部与下方底电极接触；
(4)在步骤(3)中形成的侧壁相变结构上生长第三电介质层，在第三电介质层上生长第四电介质层并填满沟槽1，抛光将沟槽1外的材料去除，直至侧壁相变结构的顶部暴露出来；
(5)在步骤(4)中抛光后的整体结构上生长导电薄膜层，并通过光刻和刻蚀形成纵向条状导电线条，导电线条底部中心位于侧壁相变结构上；
(6)在步骤(5)形成的结构上生长第五电介质层，在第五电介质层上生长第六电介质层并填满导电线条之间的沟槽2，然后通过抛光将第六电介质层表面进行平坦化；
(7)在步骤(6)中平坦化的第六电介质层上进行圆孔1光刻和刻蚀，圆孔1的中心位于导电线条纵向中心线上，在圆孔1内填充导电材料直至填满，然后抛光去除圆孔1外的导电材料直至与第六电介质层上表面齐平，作为顶电极。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤(1)中衬底为半导体衬底；第一介质层材料为SiO2，厚度为150～300nm；生长的方式包括化学气相沉积、等离子体增强化学气相沉积或低压化学气相沉积；圆柱状底电极材料选自W、Pt、Al、Ag或TiN，孔径为50～100nm；圆柱状底电极形成的方式包括溅射法或化学气相沉积。
3.根据权利要求1所述的制备方法，其特征在于，所述步骤(2)中第二介质层材料选自SiO2或SiN，厚度为150nm～270nm；第二介质层形成的方式为化学气相沉积，沉积温度不高于400℃；沟槽1的刻蚀方法为反应离子刻蚀或等离子体耦合刻蚀；沟槽1的宽度为200nm～400nm；侧壁的垂直度在70°～90°。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤(3)中相变材料层形成之前使用ICP刻蚀对步骤(2)完成后的晶圆进行软刻蚀预处理；相变材料层的形成方式包括物理气相沉积、化学气相沉积或原子层沉积；相变材料层材料选自InxGeySbzTe(1-x-y-z)，TauSbvTe(1-u-v)或CxGeySbzTe(1-x-y-z)，其中0≤u＜1，0≤v＜1，0≤x＜1，0≤y＜1，0≤z＜1，u+v≤1，x+y+z≤1；沟槽1外相变薄膜厚度为20nm～80nm，沟槽1内侧壁上相变薄膜厚度为10nm～50nm；回刻蚀包括RIE或ICP刻蚀。
5.根据权利要求1所述的制备方法，其特征在于，所述步骤(4)中第三电介质层和第四电介质层的生长方式包括物理气相沉积、化学气相沉积或原子层沉积；第三电介质层材料为SiN，厚度为5～20nm；第四电介质层材料为SiO2；抛光为化学机械抛光。
6.根据权利要求1所述的制备方法，其特征在于，所述步骤(5)中导电薄膜层的生长方式包括物理气相沉积或化学气相沉积；导电薄膜层材料为TiN，厚度为30～40nm；导电线条中心线位于侧壁相变材料中心线正上方，导电线条宽度为180～250nm。
7.根据权利要求1所述的制备方法，其特征在于，所述步骤(6)中第五电介质层材料为SiN，厚度为10～20nm；第六电介质层材料为SiO2；第五电介质层和第六电介质层的生长方式为化学气相沉积。
8.根据权利要求1所述的制备方法，其特征在于，所述步骤(7)中光刻采用浸没式曝光；刻蚀使用ICP刻蚀；圆孔1的孔径为50nm～100nm；圆孔1下表面与导电线条上表面接触；填充导电材料的方法为物理气相沉积；导电材料包括W、TiN、Al/Cu合金或Ag。
9.一种如权利要求1所述制备方法制备得到的相变存储器。
10.一种如权利要求9所述相变存储器在固线或无线通信设备中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210480717.5A CN115036417A (zh) | 2022-04-19 | 2022-04-19 | 一种低功耗相变存储器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210480717.5A CN115036417A (zh) | 2022-04-19 | 2022-04-19 | 一种低功耗相变存储器的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115036417A true CN115036417A (zh) | 2022-09-09 |
Family
ID=83118514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210480717.5A Pending CN115036417A (zh) | 2022-04-19 | 2022-04-19 | 一种低功耗相变存储器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115036417A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116568128A (zh) * | 2023-07-12 | 2023-08-08 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
-
2022
- 2022-04-19 CN CN202210480717.5A patent/CN115036417A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116568128A (zh) * | 2023-07-12 | 2023-08-08 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
| CN116568128B (zh) * | 2023-07-12 | 2023-10-03 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI508338B (zh) | 單遮罩相變記憶體製程整合 | |
| US20070040159A1 (en) | Manufacturing method and structure for improving the characteristics of phase change memory | |
| CN108598256B (zh) | 一种用于相变存储器的Ge/Sb类超晶格相变薄膜材料的制备方法 | |
| TW201017759A (en) | A memory cell that includes a carbon-based memory element and methods of forming the same | |
| CN102237492B (zh) | 相变存储器单元形成方法 | |
| CN111463346B (zh) | 一种ots选通材料、ots选通单元及其制备方法和存储器 | |
| CN103794723A (zh) | 一种相变存储器单元及其制备方法 | |
| CN108807667B (zh) | 一种三维堆叠存储器及其制备方法 | |
| WO2015007108A1 (zh) | 相变存储单元及其制备方法 | |
| CN103022348B (zh) | 相变存储器及其形成方法 | |
| CN115036417A (zh) | 一种低功耗相变存储器的制备方法 | |
| CN109728162B (zh) | 相变薄膜、相变存储单元及其制备方法及相变存储器 | |
| CN105244437A (zh) | 相变存储器及其形成方法 | |
| CN115955843A (zh) | 一种三维相变存储器及其制备方法 | |
| CN101789492B (zh) | 一种平面相变存储器的制备方法 | |
| US20090101885A1 (en) | Method of producing phase change memory device | |
| CN101964394B (zh) | 一种制作相变存储单元相变单元的方法 | |
| CN103531710B (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
| CN102054934B (zh) | 一种平面相变存储器的制备方法 | |
| CN112909161B (zh) | 一种具有缓冲层的低功耗的相变存储单元及其制备方法 | |
| CN104425710B (zh) | 相变存储器及其形成方法 | |
| CN107305924B (zh) | 相变存储器的制备方法 | |
| CN102544363A (zh) | 相变存储器底电极结构的制备方法 | |
| CN102376883B (zh) | 相变存储器的制造方法 | |
| CN102034929B (zh) | 平面相变存储器的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |