CN111463346B - 一种ots选通材料、ots选通单元及其制备方法和存储器 - Google Patents

一种ots选通材料、ots选通单元及其制备方法和存储器 Download PDF

Info

Publication number
CN111463346B
CN111463346B CN202010225621.5A CN202010225621A CN111463346B CN 111463346 B CN111463346 B CN 111463346B CN 202010225621 A CN202010225621 A CN 202010225621A CN 111463346 B CN111463346 B CN 111463346B
Authority
CN
China
Prior art keywords
ots
gating
electrode layer
lower electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010225621.5A
Other languages
English (en)
Other versions
CN111463346A (zh
Inventor
宋志棠
宋三年
薛媛
袁祯晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010225621.5A priority Critical patent/CN111463346B/zh
Publication of CN111463346A publication Critical patent/CN111463346A/zh
Application granted granted Critical
Publication of CN111463346B publication Critical patent/CN111463346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及微纳电子技术领域，特别涉及一种OTS选通材料、OTS选通单元及其制备方法和存储器，所述OTS选通材料包括GeSe组分、As3Se4组分及掺杂元素(M)，所述OTS选通材料的化学通式为(GeSe)x(As3Se4)yMz，其中M为Ta、Si、Ge、Te、C、W、N、O、P中的一种或多种，x、y、z满足4<x<20，7<y<14，0<z<15，以及2x+7y+z＝100。本发明所提供OTS材料在外部电场作用下，当电压达到阈值电压时，材料能够实现高阻态到低阻态的瞬时转换；当撤掉外部能量时，又能够立刻由低阻态转变为高阻态。基于所述OTS材料制备的OTS选通单元具有高热稳定性、高开关速度、大开启电流、高开关比、低阈值电压、高循环寿命等优点，可用于高密度与三维海量相变存储器的制造。

Description

一种OTS选通材料、OTS选通单元及其制备方法和存储器
技术领域
本发明涉及微纳电子技术领域，特别涉及一种OTS选通材料、OTS选通单元及其制备方法和存储器。
背景技术
随着以人工智能、物联网、大数据等技术主导的大数据时代的来临，人们对于信息的存储与计算的要求越来越高。存储器作为一种半导体器件是计算机系统中的记忆设备，一直在国际半导体市场上占据着重要的地位。在众多的新型存储器中，相变存储器(PCM)因其高密度、多值存储、操作速度快、寿命时间长、功耗低等特点被视为下一代非易失型存储器的解决方案。
以硫系化合物为主的阈值转变(OTS)材料被认为是PCM的最具应用潜力的存储材料。其中，GeSe是目前较为常见的OTS选通材料，该材料具有开关比高、漏电小的优点，然而开启电压高限制了其在PCM中的应用。另外，PCM的可靠性取决于每层存储阵列的性能，但在PCM的制备过程中，底层OTS选通材料在多层结构工艺中会经历多次的热处理过程，并且为了保证存储单元加工尺寸和性能的一致性，堆叠层数越多，热处理过程越多，因此对OTS选通材料的热稳定性提出了非常高的要求。此外，技术节点的推移和PCM的高存储密度需求，对OTS选通材料的热稳定性的提出了很高的要求。
因此，亟需开发一种具有高热稳定性，同时具有高开关速度、大开启电流、高开关比、低阈值电压和高循环寿命的OTS选通材料，以解决上述技术问题。
发明内容
针对现有技术的上述问题，本发明提供一种OTS选通材料、OTS选通单元及其制备方法和存储器，具体技术方案如下：
第一方面，本发明一种OTS选通材料，其特征在于，所述OTS选通材料包括GeSe组分、As3Se4组分及掺杂元素(M)，所述OTS选通材料的化学通式为(GeSe)x(As3Se4)yMz，其中M为Ta、Si、Ge、Te、C、W、N、O、P中的一种或多种，x、y、z满足4<x<20，7<y<14，0<z<15，以及2x+7y+z＝100。
第二方面，本发明提供一种OTS选通单元，其特征在于，所述选通单元包括：
下电极层；
上电极层；
OTS选通材料层：位于所述下电极层和所述上电极层之间，包括上述所述的OTS选通材料。
第三方面，一种OTS选通单元的制备方法，其特征在于，所述方法包括下述步骤：
S1:制备下电极层；在衬底上沉积下电极材料形成下电极层薄膜；
S2:形成OTS选通材料层：在所述下电极层的表面沉积形成OTS选通材料层薄膜，OTS选通材料包括GeSe组分、As3Se4组分及掺杂元素(M)，所述OTS选通材料的化学通式为(GeSe)x(As3Se4)yMz，其中M为Ta、Si、Ge、Te、C、W、N、O、P中的一种或多种，x、y、z满足4<x<20，7<y<14，0<z<15，以及2x+7y+z＝100；
S3:制备上电极层：在所述OTS选通材料薄膜背离所述下电极层的表面沉积上电极材料，形成上电极层薄膜；
S4:利用刻蚀法刻蚀上述步骤形成的下电极层/OTS选通材料层/上电极层薄膜结构，形成具有下电极层/OTS选通材料层/上电极层的OTS选通单元。
第四方面，本发明提供一种存储器，其特征在于，所述存储器包括存储单元，所述存储单元包括如上述所述的OTS选通材料。
由于上述技术方案，本发明具有以下有益效果：
本发明提供了一种OTS选通材料、OTS选通单元及其制备方法和存储器，其具有高热稳定性、高开关速度、大开启电流、高开关比、低阈值电压和高循环寿命等优点，有助于实现高密度海量信息存储。并且本发明的OTS选通单元的制备方法与CMOS工艺相兼容，便于精确控制相变材料的成分。材料热稳定性的提升有助于相变存储器的加工工艺随CMOS技术节点从40、28、20、14、7纳米推移，有利于器件的加工，同时提升存储阵列的成品率、性能的一致性与可靠性。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1-1～图1-5：本发明实施例提供的OTS选通单元的制备步骤的结构示意图；
图2：本发明实施例提供的OTS选通单元的电压-电流曲线图；
图3：本发明实施例提供的OTS选通单元的响应速度测试曲线图；
图4：本发明实施例提供的OTS选通单元的循环寿命曲线图；
图5：本发明另一实施例提供的OTS选通单元的电压-电流曲线图；
图6：本发明另一实施例提供的OTS选通材料的XRD图谱；
图7：本发明另一实施例提供的OTS选通单元的循环寿命曲线图；
图8：本发明实施例提供的GeTe材料的XRD图谱；
其中，1-衬底，2-下电极层，3-OTS选通材料层，4-上电极层，5-隔离材料层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
对于以下定义的术语，除非在权利要求书或本说明书中的其他地方给出一个不同的定义，否则应当应用这些定义。所有数值无论是否被明确指示，在此均被定义为由术语“约”修饰。术语“约”大体上是指一个数值范围，本领域的普通技术人员将该数值范围视为等同于所陈述的值以产生实质上相同的性质、功能、结果等。由一个低值和一个高值指示的一个数值范围被定义为包括该数值范围内包括的所有数值以及该数值范围内包括的所有子范围。
以下介绍本发明提供的一种OTS选通材料，所述OTS选通材料包括GeSe组分、As3Se4组分及掺杂元素(M)，所述OTS选通材料的化学通式为(GeSe)x(As3Se4)yMz，其中M为Ta、Si、Ge、Te、C、W、N、O、P中的一种或多种，x、y、z满足4<x<20，7<y<14，0<z<15，以及2x+7y+z＝100。
本说明书实施例中，x和z的值越大，即GeSe含量和M含量的越高，所述OTS选通材料的热稳定性越高，有利于OTS选通单元的制备，以及有利于后续纳米存储阵列的制造与操作过程。
本说明书实施例中，y的值越大，即As3Se4含量越高，基于所述OTS选通材料制备的OTS选通单元及器件的阈值电压越小。
在一些实施例中，所述(GeSe)x(As3Se4)yMz为合金材料。
优选地，x、y、z满足6<x<15，9<z<11，4<z<11。
本说明书实施例中，所述OTS选通材料可以为双向阈值开关型选通材料。
本说明书实施例中，所述OTS选通材料在外部电场的作用下能够实现高阻态到低阻态的瞬时转变，且在撤掉外部电场时实现低阻态到高阻态的瞬时转变。
本说明书实施例中，所述OTS选通材料的开/关电流比可以大于等于2。
优选地，所述OTS选通材料的开/关电流比可以大于等于3。
优选地，所述OTS选通材料的开/关电流比可以大于等于2且小于等于10。
优选地，所述OTS选通材料的开/关电流比可以大于等于3且小于等于9。
本说明书实施例中，所述OTS选通材料的厚度为5nm～50nm。
本说明书实施例中，所述OTS选通材料可以利用包括但不限于溅射法、化学气相沉积法、原子层沉积法或电子束蒸镀法等方法合成。
本说明书实施例中，所述OTS选通材料可以由采用单靶共溅射法或合金靶溅射法合成。
在一个实施例中，所述OTS选通材料可以由GeSe靶材、As3Te4靶材与Ta靶材通过共溅射法合成。
在另一个实施例中，所述OTS选通材料可以由Ge靶材、Se靶材、As靶材和Ta靶材通过单靶共溅射法合成。
在材料制备过程中，当采用合金靶或单靶溅射制备选通材料时，Ge元素倾向于先和Se元素结合，As元素倾向于先与Se元素结合，形成GeSe和As3Se4伪二元材料链，掺杂元素M能够提升材料的稳定性。
如此，本发明提供的(GeSe)x(As3Se4)yMz选通材料能够克服GeSe和As3Se4单独做开关材料时的缺点，通过调节GeSe和As3Se4的比例可以表现出优异的综合性能、高热稳定性和疲劳性能。
以下介绍本发明提供的一种OTS选通单元，所述选通单元包括：
下电极层；
上电极层；
OTS选通材料层：位于所述下电极层和所述上电极层之间，包括前文所述的OTS选通材料。
本说明书实施例中，优选地，所述OTS选通材料层的厚度可以为5nm～50nm。
本说明书实施例中，优选地，所述上电极层的厚度可以为5nm～50nm。
本说明书实施例中，优选地，所述下电极层的厚度可以为5nm～50nm。
本说明书实施例中，所述上电极层的材料可以为C、Ta、TiN、TaC、TaN、Co、W、Pt、Au、Ti、Al、Ag、Cu以及Ni中的一种或多种。
本说明书实施例中，所述下电极层的材料可以为C、Ta、TiN、TaC、TaN、Co、W、Pt、Au、Ti、Al、Ag、Cu以及Ni中的一种或多种。
本说明书实施例中，所述OTS选通单元的开通电流Ion可以大于等于10-7A；所述选通单元的阈值电压Vth可以小于等于10V；所述选通单元的漏电流Ioff≤10-7A；所述选通单元的最大循环次数可以大于等于104次；所述选通单元的选通比可以大于等于2。
优选地，所述选通单元的开通电流Ion≥10-6A；所述选通单元的漏电流Ioff≤10-7A；所述选通单元的阈值电压Vth≤5V；所述选通单元的最大循环次数可以大于等于105次；所述选通单元的选通比可以大于等于3。
优选地，所述选通单元的开通电流Ion≥10-3A，所述选通单元的选通比可以大于等于5，所述选通单元的漏电流Ioff≤10-9A。
优选地，所述选通单元的阈值电压Vth可以为1V，2V，3V，4V，5V，6V，7V，8V或9V。
优选地，所述选通单元的选通比可以大于等于3且小于等于9。
优选地，所述选通单元的选同比可以为4，5，6，7或8。
以下介绍本发明提供的一种OTS选通单元的制备方法，所述准备方法包括下述步骤：
S1:制备下电极层；在衬底上沉积下电极材料形成下电极层薄膜；
S2:形成OTS选通材料层：在所述下电极层的表面沉积形成OTS选通材料层薄膜，OTS选通材料包括GeSe组分、As3Se4组分及掺杂元素(M)，所述OTS选通材料的化学通式为(GeSe)x(As3Se4)yMz，其中M为Ta、Si、Ge、Te、C、W、N、O和P中的一种或多种，x、y、z满足4<x<20，7<y<14，0<z<15，以及2x+7y+z＝100；
S3:制备上电极层：在所述OTS选通材料薄膜背离所述下电极层的表面沉积上电极材料，形成上电极层薄膜；
S4:利用刻蚀法刻蚀上述步骤形成的下电极层/OTS选通材料层/上电极层薄膜结构，形成具有下电极层/OTS选通材料层/上电极层的OTS选通单元。
本说明书实施例中，所述OTS选通单元的形状包括但不限于具有下电极层/OTS选通材料层/上电极层的柱状结构或条状结构。本发明不对所述OTS选通单元的形状进行限定。
可选地，还包括步骤S5：在相邻的所述下电极层/OTS选通材料层/上电极层柱状结构之间沉积隔离材料层；
以及，可选地，还包括步骤S6：在所述上电极层上制备引出电极。
本说明书实施例中，所述下电极层材料可以为C、Ta、TiN、TaC、TaN、Co、W、Pt、Au、Ti、Al、Ag、Cu和Ni中的一种或多种；所述上电极层的材料可以为C、Ta、TiN、TaC、TaN、Co、W、Pt、Au、Ti、Al、Ag、Cu以及Ni中的一种或多种。
优选地，x、y、z满足6<x<15，9<z<11，4<z<11。
本说明书实施例中，优选地，所述OTS选通材料层的厚度可以为5nm～50nm。
优选地，所述OTS选通材料层的厚度可以为10nm，15nm，20nm，25nm，30nm，35nm，40nm或45nm等。
本说明书实施例中，优选地，所述下电极层的直径可以为5～200nm。
本说明书实施例中，优选地，所述上电极层的直径可以为5～200nm。
本说明书实施例中，所述在所述下电极层的表面沉积形成OTS选通材料层薄膜可以包括但不限于：利用溅射法、化学气相沉积法、原子层沉积法或电子束蒸镀法在所述下电极层的表面沉积形成OTS选通材料层薄膜。
优选地，所述溅射法可以为磁控溅射法。
本说明书实施例中，所述在所述下电极层的表面沉积形成OTS选通材料层薄膜可以包括：采用单靶共溅射法或合金靶溅射法在所述下电极层的表面沉积形成所述OTS选通材料层薄膜。
在一个实施例中，可以采用(GeSe)x(As3Se4)yMz靶材，利用合金靶溅射法沉积所述OTS选通材料层薄膜。
在另一个实施例中，可以采用GeSe靶材、As3Te4靶材与Ta靶材，利用单靶共溅射法沉积所述OTS选通材料层薄膜。
在另一个实施例中，可以采用Ge靶材、Se靶材、As靶材和Ta靶材，利用单靶共溅射法沉积所述OTS选通材料层薄膜。
本说明书实施例中，所述上电极层和下电极层的制备方法可以包括但不限于物理气相沉积法，化学气相沉积法，电子束蒸发和分子束外延法等。
进一步地，在所述OTS选通材料层的上表面形成所述上电极层可以采用的方法包括但不限于溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)等。
进一步地，在所述衬底上形成所述下电极层可以采用的方法包括但不限于溅射法，蒸发法，CVD，PECVD，LPCVD，MOCVD，MBE，AVD或ALD等。
本发明还提供一种存储器，所述存储器包括存储单元，所述存储单元包括前文所述的OTS选通材料。
实施例1
本实施例提供一种OTS选通单元器件的制备方法，所述OTS选通单元器件的制备方法包括如下步骤：
S1:将Si衬底分别置于丙酮和酒精溶液中，在超声波作用下各自清洗3分钟，再在120℃烘烤20分钟。
S2:采用磁控溅射法在Si衬底1上沉积下电极材料，形成厚度为50nm的下电极层2，下电极层2为薄膜结构，如图1-1所示，溅射时的本底真空为4×10-6Torr，溅射时真空为0.18Pa，使用的电极材料为W等；
S3:采用磁控溅射法，选择GeSe靶材、As3Te4靶材与Ta靶材进行共溅射，在下电极层2上沉积形成厚度为30nm OTS选通材料层薄膜，以形成OTS选通材料层3，如图1-2所示，溅射时本底真空为4×10-6Torr，溅射时真空为0.2Pa，所述OTS选通材料的化学通式为(GeSe)8(As3Te4)11Ta7；
S3:在OTS选通材料层3上采用磁控溅射法沉积上电极材料TiN，形成厚度为20nm的上电极层4，如图1-3所示，溅射时本底真空为4×10-6Torr，溅射时真空为0.2Pa；
S4:使用极紫外曝光光刻出间距为100nm，直径为100nm的圆形，使用反应离子刻蚀法刻蚀，形成上电极层2/OTS选通材料层3/下电极层4柱状结构，如图1-4所示；
S5:采用CVD方法在上述衬底1上沉积Si3N4隔离材料，形成隔离材料层5，如图1-5所示，采用化学机械抛光去除多余的Si3N4薄膜。
需要注意的是，所述隔离材料包括但不限于Si3N4和SiO2等。
所述的OTS选通单元器件通过电学测试得到的电压-电流曲线如图2所示，由图2可知，本实施例中OTS选通单元器件的第一次操作过程中，形成电压约为7.3V，如图2中黑色曲线所示，I-V曲线遵循箭头a-d的时序。在第一操作完成器件的激活后，当在所述OTS选通单元上施加的电压小于约3V时，所述OTS选通单元处于关闭状态，通过所述OTS选通单元的电流小于10-7A；当在所述选通单元上施加的电压超过阈值电压(约3V)时，所述OTS选通单元被瞬间开通，变为低阻态，通过所述OTS选通单元的电流急剧增加到10-3A；当撤去施加在所述OTS选通单元上的电压时，所述OTS选通单元又瞬间被关闭，返回至高阻态，通过所述选通单元的电流急剧减小，如图2中的多个灰色曲线所示，I-V曲线遵循箭头1-5的时序。根据图3可知，所述OTS选通单元的开启和关闭速度均小于100ns。
另外，图4为所述的OTS选通单元器件的疲劳特性-循环寿命曲线图，结果显示，该OTS选通单元的最大循环次数可以大于105次，并且器件的电流值在循环过程中十分稳定。
需要说明的是，所述OTS选通材料层可以通过但不仅限于磁控溅射法而形成。
需要说明的是，所述OTS选通材料层的厚度可以根据实际需要进行设定，优选地，所述OTS选通材料层的厚度可以为5nm～50nm，更为优选地，本实施例中，所述OTS选通材料层的厚度为30nm。
需要说明的是，所述上电极材料可以包括但不仅限于C、Ta、TiN、TaC、TaN、Co、W、Pt、Au、Ti、Al、Ag、Cu以及Ni中的一种或多种。所述下电极材料可以包括但不仅限于C、Ta、TiN、TaC、TaN、Co、W、Pt、Au、Ti、Al、Ag、Cu以及Ni中的一种或多种。
本实施例中，所述选通单元的开通电流Ion≥10-4A，所述选通单元的选通比大于等于3，所述选通单元的漏电流Ioff≤10-7A，所述选通单元的阈值电压Vth≤5V，所述选通单元的循环次数大于等于105次。
实施例2
本实施例提供一种OTS选通单元器件的制备方法，所述OTS选通单元器件的制备方法包括如下步骤：
S1:将Si衬底分别置于丙酮和酒精溶液中，在超声波作用下各自清洗3分钟，再在120℃烘烤20分钟。
S2:采用磁控溅射法在Si衬底上沉积下电极材料，形成厚度为30nm的下电极层，下电极层为薄膜结构，溅射时的本底真空为4×10-6Torr，溅射时真空为0.18Pa，使用的电极材料为W等；
S3:采用磁控溅射法，选择GeSe靶材、As3Te4靶材与Ta靶材进行共溅射，在下电极层上沉积形成厚度为30nm OTS选通材料层薄膜，以形成OTS选通材料层，溅射时本底真空为4×10-6Torr，溅射时真空为0.2Pa，所述OTS选通材料的化学通式为(GeSe)6(As3Te4)11Ta11；
S3:在OTS选通材料层上采用磁控溅射法沉积上电极材料TiN，形成一个厚度为10nm过渡层，再在所述过渡层上通过磁控溅射法沉积上电机材料C形成厚度为30nm的上电极层，溅射时本底真空为4×10-6Torr，溅射时真空为0.2Pa；
S4:使用极紫外曝光光刻出间距为100nm，直径为150nm的圆形，使用反应离子刻蚀法刻蚀，形成上电极层/OTS选通材料层/下电极层柱状结构；
S5:采用CVD方法在上述衬底上沉积Si3N4隔离材料，形成隔离材料层，采用化学机械抛光去除多余的Si3N4薄膜。
需要说明的是，所述OTS选通材料层可以通过但不仅限于磁控溅射法而形成。
所述的OTS选通单元器件通过电学测试得到的电压-电流曲线如图5所示，由图5可知，本实施例中OTS选通单元器件的第一次操作过程中，形成电压约为6.5V，I-V曲线遵循箭头A-E的时序。在第一操作完成器件的激活后，当所述OTS选通单元上施加的电压小于约2.5V时，所述OTS选通单元处于关闭状态，通过所述OTS选通单元的电流很小，小于10-10A；当所述选通单元上施加电压超过阈值电压(约2.5V)时，所述OTS选通单元被瞬间开通，通过所述OTS选通单元的电流急剧增加到10-2A，变为低阻态；当撤去施加在所述OTS选通单元上的电压时，所述OTS选通单元又瞬间被关闭，通过所述选通单元的电流急剧减小，返回至高阻态，I-V曲线遵循箭头1′-5′的时序。所述OTS选通单元的开启和关闭速度均小于100ns。
所述选通材料(GeSe)6(As3Te4)11Ta11和材料GeSe的XRD分别如图6及图8所示，GeSe材料在400℃时已经发生结晶，而本实施例提供的OTS选通材料为非晶态，在各温度曲线中，除了Si的衍射峰并未出现其它衍射峰，说明材料没有发生结晶，表明材料具有良好的热稳定性，明显优于材料GeSe。
进一步地，图7为本实施例提供的OTS选通单元器件的疲劳特性-循环寿命曲线图，结果显示，该OTS选通单元的最大循环次数可以大于等于107次，表明通过提高Ta的含量提高了选通器件的疲劳特性。并且器件的电流值在循环过程中十分稳定。
综上，本发明的OTS选通材料包含GeSe和As3Se4两种各有特点的组分，同时通过元素掺杂的方式进一步提升了OTS材料的热稳定性，能够解决现有的OTS选通材料热稳定性差、开启电压大、电压值波动明显以及制成器件寿命短等问题，有助于实现高密度海量信息存储。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (11)

1.一种OTS选通材料，其特征在于，所述OTS选通材料包括GeSe组分、As3Se4组分及掺杂元素M，所述OTS选通材料的化学通式为(GeSe)x(As3Se4)yMz，其中M为Ta、Si、Ge、Te、C、W、N、O和P中的一种或多种，x、y、z满足4<x<20，7<y<14，0<z<15，以及2x+7y+z=100；
所述OTS选通材料在外部电场的作用下能够实现高阻态到低阻态的瞬时转变，且在撤掉外部电场时实现低阻态到高阻态的瞬时转变。
2.根据权利要求1所述的OTS选通材料，其特征在于，所述OTS选通材料的开/关电流比大于等于2。
3.一种OTS选通单元，其特征在于，所述选通单元包括：
下电极层；
上电极层；
OTS选通材料层：位于所述下电极层和所述上电极层之间，包括如权利要求1-2中任一所述的OTS选通材料。
4.根据权利要求3所述的OTS选通单元，其特征在于，所述OTS选通材料层的厚度为5nm~50nm。
5.根据权利要求3所述的OTS选通单元，其特征在于，所述OTS选通单元的开通电流大于等于10-7A，选通比大于等于2，阈值电压小于等于10V，最大循环次数大于等于104次。
6.一种OTS选通单元的制备方法，其特征在于，所述方法包括下述步骤：
S1:制备下电极层；在衬底上沉积下电极材料形成下电极层薄膜；
S2:形成OTS选通材料层：在所述下电极层的表面沉积形成OTS选通材料层薄膜，OTS选通材料包括GeSe组分、As3Se4组分及掺杂元素M，所述OTS选通材料的化学通式为(GeSe)x(As3Se4)yMz，其中M为Ta、Si、Ge、Te、C、W、N、O和P中的一种或多种，x、y、z满足4<x<20，7<y<14，0<z<15，以及2x+7y+z=100；
S3:制备上电极层：在所述OTS选通材料薄膜背离所述下电极层的表面沉积上电极材料，形成上电极层薄膜；
S4:利用刻蚀法刻蚀上述步骤形成的下电极层/ OTS选通材料层/上电极层薄膜结构，形成具有下电极层/ OTS选通材料层/上电极层的OTS选通单元。
7.根据权利要求6所述的制备方法，其特征在于，所述下电极层材料包括C、Ta、TiN、TaC、TaN、Co、W、Pt、Au、Ti、Al、Ag、Cu和Ni中的一种或多种；所述上电极层的材料为C、Ta、TiN、TaC、TaN、Co、W、Pt、Au、Ti、Al、Ag、Cu以及Ni中的一种或多种。
8.根据权利要求6所述的制备方法，其特征在于，所述OTS选通材料层的厚度为5nm~50nm。
9.根据权利要求6所述的制备方法，其特征在于，所述在所述下电极层的表面沉积形成OTS选通材料层薄膜包括：
利用溅射法、化学气相沉积法、原子层沉积法或电子束蒸镀法在所述下电极层的表面沉积形成OTS选通材料层薄膜。
10.根据权利要求6所述的制备方法，其特征在于，所述在所述下电极层的表面沉积形成OTS选通材料层薄膜包括：
采用单靶共溅射法或合金靶溅射法在所述下电极层的表面沉积形成所述OTS选通材料层薄膜。
11.一种存储器，其特征在于，所述存储器包括存储单元，所述存储单元包括如权利要求1-2中任一所述的OTS选通材料。
CN202010225621.5A 2020-03-26 2020-03-26 一种ots选通材料、ots选通单元及其制备方法和存储器 Active CN111463346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010225621.5A CN111463346B (zh) 2020-03-26 2020-03-26 一种ots选通材料、ots选通单元及其制备方法和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010225621.5A CN111463346B (zh) 2020-03-26 2020-03-26 一种ots选通材料、ots选通单元及其制备方法和存储器

Publications (2)

Publication Number Publication Date
CN111463346A CN111463346A (zh) 2020-07-28
CN111463346B true CN111463346B (zh) 2023-03-21

Family

ID=71679001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010225621.5A Active CN111463346B (zh) 2020-03-26 2020-03-26 一种ots选通材料、ots选通单元及其制备方法和存储器

Country Status (1)

Country Link
CN (1) CN111463346B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420922B (zh) * 2020-11-20 2023-12-19 湖北大学 一种基于钛银合金的低功耗cbram器件及其制备方法和应用
CN112652714B (zh) * 2020-12-23 2022-02-11 华中科技大学 一种相变存储器阵列的制备方法
CN115084369A (zh) * 2022-06-21 2022-09-20 华中科技大学 一种选通管材料、选通管单元及其制备方法
CN117693284A (zh) * 2022-08-25 2024-03-12 华为技术有限公司 选通管材料、相变存储芯片、存储设备及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1675183A1 (en) * 2004-12-21 2006-06-28 STMicroelectronics S.r.l. Phase change memory cell with diode junction selection and manufacturing method thereof
WO2016048701A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Laminate diffusion barriers and related devices and methods
CN106601907A (zh) * 2016-12-14 2017-04-26 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元及其制作方法
CN106601911A (zh) * 2016-12-30 2017-04-26 中国科学院上海微系统与信息技术研究所 Ge‑Se‑Al OTS材料、OTS选通器单元及其制备方法
CN106784309A (zh) * 2016-12-14 2017-05-31 中国科学院上海微系统与信息技术研究所 一种ots材料、选通管单元及其制作方法
CN107068858A (zh) * 2017-01-25 2017-08-18 中国科学院上海微系统与信息技术研究所 用于选通驱动器件的相变材料、选通驱动器件及其制备方法
CN108922960A (zh) * 2018-06-27 2018-11-30 中国科学院上海微系统与信息技术研究所 Ge-Se-Sb复合材料、1S1R相变存储器单元及制备方法
CN108963073A (zh) * 2018-06-27 2018-12-07 中国科学院上海微系统与信息技术研究所 Ge-Se-O双向阈值开关材料、选通器单元及制备方法
CN109103330A (zh) * 2018-07-06 2018-12-28 东华大学 一种N掺杂Ge-Se-As OTS材料、OTS选通器单元及其制备方法
JP2019067963A (ja) * 2017-10-02 2019-04-25 株式会社アルバック Ｏｔｓデバイスの製造方法およびｏｔｓデバイス
CN110335942A (zh) * 2019-07-08 2019-10-15 中国科学院上海微系统与信息技术研究所 一种相变存储器及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
KR102607859B1 (ko) * 2016-08-23 2023-11-29 삼성전자주식회사 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1675183A1 (en) * 2004-12-21 2006-06-28 STMicroelectronics S.r.l. Phase change memory cell with diode junction selection and manufacturing method thereof
WO2016048701A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Laminate diffusion barriers and related devices and methods
CN106601907A (zh) * 2016-12-14 2017-04-26 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元及其制作方法
CN106784309A (zh) * 2016-12-14 2017-05-31 中国科学院上海微系统与信息技术研究所 一种ots材料、选通管单元及其制作方法
CN106601911A (zh) * 2016-12-30 2017-04-26 中国科学院上海微系统与信息技术研究所 Ge‑Se‑Al OTS材料、OTS选通器单元及其制备方法
CN107068858A (zh) * 2017-01-25 2017-08-18 中国科学院上海微系统与信息技术研究所 用于选通驱动器件的相变材料、选通驱动器件及其制备方法
JP2019067963A (ja) * 2017-10-02 2019-04-25 株式会社アルバック Ｏｔｓデバイスの製造方法およびｏｔｓデバイス
CN108922960A (zh) * 2018-06-27 2018-11-30 中国科学院上海微系统与信息技术研究所 Ge-Se-Sb复合材料、1S1R相变存储器单元及制备方法
CN108963073A (zh) * 2018-06-27 2018-12-07 中国科学院上海微系统与信息技术研究所 Ge-Se-O双向阈值开关材料、选通器单元及制备方法
CN109103330A (zh) * 2018-07-06 2018-12-28 东华大学 一种N掺杂Ge-Se-As OTS材料、OTS选通器单元及其制备方法
CN110335942A (zh) * 2019-07-08 2019-10-15 中国科学院上海微系统与信息技术研究所 一种相变存储器及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A Study on OTS-PCM Pillar Cell for 3-D Stackable Memory";Wei-Chih Chien等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20181001;全文 *
"RTN in GexSe1-x OTS selector devices";Zheng Chia等;《Microelectronic Engineering》;20190715;全文 *

Also Published As

Publication number Publication date
CN111463346A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111463346B (zh) 一种ots选通材料、ots选通单元及其制备方法和存储器
CN101582485B (zh) 掺杂改性的相变材料及含该材料的相变存储器单元及其制备方法
CN110061131B (zh) 一种相变材料、相变存储单元及其制备方法
EP1667244B1 (en) Method of fabricating phase change memory device having phase change material layer containing phase change nano particles
CN107359238B (zh) 高速低功耗Ti-Ge-Sb纳米复合相变薄膜及其制备和应用
WO2018205915A1 (zh) 一种基于VOx选通管的相变存储单元
CN105762277A (zh) 一种类超晶格锡硒/锑纳米相变薄膜及其制备与应用
TWI612701B (zh) 導電橋接式隨機存取記憶體及其製造方法
CN109638153A (zh) 一种选通管材料、选通管器件及其制备方法
CN108110026B (zh) 一种Ge-Te-Al-As阈值开关材料、阈值开关器件单元及其制备方法
CN110148668B (zh) Al-Sc-Sb-Te相变材料、相变存储器单元及其制备方法
CN109728162B (zh) 相变薄膜、相变存储单元及其制备方法及相变存储器
CN110635033A (zh) 一种B-Sb-Te相变材料、相变存储单元及其制备方法
CN111320145A (zh) 一种相变材料、相变存储器单元及其制作方法
CN102593350B (zh) 相变存储单元及其制作方法
CN102544355B (zh) 相变存储材料及其制备方法、具有相变存储材料的存储器及其制备方法
JP6270600B2 (ja) 相変化メモリ
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
CN101478030B (zh) 包含夹层的相变存储器及制作方法
CN102610745B (zh) 用于相变存储器的Si-Sb-Te基硫族化合物相变材料
CN109119534B (zh) 一种1s1r型相变存储单元结构及其制备方法
CN101414481B (zh) 基于SiSb复合材料的相变存储器单元
CN117580442A (zh) 一种ots开关材料、存储器件及其制备方法
CN106711325B (zh) 相变薄膜材料、相变存储器单元及其制备方法
WO2013060034A1 (zh) 用于相变存储器的硅掺杂的铋碲基存储材料及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant