CN117693284A - 选通管材料、相变存储芯片、存储设备及电子设备 - Google Patents

选通管材料、相变存储芯片、存储设备及电子设备 Download PDF

Info

Publication number
CN117693284A
CN117693284A CN202211028549.2A CN202211028549A CN117693284A CN 117693284 A CN117693284 A CN 117693284A CN 202211028549 A CN202211028549 A CN 202211028549A CN 117693284 A CN117693284 A CN 117693284A
Authority
CN
China
Prior art keywords
layer
gate
phase
gate tube
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211028549.2A
Other languages
English (en)
Inventor
郭晨阳
杨哲
郭艳蓉
童浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202211028549.2A priority Critical patent/CN117693284A/zh
Priority to PCT/CN2023/114724 priority patent/WO2024041611A1/zh
Publication of CN117693284A publication Critical patent/CN117693284A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10Phase change RAM [PCRAM, PRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors

Abstract

本申请公开了选通管材料、相变存储芯片、存储设备及电子设备,属于半导体存储技术领域。该选通管材料包括Te元素和掺杂元素,Te元素的原子百分含量大于或等于50%且小于或等于90%,余量为掺杂元素;掺杂元素包括:第一掺杂元素和第二掺杂元素,所述第一掺杂元素为B、C、N、Si、S、Se中的一种,所述第二掺杂元素为Al、Zn、Ge、Cd、Mg、Ga、In中的一种。将本公开实施例提供的上述富Te元素的选通管材料用于选通管单元时,选通管单元兼具热稳定性强、循环寿命长、关态漏电流低、开态电流高、开启速度快、无安全隐患等优点。

Description

选通管材料、相变存储芯片、存储设备及电子设备
技术领域
本公开涉及半导体存储技术领域,特别涉及选通管材料、相变存储芯片、存储设备及电子设备。
背景技术
相变存储器(Phase Change Memory,PCM)在高存储密度和快运行速度方面具有较大的潜力,相变存储器包括多个相变存储单元,为了防止目标相变存储单元的读、擦、写操作的漏电流对邻近的相变存储单元造成影响,针对每一个相变存储单元配置一个起到开关作用的选通管单元。
选通管单元包括由选通管材料制备得到的选通层,例如,CTe材料、BTe材料、SiTe材料等Te基材料均能够用于制备选通层。
然而,相关技术提供的选通管材料,其热稳定性较差,特别是在高温环境下,选通管材料的热稳定性会显著下降。
公开内容
鉴于此,本公开提供了选通管材料、相变存储芯片、存储设备及电子设备,能够解决上述技术问题。
具体而言,包括以下的技术方案:
一方面,提供了一种选通管材料,所述选通管材料包括Te元素和掺杂元素,所述Te元素的原子百分含量大于或等于50%且小于或等于90%,余量为所述掺杂元素;
所述掺杂元素包括:第一掺杂元素和第二掺杂元素,所述第一掺杂元素为B、C、N、Si、S、Se中的一种,所述第二掺杂元素为Al、Zn、Ge、Cd、Mg、Ga、In中的一种。
本公开实施例提供的选通管材料,使具有双向阈值开关特性的Te元素的原子百分含量大于或等于50%且小于或等于90%,以有效抑制元素分离、偏析等问题,这利于提高选通管材料的循环寿命。进一步地,该选通管材料中还包括原子百分含量大于或等于10%且小于或等于45%的掺杂元素,其包括B、C、N、Si、S、Se中的一种作为第一掺杂元素,以及,Al、Zn、Ge、Cd、Mg、Ga、In中的一种作为第二掺杂元素,通过使特定种类的第一掺杂元素和特定种类的第二掺杂元素协同作用,这不会影响选通管材料的双向阈值开关特性,掺杂元素在Te元素的相变温度下保持稳定,这能够显著改善选通管材料的热稳定性和耐温性,使得选通管材料在高温环境下仍然能够保持优异的热稳定性。利用本公开实施例提供的选通管材料制备选通管单元时,选通管单元兼具热稳定性强、循环寿命长、驱动能力高、时延性低等优点。
在一些可能的实现方式中,所述掺杂元素还包括第三掺杂元素,所述第三掺杂元素不同于所述第一掺杂元素和所述第二掺杂元素,所述第三掺杂元素为B、C、N、Ge、Si、Al、Zn、Ga、S、Se中的一种,使得该选通管材料具有循环寿命长、驱动能力高、时延性低、抗疲劳性高、热稳定性强等优点。
另一方面,提供了一种相变存储芯片,所述相变存储芯片包括:多个存储子单元,每一所述存储子单元包括相串联的选通管单元和相变存储单元;
每个所述选通管单元包括选通层,所述选通层采用上述的选通管材料制备得到。
本公开实施例提供的相变存储芯片,基于使用了富含Te元素的选通管材料,使得该相变存储芯片兼具循环寿命长、高驱动能力、低时延、高疲劳等优点。
在一些可能的实现方式中,所述选通管单元还包括缓冲层,所述缓冲层层叠于所述选通层的一个表面或者相对的两个表面,所述缓冲层用于抑制所述选通层发生元素偏析,进一步达到提高选通管单元热稳定性的目的。
在一些可能的实现方式中,所述缓冲层对应的缓冲材料选自非晶碳类化合物、MoTe2、MoS2、MnTe、HfO2/TaO、WTe2、WS2中的至少一种。
在一些可能的实现方式中,所述选通层的厚度为10nm~50nm。
在一些可能的实现方式中,所述选通管单元与所述相变存储单元集成设置。
在一些可能的实现方式中,所述选通管单元包括选通层和缓冲层,以及,所述相变存储单元包括相变层;
所述缓冲层位于所述选通层和所述相变层之间。
在一些可能的实现方式中,所述选通管单元包括选通层和缓冲层,以及,所述相变存储单元包括相变层;
其中一个所述缓冲层位于所述选通层和所述相变层之间,以及,另一个所述缓冲层位于所述选通层和相应的电极之间。
在一些可能的实现方式中,所述存储子单元包括选通层、缓冲层、相变层、第一顶电极、第一底电极、第一绝缘介质和第一衬底;
所述选通层、所述缓冲层、所述相变层依次层叠布置,且三者整体连接于所述第一顶电极和所述第一底电极之间;
所述第一底电极位于所述第一衬底上,所述第一绝缘介质被配置为对所述存储子单元提供绝缘隔离作用。
在一些可能的实现方式中,所述存储子单元包括选通层、缓冲层、相变层、第一顶电极、第一底电极、第一绝缘介质和第一衬底;
一个所述缓冲层、所述选通层、另一个所述缓冲层、所述相变层依次层叠布置,且四者整体连接于所述第一顶电极和所述第一底电极之间;
所述第一底电极位于所述第一衬底上,所述第一绝缘介质被配置为对所述存储子单元提供绝缘隔离作用。
在一些可能的实现方式中,所述选通管单元与所述相变存储单元各自独立。
在一些可能的实现方式中,所述选通管单元包括选通层、第二顶电极、第二底电极、第二绝缘介质和第二衬底;
所述第二顶电极、所述选通层、所述第二底电极、所述第二衬底由上至下依次层叠布置;
所述第二绝缘介质被配置为对选通管单元提供绝缘隔离作用。
在一些可能的实现方式中,所述选通管单元包括选通层、缓冲层、第二顶电极、第二底电极、第二绝缘介质和第二衬底;
所述第二顶电极、所述缓冲层、所述选通层、所述第二底电极、所述第二衬底由上至下依次层叠布置;
所述第二绝缘介质被配置为对选通管单元提供绝缘隔离作用。
再一方面,提供了一种存储设备,所述存储设备包括控制器、至少一个相变存储芯片,所述相变存储芯片如上述任一所示,所述控制器用于存储数据至所述相变存储芯片。控制器对存储设备中保存的数据进行读写,并和外部接口进行交互通讯。
本公开实施例涉及的存储设备可以设置成各种类型,例如,这包括但不限于:内存、硬盘、磁盘、光盘等。
再一方面,提供了一种电子设备,所述电子设备包括处理器及上述的存储设备,所述处理器用于存储所述电子设备产生的数据至所述存储设备。
该电子设备包括但不限于:计算机、手机、音乐播放设备、数字广播设备、消息收发设备、游戏控制设备、医疗设备、健身设备、个人数字助理等。
附图说明
图1为本公开实施例提供的一示例性1S1R结构的存储子单元的结构示意图;
图2为本公开实施例提供的一示例性1SnR结构的存储子单元的结构示意图;
图3为本公开实施例提供的一示例性选通管单元的结构示意图;
图4为本公开实施例提供的另一示例性选通管单元的结构示意图;
图5为本公开实施例提供的一示例性选通层和限制型结构的相变存储单元集成布置的存储子单元的结构示意图;
图6为本公开实施例提供的另一示例性选通层和限制型结构的相变存储单元集成布置的存储子单元的结构示意图;
图7为本公开实施例提供的又一示例性选通层和限制型结构的相变存储单元集成布置的存储子单元的结构示意图;
图8为本公开实施例提供的再一示例性选通层和限制型结构的相变存储单元集成布置的存储子单元的结构示意图;
图9为基于实施例1的OTS型选通管单元的开态电流测试图;
图10为基于实施例1的OTS型选通管单元的开启时间测试图;
图11为基于实施例1的OTS型选通管单元的循环寿命测试图。
附图标记分别表示:
001、选通管单元;
101、选通层;102、缓冲层;103、第二顶电极;
104、第二底电极;105、第二绝缘介质;106、第二衬底;
002、相变存储单元;
201、相变薄膜;202、第一顶电极;203、第一底电极;
205、第一绝缘介质;206、第一衬底。
具体实施方式
为使本公开的技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
相变存储器(Phase Change Memory,PCM)是一种固态半导体非易失性存储器,又称为相变存储芯片,其以相变材料作为存储介质,相变材料能够在晶态和非晶态之间进行可逆转变,利用相变材料在非晶态和晶态时对应的高电阻率和低电阻率的差异,相变存储器能够实现数据“0”和“1”的存储。
相变存储器包括多个相变存储单元,相变存储单元包括读、擦、写操作,相变存储单元在读、擦、写操作时存在着漏电流,为了防止该漏电流对邻近的相变存储单元产生影响,造成误读、误操作等问题,针对每一个相变存储单元配置一个起到开关作用的选通管单元。
双向阈值开关(Ovonic Threshold Switching,OTS)型选通管单元具有高开态电流、低漏电流等优点被广泛用于相变存储器。
OTS型选通管单元的工作原理如下所示:当外加电压或者外加电流小于阈值电压或者阈值电流时,选通管单元保持高阻,选通管单元处于关闭状态,能够有效抑制漏电流。当外加电压或者外加电流大于阈值电压或者阈值电流时,选通管单元迅速转变为低阻,选通管单元处于开启状态,这样,与之对应串联的相变存储单元进行读、写、擦操作。
可见,在对相变存储单元进行读、写、擦操作时,需要使选通管单元进行开启和关闭操作,所以,需要使选通管单元的循环次数比相变存储单元的循环次数高出至少3个数量级,选通管单元的循环寿命直接影响了相变存储器的循环寿命。其中,此处涉及的循环寿命指的是,将相变存储器置0或置1来进行反复循环操作,各部件在失效之前所能进行的循环次数。
选通管单元包括由选通管材料制备得到的选通层,例如,CTe材料、BTe材料、SiTe材料等Te基材料均能够用于制备选通层。然而,目前已知的Te基材料,其热稳定性较差,特别是在高温环境下,选通管材料的热稳定性会显著下降。
本公开实施例提供了一种选通管材料,该选通管材料包括Te(碲)元素和掺杂元素,Te元素的原子百分含量大于或等于50%且小于或等于90%,余量为掺杂元素。此处涉及的“余量为掺杂元素”指的是,掺杂元素的原子百分含量与Te元素的原子百分含量之和构成100%。
在一些示例中,Te元素在该选通管材料中的原子百分含量为65%~90%,进一步地可以为75%~90%,进一步地可以为80%~90%等,举例来说,Te元素的原子百分含量包括但不限于以下:50%、51%、52%、53%、54%、55%、56%、57%、58%、59%、60%、61%、62%、63%、64%、65%、66%、67%、68%、69%、70%、71%、72%、73%、74%、75%、76%、77%、78%、79%、80%、81%、82%、83%、84%、85%、86%、87%、88%、89%、90%等。
特别地,掺杂元素包括:第一掺杂元素和第二掺杂元素,第一掺杂元素为B、C、N、Si、S、Se中的一种,第二掺杂元素为Al、Zn、Ge、Cd、Mg、Ga、In中的一种。
第一掺杂元素和第二掺杂元素的原子百分含量之和大于或等于10%且小于或等于45%,其中,第一掺杂元素的原子百分含量可以大于、小于或者等于第二掺杂元素的原子百分含量,举例来说,第一掺杂原子的原子百分含量与第二掺杂元素的原子百分含量之比例如为1:0.01~50,进一步为1:0.1~10,例如为1:0.1、1:0.2、1:0.3、1:0.4、1:0.5、1:0.6、1:0.7、1:0.8、1:0.9、1:1、1:2、1:3、1:4、1:5、1:6、1:7、1:8、1:9、1:10等。
其中,第一掺杂元素和第二掺杂元素各自选用上述种类,不仅能够使选通管材料保持Te元素的双向阈值开关特性(即OTS特性),且这些掺杂元素在Te元素的相变温度下能够保持稳定,具有优异的热稳定性。特别地,通过使特定种类的第一掺杂元素和特定种类的第二掺杂元素相配合,两者与Te元素协同作用,不仅能显著提高选通管材料的热稳定性,还能够使选通管材料兼具较高的开态电流以及较低的关态漏电流。
经测试,掺杂元素如上布置时,使得选通管材料即使在400℃环境下保持30分钟,也不会产生因高温而引发元素漂移和偏析等问题,确保选通性能始终稳定。
另外,上述掺杂元素均是无毒的(对环境友好),不会产生安全隐患,使得选通管单元易于制备,利于降低工艺成本。
本公开实施例提供的选通管材料,使具有双向阈值开关特性的Te元素的原子百分含量大于或等于50%且小于或等于90%,以有效抑制元素分离、偏析等问题,这利于提高选通管材料的循环寿命。进一步地,该选通管材料中还包括原子百分含量大于或等于10%且小于或等于45%的掺杂元素,其包括B、C、N、Si、S、Se中的一种作为第一掺杂元素,以及,Al、Zn、Ge、Cd、Mg、Ga、In中的一种作为第二掺杂元素,通过使特定种类的第一掺杂元素和特定种类的第二掺杂元素协同作用,这不会影响选通管材料的双向阈值开关特性,掺杂元素在Te元素的相变温度下保持稳定,这能够显著改善选通管材料的热稳定性和耐温性,使得选通管材料在高温环境下仍然能够保持优异的热稳定性。利用本公开实施例提供的选通管材料制备选通管单元时,选通管单元兼具热稳定性强、循环寿命长、驱动能力高、时延性低等优点。
在一些实现方式中,本公开实施例提供的选通管材料为一种三元化合物,该选通管材料的化学式为AxByTe1-(x+y),其中,A为第一掺杂元素,选自B、C、N、Si、S、Se中的一种,B为第二掺杂元素,选自Al、Zn、Ge、Cd、Mg、Ga、In中的一种,0.1≤x+y≤0.45,例如,0.15≤x+y≤0.3等。
在一些示例中,x:y可以为1:0.01~50,例如为1:0.05~20、1:0.1~10、1:0.5~5等,例如这包括但不限于:1:0.1、1:0.2、1:0.3、1:0.4、1:0.5、1:0.6、1:0.7、1:0.8、1:0.9、1:1、1:2、1:3、1:4、1:5、1:6、1:7、1:8、1:9、1:10等。
举例来说,x的取值包括但不限于:0.01、0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.1、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19、0.2、0.21、0.22、0.23、0.24、0.25、0.26、0.27、0.28、0.29、0.3、0.31、0.32、0.33、0.34、0.35、0.36、0.37、0.38、0.39、0.4等。
y的取值包括但不限于:0.01、0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.1、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19、0.2、0.21、0.22、0.23、0.24、0.25、0.26、0.27、0.28、0.29、0.3、0.31、0.32、0.33、0.34、0.35、0.36、0.37、0.38、0.39、0.4等。
在一些实例中,该选通管材料可以为以下三元化合物,它们均具有优异的热稳定性,能够承受较高的工作电流或工作温度,即使在高温下仍然能够保持热稳定性足够优异:BxGeyTe1-(x+y)、CxGeyTe1-(x+y)、NxGeyTe1-(x+y)、SixGeyTe1-(x+y)、SxGeyTe1-(x+y)、SexGeyTe1-(x+y)、BxCdyTe1-(x+y)、CxCdyTe1-(x+y)、NxCdyTe1-(x+y)、SixCdyTe1-(x+y)、SxCdyTe1-(x+y)、SexCdyTe1-(x+y)、BxGayTe1-(x+y)、CxGayTe1-(x+y)、NxGayTe1-(x+y)、SixGayTe1-(x+y)、SxGayTe1-(x+y)、SexGayTe1-(x+y)、BxAlyTe1-(x+y)、CxAlyTe1-(x+y)、NxAlyTe1-(x+y)、SixAlyTe1-(x+y)、SxAlyTe1-(x+y)、SexAlyTe1-(x+y)、BxZnyTe1-(x+y)、CxZnyTe1-(x+y)、NxZnyTe1-(x+y)、SixZnyTe1-(x+y)、SxZnyTe1-(x+y)、SexZnyTe1-(x+y)、BxMgyTe1-(x+y)、CxMgyTe1-(x+y)、NxMgyTe1-(x+y)、SixMgyTe1-(x+y)、SxMgyTe1-(x+y)、SexMgyTe1-(x+y)、BxInyTe1-(x+y)、CxInyTe1-(x+y)、NxInyTe1-(x+y)、SixInyTe1-(x+y)、SxInyTe1-(x+y)、SexInyTe1-(x+y)
上述B、C、N、Si、S、Se作为第一掺杂元素,以及Al、Zn、Ge、Cd、Mg、Ga、In作为第二掺杂元素,两种掺杂元素与Te元素配合,确保选通管材料保持良好的选通性能,且这些掺杂元素均能够提高选通管材料的能带结构,利于提高其热稳定性。
在一些实现方式中,对于本公开实施例提供的选通管材料,其掺杂元素还包括第三掺杂元素,第三掺杂元素不同于第一掺杂元素和第二掺杂元素,该第三掺杂元素为B、C、N、Ge、Si、Al、Zn、Ga、S、Se中的一种。
在一些示例中,本公开实施例提供的选通管材料为一种四元化合物,该选通管材料的化学式为AxByCzTe1-(x+y+z),其中,0.1≤x+y+z≤0.45,例如0.15≤x+y+z≤0.3。
进一步地,x:y:z可以为1:0.01~50:0.01~50,例如为1:0.05~20:0.05~20、1:0.1~10:0.1~10、1:0.5~5:0.5~5等,x:y:z包括但不限于:1:0.1:0.1~5、1:0.2:0.1~5、1:0.3:0.1~5、1:0.4:0.1~5、1:0.5:0.1~5、1:0.6:0.1~5、1:0.7:0.1~5、1:0.8:0.1~5、1:0.9:0.1~5、1:1:0.1~5、1:2:0.1~5、1:3:0.1~5、1:4:0.1~5、1:5:0.1~5、1:6:0.1~5、1:7:0.1~5、1:8:0.1~5、1:9:0.1~5、1:10:0.1~5等。其中,此处涉及的z的范围为0.1~5,这包括但不限于0.1、0.5、1、1.5、2、2.5、3、3.5、4、4.5、5等。
举例来说,该选通管材料包括但不限于以下四元化合物等:CxGeyNzTe1-(x+y+z)、NxInyGezTe1-(x+y+z)、SixGeyCzTe1-(x+y+z)、SixGeyNzTe1-(x+y+z)、NxInyCzTe1-(x+y+z)
上述四元化合物作为选通管材料,兼具热稳定性强、耐温性强、循环寿命长、驱动能力高、时延性低、抗疲劳性高等优点。
在一些实现方式中,选通管材料的形态可以以下述形态存在:合金形式、诸如三元化合物或者四元化合物等化合物形式、单质与单质相混合的混合物形式、单质与化合物相混合的混合物形式、或者为上述各形式的组合。
在一些示例中,选通管材料为Te单质与各掺杂元素单质相混合的混合物形式,该种情形下,根据选通管材料的化学式确定其中各元素的原子百分含量,将Te单质与各掺杂元素单质混合均匀,然后进行选通层的制备。例如,这可以通过单靶溅射来进行选通层的制备。
在一些示例中,选通管材料为含Te元素和至少一种掺杂元素组成的化合物或者合金与剩余掺杂元素的单质相混合的形式,根据选通管材料的化学式确定其中各原料的配比,进行选通层的制备。例如,这可以利用合金靶、化合物靶、单质靶的一种或者任意组合进行共溅射,来获得期望组成的选通层。
综上可知,本公开实施例提供的选通管材料为OTS型,其具有热稳定性强(在400℃退火操作下仍然具有耐受性)、循环寿命长(在400℃退火操作下循环次数仍然高达1010次)、驱动能力高(开态电流大于1mA)、时延性低(开启时间Ton低至2ns)、关态漏电流低(可低至2mA)等优点。基于该选通管材料的上述优点,使得该选通管材料适于兼容互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)后道工艺,使其应用潜力更高。
利用本公开实施例提供的选通管材料能够制备得到OTS型选通管单元,该OTS型选通管单元具有选通管材料的所有优点,使其不仅兼容CMOS后道工艺,还能够匹配存储级内存(Storage Class Memory,SCM)。
另一方面,本公开实施例还提供了一种相变存储芯片,如附图1-附图2所示,该相变存储芯片包括多个存储子单元,每一存储子单元包括相串联的选通管单元001和相变存储单元002。进一步结合图3可知,每个选通管单元001包括选通层101,选通层101由上述涉及的任一种选通管材料制备得到。
相变存储芯片还可称为相变存储器,针对每一个相变存储单元102配置一个选通管单元101,利用选通管单元101作为相变存储单元102的开关器件,能够有效抑制相变存储芯片工作过程中产生的漏电流。本公开实施例提供的相变存储芯片,基于使用了上述涉及的选通管材料,使得该相变存储芯片兼具热稳定性强、循环寿命长、驱动能力高、低时延、漏电流低等优点。
本公开实施例涉及的相变存储芯片的结构包括但不限于1S1R(One Selector OneResistor)结构、1SnR(One Selector n Resistor)结构等。
图1示例了一种1S1R结构的相变存储芯片中的存储子单元,其中,一个选通管单元001对应控制一个相变存储单元002;图2示例了一种1SNR结构的相变存储芯片中的存储子单元,其中,一个选通管单元001对应同时控制N个相变存储单元002。
在一些示例中,本公开实施例提供的相变存储芯片中,如附图4所示,选通管单元001还包括缓冲层102,缓冲层102层叠于选通层101的一个表面或者相对的两个表面,缓冲层102用于抑制选通层101发生元素偏析,进一步达到提高选通管单元001热稳定性的目的。
缓冲层102可以层叠于选通层101的顶部表面和底部表面中的至少一个,例如,缓冲层102使选通层101和相变层进行隔离,或者使选通层101和相应的电极进行隔离,从而能够进一步抑制选通层101和可选的相变层发生元素漂移和偏析。
在一些示例中,缓冲层102对应的缓冲材料选自非晶碳类化合物、MoTe2、MoS2、MnTe、HfO2/TaO、WTe2、WS2中的至少一种。
其中,非晶碳类化合物可以包括非晶碳和掺杂元素,该掺杂元素例如为Si、Te、S等,例如,可以将非晶碳和Si元素组成的化合物定义为C-Si化合物,可以将非晶碳和Te、S元素组成的化合物定义为C-(Te、S)化合物。
利用上述缓冲材料制备得到缓冲层102,能够有效阻止选通管材料在电场方向上的元素迁移或者偏析,减小选通管材料与电极或者与相变层之间的扩散,进一步达到提高选通层101热稳定性和循环寿命的目的。
可以根据选通管单元001对应的操作电压或者操作电流的大小,来确定其中选通层101的厚度,在一些示例中,选通层101的厚度可以为10nm~50nm,例如为10nm~40nm、10nm~30nm、10nm~20nm等,这包括但不限于:10nm、11nm、12nm、13nm、14nm、15nm、16nm、17nm、18nm、19nm、20nm、21nm、22nm、23nm、24nm、25nm、26nm、27nm、28nm、29nm、30nm、31nm、32nm、33nm、34nm、35nm、36nm、37nm、38nm、39nm、40nm、41nm、42nm、43nm、44nm、45nm、46nm、47nm、48nm、49nm、50nm等。
可以通过电阻大小、漏电流、阈值电压等因素来调节缓冲层102的厚度,在一些示例中,缓冲层102的厚度可以为1nm~20nm,例如为1nm~15nm、2nm~10nm等,这包括但不限于:1nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm、10nm等。
对于本公开实施例提供的相变存储芯片,其存储子单元中,一方面,选通管单元001可以与相变存储单元002集成设置,另一方面,选通管单元001也可以独立于相变存储单元002布置,以下就这两种实现方式分别进行示例性描述:
在一些实现方式中,选通管单元001与相变存储单元002集成设置,即,选通管单元001的选通层101和相变存储单元002的相变层201布置在同一个层结构单元中且共用顶电极和底电极。
当选通管单元001与相变存储单元002集成布置时,还可以使选通管单元001进一步包括缓冲层102,利用缓冲层102隔离选通层101和相变层201,有效防止选通层101和相变层201之间发生元素偏析和漂移。
在一些示例中,每一选通管单元001中缓冲层102的数量为一个,缓冲层102仅层叠布置于选通层101的面向相变层201的表面。
参见图5和图6,选通管单元001包括选通层101和缓冲层102,以及,相变存储单元002包括相变层201;缓冲层102位于选通层101和相变层201之间。
附图5和附图6示例了选通层101和限制型结构的相变存储单元002集成布置的存储子单元的结构,该存储子单元包括选通层101、缓冲层102、相变层201、第一顶电极202、第一底电极203、第一绝缘介质204和第一衬底205,其中,缓冲层102的数目为一个。
选通层101、缓冲层102、相变层201依次层叠布置,且三者整体连接于第一顶电极202和第一底电极203之间;第一底电极203位于第一衬底205上,第一绝缘介质204被配置为对存储子单元提供绝缘隔离作用。例如,第一绝缘介质204包覆于选通层101、缓冲层102、相变层201、第一顶电极202、第一底电极203的侧部。
关于选通层101、缓冲层102和相变层201的布置顺序,包括但不限于以下:
作为一种示例,如附图5所示,沿着自上而下的方向,第一顶电极202、相变层201、缓冲层102、选通层101、第一底电极203和第一衬底205依次层叠布置。
作为另一种示例,如附图6所示,沿着自上而下的方向,第一顶电极202、选通层101、缓冲层102、相变层201、第一底电极203和第一衬底205依次层叠布置。
当然,本公开实施例中,相变存储单元002不仅限于限制型结构,诸如T型结构、U型沟槽结构、L字型结构等结构的相变存储单元002也可以与选通层1进行集成布置。
在一些示例中,每一选通管单元001中缓冲层102的数量为两个,两个缓冲层102分布额层叠布置于选通层101的面向相变层201的表面和选通层101的面向电极的表面。
参见图7和图8,选通管单元001包括选通层101和缓冲层102,以及,相变存储单元002包括相变层201;其中一个缓冲层102位于选通层101和相变层201之间,以及,另一个缓冲层102位于选通层101和相应的电极之间。
图7和图8示例了选通层101和限制型结构的相变存储单元002集成布置的存储子单元的结构,存储子单元包括选通层101、缓冲层102、相变层201、第一顶电极202、第一底电极203、第一绝缘介质204和第一衬底205,其中,缓冲层102的数目为两个。
一个缓冲层102、选通层101、另一个缓冲层102、相变层201依次层叠布置,且四者整体连接于第一顶电极202和第一底电极203之间;第一底电极203位于第一衬底205上,第一绝缘介质204被配置为对存储子单元提供绝缘隔离作用,例如,第一绝缘介质204包覆于两个选通层101、缓冲层102、相变层201、第一顶电极202和第一底电极203的侧部。
关于选通层101、缓冲层102和相变层201的布置顺序,包括但不限于以下:
作为一种示例,如附图7所示,沿着自上而下的方向,第一顶电极202、相变层201、缓冲层102、选通层101、缓冲层102、第一底电极203和第一衬底205依次层叠布置。
作为另一种示例,如附图8所示,沿着自上而下的方向,第一顶电极202、缓冲层102、选通层101、缓冲层102、相变层201、第一底电极203和第一衬底205依次层叠布置。
在一些实现方式中,选通管单元001与相变存储单元002各自独立,即,选通管单元001的一个电极层和对应的相变存储单元002的一个电极层可以通过诸如导线例如铜互连线等方式进行串联连接。
以下就选通管单元001的结构进行示例性描述:
在一些示例中,参见图3,选通管单元001包括选通层101、第二顶电极103、第二底电极104、第二绝缘介质105和第二衬底106。
其中,第二顶电极103、选通层101、第二底电极104、第二衬底106由上至下依次层叠布置;第二绝缘介质105被配置为对选通管单元001提供绝缘隔离作用,例如,第二绝缘介质105包覆于选通层101、第二顶电极103、第二底电极104的侧部。
进一步地,参见图4,选通管单元001进一步包括缓冲层102,利用缓冲层102隔离选通层101和电极,有效防止选通层101发生元素偏析和漂移。
缓冲层102的数目可以为一个,缓冲层102布置于选通层101面向第二顶电极103的顶部表面或者缓冲层102布置于选通层101面向第二底电极104的底部表面。
缓冲层102的数目可以为两个,两个缓冲层102分别布置于选通层101面向第二顶电极103的顶部表面和选通层101面向第二底电极104的底部表面
附图4示例了设置一个缓冲层102的选通管单元001,如附图4所示,选通管单元001包括选通层101、缓冲层102、第二顶电极103、第二底电极104、第二绝缘介质105和第二衬底106。第二顶电极103、缓冲层102、选通层101、第二底电极104、第二衬底106由上至下依次层叠布置;第二绝缘介质105被配置为对选通管单元001提供绝缘隔离作用,例如,第二绝缘介质105包覆于选通层101、缓冲层102、第二顶电极103、第二底电极104的侧部。
对于上述独立于选通管单元001的相变存储单元002,其结构包括但不限于:限制型结构、T型结构、U型沟槽结构、L字型结构等。
以限制型结构的相变存储单元002举例来说,沿自上而下的方向,上电极、相变层、下电极、衬底层依次层叠布置,绝缘介质同时包覆于上电极、相变层、下电极、衬底层的侧部。
相变存储单元002中涉及的相变层201可以包括交替层叠的相变材料层和模板层,例如,相变材料层与模板层的交替层叠的循环数目为2~100。在一些示例中,使相变材料层为两层或两层以上,使得相变薄膜201能够分层相变,以获得多级存储的能力,利于提高相变存储芯片的数据存储密度。
相变材料层使用的相变材料例如为Ge-Te二元化合物、Sb-Te二元化合物(例如为Sb2Te3)、Bi-Te二元化合物、Ge-Sb-Te三元化合物、Ga-Sb二元化合物、Sb等。模板层使用的模板材料例如为TiTe2、Ti-Sb-Te三元化合物等。
对于上述涉及的第一衬底205和第二衬底106,两者均可以为半导体衬底,例如这包括但不限于:二氧化硅、碳化硅、硅片、蓝宝石、金刚石等。
在用于制备相变存储单元002或者选通管单元001时,可以采用有机溶剂,例如乙醇和/或丙酮等将第一衬底205或者第二衬底106的表面清洗干净,以除去衬底表面的杂质,清洗完毕,将第一衬底205或者第二衬底106置于烘箱中于50℃~100℃下干燥即可。
对于上述涉及的电极,这包括第一顶电极202、第一底电极203、第二顶电极103、第二底电极104,两者均为惰性金属,一方面,这能够有效阻止富Te元素的选通管材料中的元素扩散至电极,提高选通管单元的循环寿命;另一方面,这能够有效避免电极被氧化或者被侵蚀,以防止选通管单元失效,进一步保证选通管单元的循环寿命。
对于第一顶电极202和第一底电极203所使用的电极材料,这包括但不限于以下::钨化钛(TiW)、钨(W)、铝(Al)、氮化钛(TiN)、钛(Ti)、钽(Ta)、银(Ag)、铂(Pt)、碳(C)、铜(Cu)、钌(Ru)、金(Au)、钴(Co)、铬(Cr)、镍(Ni)、铱(Ir)、钯(Pd)、铑(Rh)等。
对于第二顶电极103、第二底电极104所使用的电极材料,这包括但不限于以下:Pt(铂)、Ti(钛)、W(钨)、Au(金)、Ru(钌)、Al(铝)、TiW(钨化钛)、TiN(氮化钛)、TaN(氮化钽)、IrO2(二氧化铱)、ITO(氧化铟锡)、IZO(铟锌氧化物)中的至少一种。
第一顶电极202和第一底电极203,以及,第二顶电极103和第二底电极104所使用的电极材料可以相同,也可以不同。
对于绝缘介质,这包括第一绝缘介质204和第二绝缘介质105,其一,绝缘介质具有绝缘性,能够避免相应的顶电极和底电极发生短路;其二,能够使得功能层(例如,选通层和/或相变材料层)被限制在其上的容置孔内,利于使功能层保持精确的尺寸,且能够得到有效的防护。在一些示例中,第一绝缘介质204和第二绝缘介质105所采用的绝缘材料包括但不限于:二氧化硅(SiO2)、氮化硅(Si3N4)等。
在一些示例中,本公开实施例提供的相变存储芯片为内存级相变存储芯片。
本公开实施例提供的相变存储芯片可以作为单独的内存进行使用,也可以与动态随机存取存储器共同作为混合内存进行使用。
再一方面,本公开实施例还提供了一种相变存储芯片的制备方法,其中,该相变存储芯片如上述所示。对于相变存储芯片中除了衬底之外的其他层,例如,选通层、缓冲层、相变层、顶电极和底电极等,均可以通过薄膜沉积工艺来形成。
上述涉及的薄膜沉积工艺包括但不限于以下:物理气相沉积(Physical VapourDeposition,PVD)、原子层沉积(Atomic Layer Deposition,ALD)、金属有机物化学气相沉积(Metal Organic Chemical Vapor Deposition,MOCVD)、分子束外延(Molecular BeamEpitaxy,MBE)等。
磁控溅射是一种常见的物理气相沉积工艺,本公开实施例中,可以使用磁控溅射工艺来制备相变存储芯片中的各层。
根据具体的层来确定每一层对应的磁控溅射参数,以制备选通层举例来说,一些适用的磁控溅射参数如下所示:本底真空度为10-3Pa~10-5Pa;溅射气压为0.3Pa~0.8Pa等;基板温度,也就是样品台温度为20℃~400℃;溅射功率为7W~50W等;溅射气体包括但不限于:氩气、氪气、氙气、氖气、氮气中的至少一种,例如,选用氩气Ar作为溅射气体。磁控溅射方式可以为直流磁控溅射,也可以为射频磁控溅射。
以制备选通层举例来说,所使用的选通管材料可以为合金形式,也可以为多元化合物或形式,还可以为单质与单质相混合或者单质与化合物相混合的混合物形式,还可以为上述各形式的组合。
在一些示例中,选通管材料为Te单质与各掺杂元素的单质的混合物形式,该种情形下,根据选通管材料中Te与各掺杂元素各自的原子百分含量,将Te单质与各掺杂元素的单质混合均匀,并进行选通层的制备。对于以上单质材料,可以利用单靶溅射获得期望组成的选通层。
在一些示例中,选通管材料为不同的含Te化合物的组合或者为含Te化合物和掺杂元素单质的组合,该种情形下,可以利用合金靶、化合物靶、单质靶的一种或者任意组合进行共溅射,来获得期望组成的选通层。
举例来说,选通管材料为CxGeyTe1-(x+y)或者CxGeyNzTe1-(x+y+z),在该情形下,可以在特定的GeTe化合物的基础上进行C单质、或者C单质和N单质的掺杂来获得。即,利用化合物靶和单质靶进行组合共溅射。
当选通管单元的选通层集成于相变存储单元时,利用上述制备方法在相应的层(例如,底电极或者缓冲层)上直接沉积形成选通层即可。
再一方面,本公开实施例还提供了一种存储设备,该存储设备包括控制器和上述的任一种相变存储芯片,控制器用于存储数据至相变存储芯片,其中,控制器对存储设备中保存的数据进行读写,并和外部接口进行交互通讯。
该存储设备(又可以称为存储器),可以被配置为存储各种类型的数据,这些数据可以为联系人数据,电话簿数据,消息,图片,视频等,也可以为指令性数据。
本公开实施例涉及的存储设备可以设置成各种类型,例如,这包括但不限于:内存、硬盘、磁盘、光盘等。
再一方面,本公开实施例还提供了一种电子设备,该电子设备包括处理器和上述的存储设备,处理器用于存储电子设备产生的数据至存储设备。
在一些示例中,该电子设备包括但不限于:计算机、手机、音乐播放设备、数字广播设备、消息收发设备、游戏控制设备、医疗设备、健身设备、个人数字助理等。
下面将通过更具体的实施例进一步地描述本公开,虽然下面描述了一些具体的实施方式,然而应该理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。实施例中未注明具体技术或条件者,按照本领域内的文献所描述的技术或条件或者按照产品说明书进行,所用试剂或仪器未注明生产厂商者,均可以为可以通过市购获得的常规产品。
实施例1
本实施例1提供了一种OTS型选通管单元,该选通管单元的结构如附图4所示,该选通管单元001包括选通层101、缓冲层102、第二顶电极103、第二底电极104、第二绝缘介质105和第二衬底106,第二顶电极103、缓冲层102、选通层101、第二底电极104、第二衬底106由上至下依次层叠布置;第二绝缘介质105包覆于选通层101、缓冲层102、第二顶电极103、第二底电极104的侧部。
其中,选通层101所使用的选通管材料为C0.17Ge0.13Te0.7,又可定义为C17Ge13Te70,选通层101的厚度为30nm;缓冲层102所使用的缓冲材料为非晶碳层,缓冲层102的厚度为5nm。第二顶电极103、第二底电极104的材质均为金属W,两者的厚度均为100nm;第二绝缘介质105的材质为二氧化硅。
该OTS型选通管单元的制备方法如下所示:
将表面涂覆有一层二氧化硅层且晶相为<100>的硅片作为第二衬底106,将第二衬底106依次放置于丙酮、酒精中进行超声洗涤,洗涤时间为15分钟。洗涤完毕后,使用氮气枪将第二衬底106表面残留的液体吹净烘干,待用。
通过磁控溅射工艺在第二衬底106上沉积一层第二底电极104,通过等离子体增强化学气相沉积工艺在第二底电极104上形成二氧化硅材质的绝缘介质,通过电感耦合等离子体刻蚀系统对绝缘介质进行蚀刻,在上形成容置孔,得到第二绝缘介质105。基于选通管材料为C0.17Ge0.13Te0.7材料,利用GeTe化合物靶材和C单质靶材,基于共溅射工艺向容置孔内沉积选通层101,然后,通过磁控溅射工艺在选通层101上沉积一层第二顶电极103。
其中,选通层101采用射频磁控溅射工艺制备得到,所涉及的磁控溅射参数如下所示:本底真空度为10-4Pa;溅射气压为0.8Pa;样品台温度为室温;溅射功率为35W(RF);溅射气体为氩气。
实施例2
对实施例1中制备的OTS型选通管单元在400℃下退火处理30min,然后,对经退火处理后的OTS型选通管单元的选通性能进行测试,具体测试项目如下所示:
(1)采用半导体器件分析测试仪B1500A的WGFMU快采模块(即,波形发生器/快速测量单元),通过三角波脉冲激发实施例1提供的OTS型选通管单元,对其开态电流进行了测试,测试结果参见图9,如图9所示,实施例1提供的选通管单元的开态电流Ion为1.2mA,这说明实施例1提供的OTS型选通管单元的开态电流能够支撑相变存储器的读写擦操作,使其具有高驱动能力。
(2)采用半导体器件分析测试仪B1500A的SMU模块(即,电源测量单元),以DC测量法对实施例1提供的OTS型选通管单元的I-V特性进行测试,测试结果表明,实施例1提供的OTS型选通管单元的漏电流Ioff为2nA,可见,实施例1提供的OTS型选通管单元表现为较低的关态漏电流,使其能够保持良好的选通性能。
(3)采用半导体器件分析测试仪B1500A的WGFMU快采模块输出信号,利用示波器采集信号的方式,对实施例1提供的OTS型选通管单元的开启时间(其代表了开启速度)进行了测试,测试结果参见图10,如图10所示,该选通管单元的开启时间Ton约为2ns,表现为较快的开启速度(即,低时延),使得该选通管单元匹配存储级内存成为可能。
(4)采用半导体器件分析测试仪B1500A的WGFMU脉冲模块(即,脉冲发生器单元),对实施例1提供的OTS型选通管单元的循环寿命进行了测试,测试结果参见图11,如图11所示,该选通管单元在经历退火操作后,该选通管单元的稳定开启次数仍然高达1.2×1010次,可见,该选通管单元具有优异的循环寿命和高疲劳特性,使得该选通管单元匹配存储级内存成为可能。
其中,图11中,位于上方的点线为On Current,即开态的电流分布情况,位于下方的点线为Off Current,即关态的电流分布情况。
实施例3
本实施例3提供了另一些OTS型选通管单元,这些OTS型选通管单元的结构和制备方法与实施例1一致,区别在于,这些选通管单元中的选通层分别由N0.05Ge0.25Te0.7材料、B0.15Ge0.13Te0.72材料、C0.1Ga0.15Te0.85材料、C0.15N0.07Ge0.15Te0.63材料、Si0.22N0.05Ge0.13Te0.6材料、B0.15N0.05Ge0.12Te0.68材料、Si0.15C0.1Ge0.15Te0.6材料、N0.05In0.05Ge0.1Te0.8材料形成。
采用与实施例2中相同的方式,分别对这些OTS型选通管单元的选通性能进行测试,测试结果表明,这些OTS型选通管单元的关态漏电流、开态电流、开启时间、循环寿命与实施例1提供的OTS型选通管单元基本相当,同样表现为优异的选通性能。
以上所述仅是为了便于本领域的技术人员理解本公开的技术方案,并不用以限制本公开。凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (16)

1.一种选通管材料,其特征在于,所述选通管材料包括Te元素和掺杂元素,所述Te元素的原子百分含量大于或等于50%且小于或等于90%,余量为所述掺杂元素;
所述掺杂元素包括:第一掺杂元素和第二掺杂元素,所述第一掺杂元素为B、C、N、Si、S、Se中的一种,所述第二掺杂元素为Al、Zn、Ge、Cd、Mg、Ga、In中的一种。
2.根据权利要求1所述的选通管材料,其特征在于,所述掺杂元素还包括第三掺杂元素,所述第三掺杂元素不同于所述第一掺杂元素和所述第二掺杂元素,所述第三掺杂元素为B、C、N、Ge、Si、Al、Zn、Ga、S、Se中的一种。
3.一种相变存储芯片,其特征在于,所述相变存储芯片包括:多个存储子单元,每一所述存储子单元包括相串联的选通管单元(001)和相变存储单元(002);
每个所述选通管单元(001)包括选通层(101),所述选通层(101)采用权利要求1-2任一项所述的选通管材料制备得到。
4.根据权利要求3所述的相变存储芯片,其特征在于,所述选通管单元(001)还包括缓冲层(102),所述缓冲层(102)层叠于所述选通层(101)的一个表面或者相对的两个表面,所述缓冲层(102)用于抑制所述选通层(101)发生元素偏析。
5.根据权利要求4所述的相变存储芯片,其特征在于,所述缓冲层(102)对应的缓冲材料选自非晶碳类化合物、MoTe2、MoS2、MnTe、HfO2/TaO、WTe2、WS2中的至少一种。
6.根据权利要求3所述的相变存储芯片,其特征在于,所述选通层(101)的厚度为10nm~50nm。
7.根据权利要求3-6任一项所述的相变存储芯片,其特征在于,所述选通管单元(001)与所述相变存储单元(002)集成设置。
8.根据权利要求7所述的相变存储芯片,其特征在于,所述选通管单元(001)包括选通层(101)和缓冲层(102),以及,所述相变存储单元(002)包括相变层(201);
所述缓冲层(102)位于所述选通层(101)和所述相变层(201)之间。
9.根据权利要求7所述的相变存储芯片,其特征在于,所述选通管单元(001)包括选通层(101)和缓冲层(102),以及,所述相变存储单元(002)包括相变层(201);
其中一个所述缓冲层(102)位于所述选通层(101)和所述相变层(201)之间,以及,另一个所述缓冲层(102)位于所述选通层(101)和相应的电极之间。
10.根据权利要求8所述的相变存储芯片,其特征在于,所述存储子单元包括选通层(101)、缓冲层(102)、相变层(201)、第一顶电极(202)、第一底电极(203)、第一绝缘介质(204)和第一衬底(205);
所述选通层(101)、所述缓冲层(102)、所述相变层(201)依次层叠布置,且三者整体连接于所述第一顶电极(202)和所述第一底电极(203)之间;
所述第一底电极(203)位于所述第一衬底(205)上,所述第一绝缘介质(204)被配置为对所述存储子单元提供绝缘隔离作用。
11.根据权利要求9所述的相变存储芯片,其特征在于,所述存储子单元包括选通层(101)、缓冲层(102)、相变层(201)、第一顶电极(202)、第一底电极(203)、第一绝缘介质(204)和第一衬底(205);
一个所述缓冲层(102)、所述选通层(101)、另一个所述缓冲层(102)、所述相变层(201)依次层叠布置,且四者整体连接于所述第一顶电极(202)和所述第一底电极(203)之间;
所述第一底电极(203)位于所述第一衬底(205)上,所述第一绝缘介质(204)被配置为对所述存储子单元提供绝缘隔离作用。
12.根据权利要求3-6任一项所述的相变存储芯片,其特征在于,所述选通管单元(001)与所述相变存储单元(002)各自独立。
13.根据权利要求12所述的相变存储芯片,其特征在于,所述选通管单元(001)包括选通层(101)、第二顶电极(103)、第二底电极(104)、第二绝缘介质(105)和第二衬底(106);
所述第二顶电极(103)、所述选通层(101)、所述第二底电极(104)、所述第二衬底(106)由上至下依次层叠布置;
所述第二绝缘介质(105)被配置为对选通管单元(001)提供绝缘隔离作用。
14.根据权利要求12所述的相变存储芯片,其特征在于,所述选通管单元(001)包括选通层(101)、缓冲层(102)、第二顶电极(103)、第二底电极(104)、第二绝缘介质(105)和第二衬底(106);
所述第二顶电极(103)、所述缓冲层(102)、所述选通层(101)、所述第二底电极(104)、所述第二衬底(106)由上至下依次层叠布置;
所述第二绝缘介质(105)被配置为对选通管单元(001)提供绝缘隔离作用。
15.一种存储设备,其特征在于,所述存储设备包括控制器、至少一个相变存储芯片,所述相变存储芯片如权利要求3-14任一项所示,所述控制器用于存储数据至所述相变存储芯片。
16.一种电子设备,其特征在于,所述电子设备包括处理器及权利要求15所述的存储设备,所述处理器用于存储所述电子设备产生的数据至所述存储设备。
CN202211028549.2A 2022-08-25 2022-08-25 选通管材料、相变存储芯片、存储设备及电子设备 Pending CN117693284A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211028549.2A CN117693284A (zh) 2022-08-25 2022-08-25 选通管材料、相变存储芯片、存储设备及电子设备
PCT/CN2023/114724 WO2024041611A1 (zh) 2022-08-25 2023-08-24 选通管材料、相变存储芯片、存储设备及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211028549.2A CN117693284A (zh) 2022-08-25 2022-08-25 选通管材料、相变存储芯片、存储设备及电子设备

Publications (1)

Publication Number Publication Date
CN117693284A true CN117693284A (zh) 2024-03-12

Family

ID=90012590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211028549.2A Pending CN117693284A (zh) 2022-08-25 2022-08-25 选通管材料、相变存储芯片、存储设备及电子设备

Country Status (2)

Country Link
CN (1) CN117693284A (zh)
WO (1) WO2024041611A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655082B1 (ko) * 2005-12-23 2006-12-08 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
CN109638153A (zh) * 2018-12-06 2019-04-16 华中科技大学 一种选通管材料、选通管器件及其制备方法
CN111463346B (zh) * 2020-03-26 2023-03-21 中国科学院上海微系统与信息技术研究所 一种ots选通材料、ots选通单元及其制备方法和存储器
CN112652713A (zh) * 2020-12-15 2021-04-13 华中科技大学 一种具有类超晶格结构的选通管及其制备方法

Also Published As

Publication number Publication date
WO2024041611A1 (zh) 2024-02-29

Similar Documents

Publication Publication Date Title
JP6062155B2 (ja) GeリッチなGST−212相変化材料
TWI323937B (en) Memory cell device and manufacturing method
US9337421B2 (en) Multi-layered phase-change memory device
US7569844B2 (en) Memory cell sidewall contacting side electrode
JP5845083B2 (ja) ドープされた相変化材料を形成するための複合ターゲットのスパッタリング
TWI335662B (en) Memory cell with memory material insulation and manufacturing method
TWI489622B (zh) Memory elements and memory devices
US8587983B2 (en) Resistance random access memory structure for enhanced retention
CN110061131B (zh) 一种相变材料、相变存储单元及其制备方法
US9917252B2 (en) GaSbGe phase change memory materials
TWI467571B (zh) 記憶體組件及記憶體裝置
TW200305885A (en) Silver-selenide/chalcogenide glass stack for resistance variable memory
CN102194512A (zh) 存储元件、存储装置以及存储装置操作方法
TW201110437A (en) Phase change structure with composite doping for phase change memory
TW201112400A (en) Phase change memory having one or more non-constant doping profile
CN102855929B (zh) 存储元件、制造存储元件的方法以及存储装置
US7884342B2 (en) Phase change memory bridge cell
CN102683378A (zh) 存储元件和存储装置
TW201123573A (en) Phase-separated type non-volatile memory
CN102820426A (zh) 存储元件和存储装置
US7884345B2 (en) Phase-change material, memory unit and method for electrically storing/reading data
JP2008288587A (ja) アンチモン−亜鉛合金を利用した相変化形不揮発性メモリ素子及びその製造方法
CN117693284A (zh) 选通管材料、相变存储芯片、存储设备及电子设备
CN116828969A (zh) 选通管材料、相变存储芯片、存储设备及电子设备
WO2023143587A1 (zh) 相变材料、相变存储芯片、存储设备及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination