CN116568128B - 一种干法刻蚀制备侧壁加热电极的方法 - Google Patents
一种干法刻蚀制备侧壁加热电极的方法 Download PDFInfo
- Publication number
- CN116568128B CN116568128B CN202310850746.0A CN202310850746A CN116568128B CN 116568128 B CN116568128 B CN 116568128B CN 202310850746 A CN202310850746 A CN 202310850746A CN 116568128 B CN116568128 B CN 116568128B
- Authority
- CN
- China
- Prior art keywords
- heating electrode
- substrate
- side wall
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000001312 dry etching Methods 0.000 title claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 115
- 238000005530 etching Methods 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 65
- 239000011241 protective layer Substances 0.000 claims abstract description 27
- 238000009616 inductively coupled plasma Methods 0.000 claims description 41
- 239000007789 gas Substances 0.000 claims description 31
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 239000012495 reaction gas Substances 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 7
- 230000005764 inhibitory process Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 29
- 239000010936 titanium Substances 0.000 description 55
- 238000011161 development Methods 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 238000001878 scanning electron micrograph Methods 0.000 description 12
- 238000004528 spin coating Methods 0.000 description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 239000012071 phase Substances 0.000 description 9
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- HTMSBWALTOVFCD-UHFFFAOYSA-N C[Ti](N)(C)(C)C Chemical compound C[Ti](N)(C)(C)C HTMSBWALTOVFCD-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 239000012782 phase change material Substances 0.000 description 6
- 239000002243 precursor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000005234 chemical deposition Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种干法刻蚀制备侧壁加热电极的方法，包括以下步骤：S1）在衬底上依次形成绝缘介质层、加热电极层与光刻胶层，得到中间体；S2）将所述中间体进行曝光和显影，得到侧壁具有光刻胶保护层的衬底；S3）将所述侧壁具有光刻胶保护层的衬底进行干法刻蚀，得到具有侧壁加热电极的衬底。与现有技术相比，本发明采用干法刻蚀对纵向和横向的同步刻蚀过程中，极大程度保护住光刻胶保护层下的加热电极，且台阶侧壁无光刻胶区域无加热电极残留。
Description
技术领域
本发明属于微机电系统技术领域，尤其涉及一种干法刻蚀制备侧壁加热电极的方法。
背景技术
相变存储器（phase change memory）缩略表示为PCM、PRAM或PCRAM，它是一种非易失性的存储器件。在众多新型存储器中，PCRAM的制造工艺与CMOS工艺兼容、工艺简单、高速、高密度、低成本的优势尤为明显，随着最近几年的研究开发，PCRAM已经被公认为下一代最有希望的存储器之一。
目前PCRAM研究的目标在于实现相变存储器操作时的低操作电流和低功率。PCRAM实现信息的写入和擦除的方式是利用焦耳热使微小区域的相变材料发生相变，相变区域的尺寸越小发生相变所需的功耗就越低。当器件单元的尺寸越小，发生相变所需的功耗就越低。当器件单元的尺寸越小甚至达到三维纳米尺度，PCRAM的优越性将越充分地体现。因此对于PCRAM器件结构的开发成为了研究的热点。
目前已研究的PCRAM器件单元结构有很多种，包括“蘑菇型”器件结构（International Electron Devices Meeting, 2006）、边缘接角虫（Symposium on VLSITechnology Digest of Technical Papers, 175, 2003）、u形结构（IEEE Solid-StateCircuits, 40, 1557, 2005）、环形电极结构（Jpn. J. Appl. Phys. , 46, 2007）、相变材料桥式结构（IEDM, 2006）、垂直二极管与自对准下电极结构（ISSCC, 472, 2007）和垂直型侧壁结构（H01L,2006）等等。
其中，垂直型侧壁加热电极结构，由于减少了相变材料与加热电极的接触面，进一步缩小相变发生区域，从而达到降低操作电流和功耗的目标。但是特殊的垂直型侧壁结构工艺要求较为苛刻，在已有的垂直型侧壁电极结构主要包括的工艺步骤有：1）形成经典通孔；2）沉积绝缘层；3）通过光刻工艺在子线方向上形成侧壁电极填充槽；4）侧壁电极的沉积；5）沉积绝缘保护层；6）涂抗反射胶及旋平；7）通过光刻工艺开侧壁电极；8）去胶及清洗；9）沉积绝缘层；10）利用化学机械研磨平坦化表面并磨去多余的金属层。但是此工艺只能得到“L”型，需要考虑顶部与相变材料的接触面积，无法保证顶部良好的接触。另外采用湿法刻蚀各向同性会使得掩模底部Ti内掏严重，造成加热过程中，带来漏电甚至断电现象，大大降低器件的良率。
发明内容
有鉴于此，本发明要解决的技术问题在于提供一种干法刻蚀制备侧壁加热电极的方法，该方法采用干法刻蚀对纵向和横向的同步刻蚀过程中，极大程度保护住光刻胶下电极，且台阶侧壁无光刻胶区域无加热电极残留。
本发明提供了一种干法刻蚀制备侧壁加热电极的方法，包括以下步骤：
S1）在衬底上依次形成绝缘介质层、加热电极层与光刻胶层，得到中间体；
S2）将所述中间体进行曝光和显影，得到侧壁具有光刻胶保护层的衬底；
S3）将所述侧壁具有光刻胶保护层的衬底进行干法刻蚀，得到具有侧壁加热电极的衬底。
优选的，所述衬底具有台阶结构；台阶结构顶部形成绝缘介质层的厚度为400~1000 nm；台阶结构侧壁形成绝缘介质层的厚度为0~300 nm；衬底除台阶结构之外其他区域形成绝缘介质层的厚度为100~500 nm。
优选的，所述衬底具有台阶结构；台阶结构顶部形成加热电极层的厚度为100~1000 nm；台阶结构侧壁形成加热电极层的厚度为100~500 nm；衬底除台阶结构之外其他区域形成加热电极层的厚度为100~1000 nm。
优选的，所述绝缘介质层为SiO2层；所述加热电极层为Ti加热电极层。
优选的，所述干法刻蚀的气体包括主要刻蚀反应气体与起抑制作用的气体；所述主要刻蚀反应气体与起抑制作用的气体的体积比为（4~6）：1。
优选的，所述主要刻蚀反应气体选自Cl2；所述起抑制作用的气体选自BCl3、N2与CHF3中的一种或多种。
优选的，所述干法刻蚀为电感耦合等离子刻蚀；所述所述电感耦合等离子刻蚀的上射频功率为1000~1500 W；下射频功率为10~80 W。
优选的，所述电感耦合等离子刻蚀的上射频功率与下射频功率之比为（30~50）：1。
优选的，所述电感耦合等离子刻蚀的冷水机的温度为0℃~90℃。
优选的，所述干法刻蚀的腔压为5~80 mTorr。
优选的，所述具有侧壁加热电极的衬底无侧壁加热电极的区域无加热电极残留，光刻胶保护层覆盖的加热电极区域内掏小于500 nm。
本发明还提供了一种侧壁加热电极结构，所述侧壁加热电极结构中加热电极的纵截面为Z字形结构。
优选的，所述侧壁加热电极结构包括衬底；所述衬底具有台阶结构；所述台阶结构的表面设置有绝缘介质层；所述台阶结构的顶部、一侧壁与该侧壁相邻的衬底的底部设置有加热电极；所述台阶结构的顶部的加热电极的宽度小于等于台阶结构的宽度。
优选的，所述台阶结构的顶部的加热电极的宽度为台阶结构宽度的1/3~2/3。
本发明提供了一种干法刻蚀制备侧壁加热电极的方法，包括以下步骤：S1）在衬底上依次形成绝缘介质层、加热电极层与光刻胶层，得到中间体；S2）将所述中间体进行曝光和显影，得到侧壁具有光刻胶保护层的衬底；S3）将所述侧壁具有光刻胶保护层的衬底进行干法刻蚀，得到具有侧壁加热电极的衬底。与现有技术相比，本发明采用干法刻蚀对纵向和横向的同步刻蚀过程中，极大程度保护住光刻胶保护层下的加热电极，且台阶侧壁无光刻胶区域无加热电极残留。
附图说明
图1为本发明提供的侧壁具有光刻胶保护层的衬底干法蚀刻前后的结构示意图；
图2为本发明实施例1步骤3中干法刻蚀前后衬底的SEM图；
图3为本发明实施例2步骤3中干法刻蚀前后衬底的SEM图；
图4为本发明对比例1中步骤3干法刻蚀前后衬底的SEM图；
图5为本发明对比例2中步骤3干法刻蚀前后衬底的SEM图；
图6为本发明对比例3中步骤3干法刻蚀前后衬底的SEM图；
图7为本发明对比例4中步骤3干法刻蚀前后衬底的SEM图。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种干法刻蚀制备侧壁加热电极的方法，包括以下步骤：S1）在衬底上依次形成绝缘介质层、加热电极层与光刻胶层，得到中间体；S2）将所述中间体进行曝光和显影，得到侧壁具有光刻胶保护层的衬底；S3）将所述侧壁具有光刻胶保护层的衬底进行干法刻蚀，得到具有侧壁加热电极的衬底。
其中，本发明对所有原料的来源并没有特殊的限制，为市售即可。
在衬底上依次形成绝缘介质层、加热电极层与光刻胶层，得到中间体；所述衬底为本领域技术人员熟知的作为存储器件的衬底即可，并无特殊的限制，其具有存储器件结构的形状；在本发明中，所述衬底具有台阶结构；台阶结构顶部形成绝缘介质层的厚度优选为400~1000 nm；台阶结构侧壁形成绝缘介质层的厚度优选为0~300 nm，更优选为100~300nm；衬底除台阶结构之外其他区域形成绝缘介质层的厚度优选为100~500 nm，更优选为200~500 nm，再优选为300~400 nm；所述绝缘介质层为本领域技术人员熟知的绝缘介质层接口并无特殊的限制，本发明中优选为SiO2层；所述绝缘介质层的形成方法为本领域技术人员熟知的形成方法即可，并无特殊的限制，包括并不限于物理沉积（PVD）、化学沉积（CVD）、原子层沉积（ALD）或旋涂法等工艺；所述台阶结构顶部形成加热电极层的厚度优选为100~1000 nm，更优选为100~800 nm，再优选为200~500 nm，再优选为300~400 nm，最优选为350nm；台阶结构侧壁形成加热电极层的厚度优选为100~500 nm，更优选为100~400 nm，再优选为200~300 nm，更优选为100~800 nm，再优选为200~500 nm，再优选为300~400 nm，最优选为350 nm；衬底除台阶结构之外其他区域形成加热电极层的厚度优选为100~1000 nm；所述加热电极层为本领域技术人员熟知的作为相变存储器件的加热电极层即可，并无特殊的限制，本发明中优选为Ti加热电极层；所述加热电极层的形成方法为本领域技术人员熟知的方法即可，并无特殊的限制，包括并不限于物理沉积（PVD）、化学沉积（CVD）、原子层沉积（ALD）或旋涂法等工艺；所述光刻胶层的厚度优选为1000-1500 nm；所述光刻胶层为本领域技术人员熟知的作为掩模层的光刻胶即可，并无特殊的限制，本发明中提供的实施例中具体为紫外光刻胶；所述光刻胶层的厚度优选为500~3000 nm，更优选为1000~2500 nm，再优选为1500~2000 nm；所述光刻胶层形成的方法优选为旋涂。
将所述中间体进行曝光和显影，得到侧壁具有光刻胶保护层的衬底；所述曝光的波长可根据光刻胶层的种类进行选择，本发明中优选为紫外灯曝光；所述曝光的剂量优选为50~200 mJ/cm2；所述曝光的能量优选为1000~5000 mJ，更优选为2000~4000 mJ，再优选为2500~3500 mJ，最优选为3000 mJ；曝光后进行显影，利用显影液溶解由曝光造成的光刻胶的可溶解区域从而使仅有最终加热电极上具有光刻胶保护层，确定侧壁加热电极的形状；所述显影所用的显影液的种类可根据光刻胶的种类进行选择；在本发明提供的实施例中，所述显影液的种类具体为氢氧化钾溶液；所述氢氧化钾溶液的浓度优选为0.5~3 wt%，更优选为1~2 wt%；所述显影的时间优选为15~60 s；所述显影的电导率优选为5~10 ms/cm2，更优选为8.0 ms/cm2；在本发明中，侧壁具有光刻胶保护层的衬底的垂直截面中光刻胶保护层的形成可为倒“L”型也可为Z型；在本发明中显影后优选还进行固化处理；所述固化处理的温度优选为100℃~200℃，更优选为130℃~180℃，再优选为150℃；所述固化处理的时间优选为10~60 min，更优选为20~50 min，再优选为30 min。
将所述侧壁具有光刻胶保护层的衬底进行干法刻蚀，参见图1，图1为本发明提供的侧壁具有光刻胶保护层的衬底干法蚀刻前后的结构示意图，其中左图为侧壁具有光刻胶保护层的衬底，右图干法蚀刻后侧壁具有光刻胶保护层的衬底；在本发明中，所述干法刻蚀工艺优选为电感耦合等离子刻蚀；所述电感耦合等离子刻蚀的上射频功率优选为1000~1500 W；下射频功率优选为10~80 W，更优选为20~50 W，再优选为30~40 W；所述电感耦合等离子刻蚀的上射频功率与下射频功率之比优选为（30~50）：1，更优选为（33~50）：1；所述电感耦合等离子刻蚀的冷水机的温度优选为0℃~90℃，更优选为10℃~80℃，再优选为20℃~60℃，再优选为40℃~50℃，最优选为45℃；所述干法刻蚀的气体包括主要刻蚀反应气体与起抑制作用的气体；主要刻蚀反应气体与刻蚀材料发生反应生成挥发性产物如TiCl4；起抑制作用的气体可以在侧壁形成阻挡层，实现高的各向异性蚀刻；所述主要刻蚀反应气体与起抑制作用的气体的体积比优选为（4~6）：1，更优选为（4~5）：1，再优选为5：1；所述主要刻蚀反应气体优选Cl2；所述起抑制作用的气体为可与光刻胶产生大量聚合物沉积在金属侧壁，形成阻止进一步反应的钝化层，本发明中优选为BCl3、N2与CHF3中的一种或多种；干法刻蚀时，气体的总流量优选为50~500 sccm，更优选为80~300 sccm，再优选为150~200 sccm，最优选为150~180 sccm；所述干法刻蚀的腔压优选为3~50 mTorr，更优选为3~30 mTorr，再优选为3~20 mTorr，最优选为5~80 mTorr，更优选为5~50 mTorr，再优选为10~20 mTorr；所述干法刻蚀的时间优选为100~500 s，更优选为200~400 s，再优选为300 s。采用本发明提供的干法刻蚀采用高source以及低bias的功率设置，纵向和横向刻蚀速率接近，并且对于光刻胶保护区域具有较高的选择比，在保证无光刻胶保护下的加热电极无刻蚀残留下，对加热电极位置获得良好的刻蚀形貌。
干法刻蚀后，还优选去除光刻胶保护层，得到具有侧壁加热电极的衬底；所述去除光刻胶保护层的方法优选为干法去胶；所述具有侧壁加热电极的衬底无侧壁加热电极的区域无加热电极残留，光刻胶保护层覆盖的加热电极区域内掏小于500 nm，绝缘介质层的剩余量大于200 nm。
本发明采用干法刻蚀对纵向和横向的同步刻蚀过程中，极大程度保护住光刻胶保护层下的加热电极，且台阶侧壁无光刻胶区域无加热电极残留。
本申请还提供了一种侧壁加热电极结构，所述侧壁加热电极结构中加热电极的纵截面为Z字形结构。
具体的，所述侧壁加热电极结构包括衬底；所述衬底具有台阶结构；所述台阶结构的表面设置有绝缘介质层；所述台阶结构的顶部、一侧壁与该侧壁相邻的衬底的底部设置有加热电极；所述台阶结构的顶部的加热电极的宽度小于等于台阶结构的宽度，进一步优选为台阶结构宽度的1/3~2/3，更进一步优选为台阶结构宽度的1/3~1/2。
侧壁垂直电极材料一般只存在侧壁一侧，这样不仅需要考虑到顶部与相变材料的接触面积，还需要考虑到与底部通孔的接触。所以在光刻过程中，本申请设计电极“Z”字型结构，这样做可以增大套准工艺的工艺窗口，保证侧壁电极与顶部相变材料以及底部通孔能有良好的接触；另外在干法刻蚀过程中，在保证其他位置电极材料无残余下，电极顶部和底部内掏无法避免，“Z”结构在一定内掏下，仍然能做到良好的接触，大大提高刻蚀工艺窗口。
为了进一步说明本发明，以下结合实施例对本发明提供的一种干法刻蚀制备侧壁加热电极的方法进行详细描述。
以下实施例中所用的试剂均为市售。
实施例1
步骤1：在半导体衬底上依次形成SiO2绝缘层、Ti电极、PR掩模。SiO2绝缘层通过等离子增强化学气相沉积（PECVD），温度设置在260℃，主要沉积气体为SiH4、N2O等，沉积侧壁厚度为300 nm，顶部和底部厚度为400 nm；Ti电极层通过气相外延生长（MOCVD），采用前驱体四甲基胺基钛TEMAT和NH3，在380℃下，沉积侧壁厚度为200 nm，顶部和底部厚度为350nm；PR掩模采用紫外光刻胶，光刻胶层形成的方法为旋涂，旋涂速度为1500 r/min，时间30s，在隧道式烤箱进行预烤，预烤温度100°C，时间5分钟，旋涂厚度光刻胶厚为1500 nm。将预烤后的基材依次进行曝光与显影，所述曝光的光源为紫外光，使用紫外光对预烤后的涂膜的表面进行曝光处理，曝光能量3000 mJ；所述显影液为氢氧化钾溶液，得到需求图案，显影液的浓度为1 wt%，显影的电导率为8.0 ms/cm2，显影时间30 s；最后得到的基材使用隧道式烤箱进行固化，固烤的温度为150℃，时间为30 min。
步骤2：对ICP腔室进行5片PR+2片Ti热机；
步骤3：使用ICP刻蚀机对Ti层进行刻蚀，刻蚀过程中设置ICP刻蚀机参数如下：上射频功率1500 W，下射频功率30 W，ICP刻蚀机的冷水机温度45℃，腔压10 mTorr，使用气体为30 sccm BCl3，150 sccm Cl2，刻蚀时间300s。确保顶部/底部/无PR保护侧壁无Ti电极残余，PR保护下内掏Ti＜500 nm，SiO2剩余量＞200 nm。
本实施例中，在刻蚀阶段Ti层开始被刻蚀，停止层为绝缘材料SiO2。利用扫描电子显微镜对刻蚀前后的衬底进行分析，得到其SEM图如图2所示，其中左图为步骤3刻蚀前的衬底，右图为刻蚀后的衬底；由图2可知，此位置为垂直型侧壁加热电极，无PR保护区域（顶部/底部/侧壁）均无电极Ti残余；低下射频功率下SiO2loss较少，SiO2剩余量＞200 nm也满足；加热电极Ti存在轻微内掏，仍能保持“Z”特殊结构，形貌良好。
实施例2
步骤1：在半导体衬底上依次形成SiO2绝缘层、Ti电极、PR掩模。SiO2绝缘层通过等离子增强化学气相沉积（PECVD），温度设置在260℃，主要沉积气体为SiH4、N2O等，沉积侧壁厚度为300 nm，顶部和底部厚度为400 nm；Ti电极层通过气相外延生长（MOCVD），采用前驱体四甲基胺基钛TEMAT和NH3，在380℃下，沉积侧壁厚度为200 nm，顶部和底部厚度为350nm；PR掩模采用紫外光刻胶，光刻胶层形成的方法为旋涂，旋涂速度为1500 r/min，时间30s，在隧道式烤箱进行预烤，预烤温度100°C，时间5分钟，旋涂厚度光刻胶厚为1500 nm。将预烤后的基材依次进行曝光与显影，所述曝光的光源为紫外光，使用紫外光对预烤后的涂膜的表面进行曝光处理，曝光能量3000 mJ；所述显影液为氢氧化钾溶液，得到需求图案，显影液的浓度为1wt%，所述显影的电导率为8.0 ms/cm2，显影时间30 s；最后得到的基材使用隧道式烤箱进行固化，固烤的温度为150℃，时间为30 min。
步骤2：对ICP腔室进行5片PR+2片Ti热机；
步骤3：使用ICP刻蚀机对Ti层进行刻蚀，刻蚀过程中设置ICP刻蚀机参数如下：上射频功率1000 W，下射频功率30 W，ICP刻蚀机的冷水机温度45℃，腔压30 mTorr，使用气体为30 sccm BCl3，150 sccm Cl2，刻蚀时间300s。确保顶部/底部/无PR保护侧壁无Ti电极残余，PR保护下内掏Ti＜500nm，SiO2剩余量＞200 nm。
本实施例中，在刻蚀阶段Ti层开始被刻蚀，停止层为绝缘材料SiO2。利用扫描电子显微镜对刻蚀前后的衬底进行分析，得到其SEM图如图3所示，其中左图为步骤3刻蚀前的衬底，右图为刻蚀后的衬底；由图3可知，此位置为垂直型侧壁加热电极，无PR保护区域（顶部/底部/侧壁）均无电极Ti残余；低下射频功率下SiO2loss较少，SiO2剩余量＞200 nm也满足；加热电极Ti存在轻微内掏，仍能保持“Z”特殊结构，形貌良好。说明降低上射频功率以及增加保护气体BCl3对于PR下加热电极Ti形成更好保护，但存在无PR保护下侧壁加热电极Ti刻蚀残余风险。
对比例1
步骤1：在半导体衬底上依次形成SiO2绝缘层、Ti电极、PR掩模。SiO2绝缘层通过等离子增强化学气相沉积（PECVD），温度设置在260℃，主要沉积气体为SiH4、N2O等，沉积侧壁厚度为300 nm，顶部和底部厚度为400 nm；Ti电极层通过气相外延生长（MOCVD），采用前驱体四甲基胺基钛TEMAT和NH3，在380℃下，沉积侧壁厚度为200 nm，顶部和底部厚度为350nm；PR掩模采用紫外光刻胶，光刻胶层形成的方法为旋涂，旋涂速度为1500r/min，时间30s，在隧道式烤箱进行预烤，预烤温度100℃，时间5分钟，旋涂厚度光刻胶厚为1500nm。将预烤后的基材依次进行曝光与显影，所述曝光的光源为紫外光，使用紫外光对预烤后的涂膜的表面进行曝光处理，曝光能量3000 mJ；所述显影液为氢氧化钾溶液，得到需求图案，显影液的浓度为1 wt%，所述显影的电导率为8.0 ms/cm2，显影时间30 s；最后得到的基材使用隧道式烤箱进行固化，固烤的温度为150℃，时间为30min。
步骤2：对ICP腔室进行5片PR+2片Ti热机；
步骤3：使用ICP刻蚀机对Ti层进行刻蚀，刻蚀过程中设置ICP刻蚀机参数如下：上射频功率1500 W，下射频功率30 W，ICP刻蚀机的冷水机温度45℃，腔压20 mTorr，使用气体为150 sccm Cl2，刻蚀时间300 s。确保顶部/底部/无PR保护侧壁无Ti电极残余，PR保护下内掏Ti＜500 nm，SiO2剩余量＞200 nm。
本对比例中，在刻蚀阶段Ti层开始被刻蚀，停止层为绝缘材料SiO2。利用扫描电子显微镜对刻蚀前后的衬底进行分析，得到其SEM图如图4所示，其中左图为步骤3刻蚀前的衬底，右图为刻蚀后的衬底；由图4可知，此位置为垂直型侧壁加热电极，无PR保护区域（顶部/底部/侧壁）均无电极Ti残余；低下射频功率下SiO2loss较少，SiO2剩余量＞200 nm也满足；但过量的化学刻蚀，导致加热电极Ti存在严重内掏，顶部全部内掏，底部轻微内掏，使加热电极Ti无法保持“Z”特殊结构，无法满足需求，后期无法保持正常的连接作用。
对比例2
步骤1：在半导体衬底上依次形成SiO2绝缘层、Ti电极、PR掩模。SiO2绝缘层通过等离子增强化学气相沉积（PECVD），温度设置在260℃，主要沉积气体为SiH4、N2O等，沉积侧壁厚度为300 nm，顶部和底部厚度为400 nm；Ti电极层通过气相外延生长（MOCVD），采用前驱体四甲基胺基钛TEMAT和NH3，在380℃下，沉积侧壁厚度为200 nm，顶部和底部厚度为350nm；PR掩模采用紫外光刻胶，光刻胶层形成的方法为旋涂，旋涂速度为1500r/min，时间30s，在隧道式烤箱进行预烤，预烤温度100℃，时间5分钟，旋涂厚度光刻胶厚为1500nm。将预烤后的基材依次进行曝光与显影，所述曝光的光源为紫外光，使用紫外光对预烤后的涂膜的表面进行曝光处理，曝光能量3000 mJ；所述显影液为氢氧化钾溶液，得到需求图案，显影液的浓度为1 wt%，所述显影的电导率为8.0 ms/cm2，显影时间30 s；最后得到的基材使用隧道式烤箱进行固化，固烤的温度为150℃，时间为30min。
步骤2：对ICP腔室进行5片PR+2片Ti热机；
步骤3：使用ICP刻蚀机对Ti层进行刻蚀，刻蚀过程中设置ICP刻蚀机参数如下：上射频功率1500 W，下射频功率30 W，ICP刻蚀机的冷水机温度45℃，腔压10 mTorr，使用气体为120 sccm Cl2，30 sccm BCl3，10 sccmCHF3，刻蚀时间300 s。确保顶部/底部/无PR保护侧壁无Ti电极残余，PR保护下内掏Ti＜500 nm，SiO2剩余量＞200 nm。
本对比例中，在刻蚀阶段Ti层开始被刻蚀，停止层为绝缘材料SiO2。利用扫描电子显微镜对刻蚀前后的衬底进行分析，得到其SEM图如图5所示，其中左图为步骤3刻蚀前的衬底，右图为刻蚀后的衬底；由图5可知，此位置为垂直型侧壁加热电极，无PR保护区域（顶部/底部）均无电极Ti残余；但由于保护气体CHF3的加入，刻蚀过程中对于侧壁保护较好，虽然加热电极Ti完美保持了“Z”特殊结构，保护较好，无内掏，但其他无PR保护的侧壁存在大量Ti残留，这种情况是无法接受，所以此工艺无法满足刻蚀需求。
对比例3
步骤1：在半导体衬底上依次形成SiO2绝缘层、Ti电极、PR掩模。SiO2绝缘层通过等离子增强化学气相沉积（PECVD），温度设置在260℃，主要沉积气体为SiH4、N2O等，沉积侧壁厚度为300 nm，顶部和底部厚度为400 nm；Ti电极层通过气相外延生长（MOCVD），采用前驱体四甲基胺基钛TEMAT和NH3，在380℃下，沉积侧壁厚度为200 nm，顶部和底部厚度为350nm；PR掩模采用紫外光刻胶，光刻胶层形成的方法为旋涂，旋涂速度为1500r/min，时间30s，在隧道式烤箱进行预烤，预烤温度100℃，时间5分钟，旋涂厚度光刻胶厚为1500nm。将预烤后的基材依次进行曝光与显影，所述曝光的光源为紫外光，使用紫外光对预烤后的涂膜的表面进行曝光处理，曝光能量3000 mJ；所述显影液为氢氧化钾溶液，得到需求图案，显影液的浓度为1 wt%，所述显影的电导率为8.0 ms/cm2，显影时间30 s；最后得到的基材使用隧道式烤箱进行固化，固烤的温度为150℃，时间为30min。
步骤2：对ICP腔室进行5片PR+2片Ti热机；
步骤3：使用ICP刻蚀机对Ti层进行刻蚀，刻蚀过程中设置ICP刻蚀机参数如下：上射频功率1500 W，下射频功率30 W，ICP刻蚀机的冷水机温度45℃，腔压10 mTorr，使用气体为120 sccm Cl2，30 sccm BCl3，10 sccmN2，刻蚀时间300 s。确保顶部/底部/无PR保护侧壁无Ti电极残余，PR保护下内掏Ti＜500 nm，SiO2剩余量＞200 nm。
本对比例中，在刻蚀阶段Ti层开始被刻蚀，停止层为绝缘材料SiO2。利用扫描电子显微镜对刻蚀前后的衬底进行分析，得到其SEM图如图6所示，其中左图为步骤3刻蚀前的衬底，右图为刻蚀后的衬底；由图6可知，此位置为垂直型侧壁加热电极，无PR保护区域（顶部/底部/侧壁）均存在大量Ti残留，加入保护气体N2，产生保护太足，既影响刻蚀速率，对于无保护区域侧壁无法完全刻蚀，所以工艺无法满足刻蚀需求。
对比例4
步骤1：在半导体衬底上依次形成SiO2绝缘层、Ti电极、PR掩模。SiO2绝缘层通过等离子增强化学气相沉积（PECVD），温度设置在260℃，主要沉积气体为SiH4、N2O等，沉积侧壁厚度为300 nm，顶部和底部厚度为400 nm；Ti电极层通过气相外延生长（MOCVD），采用前驱体四甲基胺基钛TEMAT和NH3，在380℃下，沉积侧壁厚度为200 nm，顶部和底部厚度为350nm；PR掩模采用紫外光刻胶，光刻胶层形成的方法为旋涂，旋涂速度为1500 r/min，时间30s，在隧道式烤箱进行预烤，预烤温度100°C，时间5分钟，旋涂厚度光刻胶厚为1500 nm。将预烤后的基材依次进行曝光与显影，所述曝光的光源为紫外光，使用紫外光对预烤后的涂膜的表面进行曝光处理，曝光能量3000 mJ；所述显影液为氢氧化钾溶液，得到需求图案，显影液的浓度为1 wt%，显影的电导率为8.0 ms/cm2，显影时间30 s；最后得到的基材使用隧道式烤箱进行固化，固烤的温度为150℃，时间为30 min。
步骤2：对ICP腔室进行5片PR+2片Ti热机；
步骤3：使用ICP刻蚀机对Ti层进行刻蚀，刻蚀过程中设置ICP刻蚀机参数如下：上射频功率1500 W，下射频功率30 W，ICP刻蚀机的冷水机温度45℃，腔压10 mTorr，使用气体为30 sccm BCl3，90 sccm Cl2，刻蚀时间300s。确保顶部/底部/无PR保护侧壁无Ti电极残余，PR保护下内掏Ti＜500 nm，SiO2剩余量＞200 nm。
本对比例中，在刻蚀阶段Ti层开始被刻蚀，停止层为绝缘材料SiO2。利用扫描电子显微镜对刻蚀前后的衬底进行分析，得到其SEM图如图7所示，其中左图为步骤3刻蚀前的衬底，右图为刻蚀后的衬底；由图7可知，此位置为垂直型侧壁加热电极，无PR保护区域（顶部/底部）均无电极Ti残余，对比实施例1，Cl2/BCl3气体比例从5/1改为3/1，增加保护气体比例，刻蚀过程中对于侧壁保护较好，虽然加热电极Ti完美保持了“Z”特殊结构，保护较好，无内掏，但其他无PR保护的侧壁存在大量Ti残留，这种情况是无法接受，所以此工艺无法满足刻蚀需求。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种干法刻蚀制备侧壁加热电极的方法，其特征在于，包括以下步骤：
S1）在衬底上依次形成绝缘介质层、加热电极层与光刻胶层，得到中间体；
S2）将所述中间体进行曝光和显影，得到侧壁具有光刻胶保护层的衬底；
S3）将所述侧壁具有光刻胶保护层的衬底进行干法刻蚀，得到具有侧壁加热电极的衬底；
所述干法刻蚀为电感耦合等离子刻蚀；
所述电感耦合等离子刻蚀的上射频功率与下射频功率之比为（30~50）：1；
所述干法刻蚀的气体包括主要刻蚀反应气体与起抑制作用的气体；所述主要刻蚀反应气体与起抑制作用的气体的体积比为（4~6）：1。
2.根据权利要求1所述的方法，其特征在于，所述衬底具有台阶结构；台阶结构顶部形成绝缘介质层的厚度为400~1000 nm；台阶结构侧壁形成绝缘介质层的厚度为0~300 nm；衬底除台阶结构之外其他区域形成绝缘介质层的厚度为100~500 nm。
3.根据权利要求1所述的方法，其特征在于，所述衬底具有台阶结构；台阶结构顶部形成加热电极层的厚度为100~1000 nm；台阶结构侧壁形成加热电极层的厚度为100~500 nm；衬底除台阶结构之外其他区域形成加热电极层的厚度为100~1000 nm。
4.根据权利要求1所述的方法，其特征在于，所述绝缘介质层为SiO2层；所述加热电极层为Ti加热电极层。
5.根据权利要求1所述的方法，其特征在于，所述主要刻蚀反应气体选自Cl2。
6.根据权利要求1所述的方法，其特征在于，所述起抑制作用的气体选自BCl3、N2与CHF3中的一种或多种。
7.根据权利要求1所述的方法，其特征在于，所述电感耦合等离子刻蚀的上射频功率为1000~1500 W；下射频功率为10~80 W。
8.根据权利要求1所述的方法，其特征在于，所述电感耦合等离子刻蚀的冷水机的温度为0℃~90℃。
9.根据权利要求1所述的方法，其特征在于，所述干法刻蚀的腔压为5~80 mTorr。
10.根据权利要求1所述的方法，其特征在于，所述具有侧壁加热电极的衬底无侧壁加热电极的区域无加热电极残留，光刻胶保护层覆盖的加热电极区域内掏小于500 nm。
11.一种侧壁加热电极结构，其特征在于，所述侧壁加热电极结构中加热电极的纵截面为Z字形结构；
所述侧壁加热电极结构包括衬底；所述衬底具有台阶结构；所述台阶结构的表面设置有绝缘介质层；所述台阶结构的顶部、一侧壁与该侧壁相邻的衬底的底部设置有加热电极；所述台阶结构的顶部的加热电极的宽度小于等于台阶结构的宽度。
12.根据权利要求11所述的侧壁加热电极结构，其特征在于，所述台阶结构的顶部的加热电极的宽度为台阶结构宽度的1/3~2/3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310850746.0A CN116568128B (zh) | 2023-07-12 | 2023-07-12 | 一种干法刻蚀制备侧壁加热电极的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310850746.0A CN116568128B (zh) | 2023-07-12 | 2023-07-12 | 一种干法刻蚀制备侧壁加热电极的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116568128A CN116568128A (zh) | 2023-08-08 |
| CN116568128B true CN116568128B (zh) | 2023-10-03 |
Family
ID=87493320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310850746.0A Active CN116568128B (zh) | 2023-07-12 | 2023-07-12 | 一种干法刻蚀制备侧壁加热电极的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116568128B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102447061A (zh) * | 2011-12-12 | 2012-05-09 | 华中科技大学 | 一种高速低功耗相变存储器的制备方法 |
| CN103606624A (zh) * | 2013-11-15 | 2014-02-26 | 上海新储集成电路有限公司 | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 |
| CN109755384A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制备方法 |
| CN115036417A (zh) * | 2022-04-19 | 2022-09-09 | 中国科学院上海微系统与信息技术研究所 | 一种低功耗相变存储器的制备方法 |
| CN115955843A (zh) * | 2022-10-25 | 2023-04-11 | 中国科学院上海微系统与信息技术研究所 | 一种三维相变存储器及其制备方法 |
-
2023
- 2023-07-12 CN CN202310850746.0A patent/CN116568128B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102447061A (zh) * | 2011-12-12 | 2012-05-09 | 华中科技大学 | 一种高速低功耗相变存储器的制备方法 |
| CN103606624A (zh) * | 2013-11-15 | 2014-02-26 | 上海新储集成电路有限公司 | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 |
| CN109755384A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制备方法 |
| CN115036417A (zh) * | 2022-04-19 | 2022-09-09 | 中国科学院上海微系统与信息技术研究所 | 一种低功耗相变存储器的制备方法 |
| CN115955843A (zh) * | 2022-10-25 | 2023-04-11 | 中国科学院上海微系统与信息技术研究所 | 一种三维相变存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116568128A (zh) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100801308B1 (ko) | 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법 | |
| CN103337475B (zh) | 双结构接触孔同步刻蚀工艺 | |
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| KR20050032750A (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| CN116568128B (zh) | 一种干法刻蚀制备侧壁加热电极的方法 | |
| JP3932345B2 (ja) | 象嵌技法を利用した微細金属パターン形成方法 | |
| KR100751666B1 (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| CN110120364A (zh) | 浅沟槽隔离结构的制备方法 | |
| CN104701242B (zh) | 接触孔的刻蚀方法 | |
| US7341955B2 (en) | Method for fabricating semiconductor device | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100518648B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030048957A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| US7105404B2 (en) | Method for fabricating a semiconductor structure | |
| CN103824763B (zh) | 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 | |
| KR100709580B1 (ko) | 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법 | |
| KR20060113261A (ko) | 리세스게이트공정을 이용한 반도체장치의 제조 방법 | |
| KR100325601B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR20060120974A (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN115910768A (zh) | 一种半导体结构的刻蚀方法 | |
| KR100431299B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2002083865A (ja) | 半導体装置及びその製造方法 | |
| KR100548564B1 (ko) | 비트 라인 형성 방법 | |
| KR100876874B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| TW486778B (en) | Method to prevent current leakage at edge of shallow trench isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |