CN109755384A - 相变存储器及其制备方法 - Google Patents
相变存储器及其制备方法 Download PDFInfo
- Publication number
- CN109755384A CN109755384A CN201711070942.7A CN201711070942A CN109755384A CN 109755384 A CN109755384 A CN 109755384A CN 201711070942 A CN201711070942 A CN 201711070942A CN 109755384 A CN109755384 A CN 109755384A
- Authority
- CN
- China
- Prior art keywords
- layer
- heating electrode
- phase
- change material
- transition storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 title claims abstract description 55
- 238000003860 storage Methods 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title claims abstract description 52
- 238000010438 heat treatment Methods 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000012782 phase change material Substances 0.000 claims description 92
- 238000000034 method Methods 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 48
- 230000008569 process Effects 0.000 claims description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000012797 qualification Methods 0.000 abstract description 9
- 238000005530 etching Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000001459 lithography Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000009466 transformation Effects 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910000618 GeSbTe Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910001215 Te alloy Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- KXWBWCWPLXBJAN-UHFFFAOYSA-N [Sb].[W] Chemical compound [Sb].[W] KXWBWCWPLXBJAN-UHFFFAOYSA-N 0.000 description 2
- PFZWDJVEHNQTJI-UHFFFAOYSA-N antimony titanium Chemical compound [Ti].[Sb] PFZWDJVEHNQTJI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- WRQGPGZATPOHHX-UHFFFAOYSA-N ethyl 2-oxohexanoate Chemical compound CCCCC(=O)C(=O)OCC WRQGPGZATPOHHX-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000259 microwave plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Abstract
一种相变存储器及其制备方法，制备方法包括：提供基底，所述基底上具有介质层，且所述介质层内具有贯穿所述介质层厚度的沟槽；在所述沟槽内填充导电层，且所述导电层顶部低于所述介质层顶部；在所述导电层顶部以及所述导电层露出的沟槽侧壁上形成加热电极层。所述制备方法可实现加热电极层与导电层的精确对准，实施难度小，有利于提高制备的相变存储器的产品合格率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种相变存储器及其制备方法。
背景技术
相变存储器(phase change random access memory，PCRAM)利用相变材料作为存储介质以存储信息，相变材料在不同振幅和持续时间的电流脉冲的热处理下，可在晶态和非晶态间发生可逆相变，并表现出导电性差异，相变材料的上述性质可用于实现数据的非易失性存储。
在相变存储器中，相变材料与加热电极层接触，而加热电极层又与导电层接触，所述导电层用于传导电流脉冲，所述加热电极层受所述电流脉冲影响产生热量，从而对所述相变材料进行加热，以促使所述相变材料发生相变。
然而，采用现有相变存储器制备方法制备的相变存储器的产品合格率较低。
发明内容
本发明解决的问题是提供一种相变存储器及其制备方法，生产难度小，可实现加热电极层与导电层的精确对准，避免发生工艺对准偏差问题，产品合格率高。
为解决上述问题，本发明提供一种相变存储器制备方法，包括：提供基底，所述基底上具有介质层，且所述介质层内具有贯穿所述介质层厚度的沟槽；在所述沟槽内填充导电层，且所述导电层顶部低于所述介质层顶部；在所述导电层顶部以及所述导电层露出的沟槽侧壁上形成加热电极层。
可选的，所述导电层顶部与所述介质层顶部的高度差在30～100纳米范围内。
可选的，形成所述导电层的工艺步骤包括：形成填充满所述沟槽的导电膜；采用回刻蚀工艺去除部分厚度的导电膜，形成所述导电层。
可选的，所述加热电极层的厚度为3～10纳米。
可选的，所述加热电极层的材料为钨或氮化钛。
可选的，在形成所述加热电极层后，所述制备方法还包括：在所述加热电极层上形成填充满所述沟槽的绝缘层，所述绝缘层顶部与所述介质层顶部齐平。
可选的，形成所述加热电极层及所述绝缘层的方法包括：在所述导电层顶部、所述导电层露出的沟槽侧壁以及介质层顶部上形成加热电极膜；在所述加热电极膜上形成填充满所述沟槽的绝缘膜，且所述绝缘膜顶部高于所述介质层顶部；去除高于所述介质层顶部的加热电极膜和绝缘膜，形成所述加热电极层及所述绝缘层。
可选的，形成所述加热电极膜的工艺为原子层沉积工艺。
可选的，采用平坦化工艺去除高于所述介质层顶部的加热电极膜和绝缘膜。
可选的，形成所述绝缘层后，所述制备方法还包括：在所述介质层上形成相变材料层，且所述相变材料层与所述加热电极层电连接。
可选的，所述介质层内具有多个相互隔离的所述沟槽；其中，所述相变材料层的数量与所述沟槽的数量相对应，且多个所述相变材料层相互隔离；形成所述相变材料层的工艺步骤包括：在所述介质层、加热电极层以及绝缘层顶部形成相变材料膜；图形化所述相变材料膜，形成所述相变材料层。
可选的，所述相变材料层覆盖所述加热电极层的整个顶部。
可选的，所述相变材料层覆盖所述加热电极层的部分顶部。
可选的，形成所述相变材料层后，所述制备方法还包括：去除所述相变材料层露出的加热电极层。
可选的，在去除所述相变材料层露出的加热电极层的工艺步骤中，去除所述沟槽侧壁上的全部加热电极层。
可选的，在去除所述相变材料层露出的加热电极层的工艺步骤中，去除所述沟槽侧壁上的部分加热电极层。
相应的，本发明还提供一种相变存储器，包括：基底，所述基底上具有介质层，且所述介质层内具有贯穿所述介质层厚度的沟槽；填充于所述沟槽内的导电层，且所述导电层顶部低于所述介质层顶部；位于所述导电层顶部以及所述沟槽侧壁上的加热电极层。
可选的，所述导电层顶部与所述介质层顶部的高度差在30～100纳米范围内。
可选的，所述相变存储器还包括：位于所述加热电极层上且填充满所述沟槽的绝缘层，所述绝缘层顶部与所述介质层顶部齐平；位于所述介质层上的相变材料层，所述相变材料层与所述加热电极层电连接。
可选的，所述加热电极层位于所述导电层顶部以及所述沟槽的部分侧壁上。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的相变存储器制备方法的技术方案中，所述基底上具有介质层，且所述介质层内具有贯穿所述介质层厚度的沟槽，在所述沟槽内填充导电层，且所述导电层顶部低于所述介质层顶部，从而所述导电层露出的所述沟槽侧壁以及所述导电层顶部为形成加热电极层提供了空间，使得形成的加热电极层底部与所述导电层顶部重合，即可实现所述加热电极层与所述导电层的精确对准，实施难度小，有利于提高相变存储器的产品合格率。
可选方案中，所述相变材料层覆盖所述加热电极层的部分顶部，一方面，实现了所述相变材料层与所述加热电极层的电接触；另一方面，所述相变材料层与所述加热电极层的接触面积较小，有利于减少热量损耗。
可选方案中，在所述介质层上形成相变材料层后，去除所述相变材料层露出的加热电极层，由于所述相变材料层露出的加热电极层处可散失热量，并且容易发生电荷泄漏，因而将所述相变材料层露出的加热电极层去除，有利于提高相变存储器的产品质量及性能。
附图说明
图1至图8是一种相变存储器的制备过程的结构示意图；
图9至图19是本发明实施例的相变存储器的制备过程的结构示意图。
具体实施方式
由背景技术可知，现有相变存储器制备方法有待改进，以提高制备的相变存储器的产品合格率。
现结合一种相变存储器制备方法进行分析，参照图1，提供基底100，所述基底100上具有第一介质层200以及导电层300，所述导电层300沿所述第一介质层200厚度方向贯穿所述第一介质层200，且所述导电层300顶部与所述第一介质层200顶部齐平；
参照图2，在所述第一介质层200顶部以及所述导电层300顶部形成第二介质层500；
参照图3，采用光刻和刻蚀工艺，去除所述导电层300顶部以及部分所述第一介质层200顶部的所述第二介质层500，形成凹槽510；
参照图4，在所述第二介质层500顶部、所述凹槽510(参照图3)侧壁以及所述凹槽510底部形成加热电极层400；
参照图5，采用光刻和刻蚀工艺，去除在所述凹槽510(参照图3)底部，且位于所述第一介质层200顶部的加热电极层400；
参照图6，在所述第一介质层200顶部、加热电极层400的表面形成第三介质层700；
参照图7，去除高于所述第二介质层500顶部的所述第三介质层700以及加热电极层400；
参照图8，在所述第二介质层500上形成相变材料层600，且所述相变材料层600与所述加热电极层400电连接。
经研究发现，当进行图3所示的采用光刻和刻蚀工艺形成凹槽510步骤时，由于进行前所述导电层300隐藏在部分所述第二介质层500下，所以难以确定所述导电层300的位置，因而对于所述光刻和刻蚀工艺具有较高的精度要求，容易发生形成的所述凹槽510偏离所述导电层300顶部的情况，导致所述凹槽510仅露出所述导电层300部分顶部，甚至导致所述凹槽510未露出导电层310顶部，造成产品返工率较高。
另外，当进行图5所示的采用光刻和刻蚀工艺，去除在所述凹槽510(参照图3)底部，且位于所述第一介质层200顶部的加热电极层400时，由于进行前，所述凹槽510底部的加热电极层400部分处于所述导电层300的顶部，部分处于所述第一介质层200顶部，而所述导电层300与所述第一介质层200的界限难以确定，因而对于所述光刻和刻蚀工艺具有较高的精度要求，实施难度较大，容易出现将所述导电层300顶部的所述加热电极层400去除的情况，导致所述加热电极层400与所述导电层300接触面积较小，造成产品合格率较低。
为解决上述问题，本发明提供一种相变存储器及其制备方法，制备方法包括：提供基底，所述基底上具有介质层，且所述介质层内具有贯穿所述介质层厚度的沟槽；在所述沟槽内填充导电层，且所述导电层顶部低于所述介质层顶部；在所述导电层顶部以及所述导电层露出的沟槽侧壁上形成加热电极层。
其中，在所述沟槽内填充导电层，并且所述导电层顶部低于所述第一介质层顶部，从而所述导电层露出的所述沟槽侧壁以及所述导电层顶部为形成加热电极层提供了空间，使得形成的加热电极层底部与所述导电层顶部重合，即可实现所述加热电极层与所述导电层的精确对准，实施难度小，有利于提高制备的相变存储器的产品合格率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图9至图19是本发明实施例的相变存储器的制备过程的结构示意图。
参考图9，提供基底10，所述基底10上具有介质层20，且所述介质层20内具有贯穿所述介质层20厚度的沟槽21。
所述基底10的材料为半导体材料，本实施例中，所述基底10的材料为单晶硅，在其他实施例中，所述基底的材料可为单晶锗、硅锗合金、碳化硅、氮化镓或砷化镓。在其他实施例中，所述基底内还可以形成有半导体器件，例如NMOS晶体管、PMOS晶体管、CMOS晶体管、电阻器、电感器或者电容器。
所述介质层20的材料为绝热绝缘材料，本实施例中，所述介质层20的材料为氮化硅，在其他实施例中，所述介质层的材料可为氮氧化硅或碳氧化硅。
所述介质层20底面边缘与所述基底10底面边缘形状及大小相同。
所述介质层20的形成工艺为化学气相沉积工艺或物理气相沉积工艺，例如，所述化学气相沉积工艺可为：等离子体增强化学气相沉积(PECVD)工艺或微波等离子体化学气相沉积(MPCVD)工艺。本实施例采用PECVD工艺形成所述介质层20，沉积温度为340～360℃。由于所述PECVD工艺的沉积温度较低，所以所述基底10的变形量较小，因而形成的所述介质层20的均匀性较好、质量较高。
所述沟槽21的形成工艺为光刻和刻蚀工艺，具体为：在所述介质层20顶部形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述介质层20，直至暴露出所述基底10顶部，形成贯穿所述介质层20厚度的沟槽21。
所述沟槽21的数量为1个或多个，当所述沟槽21的数量为多个时，所述多个沟槽21之间相互隔离。本实施例中，所述沟槽21的数量为两个。在其他实施例中，所述沟槽的数量可为一个，也可大于或等于三个。
后续在所述沟槽21内填充导电层，且所述导电层顶部低于所述介质层20顶部，下面参照图10及图11，对所述导电层的形成步骤进行说明。
参照图10，形成填充满所述沟槽21(参考图9)的导电膜31。
所述导电膜31的材料为导电材料，本实施例中，所述导电膜31的材料为钨，在其他实施例中，所述导电膜的材料可为氮化钛。
采用化学气相沉积工艺或物理气相沉积工艺形成所述导电膜31，例如，所述化学气相沉积工艺可采用：流体化学气相沉积(FCVD)工艺、等离子体增强化学气相沉积工艺或高深宽比化学气相沉积工艺(HARP)。
参照图11，采用回刻蚀工艺去除部分厚度的所述导电膜31(参照图10)，形成所述导电层30。
本实施例中，所述导电层顶部与所述介质层顶部的高度差在30～100纳米范围内。
本实施例中，所述回刻蚀工艺为各向异性的干法刻蚀工艺，所述干法刻蚀工艺以六氟化硫(SF6)为主刻蚀气体。在回刻蚀过程中，首先以所述介质层20顶部为中止点，去除高于所述介质层20顶部的所述导电膜31(参照图10)；然后，利用过刻蚀方法刻蚀处于所述凹槽21内的部分所述导电膜31，形成所述导电层30。
由于所述导电层30是在所述导电膜31的基础上加工获得，因而所述导电层30的材料与所述导电膜31的材料相同，本实施例中，所述导电层30的材料为金属钨。在其他实施例中，所述导电层的材料可为氮化钛。
本实施例中，在所述沟槽21(参考图9)内填充所述导电层30，即所述导电层30从所述沟槽21内露出；进一步，所述导电层30顶部低于所述介质层20顶部，从而所述导电层30露出的所述沟槽21侧壁以及所述导电层30顶部为后续形成加热电极层提供空间，可实现所形成加热电极层与所述导电层30顶部的精确对准，从而避免因所述导电层30被其他材料层掩盖而造成的工艺对准偏差问题，降低了对光刻和刻蚀工艺的高精度要求，实施难度小，有利于提高制备的相变存储器的产品合格率。
后续在所述导电层30顶部以及所述导电层30露出的沟槽21侧壁上形成加热电极层。在形成所述加热电极层后，在所述加热电极层上形成填充满所述沟槽21的绝缘层，所述绝缘层顶部与所述介质层20顶部齐平。下面参照图12至图14，对所述加热电极层及所述绝缘层的形成方法进行说明。
参照图12，在所述导电层30顶部、所述导电层30露出的沟槽21(参考图9)侧壁以及介质层20顶部上形成加热电极膜41。
所述加热电极膜41的材料为导电材料。本实施例中，所述加热电极膜41的材料为氮化钛；在其他实施例中，所述加热电极膜41的材料可为钨。
本实施例中，所述加热电极膜41厚度为3～10纳米。
本实施例中，形成所述加热电极膜41的工艺为原子层沉积(ALD)工艺，选择ALD工艺沉积的所述加热电极膜41在拐角处具有良好的台阶覆盖性能，厚度均匀性好。
本实施例中，所述加热电极膜41在所述介质层20顶部、所述导电层30露出所述沟槽21(参考图9)侧壁以及所述导电层30顶部沉积，所述加热电极膜41底部与所述导电层30顶部完全重合，即实现了所述加热电极膜41与所述导电层30的精确对准，实施难度小，可避免由于工艺对准偏差问题而造成的返工。
参照图13，在所述加热电极膜41上形成绝缘膜51，且所述绝缘膜51顶部高于所述介质层20顶部。
本实施中，所述绝缘膜51的材料为氧化硅；在其他实施例中，所述绝缘膜的材料可为氮化硅、氮氧化硅或碳氧化硅。
所述绝缘膜51的形成工艺为化学气相沉积工艺或物理气相沉积工艺，例如，所述化学气相沉积工艺可选择：等离子体增强化学气相沉积工艺、微波等离子体化学气相沉积工艺或高深宽比化学气相沉积工艺。
参照图14，去除高于所述介质层20顶部的加热电极膜41以及绝缘膜51，形成加热电极层40及所述绝缘层50。
所述加热电极层40的材料与所述加热电极膜41的材料相同。本实施例中，所述加热电极层40的材料为氮化钛；在其他实施例中，所述加热电极层的材料可为钨。
若所加热电极层过厚，则后续形成相变材料层，所述加热电极层与相变材料层的接触面积较大，造成热量损耗较大；若所述加热电极层过薄，则所述加热电极层的电阻较大，容易导致所述加热电极层因过热而损坏。本实施例中，所述加热电极层40厚度为3～10纳米。
若所述加热电极层高度值过大，则所述加热电极层的电阻过大，容易导致所述加热电极层因过热而损坏；若所述加热电极层高度值过小，则后续形成相变材料层后，所述加热电极层对所述相变材料层的加热速率过低，使得制备的相变存储器的响应时间过长。本实施例中，所述导电层顶部与所述介质层顶部的高度差在30～100纳米范围内，因而所述加热电极层40高度为30～100纳米。
所述绝缘层50的材料与所述绝缘膜51的材料相同。本实施中，所述绝缘层50的材料为氧化硅，在其他实施例中，所述绝缘层的材料可为氮化硅、氮氧化硅或碳氧化硅。
本实施例中，采用平坦化工艺去除高于所述介质层20顶部的绝缘膜51以及加热电极膜41，所述平坦化工艺为化学机械抛光工艺。
本实施例中，去除高于所述介质层20顶部的加热电极膜41(参考图13)，一方面，可隔断相邻沟槽21(参考图9)间的电通路；另一方面，后续形成相变材料层，有利于减少所述加热电极层40与所述相变材料层的接触面积，从而提高加热电极层40对相变材料层的加热效率。
后续在所述介质层20上形成相变材料层，下面结合图15及图16，对所述相变材料层的形成步骤进行说明：
参照图15，在所述介质层20、加热电极层40以及绝缘层50顶部形成相变材料膜61。
所述相变材料膜61的材料为锗锑碲合金(GST)、钛锑碲合金或钨锑碲合金。本实施例中，所述相变材料膜61的材料为锗锑碲合金。
形成所述相变材料膜61的工艺为化学气相沉积工艺或物理气相沉积工艺，例如，所述化学气相沉积工艺可采用流体化学气相沉积工艺或等离子体增强化学气相沉积工艺。
参照图16，图形化所述相变材料膜61，形成所述相变材料层60。
本实施例中，所述相变材料层60的材料与所述相变材料膜61的材料相同，为锗锑碲合金、钛锑碲合金或钨锑碲合金。本实施例中，所述相变材料层60的材料为锗锑碲合金。
当所述沟槽的数量为1个时，所述相变材料层60的数量也为1个。
当所述介质层20具有多个相互隔离的所述沟槽21(参考图9)时，所述相变材料层60的数量与所述沟槽21的数量相对应，且多个所述相变材料层60相互隔离，从而使得各所述沟槽21顶部具有一相应的相变材料层60，且相邻所述相变材料层60间相互隔离，以提高所述相变材料层60的利用率。
形成所述相变材料层60的工艺为光刻和刻蚀工艺，具体为：在所述相变材料膜61顶部形成图形化的掩膜层(未示出)，以所述掩膜层为掩膜，刻蚀所述相变材料膜61，直至暴露出所述介质层20顶部，形成所述相变材料层60。
所述相变材料层60覆盖所述加热电极层的整个顶部或部分顶部，使得所述相变材料层60与所述加热电极层40电连接，所述加热电极层40受电流脉冲影响可对所述相变材料层60进行加热，从而促使所述相变材料层60发生相变。
本实施例中，参照图16，所述相变材料层60覆盖所述加热电极层40的部分顶部，所述相变材料层60与所述加热电极层40的接触面积较小，有利于提高所述加热电极层40对所述相变材料层60的加热效率。
在其他实施例中，参照图17，所述相变材料层60还可以覆盖所述加热电极层40的整个顶部。
参照图18，当所述相变材料层60覆盖所述加热电极层40的部分顶部时，所述相变储存器的制备方法还可包括：去除所述相变材料层60露出的加热电极层40。
本实施例中，去除所述沟槽21(参考图9)侧壁上的全部加热电极层40。
本实施例中，制备的相变存储器的加热电极层40呈“L”形，一方面，所述加热电极层40顶部较窄，因而所述加热电极层40与所述相变材料层60接触面积较小，有利于减少热量损耗；另一方面，加热电极层40底部呈平面状，使得所述加热电极层40与所述导电层30具有较大的接触面积，有利于电流脉冲的传导。
在其他实施例中，参照图19，还可以仅去除所述沟槽21(参考图9)侧壁上的部分加热电极层40。
所述相变材料层露出的加热电极层40处可散失热量，并且容易发生电荷泄漏，因而去除所述相变材料层60露出的加热电极层40，有利于提高制备的相变存储器的产品质量及性能。
需要说明的是，在其他实施例中，可保留所述相变材料层露出的加热电极层。
综上，本发明提供的相变存储器制备方法的技术方案中，所述基底上具有介质层20，且所述介质层20内具有贯穿所述介质层20厚度的沟槽21，在所述沟槽21内填充导电层30，且所述导电层30顶部低于所述介质层20顶部，从而所述导电层30露出的所述沟槽21侧壁以及所述导电层30顶部为形成加热电极层40提供了空间，使得形成的加热电极层40底部与所述导电层30顶部重合，即可实现所述加热电极层40与所述导电层30的精确对准，实施难度小，有利于提高制备的相变存储器的产品合格率。
参照图18，本发明还提供一种采用上述制备方法获得的相变存储器，所述相变存储器包括：基底10，所述基底10上具有介质层20，且所述介质层20内具有贯穿所述介质层20厚度的沟槽；填充于所述沟槽内的导电层30，且所述导电层30顶部低于所述介质层20顶部；位于所述导电层30顶部以及所述沟槽侧壁的加热电极层40；位于所述加热电极层40上且填充满所述沟槽的绝缘层50，所述绝缘层50顶部与所述介质层20顶部齐平；位于所述介质层20上的相变材料层60，所述相变材料层60与所述加热电极层40电连接。
本实施例中，所述加热电极层40的材料为氮化钛；在其他实施例中，所述加热电极层的材料可为钨。
若所述加热电极层高度值过大，则所述加热电极层的电阻过大，容易导致所述加热电极层因过热而损坏；若所述加热电极层高度值过小，则所述加热电极层对所述相变材料层的加热速率过低，使得制备的相变存储器的响应时间过长。本实施例中，所述导电层顶部与所述介质层顶部的高度差在30～100纳米范围内，即所述加热电极层40高度为30～100纳米。
若所加热电极层过厚，则所述加热电极层与相变材料层的接触面积较大，造成热量损耗较大；若所述加热电极层过薄，则所述加热电极层的电阻较大，容易导致所述加热电极层因过热而损坏。本实施例中，所述加热电极层40厚度为3～10纳米。
本实施例中，所述加热电极层40位于所述导电层30顶部以及位于所述沟槽的部分侧壁上，所述加热电极层40呈“L”形。一方面，所述加热电极层40顶部较窄，因而所述加热电极层40与所述相变材料层60接触面积较小，有利于减少热量损耗；另一方面，加热电极层40底部呈平面状，使得所述加热电极层40与所述导电层30具有较大的接触面积，有利于电流脉冲的传导。其余部分侧壁与所述绝缘层50之间具有缝隙。
在其他实施例中，参照图16，所述加热电极层位于所述导电层顶部以及位于所述沟槽的整个侧壁上。所述相变材料层覆盖所述加热电极层部分或整个顶部。当所述相变材料层60覆盖所述加热电极层40部分顶部时，所述相变材料层60与所述加热电极层40的接触面积较小，有利于提高所述加热电极层40对所述相变材料层60的加热效率。
综上，本实施例中，所述加热电极层40位于所述导电层30顶部以及所述沟槽侧壁，实现了所述加热电极层40与所述导电层30的精确对准，所述加热电极层40底部与所述导电层30顶部重合，符合生产要求。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种相变存储器制备方法，其特征在于，包括：
提供基底，所述基底上具有介质层，且所述介质层内具有贯穿所述介质层厚度的沟槽；
在所述沟槽内填充导电层，且所述导电层顶部低于所述介质层顶部；
在所述导电层顶部以及所述导电层露出的沟槽侧壁上形成加热电极层。
2.如权利要求1所述的相变存储器制备方法，其特征在于，所述导电层顶部与所述介质层顶部的高度差在30～100纳米范围内。
3.如权利要求1所述的相变存储器制备方法，其特征在于，形成所述导电层的工艺步骤包括：形成填充满所述沟槽的导电膜；采用回刻蚀工艺去除部分厚度的导电膜，形成所述导电层。
4.如权利要求1所述的相变存储器制备方法，其特征在于，所述加热电极层的厚度为3～10纳米。
5.如权利要求1所述的相变存储器制备方法，其特征在于，所述加热电极层的材料为钨或氮化钛。
6.如权利要求1所述的相变存储器制备方法，其特征在于，在形成所述加热电极层后，所述制备方法还包括：在所述加热电极层上形成填充满所述沟槽的绝缘层，所述绝缘层顶部与所述介质层顶部齐平。
7.如权利要求6所述的相变存储器制备方法，其特征在于，形成所述加热电极层及所述绝缘层的方法包括：在所述导电层顶部、所述导电层露出的沟槽侧壁以及介质层顶部上形成加热电极膜；在所述加热电极膜上形成填充满所述沟槽的绝缘膜，且所述绝缘膜顶部高于所述介质层顶部；去除高于所述介质层顶部的加热电极膜和绝缘膜，形成所述加热电极层及所述绝缘层。
8.如权利要求7所述的相变存储器制备方法，其特征在于，形成所述加热电极膜的工艺为原子层沉积工艺。
9.如权利要求7所述的相变存储器制备方法，其特征在于，采用平坦化工艺去除高于所述介质层顶部的加热电极膜和绝缘膜。
10.如权利要求6所述的相变存储器制备方法，其特征在于，形成所述绝缘层后，所述制备方法还包括：在所述介质层上形成相变材料层，且所述相变材料层与所述加热电极层电连接。
11.如权利要求10所述的相变存储器制备方法，其特征在于，所述介质层内具有多个相互隔离的所述沟槽；其中，所述相变材料层的数量与所述沟槽的数量相对应，且多个所述相变材料层相互隔离；
形成所述相变材料层的工艺步骤包括：在所述介质层、加热电极层以及绝缘层顶部形成相变材料膜；图形化所述相变材料膜，形成所述相变材料层。
12.如权利要求10所述的相变存储器制备方法，其特征在于，所述相变材料层覆盖所述加热电极层的整个顶部。
13.如权利要求10所述的相变存储器制备方法，其特征在于，所述相变材料层覆盖所述加热电极层的部分顶部。
14.如权利要求13所述的相变存储器制备方法，其特征在于，形成所述相变材料层后，所述制备方法还包括：去除所述相变材料层露出的加热电极层。
15.如权利要求14所述的相变存储器制备方法，其特征在于，在去除所述相变材料层露出的加热电极层的工艺步骤中，去除所述沟槽侧壁上的全部加热电极层。
16.如权利要求14所述的相变存储器制备方法，其特征在于，在去除所述相变材料层露出的加热电极层的工艺步骤中，去除所述沟槽侧壁上的部分加热电极层。
17.一种相变存储器，其特征在于，包括：
基底，所述基底上具有介质层，且所述介质层内具有贯穿所述介质层厚度的沟槽；
填充于所述沟槽内的导电层，且所述导电层顶部低于所述介质层顶部；
位于所述导电层顶部以及所述沟槽侧壁上的加热电极层。
18.如权利要求17所述的相变存储器，其特征在于，所述导电层顶部与所述介质层顶部的高度差在30～100纳米范围内。
19.如权利要求17所述的相变存储器，其特征在于，还包括：位于所述加热电极层上且填充满所述沟槽的绝缘层，所述绝缘层顶部与所述介质层顶部齐平；位于所述介质层上的相变材料层，所述相变材料层与所述加热电极层电连接。
20.如权利要求19所述的相变存储器，其特征在于，所述加热电极层位于所述导电层顶部以及所述沟槽的部分侧壁上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711070942.7A CN109755384A (zh) | 2017-11-03 | 2017-11-03 | 相变存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711070942.7A CN109755384A (zh) | 2017-11-03 | 2017-11-03 | 相变存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109755384A true CN109755384A (zh) | 2019-05-14 |
Family
ID=66398757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711070942.7A Pending CN109755384A (zh) | 2017-11-03 | 2017-11-03 | 相变存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109755384A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517393A (zh) * | 2020-04-28 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 相变存储器件及其形成方法 |
| CN116568128A (zh) * | 2023-07-12 | 2023-08-08 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
| US11925127B2 (en) | 2020-04-28 | 2024-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-change memory device and method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080121863A1 (en) * | 2006-11-24 | 2008-05-29 | Industrial Technology Research Institute | Phase change memory device and method for fabricating the same |
| US20080164504A1 (en) * | 2007-01-10 | 2008-07-10 | Industrial Technology Research Institute | Phase change memory device and method for fabricating the same |
| US20090294750A1 (en) * | 2008-06-03 | 2009-12-03 | Industrial Technology Research Institute | Phase change memory devices and methods for fabricating the same |
| CN101604728A (zh) * | 2008-06-13 | 2009-12-16 | 财团法人工业技术研究院 | 相变化存储器装置及其制造方法 |
| US20110121250A1 (en) * | 2009-11-26 | 2011-05-26 | Hynix Semicondutor Inc. | High integration phase change memory device having reduced thickness phase change layer and fabrication method thereof |
| CN102664236A (zh) * | 2012-05-16 | 2012-09-12 | 中国科学院上海微系统与信息技术研究所 | 低功耗相变存储器用环形电极结构及制备方法 |
| US20150188041A1 (en) * | 2012-09-13 | 2015-07-02 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Phase-Change Storage Unit For Replacing DRAM And FLASH And Manufacturing Method Thereof |
| US20150221863A1 (en) * | 2012-09-14 | 2015-08-06 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy | Phase-Change Storage Unit Containing TiSiN Material Layer and Method for Preparing the Same |
-
2017
- 2017-11-03 CN CN201711070942.7A patent/CN109755384A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080121863A1 (en) * | 2006-11-24 | 2008-05-29 | Industrial Technology Research Institute | Phase change memory device and method for fabricating the same |
| US20080164504A1 (en) * | 2007-01-10 | 2008-07-10 | Industrial Technology Research Institute | Phase change memory device and method for fabricating the same |
| US20090294750A1 (en) * | 2008-06-03 | 2009-12-03 | Industrial Technology Research Institute | Phase change memory devices and methods for fabricating the same |
| CN101604728A (zh) * | 2008-06-13 | 2009-12-16 | 财团法人工业技术研究院 | 相变化存储器装置及其制造方法 |
| US20110121250A1 (en) * | 2009-11-26 | 2011-05-26 | Hynix Semicondutor Inc. | High integration phase change memory device having reduced thickness phase change layer and fabrication method thereof |
| CN102664236A (zh) * | 2012-05-16 | 2012-09-12 | 中国科学院上海微系统与信息技术研究所 | 低功耗相变存储器用环形电极结构及制备方法 |
| US20150188041A1 (en) * | 2012-09-13 | 2015-07-02 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Phase-Change Storage Unit For Replacing DRAM And FLASH And Manufacturing Method Thereof |
| US20150221863A1 (en) * | 2012-09-14 | 2015-08-06 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy | Phase-Change Storage Unit Containing TiSiN Material Layer and Method for Preparing the Same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517393A (zh) * | 2020-04-28 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 相变存储器件及其形成方法 |
| US11925127B2 (en) | 2020-04-28 | 2024-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-change memory device and method |
| CN116568128A (zh) * | 2023-07-12 | 2023-08-08 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
| CN116568128B (zh) * | 2023-07-12 | 2023-10-03 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10056546B2 (en) | Metal nitride keyhole or spacer phase change memory cell structures | |
| CN102629662B (zh) | 形成pcram自对准位线方法及自对准深刻蚀方法 | |
| CN106876397A (zh) | 三维存储器及其形成方法 | |
| CN108124495A (zh) | 具有金属和硅化物控制栅极的三维存储器装置 | |
| CN110098175A (zh) | 半导体器件及其制造方法 | |
| CN106058044A (zh) | 高密度电阻性随机存取存储器（rram） | |
| CN105448840B (zh) | 半导体结构的形成方法 | |
| US9209387B2 (en) | Phase change memory and fabrication method | |
| US11233198B2 (en) | Three-dimensional stacked memory and preparation method thereof | |
| CN109755384A (zh) | 相变存储器及其制备方法 | |
| CN101355137A (zh) | 相变存储器装置及其制造方法 | |
| CN109326601A (zh) | 半导体器件和制造方法 | |
| TW202304030A (zh) | 半導體積體電路器件及其製造方法 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| CN106298481A (zh) | 相变存储器及其形成方法 | |
| WO2023040071A1 (zh) | 半导体结构及其制造方法 | |
| CN105336851B (zh) | 相变化记忆体结构的制造方法 | |
| CN108123035B (zh) | 相变化记忆体 | |
| TWI343635B (en) | Method for manufacturing a memory | |
| CN104979468A (zh) | 一种半导体器件及其制造方法 | |
| US9525130B2 (en) | Phase change memory and method of fabricating same | |
| CN102412367B (zh) | 相变存储器底部电极的制作方法 | |
| CN104425710B (zh) | 相变存储器及其形成方法 | |
| CN105428525A (zh) | 相变化记忆体及其制造方法 | |
| CN105609632B (zh) | 相变化记忆体及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190514 |