CN102412367B - 相变存储器底部电极的制作方法 - Google Patents

相变存储器底部电极的制作方法 Download PDF

Info

Publication number
CN102412367B
CN102412367B CN 201010292502 CN201010292502A CN102412367B CN 102412367 B CN102412367 B CN 102412367B CN 201010292502 CN201010292502 CN 201010292502 CN 201010292502 A CN201010292502 A CN 201010292502A CN 102412367 B CN102412367 B CN 102412367B
Authority
CN
China
Prior art keywords
insulating barrier
metal body
bottom electrode
column
phase transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010292502
Other languages
English (en)
Other versions
CN102412367A (zh
Inventor
李凡
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010292502 priority Critical patent/CN102412367B/zh
Publication of CN102412367A publication Critical patent/CN102412367A/zh
Application granted granted Critical
Publication of CN102412367B publication Critical patent/CN102412367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种相变存储器环形电极的制作方法,包括:在衬底上形成第一绝缘层、及位于第一绝缘层中的导电插塞;在导电插塞上形成柱状体,所述柱状体包括金属柱状体以及位于金属柱状体上的绝缘柱状体;在柱状体未覆盖的第一绝缘层上形成第二绝缘层;所述第二绝缘层的厚度大于或等于所述柱状体的厚度;去除绝缘柱状体,形成第二绝缘层和金属柱状体围成的开口;在所述开口中形成绝缘侧墙;以所述绝缘侧墙为掩膜蚀刻所述金属柱状体,形成凹形金属件;向所述凹形金属件中填充绝缘材料,形成第三绝缘层;通过平坦化技术去除绝缘侧墙。本发明相变存储器环形电极的制作方法,减小了制作难度。

Description

相变存储器底部电极的制作方法
技术领域
本发明涉及半导体技术领域,更为具体的,本发明涉及一种相变存储器底部电极的制作方法。
背景技术
相变存储器(Phase Change Random Access Memory,PCRAM)技术是基于S.R.Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术,相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性,已成为目前不挥发存储技术研究的焦点。
在相变存储器中,可以通过对记录了数据的相变层进行热处理,来改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时,PCRAM的电阻较低,此时存储器赋值为“0”。当相变层处于非晶状态时,PCRAM的电阻较高,此时存储器赋值为“1”。因此,PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。
现有技术的相变存储器,通常包括底部电极、顶部电极、以及底部电极与顶部电极之间的相变层。其中相变层的晶态转变过程需要较高的温度,一般通过底部电极对相变层进行加热,而顶部电极仅起到互连作用。底部电极对相变层的加热效果好坏将直接影响相变存储器的读写速率。在公开号为CN101271918的中国专利申请中就公开了一种相变存储器。
现有技术中通过缩小底部电极与相变层的接触面积,提高接触电阻,从而获得良好的加热效果,参考图1和参考图2,分别示出了现有技术底部电极一实施例的侧视图和俯视图,所述底部电极包括:位于第一绝缘层15内的导电插塞11,第二绝缘层14内的环形电极12,所述第二绝缘层14位于第一绝缘层15上,所述环形电极12位于导电插塞11上,还包括填充于环形电极12内的第三绝缘层13,在相变存储器应用过程中,通过环形电极12对位于底部电极上方的相变层(图未示)进行加热,由于环形电极12的侧壁较薄,所以与相变层的接触面积较小,从而提高了接触电阻,进而可以获得良好的加热效果。
现有技术中相变存储器底部电极的制作方法包括:首先在包括导电插塞的第一绝缘层15上沉积第二绝缘层14;再蚀刻所述第二绝缘层14,形成露出导电插塞的凹槽16(如图3所示),然后向凹槽16内沉积金属材料并蚀刻所述金属材料,形成环形电极孔17(如图4所示),最后向环形电极孔17中沉积绝缘材料。在上述方法中,蚀刻所述第二绝缘层14,形成位于导电插塞上的凹槽16时,由于凹槽孔径较小并且深度较大,所以难以形成较直的凹槽侧壁;此外,在向环形电极孔中沉积绝缘材料时,由于环形电极孔的深宽比比较大,在沉积绝缘材料时,绝缘材料难以填充至环形电极孔中。
发明内容
本发明解决的问题是提供一种相变存储器环形电极的制作方法,降低制作难度。
为解决上述问题,本发明提供一种相变存储器底部电极的制作方法,包括:
在衬底上形成第一绝缘层、以及位于第一绝缘层中的导电插塞;
在导电插塞上形成柱状体,所述柱状体包括金属柱状体以及位于金属柱状体上的绝缘柱状体;
在柱状体未覆盖的第一绝缘层上形成第二绝缘层;所述第二绝缘层的厚度大于或等于所述柱状体的厚度;
去除绝缘柱状体,形成第二绝缘层和金属柱状体围成的开口;
在所述开口中形成绝缘侧墙;
以所述绝缘侧墙为掩膜蚀刻所述金属柱状体,形成凹形金属件;
向所述凹形金属件中填充绝缘材料,形成第三绝缘层;
通过平坦化技术去除绝缘侧墙。
与现有技术相比,本发明具有以下优点:先形成位于导电插塞上方的金属柱状体,再在金属柱状体未覆盖的第一绝缘层上沉积第二绝缘层,由于金属柱状体具有一定的厚度,所以第二绝缘层和金属柱状体围成的开口深度较浅,在形成开口的绝缘侧墙时,蚀刻深度较浅,容易形成侧壁较直的绝缘侧墙,降低了制作难度。
附图说明
图1是现有技术底部电极一实施例的侧视图;
图2是现有技术底部电极一实施例的俯视图;
图3至图4是现有技术相变存储器环形电极制作方法一实施例的示意图;
图5是本发明相变存储器环形电极制作方法一实施方式的流程示意图;
图6是图5所示步骤s2的流程示意图;
图7是图5所示步骤s5的流程示意图;
图8至图15是本发明相变存储器环形电极制作方法形成的相变存储器环形电极一实施例的侧面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述,现有技术相变存储器环形电极的制作方法中,需先沉积第二绝缘层,再蚀刻所述第二绝缘层形成露出导电插塞的凹槽,之后向凹槽内沉积金属材料并蚀刻所述金属材料以形成环形电极,由于凹槽孔径较小并且深度较大,所以难以形成较直的凹槽侧壁,从而增加了制作难度。
针对上述问题,本发明提供一种相变存储器环形电极的制作方法,参考图5,示出了本发明相变存储器环形电极制作方法一实施方式的流程示意图。所述制作方法包括以下步骤:
s1,在衬底上形成第一绝缘层、以及位于第一绝缘层中的导电插塞;
s2,在导电插塞上形成柱状体,所述柱状体包括金属柱状体以及位于金属柱状体上的绝缘柱状体;
s3,在柱状体未覆盖的第一绝缘层上形成第二绝缘层,所述第二绝缘层的厚度大于或等于所述柱状体的厚度;
s4,去除绝缘柱状体,形成第二绝缘层和金属柱状体围成的开口;
s5,在所述开口中形成绝缘侧墙;
s6,以所述绝缘侧墙为掩膜蚀刻所述金属柱状体,形成凹形金属件;
s7,向所述凹形金属件中填充绝缘材料,形成第三绝缘层;
s8,通过平坦化技术去除绝缘侧墙。
下面结合附图进一步描述各步骤。
参考图8至参考图15示出了本发明相变存储器环形电极制作方法形成的相变存储器环形电极一实施例的侧面示意图。
参考图8,执行步骤s1,具体地,所述第一绝缘层101为氧化硅,所述导电插塞102为钨,所述衬底包括连接于导电插塞102的选通管(图未示)等,与现有技术相同,此处不再赘述。
对于步骤s2,参考图6,示出了图5所示步骤s2的流程示意图,所述步骤s2包括:
s21,依次在第一绝缘层上形成金属层和第四绝缘层;
s22,光刻和蚀刻所述金属层和第四绝缘层,形成金属柱状体以及位于金属柱状体上的绝缘柱状体。
参考图9,执行步骤s21,具体地,通过溅射方法形成金属层,之后,通过化学气相沉积方法在金属层上形成第四绝缘层;执行步骤22,通过光刻和蚀刻的方法,形成金属柱状体104以及位于金属柱状体104上的绝缘柱状体105,从而形成柱状体103。需要说明的是,所述金属柱状体104用于形成环形电极,所以金属层的厚度大于或等于环形电极厚度的设计规格值;此外,为了使环形电极和导电插塞之间有良好的电连接,所述金属柱状体104至少覆盖导电插塞102。具体地,所述金属柱状体104包括钨或铝等导电金属,所述绝缘柱状体105包括氮化硅、氮氧化硅、掺碳的氮化硅等。
参考图10,执行步骤s3,通过化学气相沉积方法,在柱状体未覆盖的第一绝缘层101上沉积第二绝缘材料,形成第二绝缘层106,所述第二绝缘层106包括氧化物,例如氧化硅,还包括二氧化硅(TEOS)、掺氟的氧化硅等低导电系数材料。
较佳地,在步骤s3之后,通过平坦化技术,例如化学机械研磨技术使第二绝缘层具有平滑表面。
参考图11,执行步骤s4,通过湿法腐蚀法去除绝缘柱状体105,较佳地,湿法腐蚀中所使用的化学溶液需对绝缘柱状体105的材料具有较好的选择性,减小化学溶液对第二绝缘层106以及金属柱状体104的影响。去除绝缘柱状体105后,露出金属柱状体104,所述金属柱状体104和第二绝缘层106围成开口108。
对于步骤s5,参考图7,示出了图5所示步骤s5的流程示意图,所述步骤s5包括:
s51,向第二绝缘层和开口内沉积绝缘材料;
s52,去除第二绝缘层上和开口底部的绝缘材料,在所述开口中形成绝缘侧墙。
参考图12,执行步骤s5,通过化学气相沉积的方法在第二绝缘层106和开口108内沉积绝缘材料,之后通过蚀刻方法去除位于第二绝缘层106上和开口108底部的绝缘材料,从而在开口108的侧壁上形成绝缘侧墙107。具体地,所述绝缘材料包括氮化硅、氮氧化硅、掺碳的氮化硅等,所述蚀刻方法为干法蚀刻法。
需要说明的是,为了能在开口108的侧壁上形成绝缘侧墙107,在向第二绝缘层106和开口108内沉积绝缘材料时,沉积绝缘材料的厚度需小于开口108孔径的一半。此外,绝缘侧墙107的壁厚越小,则后续以绝缘侧墙107为掩膜蚀刻金属柱状体所形成的凹形金属件的壁厚越小,即环形电极的壁厚越小,这样可以减小底部电极和相变层的接触面积,改善加热效果,所以在向第二绝缘层106和开口108内沉积绝缘材料时,沉积绝缘材料的厚度越小越好,以形成壁厚较小的绝缘侧墙107。
参考图13,执行步骤s6,以所述绝缘侧墙107为掩膜蚀刻所述金属柱状体104,形成凹形金属件112。所述凹形金属件112的凹坑109为环形电极孔。
所述凹形金属件112底部的金属层与导电插塞102接触,为了保证形成的环形电极和导电插塞102之间良好的电连接性,通常在凹形金属件112底部保留一定厚度的金属层,较佳地,所述凹形金属件112底部保留的金属层厚度至少大于凹形金属件112的壁厚,由于凹形金属件112的壁厚与绝缘侧墙107相当,所以蚀刻金属柱状体104时,蚀刻去除的金属柱状体104的厚度Y需小于金属柱状体104的厚度K1减去绝缘侧墙107的壁厚K2。
参考图14,执行步骤s7,通过化学气相沉积法向凹形金属件112中填充绝缘材料,形成覆盖于第二绝缘层106上的第三绝缘层110,所述第三绝缘层110可以是氮化硅或氧化硅。由于凹形金属件112的底部还保留一定厚度的金属层,所述凹形金属件112的凹坑深度较浅,所以所述凹形金属件112侧壁和绝缘侧墙107围成孔隙的深宽比相对较小,比较容易填充绝缘材料。
参考图15,执行步骤s8,通过化学机械研磨去除部分第三绝缘层110和部分第二绝缘层106,以及位于第二绝缘层106内的绝缘侧墙107,从而露出位于绝缘侧墙107下方的凹形金属件112的侧壁,从而制作完成了相变存储器的底部电极。
所述底部电极通过凹形金属件112的侧壁与位于底部电极上方的相变材料接触,由于凹形金属件112的侧壁较薄,提高了接触电阻,进而可以获得良好的加热效果。
与现有技术中位于第二绝缘层上方的侧墙相比,本发明制作方法中,先形成位于导电插塞上方的金属柱状体,再在金属柱状体未覆盖的第一绝缘层上沉积第二绝缘层,由于金属柱状体具有一定的厚度,所以第二绝缘层和金属柱状体围成的开口深度较浅,在形成开口的绝缘侧墙时,蚀刻深度较浅,容易形成侧壁较直的绝缘侧墙,降低了制作难度;
此外,对金属柱状体蚀刻时,蚀刻深度只要满足刻去除的厚度Y需小于金属柱状体的厚度K1减去绝缘侧壁的壁厚K2即可,蚀刻深度较浅,降低了制作难度,此外,可根据后续向凹形金属件填充绝缘材料的工艺,适当调整蚀刻量,具体地,如果后续填充绝缘材料的工艺填充效果较差,可减小蚀刻量,形成凹坑较浅的凹形金属件,以便于向凹坑中填充绝缘材料,从而进一步降低了制作难度;
更近一步地,现有技术通过蚀刻第二绝缘层,形成露出导电插塞的凹槽,由于第二绝缘层材料不透明,所以形成的凹槽有可能偏离导电插塞的位置,再向凹槽中沉积金属材料时,金属材料无法和导电插塞连接,会导致底部电极制作不良,而本发明的技术方案中,直接在导电插塞上沉积金属层,由于金属层和导电插塞直接接触,不会导致底部电极制作不良,提高了底部电极制作良率。
需要指出的是,本发明虽以相变存储器的底部电极为例,但所述相变存储器底部电极的制造方法,同样适用于其他与相变存储器底部电极类似的器件的制作工艺中。本发明领域技术人员,应当容易基于本发明所公开的技术方案进行推广应用。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种相变存储器底部电极的制作方法,其特征在于,包括:
在衬底上形成第一绝缘层、以及位于第一绝缘层中的导电插塞;
在导电插塞上形成柱状体,所述柱状体包括金属柱状体以及位于金属柱状体上的绝缘柱状体;
在柱状体未覆盖的第一绝缘层上形成第二绝缘层;所述第二绝缘层的厚度大于或等于所述柱状体的厚度;
去除绝缘柱状体,形成第二绝缘层和金属柱状体围成的开口;
在所述开口中形成绝缘侧墙;
以所述绝缘侧墙为掩膜蚀刻所述金属柱状体,形成凹形金属件;
向所述凹形金属件中填充绝缘材料,形成第三绝缘层;
通过平坦化技术去除绝缘侧墙。
2.如权利要求1所述的相变存储器底部电极的制作方法,其特征在于,所述在导电插塞上形成柱状体,所述柱状体包括金属柱状体以及位于金属柱状体上的绝缘柱状体的步骤包括:依次在第一绝缘层上形成金属层和第四绝缘层;光刻和蚀刻所述金属层和第四绝缘层,形成金属柱状体以及位于金属柱状体上的绝缘柱状体。
3.如权利要求1所述的相变存储器底部电极的制作方法,其特征在于,所述金属柱状体至少覆盖导电插塞。
4.如权利要求2所述的相变存储器底部电极的制作方法,其特征在于,所述金属层包括钨或铝。
5.如权利要求2所述的相变存储器底部电极的制作方法,其特征在于,所述第四绝缘层包括氮化硅、氮氧化硅、掺碳的氮化硅。
6.如权利要求1所述的相变存储器底部电极的制作方法,其特征在于,所述去除绝缘柱状体的步骤包括:通过湿法腐蚀法去除绝缘柱状体。
7.如权利要求2所述的相变存储器底部电极的制作方法,其特征在于,所述在所述开口中形成绝缘侧墙的步骤包括:向第二绝缘层和开口内沉积绝缘材料;去除第二绝缘层上和开口底部的绝缘材料,在所述开口中形成绝缘侧墙。
8.如权利要求7所述的相变存储器底部电极的制作方法,其特征在于,所述去除第二绝缘层上和开口底部的绝缘材料的步骤包括:通过干法蚀刻法去除第二绝缘层上和开口底部的绝缘材料。
9.如权利要求1所述的相变存储器底部电极的制作方法,其特征在于,以所述绝缘侧墙为掩膜蚀刻所述金属柱状体,形成凹形金属件的步骤包括:蚀刻去除的金属柱状体的厚度小于金属柱状体的厚度减去绝缘侧墙的壁厚。
10.如权利要求1所述的相变存储器底部电极的制作方法,其特征在于,所述通过平坦化技术去除绝缘侧墙的步骤包括:通过化学机械研磨去除绝缘侧墙。
CN 201010292502 2010-09-19 2010-09-19 相变存储器底部电极的制作方法 Active CN102412367B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010292502 CN102412367B (zh) 2010-09-19 2010-09-19 相变存储器底部电极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010292502 CN102412367B (zh) 2010-09-19 2010-09-19 相变存储器底部电极的制作方法

Publications (2)

Publication Number Publication Date
CN102412367A CN102412367A (zh) 2012-04-11
CN102412367B true CN102412367B (zh) 2013-08-14

Family

ID=45914326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010292502 Active CN102412367B (zh) 2010-09-19 2010-09-19 相变存储器底部电极的制作方法

Country Status (1)

Country Link
CN (1) CN102412367B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411180B2 (en) 2020-04-28 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method
CN113517393B (zh) * 2020-04-28 2024-05-28 台湾积体电路制造股份有限公司 相变存储器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808706A (zh) * 2005-12-02 2006-07-26 中国科学院上海微系统与信息技术研究所 一种制备相变存储器纳米加热电极的方法
CN101038951A (zh) * 2006-03-15 2007-09-19 旺宏电子股份有限公司 管状电极相变化存储器的制造方法
US7323357B2 (en) * 2005-11-17 2008-01-29 Qimonda Ag Method for manufacturing a resistively switching memory cell and memory device based thereon

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613604B2 (en) * 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323357B2 (en) * 2005-11-17 2008-01-29 Qimonda Ag Method for manufacturing a resistively switching memory cell and memory device based thereon
CN1808706A (zh) * 2005-12-02 2006-07-26 中国科学院上海微系统与信息技术研究所 一种制备相变存储器纳米加热电极的方法
CN101038951A (zh) * 2006-03-15 2007-09-19 旺宏电子股份有限公司 管状电极相变化存储器的制造方法

Also Published As

Publication number Publication date
CN102412367A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
TWI389363B (zh) 相變記憶體及其製作方法
KR100595450B1 (ko) 상 변화 재료 메모리 디바이스
KR100534530B1 (ko) 엘리베이티드 포어 상변화 메모리
US8384135B2 (en) Phase-change random access memory device and method of manufacturing the same
JP2007273988A (ja) 薄膜電極に周囲で接続した相変化メモリ素子およびその製造方法
JP2006019688A (ja) 相変化記憶素子及びその製造方法
CN106058044A (zh) 高密度电阻性随机存取存储器(rram)
JP2006344976A (ja) 相変化記憶素子及びその製造方法
CN105448840B (zh) 半导体结构的形成方法
CN104518084A (zh) 相变存储器及其形成方法
CN102376878B (zh) 相变存储器底部电极的制作方法
CN102412367B (zh) 相变存储器底部电极的制作方法
US11165019B2 (en) ReRAM structure and method of fabricating the same
CN109755384A (zh) 相变存储器及其制备方法
CN104078563A (zh) 相变存储器及其形成方法、相变存储器阵列
CN106298481A (zh) 相变存储器及其形成方法
CN105336851B (zh) 相变化记忆体结构的制造方法
CN102447058A (zh) 相变存储器底部电极的制作方法
CN103840079B (zh) 相变存储器、其底部接触结构及其各自制作方法
CN105449100B (zh) 相变存储器及其形成方法
CN102468437B (zh) 相变存储器的制作方法
CN104993049B (zh) 相变化存储装置及其制造方法
CN102447057B (zh) 相变存储器底部电极的制作方法
CN103296201A (zh) 相变存储器、其底部接触结构及其各自制作方法
CN104425710A (zh) 相变存储器及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121101

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant