CN104993049B - 相变化存储装置及其制造方法 - Google Patents

相变化存储装置及其制造方法 Download PDF

Info

Publication number
CN104993049B
CN104993049B CN201510405307.4A CN201510405307A CN104993049B CN 104993049 B CN104993049 B CN 104993049B CN 201510405307 A CN201510405307 A CN 201510405307A CN 104993049 B CN104993049 B CN 104993049B
Authority
CN
China
Prior art keywords
phase
conductive material
conductive
shade
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510405307.4A
Other languages
English (en)
Other versions
CN104993049A (zh
Inventor
吴孝哲
王博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Being Advanced Memory Taiwan Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Jiangsu Advanced Memory Technology Co Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Jiangsu Advanced Memory Technology Co Ltd, Jiangsu Advanced Memory Semiconductor Co Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510405307.4A priority Critical patent/CN104993049B/zh
Publication of CN104993049A publication Critical patent/CN104993049A/zh
Application granted granted Critical
Publication of CN104993049B publication Critical patent/CN104993049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种相变化存储装置及制造方法是部分移除导电材料以使加热器的内径往相变化材料端逐渐缩小,进而使加热器与相变化材料间的接触面积较小。依据此结构,以较小的电流即能够改变小范围相变化材料的结晶态,因此可降低装置的功耗,且可避免产生空洞的缺陷以提升装置的可靠度。

Description

相变化存储装置及其制造方法
技术领域
本发明是有关一种存储装置及其制造方法,特别是一种相变化存储装置及其制造方法,其使加热器与相变化材料之间具有较小的接触面积。
背景技术
相变化存储装置为一种非挥发性随机存取存储器。相变化存储装置中的相变化材料可透过施加适当的电流而在结晶态与非结晶态之间转换。相变化材料的不同状态(例如结晶、半结晶、非结晶)代表不同的电阻值。一般而言,非结晶态者相较于结晶态者具有较高的电阻值,因此,透过量测电阻值即可存取资料。
为了改变相变化材料的结晶态,须以加热器对相变化材料加热。一种习知的相变化存储装置的加热器以及相变化材料间具有较大的接面,如此可获得较佳的导电特性。然而,使较大接面的相变化材料转换成结晶态需要较大的功耗,此外,反复转换相变化材料的结晶态容易产生空洞(void),导致产品的可靠性降低。另一种习知的相变化存储装置则是在渐缩的凹槽内填充相变化材料,以使加热器以及相变化材料间的接面缩小。然而,上述结构在填充相变化材料时,由于凹槽底部较小,因此容易因填充不完全而形成空洞,同样导致产品的可靠性降低或直接报废。
有鉴于此,如何制造加热器以及相变化材料间的接面较小且可靠性佳的相变化存储装置便是目前极需努力的目标。
发明内容
本发明提供一种相变化存储装置及其制造方法,其是部分移除导电材料以使加热器的内径往相变化材料端逐渐缩小,进而使得加热器与相变化材料间的接触面积较小。依据此结构,以较小的电流即能够改变小范围相变化材料的结晶态,换言之,本发明不仅可降低功耗,且可避免产生空洞的缺陷。
本发明一实施例的相变化存储装置的制造方法包含提供包含一存取电路的一基板,其中存取电路包含至少一个导电接点;形成多个导电结构于基板上,其中导电结构与导电接点电性连接,导电结构包含一导电材料以及一屏障层,且屏障层包围导电材料的一侧面以及一底面;部分移除屏障层,使屏障层的一顶表面低于导电材料的一顶表面;部分移除导电材料,使曝露出来的导电材料的内径由导电材料的底面往导电材料的顶表面逐渐缩小;形成一第二介电层以覆盖导电材料;以及薄化第二介电层,使导电材料曝露出来;其中部分移除导电材料的步骤包含:形成一遮罩覆盖屏障层以及导电材料;进行一第一移除步骤,以部分移除遮罩以形成一遮罩开口,其中遮罩开口的一顶部内径大于遮罩开口的一底部内径,使遮罩开口的内壁成一斜面,遮罩开口的顶部涵盖二个相邻导电材料,且遮罩覆盖导电材料;以及进行一第二移除步骤,以部分移除遮罩并同时部分移除导电材料。
本发明另一实施例的相变化存储装置包含一基板以及多个存储单元。基板包含一存取电路。每一存储单元设置于基板并包含一底电极、一屏障层以及一加热器。底电极与存取电路电性连接,其中底电极设置于一第一介电层中。屏障层设置于底电极与第一介电层以及存取电路之间。加热器延伸自底电极,且加热器的一侧以一第二介电层覆盖并曝露出加热器的一顶表面,其中加热器的内径自底电极往加热器的顶表面逐渐缩小而形成一斜面,且斜面与另一相邻加热器的斜面彼此相对。
以下藉由具体实施例配合所附的图式详加说明,当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1至图12为一示意图,显示本发明一实施例的相变化存储装置的制造方法。
附图标记说明
10 基板
100、110 光阻层
11 存取电路
12 闸极
20 第一介电层
21 通孔
22 屏障层
221 顶表面
23 导电材料
231 顶表面
232 底电极
233 加热器
233a 斜面
30 遮罩
31 遮罩开口
311 斜面
40 第二介电层
50 相变化材料
60 顶电极
具体实施方式
以下将详述本发明的各实施例,并配合图式作为例示。除了这些详细说明之外,本发明亦可广泛地施行于其它的实施例中,任何所述实施例的轻易替代、修改、等效变化都包含在本发明的范围内,并以申请专利范围为准。在说明书的描述中,为了使读者对本发明有较完整的了解,提供了许多特定细节;然而,本发明可能在省略部分或全部特定细节的前提下,仍可实施。此外,众所周知的步骤或元件并未描述于细节中,以避免对本发明形成不必要的限制。图式中相同或类似的元件将以相同或类似符号来表示。特别注意的是,图式仅为示意之用,并非代表元件实际的尺寸或数量,有些细节可能未完全绘出,以求图式的简洁。
请参照图1至图12,以说明本发明的一实施例的相变化存储装置的制造方法。首先,提供一基板10,其包含一存取电路11,其中存取电路11包含至少一个导电接点(未图示)。举例而言,基板10可为硅基板,但不限于此,其它适合的材料亦可作为基板10,例如陶瓷材料、有机材料或玻璃材料。存取电路11可包含一开关元件,例如金属氧化物半导体场效电晶体(Metal Oxide Semiconductor Field Effect Transistor,MOSFET),如图1中所示的MOSFET的闸极12。藉由控制MOSFET的闸极电压即可控制每一存储单元的读写。可以理解的是,存取电路11的导电接点可为平面状导电区域或为柱状的导电插塞。接着,形成一第一介电层20于基板10上,再形成至少一个通孔21贯穿第一介电层20,以使存取电路11的导电接点经由通孔21曝露出来。举例而言,利用光阻层100经由微影蚀刻制程即可形成相对应的凹槽21,如图1所示。于一实施例中,第一介电层20的材料可为氧化物或氮化物,例如二氧化硅、氮化硅、氮氧化硅或其它介电材料。
接着,形成一屏障层22于通孔21的侧壁以及底部,如图2所示。于一实施例中,屏障层22的材料可为钛、氮化钛、氮化钽或钽。举例而言,屏障层22可利用物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)或原子层沉积(atomic layer deposition,ALD)等技术形成。接着,填充一导电材料23于通孔21中,并与存取电路11的导电接点电性连接,如图3所示。同样的,导电材料23能够以PVD、CVD、ALD等技术形成。于一实施例中,导电材料可为钨、钛、氮化钛、氮化铝钛或氮化硅钛。之后,移除部分第一导电材料23以及薄化第一介电层20,以平坦化第一介电层20并使第一介电层20的顶表面曝露出来,如图4所示。举例而言,以化学机械研磨(chemical-mechanicalpolish,CMP)的方式移除部分第一导电材料23以及薄化第一介电层20。图2至图4所示的步骤可视为形成一导电结构于基板10上,其中导电结构包含导电材料23以及屏障层22,且屏障层22包围导电材料23的一侧面以及一底面。
接着,部分移除屏障层22,使屏障层22的一顶表面221低于导电材料23的一顶表面231,如图5所示。举例而言,可利用CR-14等蚀刻剂来移除屏障层22。CR-14为Cyantek公司所生产的商业上可用的湿式蚀刻剂,其成份由(NH4)2Ce(NO3)6、HAc与H2O按适当比例组成。CR-14蚀刻剂可用来移除屏障层22,但对第一介电层20的蚀刻速度很慢。可以理解的是,本发明不限于使用CR-14蚀刻剂,本发明所属技术领域的技术人员可依据屏障层22的材料以及第一介电层20材料的差异,选择适当的蚀刻剂。选择蚀刻剂的主要依据为蚀刻屏障层22以及第一介电层20时有高的选择比,更具体而言,选择蚀刻屏障层22比蚀刻第一介电层20快的蚀刻剂。
接着,部分移除导电材料23,使曝露出来的导电材料23的内径由导电材料23的底面往导电材料23的顶表面231逐渐缩小,其中未被移除导电材料的部分可视为一底电极232,而从底电极232延伸出来且内径逐渐缩小的导电材料23则可作为一加热器233,如图9所示。本发明所属技术领域的技术人员可利用现有的半导体制程制作内径逐渐缩小的加热器233。
请参照图6至图8,说明如何制作内径逐渐缩小的加热器233的实施例,但本发明不限于以图6至图8所示的流程所制作的内径逐渐缩小的加热器233。延续图5的步骤,部分移除屏障层22后可先形成一遮罩30于第一介电层20上,以覆盖第一介电层20、屏障层22以及导电材料23,接着,在遮罩30上形成图案化的光阻层110,如图6所示。于一实施例中,遮罩30可为一硬式遮罩。举例而言,遮罩30的材料可为氮化硅。再依据图案化的光阻层110进行一第一移除步骤,以形成至少一个遮罩开口31贯穿遮罩30,其中遮罩开口31的中心线偏离导电材料23所在位置的中心线,如图7所示。于一实施例中,遮罩开口31的顶部内径大于遮罩开口31的底部内径,换言之,遮罩开口31的内壁为一斜面311。图7所示的实施例中,遮罩开口31的中心线位于相邻二个通孔之间,且遮罩开口31涵盖二个相邻通孔。然后继续一第二移除步骤,使用的蚀刻材料对遮罩30以及导电材料23有相接近或相同的选择比,亦即蚀刻材料对于遮罩以及导电材料的蚀刻率相近或相同,则依据遮罩开口31可部分移除对应二个相邻通孔中的导电材料,而可形成具有与遮罩的斜面311相似的斜面233a的导电材料23,如图8所示。接着,以化学机械研磨(CMP)或其它适当的方式移除遮罩30即形成如图9所示的结构。可以理解的是,遮罩开口31可设计成仅对应蚀刻每一单一通孔中的导电材料;或者,遮罩开口31亦可设计成一沟槽以对应蚀刻相邻行或列的多个通孔中的导电材料。
接续图9的步骤,接着形成一第二介电层40于第一介电层20上,并覆盖导电材料23,如图10所示。举例而言,第二介电层40的材料可为氧化物或氮化物,例如二氧化硅、氮氧化硅、氮化硅或其它介电材料。接着,薄化第二介电层40,使导电材料23(加热器233)的顶表面231曝露出来,如图11所示。
最后,形成图案化的相变化材料50于导电材料(即加热器233)上,并与导电材料(即加热器233)电性连接,以及形成一顶电极60于相变化材料50上,如图12所示。举例而言,可先形成一相变化材料层于加热器233上,再利用微影蚀刻技术图案化相变化材料,使图案化的相变化材料50形成于相对应的加热器233上。形成相变化材料50以及顶电极60于相对应加热器233上的详细制造流程可利用现有的技术实现,在此不再赘述。于一实施例中,相变化材料50可为包含锗、锑以及碲至少其中之一的硫属化合物(chalcogenide)或合金。硫属化合物包含具有较多正电元素或根基的化合物。硫属化合物合金包括将硫属化合物与其他材料如过渡金属等结合。此外,下列合金亦可作为相变化材料,例如镓/锑、锗/锑、铟/锑、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲以及碲/锗/锑/硫等,其中较佳者为锗/锑/碲合金家族。
请参照图12,以说明本发明一实施例的相变化存储装置。本发明的相变化存储装置包含一基板10以及至少一个存储单元。基板10包含一存取电路11。存储单元设置于基板10上,并包含一底电极232、一屏障层22以及一加热器233。底电极232设置于一第一介电层20中,并与基板10的存取电路11电性连接。屏障层22设置于底电极232与第一介电层20以及存取电路11之间。加热器233延伸自底电极232,且加热器233的一侧以一第二介电层40覆盖并曝露出加热器的一顶表面,其中加热器233的内径往加热器233的顶表面逐渐缩小。较佳者,本发明的相变化存储装置的存储单元更包含一相变化材料50以及一顶电极60,其中相变化材料50设置于加热器233的顶表面上,并与加热器233电性连接;顶电极60则设置于相变化材料50上。存储单元的其它详细结构已如前所述,在此不再赘述。
综合上述,本发明的相变化存储装置及其制造方法是部分移除导电材料以使加热器的内径往相变化材料端逐渐缩小,进而使得加热器与相变化材料间的接触面积较小。依据此结构,以较小的电流即能够改变小范围相变化材料的结晶态,因此可降低装置的功耗。又,本发明的相变化材料的相变化范围较小,因此可避免相变化材料操作时反复加热所可能产生的空洞缺陷。此外,沉积相变化材料于加热器时,加热器所曝露出来顶表面为一平坦表面,因此,不会产生因相变化材料填充不完全而形成空洞缺陷的问题。
以上所述的实施例仅是为说明本发明的技术思想及特点,其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施,当不能以其限定本发明的专利范围,即大凡依本发明所揭示的精神所作的均等变化或修饰,仍应涵盖在本发明的专利范围内。

Claims (9)

1.一种相变化存储装置的制造方法,其特征在于,包含:
提供一基板,其包含一存取电路,其中该存取电路包含至少一个导电接点;
形成多个导电结构于该基板上,其中该导电结构与该导电接点电性连接,该导电结构包含一导电材料以及一屏障层,且该屏障层包围该导电材料的一侧面以及一底面;
部分移除该屏障层,使该屏障层的顶表面低于该导电材料的顶表面;
部分移除该导电材料,使曝露出来的该导电材料的内径由该导电材料的该底面往该导电材料的顶表面逐渐缩小;
形成一第二介电层以覆盖该导电材料;以及
薄化该第二介电层,使该导电材料曝露出来;
其中部分移除该导电材料的步骤包含:
形成一遮罩覆盖该屏障层以及该导电材料;
进行一第一移除步骤,以部分移除该遮罩以形成一遮罩开口,其中该遮罩开口的一顶部内径大于该遮罩开口的一底部内径,使该遮罩开口的内壁成一斜面,该遮罩开口的该顶部涵盖二个相邻该导电材料,且该遮罩覆盖该导电材料;以及
进行一第二移除步骤,以部分移除该遮罩并同时部分移除该导电材料。
2.如权利要求1所述的相变化存储装置的制造方法,其特征在于,在该第二移除步骤中,以相近或相同于该遮罩的一蚀刻率蚀刻该导电材料,使该导电材料形成与该遮罩的该斜面相似的一斜面。
3.如权利要求1所述的相变化存储装置的制造方法,其特征在于,形成该导电结构于该基板的步骤包含:
形成一第一介电层于该基板上;
形成至少一个通孔贯穿该第一介电层,使该存取电路的该导电接点曝露出来;
形成该屏障层于该通孔的侧壁与底部;以及
填充该导电材料于该通孔,并与该存取电路的该导电接点电性连接。
4.如权利要求1所述的相变化存储装置的制造方法,其特征在于,更包含:
形成图案化的相变化材料于该导电材料上,并与该导电材料电性连接;以及
形成一顶电极于该相变化材料上。
5.如权利要求4所述的相变化存储装置的制造方法,其特征在于,该第二介电层的材料包含二氧化硅、氮化硅或氮氧化硅;该屏障层的材料包含钛、氮化钛、氮化钽或钽;该导电材料包含钨、钛、氮化钛、氮化铝钛或氮化硅钛;以及该相变化材料包含锗、锑以及碲至少其中之一的硫属化合物或合金。
6.一种相变化存储装置,包含:
一基板,其包含一存取电路;以及
多个存储单元,其设置于该基板,其中每一该存储单元包含:
一底电极,其与该存取电路电性连接,其中该底电极设置于一第一介电层中;
一屏障层,其设置于该底电极与该第一介电层以及该存取电路之间;以及
一加热器,其延伸自该底电极,且该加热器的一侧以一第二介电层覆盖并曝露出该加热器的一顶表面,其中该加热器的内径自该底电极往该加热器的该顶表面逐渐缩小而形成一斜面,且该斜面与另一相邻该加热器的该斜面彼此相对。
7.如权利要求6所述的相变化存储装置,其特征在于,该屏障层的顶部低于该加热器的该顶表面。
8.如权利要求6所述的相变化存储装置,其特征在于,该存储单元更包含:
一相变化材料,其设置于该加热器的该顶表面上;以及
一顶电极,其设置于该相变化材料上。
9.如权利要求8所述的相变化存储装置,其特征在于,该第二介电层的材料包含二氧化硅、氮化硅或氮氧化硅;该屏障层的材料包含钛、氮化钛、氮化钽或钽;该底电极以及该加热器的材料包含钨、钛、氮化钛、氮化铝钛或氮化硅钛;以及该相变化材料包含锗、锑以及碲至少其中之一的硫属化合物或合金。
CN201510405307.4A 2015-07-08 2015-07-08 相变化存储装置及其制造方法 Active CN104993049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510405307.4A CN104993049B (zh) 2015-07-08 2015-07-08 相变化存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510405307.4A CN104993049B (zh) 2015-07-08 2015-07-08 相变化存储装置及其制造方法

Publications (2)

Publication Number Publication Date
CN104993049A CN104993049A (zh) 2015-10-21
CN104993049B true CN104993049B (zh) 2017-08-08

Family

ID=54304832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510405307.4A Active CN104993049B (zh) 2015-07-08 2015-07-08 相变化存储装置及其制造方法

Country Status (1)

Country Link
CN (1) CN104993049B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102667897B1 (ko) * 2018-01-03 2024-05-23 삼성전자주식회사 지지 패턴을 포함하는 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000944A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 相变化存储元件及其制造方法
CN101369628A (zh) * 2007-08-14 2009-02-18 财团法人工业技术研究院 相变化内存
CN101373814A (zh) * 2007-08-22 2009-02-25 财团法人工业技术研究院 相变化存储器及其制造方法
CN101847687A (zh) * 2009-03-27 2010-09-29 力晶半导体股份有限公司 相变化内存组件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000944A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 相变化存储元件及其制造方法
CN101369628A (zh) * 2007-08-14 2009-02-18 财团法人工业技术研究院 相变化内存
CN101373814A (zh) * 2007-08-22 2009-02-25 财团法人工业技术研究院 相变化存储器及其制造方法
CN101847687A (zh) * 2009-03-27 2010-09-29 力晶半导体股份有限公司 相变化内存组件及其制造方法

Also Published As

Publication number Publication date
CN104993049A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
JP4560818B2 (ja) 半導体装置及びその製造方法
US6764894B2 (en) Elevated pore phase-change memory
EP1686624B1 (en) Method of fabricating a nonvolatile memory device made of electric resistance material
US7161167B2 (en) Lateral phase change memory
US7884343B2 (en) Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7825398B2 (en) Memory cell having improved mechanical stability
US20070040159A1 (en) Manufacturing method and structure for improving the characteristics of phase change memory
US7319057B2 (en) Phase change material memory device
JP2009224787A (ja) 相変化膜を含む半導体素子の形成方法
CN106206938B (zh) 相变化存储装置及其制造方法
CN106206639B (zh) 具有针状接面的相变化记忆装置及其制造方法
US8067260B1 (en) Fabricating sub-lithographic contacts
CN105609631B (zh) 相变化存储装置及其制造方法
US20080268568A1 (en) Material sidewall deposition method
EP1764837A1 (en) Semiconductor structure, in particular phase change memory device having a uniform height heater
KR20080050098A (ko) 상변환 기억 소자의 제조방법
CN104993049B (zh) 相变化存储装置及其制造方法
CN105098072B (zh) 相变化存储装置的制造方法
WO2023104550A1 (en) Global heater for phase change memory
CN102412367B (zh) 相变存储器底部电极的制作方法
US8431922B2 (en) Lateral phase change memory
CN105206745B (zh) 相变化存储装置的制造方法
CN105185905B (zh) 相变化存储装置及其制造方法
KR101052863B1 (ko) 상변화 기억 소자 및 그 제조방법
CN104124337A (zh) 一种相变存储器单元的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 315000 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant after: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315000 Zhejiang city of Ningbo province Yinzhou District first Road No. 555 South Street Railey Huamao headquarters room 1005 No.

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

COR Change of bibliographic data
TA01 Transfer of patent application right

Effective date of registration: 20170606

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co.,Ltd.

Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315000 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Co-patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223300 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province

Co-patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: Jiangsu times all core storage technology Co.,Ltd.

Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223300 No. 601 East Changjiang Road, Huaiyin District, Huaian City, Jiangsu Province

Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20221111

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Patentee before: Beijing times full core storage technology Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

TR01 Transfer of patent right