CN106206938B - 相变化存储装置及其制造方法 - Google Patents

相变化存储装置及其制造方法 Download PDF

Info

Publication number
CN106206938B
CN106206938B CN201510293396.8A CN201510293396A CN106206938B CN 106206938 B CN106206938 B CN 106206938B CN 201510293396 A CN201510293396 A CN 201510293396A CN 106206938 B CN106206938 B CN 106206938B
Authority
CN
China
Prior art keywords
phase
groove
change memory
manufacturing
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510293396.8A
Other languages
English (en)
Other versions
CN106206938A (zh
Inventor
陶义方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Jiangsu Advanced Memory Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Jiangsu Advanced Memory Technology Co Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510293396.8A priority Critical patent/CN106206938B/zh
Publication of CN106206938A publication Critical patent/CN106206938A/zh
Application granted granted Critical
Publication of CN106206938B publication Critical patent/CN106206938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种相变化存储装置的制造方法包含提供一基板,其包含一存取电路、多个阵列排列的底电极以及多个加热器,其中加热器的一顶表面曝露出来;形成一介电层覆盖于加热器的顶表面;图案化介电层以形成多个凹槽,并经由多个凹槽曝露出加热器的顶表面;形成一第一屏障层于多个凹槽的一内侧表面;沉积一相变化材料于凹槽中;移除部分相变化材料,以曝露出位于凹槽的一侧壁的第一屏障层;以及形成一顶电极于凹槽中,以覆盖相变化材料。上述制造方法仅需一道遮罩即可完成相变化存储装置的制作。同时亦揭示一种相变化存储装置。

Description

相变化存储装置及其制造方法
【技术领域】
本发明是有关一种存储装置及其制造方法,特别是一种相变化存储装置及其制造方法。
【背景技术】
相变化存储装置为一非挥发性随机存取存储存储器。相变化存储装置中的相变化材料可通过施加适当的电流而在结晶态以非结晶态之间转换。相变化材料的不同状态(例如结晶、半结晶、非结晶或半非结晶)代表不同的电阻值。一般而言,非结晶态者相较于结晶态者具有较高的电阻值,因此,通过量测电阻值即可存取数据。
一种已知的相变化存储装置的制造方法如图1a至图1d所示。首先,于一基板10上制作存取电路11,接着依序制作底电极22以及加热器23于基板10上,并与存取电路11电性连接,如图1a所示。举例而言,底电极22可经由导电插塞21与存取电路11电性连接。可以理解的是,多个导电插塞21之间、多个底电极22之间以及多个加热器23之间具有介电填充材料31、32。接着在加热器23之外露表面形成一相变化材料40以及一顶电极材料50。
可以理解的是,相变化材料40以及顶电极材料50是不透光的,因此,无法通过相变化材料40以及顶电极材料50下的对准标记12来定义相变化材料40以及顶电极材料50的图案。已知的制造方法即是先以一光阻层61粗略定义一开孔61a,以打开相变化材料40以及顶电极材料50,使相变化材料40以及顶电极材料50下的对准标记12为可见的,如图1b所示。之后依序形成介电层33以及光阻层62,再通过对准标记12精确定义光阻层62,如图1c所示。最后,依据光阻层62的图案移除部分相变化材料40以及顶电极材料50即可形成所定义的图案化相变化材料40以及顶电极材料50,如图1d所示。
由上述可知,已知的相变化存储装置的制造方法需要至少两道遮罩,因而大幅增加制造工序以及制造成本。有鉴于此,如何简化相变化存储装置的制程便是目前极需努力的目标。
【发明内容】
本发明提供一种相变化存储装置及其制造方法,其是在形成相变化材料以及顶电极材料之前即定义出沉积相变化材料以及顶电极材料所需的图案,因此,以一道遮罩即可完成本发明的相变化存储装置。
本发明一实施例的相变化存储装置的制造方法包含提供一基板,其包含一存取电路、至少一底电极以及至少一加热器,其中底电极与存取电路电性连接,加热器对应设置于底电极上,且曝露出加热器的一顶表面;形成一介电层覆盖于加热器的顶表面;图案化介电层以形成至少一凹槽,并经由凹槽曝露出加热器的顶表面,其中凹槽的底部内径大于加热器的外径;形成一第一屏障层于凹槽的一内侧表面;沉积一相变化材料于凹槽中;移除部分相变化材料,以曝露出位于凹槽的一侧壁的第一屏障层;以及形成一顶电极于凹槽中,以覆盖相变化材料。
本发明另一实施例的相变化存储装置包含一基板以及至少一存储单元。基板包含一存取电路。存储单元设置于基板。每一存储单元包含一底电极、一加热器、一相变化材料、一第一屏障层以及一顶电极。底电极与存取电路电性连接。加热器设置于底电极上,并与底电极电性连接。相变化材料设置于加热器上,其中相变化材料的底部外径大于加热器的外径。第一屏障层设置于相变化材料的一底表面以及一侧表面。顶电极设置于相变化材料上,使相变化材料设置于第一屏障层以及顶电极之间。
以下借由具体实施例配合所附的图式详加说明,当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
【附图说明】
图1a至图1d为一示意图,显示已知的相变化存储装置的制造步骤。
图2a至图2i为一示意图,显示本发明一实施例的相变化存储装置的制造步骤。
【符号说明】
10 基板
11 存取电路
12 对准标记
21 导电插塞
22 底电极
23 加热器
31、32 介电填充材料
33 介电层
40 相变化材料
50 顶电极材料
61、62 光阻层
61a 开孔
210 基板
211 存取电路
212 对准标记
221 导电插塞
222 底电极
223 加热器
223a 顶表面
231、232 介电填充材料
233 介电层
233a 凹槽
234 绝缘层
240 相变化材料
250 顶电极
261 光阻层
270 第一屏障层
【具体实施方式】
以下将详述本发明的各实施例,并配合图式作为例示。除了该多个详细说明之外,本发明亦可广泛地施行于其它的实施例中,任何所述实施例的轻易替代、修改、等效变化都包含在本发明的范围内,并以申请专利范围为准。在说明书的描述中,为了使读者对本发明有较完整的了解,提供了许多特定细节;然而,本发明可能在省略部分或全部特定细节的前提下,仍可实施。此外,众所周知的步骤或元件并未描述于细节中,以避免对本发明形成不必要的限制。图式中相同或类似的元件将以相同或类似符号来表示。特别注意的是,图式仅为示意之用,并非代表元件实际的尺寸或数量,有些细节可能未完全绘出,以求图式的简洁。
请参照图2a至图2i,以说明本发明一实施例的相变化存储装置的制造方法。首先,提供一基板210,其包含一存取电路211、至少一底电极222以及至少一加热器223。举例而言,基板210可为硅基板,但不限于此,其它适合的材料亦可作为基板210,例如陶瓷材料、有机材料或玻璃材料。存取电路211可包含一开关元件,例如金属氧化物半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET),如图2a中所示的标号212即为MOSFET的栅极。借由控制MOSFET的栅极电压即可控制每一存储单元的读写。底电极222与存取电路211电性连接,举例而言,底电极222通过导电插塞221(例如钨)与存取电路211电性连接。于一实施例中,底电极222的材料可为钛、钨、氮化钛、氮化铝钛或氮化硅钛。加热器223对应设置于底电极222上,且曝露出加热器223的一顶表面223a,如图2a所示。于一实施例中,加热器223的顶表面223a的面积小于底电极222与导电插塞221连接的一底接面的面积。依据此结构,相对较小的顶表面223a可使电流更为集中,以提升加热效率,于一实施例中,加热器223的材料可为钛、氮化钛、氮化钽或以上的组合。需注意者,加热器223不限于以相同材料构成,其亦能够以不同材料堆叠所组成。举例而言,靠近顶表面223a的区段以具有较高电阻率的材料所构成,例如氮化钽。而另一相对的区段则以具有较低电阻率的材料所构成,例如氮化钛。
可以理解的是,导电插塞221之间、底电极222之间以及加热器223之间具有介电填充材料231、232,其中,加热器223以及介电填充材料232的顶表面位于同一平面。于一实施例中,介电填充材料231的材料可为氧化物或氮化物,例如二氧化硅、氮氧化硅、氮化硅或其它介电材料,而加热器223之间的介电填充材料232可为氮化硅或氮氧化硅。介电填充材料232可提供扩散屏障的功能,以防止可能由其它金属层扩散的元件所造成的污染。图2a所示的结构能够以已知的制程加以实现,故在此省略其详细说明。
接着,形成一介电层233覆盖于加热器223的顶表面223a,如图2b所示。介电层233的材料可为氧化物或氮化物,例如二氧化硅、氮氧化硅、氮化硅或其它介电材料。于一实施例中,介电层233的厚度大于后续相变化材料以及顶电极的厚度的总合,举例而言,介电层233的厚度约为50nm至500nm。接着,图案化介电层233以形成凹槽233a,以使加热器223的顶表面223a经由于凹槽233a中曝露出来,如图2c所示。举例而言,利用光阻层261经由光刻蚀刻制程即可形成图案化的介电层233。可以理解的是,定义光阻层261的图案时,由于尚未形成相变化材料以及顶电极材料等不透光结构,因此,对准标记212不会被遮蔽。换言之,光阻层261的图案能够精准的定义出来。于一实施例中,MOSFET的栅极可作为对准标记212。需注意者,光刻蚀刻可依特征尺寸的限制选择适当的技术。举例而言,光刻技术可为紫外光(ultra violet,UV)光刻、电子束光刻、X光光刻或相移遮罩等技术。此外,介电层233不限定为一层或多层,增加介电层233的厚度,可以在光罩定义图案光刻后,以非等向性蚀刻技术于介电层233的底部获得较小的关键尺寸(critical dimension,CD),亦即凹槽的底部内径小于凹槽的顶部内径。
请参照图2d,接着,形成一第一屏障层270于凹槽233a的一内侧表面。于一实施例中,第一屏障层270的材料可为钛、氮化钛、氮化钽或钽,其厚度约为2nm至10nm。举例而言,第一屏障层270可利用物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)或原子层沉积(atomic layer deposition,ALD)等技术形成。
接着,再沉积一相变化材料240于凹槽233a中,如图2e所示。同样的,相变化材料240亦能够以PVD、CVD、ALD等技术形成。于一实施例中,相变化材料240的材料可为包含锗、锑以及碲至少其中之一的硫属化合物(chalcogenide)或合金。硫属化合物包含具有较多正电元素或根基的化合物。硫属化合物合金包括将硫属化合物与其他材料如过渡金属等结合。此外,下列合金亦可作为相变化材料,例如镓/锑、锗/锑、铟/锑、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲以及碲/锗/锑/硫等,其中较佳者为锗/锑/碲合金家族。于一实施例中,相变化材料240的厚度约为10nm至300nm。
接着,移除部分相变化材料240,以曝露出位于凹槽233a的一侧壁的第一屏障层270,如图2f所示。于一实施例中,移除部分相变化材料240的步骤能够以等向性蚀刻的方式加以实现。于一实施例中,用等向性蚀刻将凹槽233a接近底部侧壁的相变化材料240蚀刻干净,凹槽233a底部相变化材料240的厚度约为5nm至100nm,将凹槽233a顶部的侧壁留有相变化材料240的突悬部(over hang)。之后,形成一顶电极250于凹槽233a中,以覆盖相变化材料240,如图2g所示。于一实施例中,顶电极250能够以PVD、CVD、ALD等技术形成,其材料可为钛、钨、氮化钛、氮化钽、氮化铝钛、氮化硅钛、铝或铜。顶电极250的厚度约为10nm至150nm。由于图2f所示的步骤中,侧壁的部分第一屏障层270曝露出来,因此,形成顶电极250后,相变化材料240即被包覆在第一屏障层270以及顶电极250之间,第一屏障层270材料可为钛、氮化钛、氮化钽。依据此结构,相变化材料240在反复加热的过程中,可防止相变化材料240向外扩散造成成份的改变,或是介电层233材料往内扩散造成相变化材料240的污染,因此,第一屏障层270可以增加相变化材料240的稳定性,以提高存储器的可靠性。于一实施例中,在形成顶电极250之前,亦可先形成一第二屏障层(未图示)于凹槽233a中,之后再形成顶电极250覆盖第二屏障层,第二屏障层材料可为钛、氮化钛、氮化钽或钽,如此,第二屏障层即在相变化材料240以及顶电极250之间更增强扩散屏障的作用。
最后,平坦化顶电极250形成如图2h所示的结构。于一实施例中,平坦化顶电极250能够以化学机械研磨(chemical-mechanical polish,CMP)的方式加以实现。举例而言,平坦化后的顶电极250的厚度约为5nm至100nm。于一实施例中,本发明的相变化存储装置的制造方法更包含在顶电极250之外露表面形成一绝缘层234,如图2i所示。绝缘层234的材料可为氧化硅、氮化硅或氮氧化硅。后续完成相变化存储装置的制作的制程为本发明所属技术领域中具有通常知识者所熟知,且非本发明的主要技术特征,故在此不再赘述。
请再参照图2h,以说明本发明一实施例的相变化存储装置。本发明的相变化存储装置包含一基板210以及至少一存储单元(memory cell)。基板210包含一存取电路211。存储单元并与存取电路211电性连接。每一存储单元包含一底电极222、一加热器223、一相变化材料240、一第一屏障层270以及一顶电极250。存储单元的详细结构如前所述,在此不再赘述。
综合上述,本发明的相变化存储装置及其制造方法是在形成相变化材料以及顶电极材料之前即以对准标记精确定义出沉积相变化材料以及顶电极材料所需的图案,因此,后续制程无需再次定义相变化材料以及顶电极材料的图案。换言之,依据本发明的制造方法,以一道遮罩即可完成本发明的相变化存储装置,相较于已知的制造方法,不仅减少制造工序且大幅降低制造成本。
以上所述的实施例仅是为说明本发明的技术思想及特点,其目的在使熟习此项技艺的人士能够了解本发明之内容并据以实施,当不能以的限定本发明的专利范围,即大凡依本发明所揭示的精神所作的均等变化或修饰,仍应涵盖在本发明的专利范围内。

Claims (8)

1.一种相变化存储装置的制造方法,其特征在于,包含:
提供一基板,其包含一存取电路、至少一底电极以及至少一加热器,其中该底电极与该存取电路电性连接,该加热器对应设置于该底电极上,且曝露出该加热器的一顶表面;
形成一介电层覆盖于该加热器的该顶表面;
图案化该介电层以形成至少一凹槽,并经由该凹槽曝露出该加热器的该顶表面,其中该凹槽的底部内径大于该加热器的外径;
形成一第一屏障层于该凹槽的一内侧表面;
沉积一相变化材料于该凹槽中;
移除部分该相变化材料,以曝露出位于该凹槽的一侧壁的该第一屏障层;以及
形成一顶电极于该凹槽中,以覆盖该相变化材料。
2.如权利要求1所述的相变化存储装置的制造方法,其特征在于,移除部分该相变化材料的步骤是以等向性蚀刻加以实现。
3.如权利要求1所述的相变化存储装置的制造方法,其特征在于,更包含:
形成一第二屏障层于该相变化材料以及该顶电极之间;
平坦化该顶电极;以及
形成一绝缘层,以覆盖该顶电极。
4.如权利要求3所述的相变化存储装置的制造方法,其特征在于,该第一屏障层以及该第二屏障层的材料包含钛、氮化钛、氮化钽或钽。
5.如权利要求1所述的相变化存储装置的制造方法,其特征在于,该介电层包含多层介电层;图案化该多层介电层以形成该凹槽的该步骤包含非等向性蚀刻该多层介电层。
6.如权利要求5所述的相变化存储装置的制造方法,其特征在于,非等向性蚀刻该多层介电层是使该凹槽的底部内径小于该凹槽的顶部内径。
7.如权利要求1所述的相变化存储装置的制造方法,其特征在于,该底电极的材料包含钛、钨、氮化钛、氮化铝钛或氮化硅钛;该顶电极的材料包含钛、钨、氮化钛、氮化钽、氮化铝钛、氮化硅钛、铝或铜。
8.如权利要求1所述的相变化存储装置的制造方法,其特征在于,该加热器的材料包含钛、氮化钛、氮化钽或以上的组合;该相变化材料的材料包含锗、锑以及碲至少其中之一的硫属化合物或合金。
CN201510293396.8A 2015-06-01 2015-06-01 相变化存储装置及其制造方法 Active CN106206938B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510293396.8A CN106206938B (zh) 2015-06-01 2015-06-01 相变化存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510293396.8A CN106206938B (zh) 2015-06-01 2015-06-01 相变化存储装置及其制造方法

Publications (2)

Publication Number Publication Date
CN106206938A CN106206938A (zh) 2016-12-07
CN106206938B true CN106206938B (zh) 2019-01-18

Family

ID=57460235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510293396.8A Active CN106206938B (zh) 2015-06-01 2015-06-01 相变化存储装置及其制造方法

Country Status (1)

Country Link
CN (1) CN106206938B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114762044A (zh) * 2019-11-15 2022-07-15 北京时代全芯存储技术股份有限公司 内存单元及其制造方法
US11456417B2 (en) * 2020-11-25 2022-09-27 International Business Machines Corporation Integrated phase change memory cell projection liner and etch stop layer
US11456415B2 (en) * 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
US20240107900A1 (en) * 2022-09-22 2024-03-28 International Business Machines Corporation Phase change memory cell sidewall heater

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232074A (zh) * 2007-01-25 2008-07-30 财团法人工业技术研究院 相变存储装置及其制造方法
CN101330126A (zh) * 2007-06-19 2008-12-24 财团法人工业技术研究院 相变化存储单元结构及其制造方法
CN101820048A (zh) * 2009-02-18 2010-09-01 财团法人工业技术研究院 相变化存储装置及其制造方法
CN101847687A (zh) * 2009-03-27 2010-09-29 力晶半导体股份有限公司 相变化内存组件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232074A (zh) * 2007-01-25 2008-07-30 财团法人工业技术研究院 相变存储装置及其制造方法
CN101330126A (zh) * 2007-06-19 2008-12-24 财团法人工业技术研究院 相变化存储单元结构及其制造方法
CN101820048A (zh) * 2009-02-18 2010-09-01 财团法人工业技术研究院 相变化存储装置及其制造方法
CN101847687A (zh) * 2009-03-27 2010-09-29 力晶半导体股份有限公司 相变化内存组件及其制造方法

Also Published As

Publication number Publication date
CN106206938A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106206938B (zh) 相变化存储装置及其制造方法
TWI387055B (zh) 具有自收斂底電極之相變化記憶胞陣列及其製造方法
US7608503B2 (en) Side wall active pin memory and manufacturing method
CN106058044B (zh) 高密度电阻性随机存取存储器(rram)
US7745341B2 (en) Phase-change semiconductor device and methods of manufacturing the same
US20060076641A1 (en) Methods of fabricating phase changeable semiconductor memory devices including multi-plug conductive structures and related devices
TW200917475A (en) Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
JP2006344976A (ja) 相変化記憶素子及びその製造方法
US11233197B2 (en) Phase change random access memory device
JP2023552038A (ja) プロジェクション・ライナを有する相変化メモリ・セル
CN105609631B (zh) 相变化存储装置及其制造方法
KR100713943B1 (ko) 상변화 메모리 소자 및 그 제조방법
CN109888096B (zh) 存储单元及其制造方法、以及存储装置
US7989920B2 (en) Phase change memory
CN106206639B (zh) 具有针状接面的相变化记忆装置及其制造方法
CN109786550B (zh) 相变化记忆体及其制造方法
US20090072348A1 (en) Integrated Circuits; Methods for Manufacturing an Integrated Circuit and Memory Module
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
CN104810473B (zh) 电阻式存储器及其制造方法
US8222628B2 (en) Phase change memory device having a bottleneck constriction and method of manufacturing the same
CN105098072B (zh) 相变化存储装置的制造方法
CN108123035B (zh) 相变化记忆体
CN209785974U (zh) 相变化记忆体
US20200403144A1 (en) Mram structure and method of fabricating the same
CN104993049B (zh) 相变化存储装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170531

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co.,Ltd.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315000 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Address before: 223300 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province

Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

Patentee before: Jiangsu times all core storage technology Co.,Ltd.

CP03 Change of name, title or address

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223300 No. 601 East Changjiang Road, Huaiyin District, Huaian City, Jiangsu Province

Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220831

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Patentee before: Beijing times full core storage technology Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED