KR100713943B1 - 상변화 메모리 소자 및 그 제조방법 - Google Patents
상변화 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100713943B1 KR100713943B1 KR1020050086454A KR20050086454A KR100713943B1 KR 100713943 B1 KR100713943 B1 KR 100713943B1 KR 1020050086454 A KR1020050086454 A KR 1020050086454A KR 20050086454 A KR20050086454 A KR 20050086454A KR 100713943 B1 KR100713943 B1 KR 100713943B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- memory device
- thin film
- layer
- change memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 51
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 239000011148 porous material Substances 0.000 claims abstract description 45
- 239000012212 insulator Substances 0.000 claims abstract description 34
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- 239000012782 phase change material Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052718 tin Inorganic materials 0.000 claims description 12
- -1 TaSi Inorganic materials 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 9
- 239000002861 polymer material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000011203 carbon fibre reinforced carbon Substances 0.000 claims description 8
- 150000004770 chalcogenides Chemical class 0.000 claims description 8
- 229910015345 MOn Inorganic materials 0.000 claims description 7
- 229910019794 NbN Inorganic materials 0.000 claims description 7
- 229910004491 TaAlN Inorganic materials 0.000 claims description 7
- 229910003071 TaON Inorganic materials 0.000 claims description 7
- 229910004200 TaSiN Inorganic materials 0.000 claims description 7
- 229910010037 TiAlN Inorganic materials 0.000 claims description 7
- 229910010060 TiBN Inorganic materials 0.000 claims description 7
- 229910010282 TiON Inorganic materials 0.000 claims description 7
- 229910008484 TiSi Inorganic materials 0.000 claims description 7
- 229910008482 TiSiN Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000011853 conductive carbon based material Substances 0.000 claims description 6
- 239000010432 diamond Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052845 zircon Inorganic materials 0.000 claims description 6
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052717 sulfur Inorganic materials 0.000 claims description 5
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000005485 electric heating Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 71
- 239000010408 film Substances 0.000 description 26
- 238000000206 photolithography Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000000615 nonconductor Substances 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화층과 전기적 발열체인 하부전극 간의 접촉면적을 감소시키고, 이를 통해 높은 전류밀도를 획득하여 문턱전류, 문턱전압 및 되돌이 전류 등의 값을 감소시킬 수 있는 상변화 메모리 소자 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 하부전극과, 상기 하부전극 상에 다공성 부도체 박막을 주형으로 이용하고, 상기 다공성 부도체 박막에 형성된 기공을 발열체 또는 상변화 물질로 매립시켜 형성된 오믹 컨택층과, 상기 오믹 컨택층 상에 형성된 상변화층과, 상기 상변화층 상에 형성된 상부전극을 포함하는 상변화 메모리 소자 및 그 제조방법을 제공한다.
상변화 메모리 소자, 하부전극, 발열체, 다공성 부도체 박막, 상변화 물질, 기공
Description
도 1은 일반적인 상변화 메모리 소자의 단위 셀의 구조도.
도 2는 본 발명의 바람직한 실시예1에 따른 상변화 메모리 소자의 단위 셀의 구도.
도 3a 내지 도 3g는 도 2에 도시된 실시예1에 따른 상변화 메모리 소자의 단위 셀의 제조 공정도.
도 4는 본 발명의 바람직한 실시예2에 따른 상변화 메모리 소자의 단위 셀의 구도.
도 5a 내지 도 5c는 도 4에 도시된 실시예2에 따른 상변화 메모리 소자의 단위 셀의 제조 공정도.
<도면의 주요 부분에 대한 부호의 설명>
10, 114 : 상변화층 20, 110 : 하부전극
101 : 게이트 절연막 102 : 폴리 실리콘막
103 : 도전막 104 : 게이트 전극
105 : 스페이서 106, 108, 117 : 컨택 플러그
107 : 층간 절연막 109, 116 : 절연막
111 : 다공성 부도체 박막 111a : 기공
112 : 발열체 113 : 오믹 컨택층
115 : 상부전극 118 : 금속배선
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 메모리 소자 중 상(phase)에 따라 전기 전도도가 크게 변하는 물질의 성질을 이용하여 프로그램 및 소거 동작을 수행하는 상변화 메모리(phase change random access memory) 소자 및 그 제조방법에 관한 것이다.
상변화 메모리(phase change random access memory) 소자는 상(phase)에 따라 전기 전도도가 크게 변하는 상변화 물질의 성질을 이용한 메모리 소자로, 전원이 공급되지 않아도 전 상태의 데이터를 가지는 비휘발성 특성을 갖는다. 이에 더하여, 상변화 메모리 소자는 디램(DRAM) 및 에스램(SRAM)과 같이 낮은 전원전압에서 동작하는 특성을 갖는다. 이러한 특성으로 인해 최근에는 상변화 메모리 소자는 휴대용 통신기 및 휴대용 컴퓨터 등에 널리 사용될 수 있는 유력한 후보로 각광받고 있다.
상변화 메모리 소자는 상변화물질의 결정질상(crystalline phase)과 비정질상(amorphous phase) 사이의 전기저항의 차이를 신호로 이용하는 소자로서, 그 기본적인 원리는 미국특허 제3271591호(S.R. Ovshinsky 등에 의해 제안된 "Symmetrical current controlling device", 1966년 9월 6일자로 등록됨) 및 미국특허 제3530441호(S.R. Ovshinsky 등에 의한 제한된 "Method and apparatus for storing and retrieving information", 1970년 9월 22일자로 등록됨)에 개시된 원리를 따른다.
상변화물질은 상변화 메모리 소자의 상이 결정질 상태인 경우에는 전기 전도도가 큰 반면, 상이 비정질 상태인 경우에는 전기 전도도가 낮다. 이러한 상의 상태는 상변화물질의 온도변화에 따라 결정되는 바, 상변화를 일으키기 위해서는 온도변화를 위한 열이 필요하다. 이러한 열은 전기적 저항체에 전류를 흘러줌으로써 발생되는 줄 열(Joule heating)이다. 이처럼, 결정질상과 비정질상 사이의 상변화는 상변화층을 통해 흐르는 전기 전류(electrical current)에 의한 줄 열에 의해 이루어지며, 이에 따라, 상변화 메모리 소자에서는 상변화층의 상부와 하부 각각에 발열 특성과 전기 전도 특성을 동시에 갖는 발열층이 전극(electrode)으로 사용된다.
상변화 메모리 소자의 상변화 양상은 Y.N. Hwang 등이 2003년 IEDM03-893에 "Writing current reduction for high-density phase-change RAM"에서 제시한 바와 같이 상변화시 흐르는 전류밀도(electrical current density)에 큰 의존성을 갖는다. 즉, 문턱전류(threshold current), 문턱전압(threshold voltage), 되돌이 전류 (reset current) 등과 같이 상변화 메모리 소자의 저전력화와 고직접화 등과 관련된 변수들은 상변화층과 하부전극 사이에 흐르는 전류밀도에 크게 의존한다. 같은 양의 전류가 상변화 물질로 흐를 경우, 접촉면적을 줄임으로써 더 큰 전류밀도를 갖게 할 수 있다.
이에 따라, 최근에는 좀더 고효율을 갖는 상변화 메모리 소자를 제조하기 위해서 상변화를 위한 스위칭 동작에 필요한 전류, 즉 프로그래밍(programming) 전류를 감소시켜 줄 열을 감소시키기 위한 연구가 활발히 진행되고 있는데, 그 일환으로 하부전극의 접촉면적을 줄여 상변화가 일어난 물질의 부피 자체를 줄이고, 높은 전류밀도를 이용하여 문턱전류와 문턱전압, 되돌이 전류 등의 값을 줄이려는 노력이 행해지고 있다.
한편, 종래의 반도체 제조공정을 이용한 상변화 메모리 소자의 제조방법의 일례가 미국특허 제5166758호(S.R. Ovshinsky 등에 의해 제안된 "Electrically erasable phase change memory", 1992년 11월 24일자로 등록됨)에 제안되었다. 이 미국특허 제5266758호에 제안된 바와 같이, 상변화 메모리 소자의 상변화층과 하부전극 사이의 접촉면적은 광학 리소그래피(optical lithography)를 통한 포토공정에 의하여 결정되었다.
이하에서는 광학 리소그래피를 이용한 포토공정을 통해 접촉면적이 결정된 종래기술에 따른 상변화 메모리 소자의 단위 셀의 구조를 도 1을 참조하여 설명하기로 한다.
도 1을 참조하면, 종래기술에 따른 상변화 메모리 소자는 상변화층(10)과 전 기적 발열체인 하부전극(20) 사이의 접촉면적이 상당히 큰 구조를 가지고 있다. 이때, 접촉면적은 광학 리소그래피에 의해 결정되는데, 광학 리소그래피의 한계상 상변화층(10)과 하부전극(20)의 접촉면적을 50ⅹ50nm2 미만으로 제어하는 것은 사실상 불가능하다.
이처럼 종래기술에서와 같이 상변화 메모리 소자의 제조공정시 광학 리소그래피를 적용하는 경우 상변화층과 하부전극 간의 접촉면적의 크기는 전적으로 사용되는 빛의 파장에 의해 결정된다. 보편적으로 광학 리소그래피에 사용되는 KrF 광원의 경우 얻을 수 있는 최소 선폭은 90nm이고, ArF를 광원으로 사용하더라도 최소 선폭은 70nm에 불과하다.
이러한 한계를 극복하기 위해 미국특허 제5687112호(S.R. Ovshinsky 등에 의해 제안된 "Multibit single cell memory element having tapered contact", 1997년 11월 11일자로 등록됨)에서는 경사진 접촉 팁(tapered contact tip)을 형성하여 팁의 끝 부분에서 상변화층과 발열층을 접촉시키는 방법, 미국특허 제6420725호(S.T. Harshfield 등에 의해 제안된 "Method and apparatus for forming an integrated circuit electrode having a reduced contact area", 2002년 7월 16일자로 등록됨)와 같이 하부 접촉 구멍(contact hole)에 유전 박막을 증착한 후 식각에 의해 측벽(side wall)을 형성하는 방법, 미국특허 제6337266호(R.C. Zahorik에 의해 제안된 "Small electrode for chalcogenide memories", 2002년 1월 8일자로 등록됨)와 같이 이중 측벽(double spacer)를 이용하여 상변화가 상변화층 양 끝에 서 일어나게 하는 방법 등이 제안되었다.
그러나, 상기한 방법들은 모두 광학 리소그래피를 이용한 포토공정에 그 기반을 두고 있기 때문에, 50ⅹ50 nm2이하의 접촉면적의 구현에는 근본적으로 한계가 있다.
한편, 미설명된 도면부호 'A'는 프로그램이 이루어지는 영역이다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 상변화층과 전기적 발열체인 하부전극 간의 접촉면적을 극단적으로 감소시키고, 이를 통해 높은 전류밀도를 획득하여 문턱전류, 문턱전압 및 되돌이 전류 등의 값을 감소시킬 수 있는 상변화 메모리 소자 및 그 제조방법을 제공하는 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 하부전극과, 상기 하부전극 상에 다공성 부도체 박막을 주형으로 이용하고, 상기 다공성 부도체 박막에 형성된 기공을 발열체 또는 상변화 물질로 매립시켜 형성된 오믹 컨택층과, 상기 오믹 컨택층 상에 형성된 상변화층과, 상기 상변화층 상에 형성된 상부전극을 포함하는 상변화 메모리 소자를 제공한다.
또한, 상기 다공성 부도체 박막은 Silsesquioxane(SSQ) 계열의 물질, 무극성 탄소-탄소 결합을 하고 있는 고분자 물질 및 Silica 계열의 물질 중 선택된 어느 하나의 물질로 형성된다.
또한, 상기 다공성 부도체 박막은 (H-SiO3 /2)n, (alkyl-SiO3 /2)n, (alkenyl-SiO3 /2)n, (alkoxy-SiO3/2)n, (aryl-SiO3 /2)n, SiLKTM(Dow chemial), ZirconTM(Shipley), NanoglassTM(Honeywell), CoralTM(Novellus), Black DiamondTM(Applied Materials) 및 AuroraTM(ASM), OrionTM(Trikon) 물질 중 선택된 어느 하나의 물질로 형성된다. 여기서, n은 임의의 자연수이다.
또한, 상기 기공의 크기는 1×1nm2~5×5nm2 이다.
또한, 상기 다공성 부도체 박막은 1~10nm 정도의 두께로 형성된다.
또한, 상기 발열체는 상기 하부전극과 동일한 물질로 이루어진다.
또한, 상기 발열체는 TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiON, TiAlON, WON, TaON 및 도전성 탄소 계열 물질 중에서 선택된 어느 하나 혹은 그 조합으로 이루어진다.
또한, 상기 상변화 물질은 상기 상변화층과 동일한 물질로 이루어진다.
또한, 상기 상변화 물질은 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P 및 O 으로 구성된 칼코제나이드(chalcogenide) 물질로 이루어지거나, GeaSbbTec(a, b, c는 각각 원자 몰분율, a+b+c=1, 0<a,b,c<1), IndAgeSbfTeg(d, e, f는 각각 원자 몰분율, d+e+f+g=1, 0<d,e,f,g<1)과 같은 일군의 화합물 중 선택된 화합물로 이루어진다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 하부전극이 형성된 기판을 제공하는 단계와, 상기 하부전극 상에 복수의 기공을 갖는 다공성 부도체 박막을 형성하는 단계와, 상기 다공성 부도체 박막에 형성된 상기 기공을 발열체로 채워 오믹 컨택층을 형성하는 단계와, 상기 오믹 컨택층 상에 상변화층을 형성하는 단계와, 상기 상변화층 상에 상부전극을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법을 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 하부전극이 형성된 기판을 제공하는 단계와, 상기 하부전극 상에 복수의 기공을 갖는 다공성 부도체 박막을 형성하는 단계와, 상기 다공성 부도체 박막의 상기 기공이 채워지도록 상기 다공성 부도체 박막 상에 상변화층을 형성하는 단계와, 상기 상변화층 상에 상부전극을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법을 제공한다.
또한, 상기 다공성 부도체 박막은 Silsesquioxane(SSQ) 계열의 물질, 무극성 탄소-탄소 결합을 하고 있는 고분자 물질 및 Silica 계열의 물질 중 선택된 어느 하나의 물질로 형성한다.
또한, 상기 다공성 부도체 박막은 (H-SiO3 /2)n, (alkyl-SiO3 /2)n, (alkenyl-SiO3/2)n, (alkoxy-SiO3 /2)n, (aryl-SiO3 /2)n, SiLKTM(Dow chemial), ZirconTM(Shipley), NanoglassTM(Honeywell), CoralTM(Novellus), Black DiamondTM(Applied Materials) 및 AuroraTM(ASM), OrionTM(Trikon) 물질 중 선택된 어느 하나의 물질로 형성한다. 여기서, n은 임의의 자연수이다.
또한, 상기 기공의 크기는 1×1nm2~5×5nm2 이다.
또한, 상기 다공성 부도체 박막은 5~10nm 정도의 두께로 형성한다.
또한, 상기 발열체는 상기 하부전극과 동일한 물질로 이루어진다.
또한, 상기 발열체는 TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiON, TiAlON, WON, TaON 및 도전성 탄소 계열 물질 중에서 선택된 어느 하나 혹은 그 조합으로 이루어진다.
또한, 상기 상변화층은 상변화 물질로 이루어지되, 상기 상변화 물질은 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P 및 O으로 구성된 칼코제나이드(chalcogenide) 물질로 이루어지거나, GeaSbbTec(a, b, c는 각각 원자 몰분율, a+b+c=1, 0<a,b,c<1), IndAgeSbfTeg(d, e, f는 각각 원자 몰분율, d+e+f+g=1, 0<d,e,f,g<1)과 같은 일군의 화합물 중 선택된 화합물로 이루어진다.
또한, 상기 발열체는 화학기상증착법, 물리기상증착법, 원자층증착법 또는 스핀 코팅법으로 상기 기공에 채워진다.
또한, 상기 상변화층은 화학기상증착법, 물리기상증착법, 원자층증착법 또는 스핀 코팅법으로 형성한다.
상기에서 설명한 바와 같이 본 발명은 종래기술에 따른 제조공정에서 적용된 광학 리소그래피를 바탕으로 하는 제조공정을 탈피하는 방법으로, 상변화층과 전기적 발열체인 하부전극 사이의 실질 접촉면적을 극단적으로 줄이는 방법을 제안한다. 즉, 다공성(porous) 부도체 박막을 주형(template)으로 이용하고, 다공성 재료의 고유한 물리적, 화학적인 성질에 의하여 자연스럽게 형성된 나노 미터 크기의 기공(pore)을 전극 물질(발열체)이나 상변화 물질로 채워서 극미세의 접촉면적을 형성하는 방법을 제안하는데 있다.
이러한 방법은 기공의 크기가 다공성 재료의 고유한 물리적, 화학적 성질에 의해 결정되기 때문에 광학 리소그래피에 의한 한계를 뛰어 넘는 극미세의 접촉면적(물질에 따라서는 1ⅹ1nm2 미만)이 포함된 하부전극을 효율적으로 형성할 수 있고, 이를 통해 높은 전류밀도를 얻음으로써 문턱전류, 문턱전압 및 되돌이 전류 등의 값을 낮출 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면부호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예1
도 2는 본 발명의 바람직한 실시예1에 따른 상변화 메모리 소자의 단위 셀 구조도로서, 다공성 박막의 기공을 발열체 물질로 채워 극미세 접촉면적이 형성된 구조도이다.
도 2를 참조하면, 본 발명의 바람직한 실시예1에 따른 상변화 메모리 소자의 단위 셀은 상변화층(114)과, 전기적 발열체인 하부전극(110)과, 상변화층(114)과 하부전극(110) 사이에 형성된 오믹 컨택층(ohmic contact layer, 113)을 포함한다. 이때, 오믹 컨택층(113)은 그 내부에 나노 미터 크기의 기공(111a, 도 3d참조)을 갖는 다공성 부도체 박막(111, 도 3d참조)과, 상기 다공성 부도체 박막(111) 내에 생성된 나노 미터 크기의 기공(111a)을 하부전극(110)과 동일한 발열체 물질로 채운 구조로 이루어진다.
다공성 부도체 박막(111) 내에 형성된 기공(111a)의 크기와 모양은 사용되는 다공성 부도체 박막(111)의 물질의 종류에 따라 결정되나, 그 크기나 모양은 제한되지 않는다. 이러한 기공(111a)의 면적은 광학 리소그래피에 의해 구현될 수 있는 최소 면적보다도 월등히 작다.
다공성 부도체 박막(111)의 물질로는 저유전 박막 재료(low k dielectric thin film materials)로 사용되거나 거론되는 대부분의 물질이 사용될 수 있다. 예컨대, Silsesquioxane(SSQ) 계열의 물질 ((H-SiO3 /2)n, (alkyl-SiO3 /2)n, (alkenyl-SiO3 /2)n, (alkoxy-SiO3/2)n, (aryl-SiO3 /2)n 등, n은 임의의 자연수), 무극성 탄소-탄소 결합을 하고 있는 각종 고분자 물질 (SiLKTM (Dow chemial), ZirconTM (Shipley), NanoglassTM (Honeywell) 등), Silica 계열의 물질 (CoralTM (Novellus), Black DiamondTM (Applied Materials), AuroraTM (ASM), OrionTM (Trikon) 등) 등이 사용될 수 있다.
다공성 부도체 박막(111)의 기공(111a)은 화학기상증착법(Chemical Vapor Deposition; CVD), 원자층증착법(Atomic Layer Deposition; ALD), 물리기상증착법(Physical Vapor Deposition; PVD), 스핀코팅(spin coating) 등의 방법을 이용하여 발열체로 채워진다.
K. Maex 등이 2003년 Journal of Applied Physics, volume 93, page 8793에 " Low dielectric constant materials for microelectronics"에서 제시한 것과 같이, 다공성 물질의 종류와 기공들이 다공성 박막에서 차지하는 부피에 따라 각 기 공들과 그에 따라 형성된 발열체는 서로 연결될 수도 있고, 분리될 수도 있으나, 전체적으로 오믹 전도 특성을 보여 전극으로 사용할 수 있도록 적절한 공정을 선택하여 형성된다. 통상 단면적이 1ⅹ1nm2 이하인 극미세의 기공들이 발열체로 채워지므로, 발열체와 상변화층의 접촉면적은 이러한 극미세 기공들의 집합으로 만들어진다.
따라서, 기존의 광학 리소그래피에 의해 형성된 하부전극의 접촉면적보다 월등히 작은 실질 접촉면적을 갖는 하부전극을 다공성 물질의 종류와 다공성 부도체 박막의 형성 공정을 통해 효과적으로 형성할 수 있으며, 큰 전류밀도를 얻을 수 있다.
이하, 도 3a 내지 도 3g에 도시된 공정 단면도를 참조하여 도 2에 도시된 본 발명의 바람직한 실시예1에 따른 상변화 메모리 소자의 단위 셀의 제조방법을 설명하기로 한다.
먼저, 도 3a에 도시된 바와 같이, 단결정 실리콘 기판(미도시) 상에 복수의 게이트 전극(104)을 형성하고, 그 양측벽에 스페이서(105)를 형성한 다음, 스페이서(105)의 양측으로 노출되는 기판 내에 소스 및 드레인 영역(미도시)을 형성한다. 이때, 게이트 전극(104)은 게이트 절연막(101), 폴리 실리콘막(102) 및 도전막(103)의 적층 구조로 이루어지며, 도전막(103)은 텅스텐 또는 텅스텐 실리사이드층으로 형성한다. 이로써, 게이트 전극(104), 소스 및 드레인 영역으로 이루어진 트랜지스터가 형성된다.
이어서, 게이트 전극(104) 사이에 드레인 영역 또는 소스 영역과 연결되는 컨택 플러그(contact plug)(106)를 형성한다. 이때, 컨택 플러그(106)는 폴리 실리콘막으로 형성한다.
이어서, 컨택 플러그(106)를 포함하는 전체 구조 상부에 층간 절연막(Inter Layer Dielectric layer; ILD, 107)을 형성한다. 이때, 층간 절연막(107)은 CDO(Carbon Doped Oxide) 또는 카본(carbon)이 함유된 울트라(ultra) 저유전막(k<3.0)으로 형성한다. 예컨대, 층간 절연막(107)은 SiOC막, HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막 및 OSG(Organo Silicate Glass)와 같은 일군의 막 중 선택된 어느 하나의 막을 단층 또는 적층으로 형성한다.
이어서, 도 3b에 도시된 바와 같이, 포토 공정과 건식 식각공정을 실시하여 컨택 플러그(106)가 노출되도록 층간 절연막(107)을 식각하여 트렌치(trench, 미도시)를 형성한다.
이어서, 트렌치가 매립되도록 컨택 플러그(108)를 형성한다. 이때, 컨택 플러그(108)는 Al, Cu, W 및 폴리 실리콘막과 같은 일군의 도전성 물질 중 선택된 어느 하나의 물질을 이용하여 스퍼터링(sputtering), 화학기상증착, 물리기상증착 또는 원자층증착 방식으로 형성할 수 있다. 그 제조과정은, 먼저 상기한 증착방식으로 트렌치가 매립되도록 상기한 도전성 물질을 증착한 후 화학기계적연마(Chemical Mechanical Polishing) 공정을 실시하여 트렌치 내부에 고립시키는 공정으로 진행된다.
이어서, 도 3c에 도시된 바와 같이, 컨택 플러그(108)를 포함하는 전체 구조 상부에 화학기상증착 방식을 이용하여 절연막(109)을 형성한다. 이때, 절연막(109)은 층간 절연막(107)과 동일한 물질로 형성할 수 있으나, 그 두께는 서로 다를 수 있다.
이어서, 포토 공정 및 식각공정을 실시하여 컨택 플러그(108)가 노출되도록 절연막(109)을 식각한다. 이로써, 컨택 플러그(108)의 상부가 노출되는 트렌치(미도시)가 형성된다.
이어서, 트렌치가 매립되도록 전극물질을 채운 후 화학기계연마 공정을 실시하여 트렌치 내부에 고립된 하부전극(110)을 형성한다. 이때, 전기적 발열체인 하부전극(110)은 TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiON, TiAlON, WON, TaON, 및 도전성 탄소(conducting carbon) 계열 물질 중에서 선택된 어느 하나 혹은 그 조합으로 형성한다.
한편, 하부전극(110)이 매립되는 트렌치의 최소 선폭은 ArF를 사용한 포토 공정을 사용하는 경우 50nm 보다 클 수 있다.
이어서, 도 3d에 도시된 바와 같이, 하부전극(110)을 포함하는 전체 구조 상부면에 기공(110a)을 갖는 다공성 부도체 박막(111)을 형성한다. 이때, 다공성 부도체 박막(111)은 화학기상증착법, 원자층증착법, 물리기상증착법 및 스핀 코팅 등 과 같은 증착방법 중 선택된 방법을 이용하여 수십 나노 미터 이하로 형성한다. 그러나, 소자의 특성을 고려하여 수십nm 이하의 두께, 바람직하게는 1~10nm 정도의 두께로 형성한다.
이러한 다공성 부도체 박막(111)의 물질로는 전술한 바와 같이, Silsesquioxane(SSQ) 계열의 물질 ((H-SiO3 /2)n, (alkyl-SiO3 /2)n, (alkenyl-SiO3 /2)n, (alkoxy-SiO3 /2)n, (aryl-SiO3 /2)n 등, n은 임의의 자연수), 무극성 탄소-탄소 결합을 하고 있는 각종 고분자 물질 (SiLKTM(Dow chemial), ZirconTM(Shipley), NanoglassTM(Honeywell) 등), Silica 계열의 물질 (CoralTM(Novellus), Black DiamondTM(Applied Materials), AuroraTM(ASM), OrionTM(Trikon) 등) 등 중 선택된 어느 하나의 물질을 사용할 수 있다.
한편, 다공성 부도체 박막(111)에 형성된 기공(111a)의 크기 및 모양은 제한되지 않는다. 여기서, 기공(111a)의 크기는 5×5nm2 미만을 갖는다. 바람직하게는 1×1nm2~5×5nm2 를 갖는다.
이어서, 도 3e에 도시된 바와 같이, 다공성 부도체 박막(111)의 기공(111a)을 물리기상증착법, 화학기상증착법 또는 원자층증착법으로 하부전극(110)과 동일한 물질, 즉 발열체 물질(112)로 채워 오믹 컨택층(113)을 형성한다. 이때, 발열체 물질은 전술한 바와 같이 TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiON, TiAlON, WON, TaON, 및 도전성 탄소 계열 물질 중에서 선택된 어느 하나 혹은 그 조합으로 형성한다.
한편, 다공성 부도체 박막(111)의 기공(111a)을 채우는 발열체 물질의 두께는 작게하여 다공성 부도체 박막(111)의 기공(111a)을 채우는 것으로 한정되어야 한다.
이어서, 도 3f에 도시된 바와 같이, 오믹 컨택층(113) 상부에 상변화층(114)을 형성한다. 이때, 상변화층(114)은 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O 등으로 구성된 칼코제나이드(chalcogenide) 물질이 사용되며, GeaSbbTec(a, b, c는 각각 원자 몰분율, a+b+c=1, 0<a,b,c<1), IndAgeSbfTeg(d, e, f는 각각 원자 몰분율, d+e+f+g=1, 0<d,e,f,g<1) 등과 같은 일군의 화합물 중 선택된 화합물로 형성한다.
이어서, 상변화층(114) 상부에 상부전극(115)을 형성한다. 이때, 상부전극(115)은 하부전극(110)과 마찬 가지로 TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiON, TiAlON, WON, TaON, 및 도전성 탄소 계열 물질 중에서 선택된 어느 하나 혹은 그 조합으로 형성한다.
이어서, 포토공정 및 식각공정을 실시하여 상부전극(115), 상변화층(114) 및 오믹 컨택층(113)을 패터닝한다. 이로써, 동도면에서와 같은 프로파일(profile)을 형성한다.
이어서, 도 3g에 도시된 바와 같이 상부전극(115)을 포함하는 전체 구조 상부에 절연막(116)을 증착한 다음, 화학기계적연마 공정을 실시하여 평탄화한다. 이때, 절연막(116)은 절연막(109)와 동일한 물질로 형성하되, 그 두께는 다를 수 있다.
이어서, 포토공정 및 식각공정을 실시하여 상부전극(115)가 노출되도록 절연막(116)을 식각한다. 이로써, 상부전극(115)의 일부가 노출되는 트렌치(미도시)가 형성된다.
이어서, 트렌치(미도시) 내부에 매립되어 고립되는 컨택 플러그(117)를 형성한다. 이때, 컨택 플러그(117)는 컨택 플러그(108)와 동일한 방법을 이용하여 형성한다.
이어서, 컨택 플러그(117)와 연결되는 금속배선(118), 즉 비트라인을 형성한다.
실시예2
도 4는 본 발명의 바람직한 실시예2에 따른 상변화 메모리 소자의 단위 셀 구조도로서, 다공성 박막의 기공을 상변화 물질로 채워 극미세 접촉면적이 형성된 구조도이다.
도 4를 참조하면, 본 발명의 바람직한 실시예2에 따른 상변화 메모리 소자의 단위 셀은 도 2에 도시된 실시예1에 따른 상변화 메모리 소자의 단위 셀의 구조와 동일한 구조를 갖는다. 다만, 오믹 컨택층(213)을 구성하는 다공성 부도체 박막(111, 도 5a참조)의 기공(111a)을 채우는 물질에 있어서 차이가 있다. 즉, 실시예2에서는 실시예1에서와 같이 다공성 부도체 박막(111)의 기공(111a)을 하부전극(110)과 동일물질인 발열체 물질로 채워 오믹 컨택층(213)을 형성하는 것이 아니라, 상변화층(114)과 동일한 물질인 상변화 물질로 채워 오믹 컨택층(213)을 형성한다.
이러한 실시예2에서는 하부전극(110)과 상변화층(114) 간의 실질 접촉면적이 극도로 미세해질 뿐만 아니라, 상변화 메모리 소자의 동작에 있어서 상변화가 다공성 부도체 박막(111)을 채운 상변화 물질 부분으로 한정할 수가 있다. 따라서, 큰 전류밀도를 얻을 수 있을 뿐만 아니라, 상변화가 일어나는 부피(programming volume)를 효과적으로 줄일 수 있으므로, 문턱전류, 문턱전압 및 되돌이 전류 등의 값을 낮출 수 있다.
또한, 실시예2에서는 실시예1에 비해 공정수를 감소시켜 공정을 단순화할 수 있다. 즉, 실시예1에서는 다공성 부도체 박막(111)을 증착한 후 별도의 증착공정을 통해 기공(111a)을 채우기 때문에 증착공정이 추가된다. 그러나, 실시예2에서는 상변화층(114)을 증착하는 과정에서 다공성 부도체 박막(111)의 기공(111a)이 채워져 오믹 컨택층(213)이 형성됨에 따라 실시예1에서와 같이 기공(111a)을 채우기 위한 별도의 증착공정을 스킵(skip)할 수 있어 그 만큼 공정을 단순화할 수 있는 효과를 얻을 수 있다.
이하, 도 5a 내지 도 5c에 도시된 공정 단면도를 참조하여 도 4에 도시된 본 발명의 바람직한 실시예2에 따른 상변화 메모리 소자의 단위 셀의 제조방법을 설명하기로 한다.
먼저, 도 5a에 도시된 바와 같이, 도 3a 내지 도 3d를 통해 설명한 바와 같이 실시예1에서와 동일한 방법으로 반도체 기판(미도시) 상부에 트랜지스터, 컨택 플러그(106, 108), 층간 절연막(107), 절연막(109), 하부전극(110) 및 다공성 부도체 박막(111)을 형성한다.
이어서, 도 5b에 도시된 바와 같이, 다공성 부도체 박막(111)의 기공(111a)이 채워지도록 그 상부에 상변화 물질을 이용하여 상변화층(114)을 형성한다. 이로써, 상변화층(114)이 형성되는 동시에 오믹 컨택층(213)이 형성된다. 이때, 상변화 물질은 실시예1과 같다.
이어서, 상변화층(114) 상부에 상부전극(115)을 형성한 후 포토공정 및 식각공정을 실시한다.
이어서, 상부전극(115)을 포함하는 전체 구조 상부에 절연막(116)을 형성한 후 그 내부에 컨택 플러그(117)를 형성한 다음, 그 상부에 금속배선(118)을 형성한다.
상기한 과정을 통해 상변화 메모리 소자의 단위 셀이 완성된다.
본 발명의 기술 사상은 바람직한 실시예1 및 실시예2에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 상변화층과 전기적 발열체인 하부전극 사이에 다공성 부도체 박막을 주형으로 이용하고, 다공성 부도체 박막 재료의 고유한 물리적, 화학적인 성질에 의하여 자연스럽게 형성된 나노 미터 크기의 기공을 전극 물질이나 상변화 물질로 채우는 방법으로 오믹 컨택층을 형성함으로써 상변화층과 하부전극 간의 접촉면적을 극단적으로 감소시키고, 이를 통해 높은 전류밀도를 획득하여 문턱전류, 문턱전압 및 되돌이 전류 등의 값을 감소시킬 수 있다.
Claims (20)
- 하부전극;상기 하부전극 상에 다공성 부도체 박막을 주형으로 이용하고, 상기 다공성 부도체 박막에 형성된 기공을 발열체 또는 상변화 물질로 매립시켜 형성된 오믹 컨택층;상기 오믹 컨택층 상에 형성된 상변화층; 및상기 상변화층 상에 형성된 상부전극을 포함하되,상기 다공성 부도체 박막은 Silsesquioxane(SSQ) 계열의 물질, 무극성 탄소-탄소 결합을 하고 있는 고분자 물질 및 Silica 계열의 물질 중 선택된 어느 하나의 물질로 형성된 상변화 메모리 소자.
- 삭제
- 제 1 항에 있어서,상기 Silsesquioxane(SSQ) 계열의 물질로는 (H-SiO3/2)n, (alkyl-SiO3/2)n, (alkenyl-SiO3/2)n, (alkoxy-SiO3/2)n 및 (aryl-SiO3/2)n 중 선택된 어느 하나를 사용하고, 상기 무극성 탄소-탄소 결합을 하고 있는 고분자 물질로는 SiLKTM(Dow chemial), ZirconTM(Shipley) 및 NanoglassTM(Honeywell) 중 선택된 어느 하나를 사용하고, 상기 Silica 계열의 물질로는 CoralTM(Novellus), Black DiamondTM(Applied Materials) 및 AuroraTM(ASM) 및 OrionTM(Trikon) 중 선택된 어느 하나를 사용하는 상변화 메모리 소자. 상기에서 n은 임의의 자연수이다.
- 제 1 항 또는 제 3 항에 있어서,상기 기공의 크기는 1×1nm2~5×5nm2 인 상변화 메모리 소자.
- 제 4 항에 있어서,상기 다공성 부도체 박막은 1~10nm 정도의 두께로 형성된 상변화 메모리 소자.
- 제 5 항에 있어서,상기 발열체는 상기 하부전극과 동일한 물질로 이루어진 상변화 메모리 소자.
- 제 5 항에 있어서,상기 발열체는 TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiON, TiAlON, WON, TaON 및 도전성 탄소 계열 물질 중에서 선택된 어느 하나 혹은 그 조합으로 이루어진 상변화 메모리 소자.
- 제 5 항에 있어서,상기 상변화 물질은 상기 상변화층과 동일한 물질로 이루어진 상변화 메모리 소자.
- 제 5 항에 있어서,상기 상변화 물질은 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P 및 O으로 구성된 칼코제나이드(chalcogenide) 물질로 이루어지거나, GeaSbbTec(a, b, c는 각각 원자 몰분율, a+b+c=1, 0<a,b,c<1), IndAgeSbfTeg(d, e, f는 각각 원자 몰분율, d+e+f+g=1, 0<d,e,f,g<1)과 같은 일군의 화합물 중 선택된 화합물로 이루어진 상변 화 메모리 소자.
- 하부전극이 형성된 기판을 제공하는 단계;상기 하부전극 상에 Silsesquioxane(SSQ) 계열의 물질, 무극성 탄소-탄소 결합을 하고 있는 고분자 물질 및 Silica 계열의 물질 중 선택된 어느 하나의 물질로 이루어지며 복수의 기공을 갖는 다공성 부도체 박막을 형성하는 단계;상기 다공성 부도체 박막에 형성된 상기 기공을 발열체로 채워 오믹 컨택층을 형성하는 단계;상기 오믹 컨택층 상에 상변화층을 형성하는 단계; 및상기 상변화층 상에 상부전극을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
- 하부전극이 형성된 기판을 제공하는 단계;상기 하부전극 상에 Silsesquioxane(SSQ) 계열의 물질, 무극성 탄소-탄소 결합을 하고 있는 고분자 물질 및 Silica 계열의 물질 중 선택된 어느 하나의 물질로 이루어지며 복수의 기공을 갖는 다공성 부도체 박막을 형성하는 단계;상기 다공성 부도체 박막의 상기 기공이 채워지도록 상기 다공성 부도체 박막 상에 상변화층을 형성하는 단계; 및상기 상변화층 상에 상부전극을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
- 삭제
- 제 10 항 또는 제 11 항에 있어서,상기 Silsesquioxane(SSQ) 계열의 물질로는 (H-SiO3/2)n, (alkyl-SiO3/2)n, (alkenyl-SiO3/2)n, (alkoxy-SiO3/2)n 및 (aryl-SiO3/2)n 중 선택된 어느 하나를 사용하고, 상기 무극성 탄소-탄소 결합을 하고 있는 고분자 물질로는 SiLKTM(Dow chemial), ZirconTM(Shipley) 및 NanoglassTM(Honeywell) 중 선택된 어느 하나를 사용하고, 상기 Silica 계열의 물질로는 CoralTM(Novellus), Black DiamondTM(Applied Materials) 및 AuroraTM(ASM) 및 OrionTM(Trikon) 중 선택된 어느 하나를 사용하는 상변화 메모리 소자의 제조방법. 상기에서 n은 임의의 자연수이다.
- 제 13 항에 있어서,상기 기공의 크기는 1×1nm2~5×5nm2 인 상변화 메모리 소자의 제조방법.
- 제 14 항에 있어서,상기 다공성 부도체 박막은 1~10nm 정도의 두께로 형성하는 상변화 메모리 소자의 제조방법.
- 제 10 항에 있어서,상기 발열체는 상기 하부전극과 동일한 물질로 이루어진 상변화 메모리 소자의 제조방법.
- 제 16 항에 있어서,상기 발열체는 TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiON, TiAlON, WON, TaON 및 도전성 탄소 계열 물질 중에서 선택된 어느 하나 혹은 그 조합으로 이루어진 상변화 메모리 소자의 제조방법.
- 제 11 항에 있어서,상기 상변화층은 상변화 물질로 이루어지되, 상기 상변화 물질은 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P 및 O으로 구성된 칼코제나이드(chalcogenide) 물질로 이루어지거나, GeaSbbTec(a, b, c는 각각 원자 몰분율, a+b+c=1, 0<a,b,c<1), IndAgeSbfTeg(d, e, f는 각각 원자 몰분율, d+e+f+g=1, 0<d,e,f,g<1)과 같은 일군의 화합물 중 선택된 화합물로 이루어진 상변화 메모리 소자의 제조방법.
- 제 10 항에 있어서,상기 발열체는 화학기상증착법, 물리기상증착법, 원자층증착법 또는 스핀 코팅법으로 상기 기공에 채워지는 상변화 메모리 소자의 제조방법.
- 제 11 항에 있어서,상기 상변화층은 화학기상증착법, 물리기상증착법, 원자층증착법 또는 스핀 코팅법으로 형성하는 상변화 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050086454A KR100713943B1 (ko) | 2005-09-15 | 2005-09-15 | 상변화 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050086454A KR100713943B1 (ko) | 2005-09-15 | 2005-09-15 | 상변화 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070031714A KR20070031714A (ko) | 2007-03-20 |
| KR100713943B1 true KR100713943B1 (ko) | 2007-05-07 |
Family
ID=41635296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050086454A KR100713943B1 (ko) | 2005-09-15 | 2005-09-15 | 상변화 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100713943B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100851548B1 (ko) | 2007-01-23 | 2008-08-11 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US7593254B2 (en) | 2007-05-25 | 2009-09-22 | Micron Technology, Inc. | Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same |
| KR100911473B1 (ko) | 2007-06-18 | 2009-08-11 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
| US8237149B2 (en) | 2007-06-18 | 2012-08-07 | Samsung Electronics Co., Ltd. | Non-volatile memory device having bottom electrode |
| KR101675322B1 (ko) * | 2009-06-23 | 2016-11-14 | 삼성전자주식회사 | 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법 |
| US9583702B2 (en) | 2015-03-20 | 2017-02-28 | Samsung Electronics Co., Ltd. | Graphene-inserted phase change memory device and method of fabricating the same |
| KR102607117B1 (ko) * | 2018-08-24 | 2023-11-29 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005011609A (ja) * | 2003-06-18 | 2005-01-13 | Nippon Kayaku Co Ltd | 導電性支持体及びこれを用いた光電変換素子 |
-
2005
- 2005-09-15 KR KR1020050086454A patent/KR100713943B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005011609A (ja) * | 2003-06-18 | 2005-01-13 | Nippon Kayaku Co Ltd | 導電性支持体及びこれを用いた光電変換素子 |
Non-Patent Citations (1)
| Title |
|---|
| 국내 공개특허공보 제2005-11609호 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070031714A (ko) | 2007-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8912515B2 (en) | Manufacturing method for pipe-shaped electrode phase change memory | |
| US7932101B2 (en) | Thermally contained/insulated phase change memory device and method | |
| US7964437B2 (en) | Memory device having wide area phase change element and small electrode contact area | |
| KR100533958B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| US7598512B2 (en) | Thin film fuse phase change cell with thermal isolation layer and manufacturing method | |
| US8404514B2 (en) | Fabricating current-confining structures in phase change memory switch cells | |
| US8129706B2 (en) | Structures and methods of a bistable resistive random access memory | |
| US20070111429A1 (en) | Method of manufacturing a pipe shaped phase change memory | |
| US8143089B2 (en) | Self-align planerized bottom electrode phase change memory and manufacturing method | |
| US8008643B2 (en) | Phase change memory cell with heater and method for fabricating the same | |
| KR100669851B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US20060108667A1 (en) | Method for manufacturing a small pin on integrated circuits or other devices | |
| US7879643B2 (en) | Memory cell with memory element contacting an inverted T-shaped bottom electrode | |
| TW201801300A (zh) | 積體電路及其製造方法 | |
| US20070145346A1 (en) | Connection electrode for phase change material, associated phase change memory element, and associated production process | |
| KR100713943B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| US9219231B2 (en) | Phase change memory cells with surfactant layers | |
| JP2008529269A (ja) | バックエンドプロセスを使用する相変化抵抗体の製造 | |
| US20130026436A1 (en) | Phase change memory electrode with sheath for reduced programming current | |
| KR100807224B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US20090101885A1 (en) | Method of producing phase change memory device | |
| US7985693B2 (en) | Method of producing phase change memory device | |
| KR20070058054A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR100526672B1 (ko) | 전기적 상변화 메모리 소자 제조 방법 | |
| KR20070120242A (ko) | 콘택 형성 방법 및 이를 이용한 상변화 메모리 장치의 제조방법. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130424 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140416 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |