KR100851548B1 - 상변화 기억 소자 및 그 형성 방법 - Google Patents
상변화 기억 소자 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100851548B1 KR100851548B1 KR1020070007133A KR20070007133A KR100851548B1 KR 100851548 B1 KR100851548 B1 KR 100851548B1 KR 1020070007133 A KR1020070007133 A KR 1020070007133A KR 20070007133 A KR20070007133 A KR 20070007133A KR 100851548 B1 KR100851548 B1 KR 100851548B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- pattern
- adhesive
- interlayer insulating
- change pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000000853 adhesive Substances 0.000 claims abstract description 118
- 230000001070 adhesive effect Effects 0.000 claims abstract description 118
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims description 111
- 239000010410 layer Substances 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 50
- 239000002313 adhesive film Substances 0.000 claims description 46
- 238000010438 heat treatment Methods 0.000 claims description 18
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 239000012782 phase change material Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052714 tellurium Inorganic materials 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- -1 Tungsten Nitride Chemical class 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 2
- ZGUQGPFMMTZGBQ-UHFFFAOYSA-N [Al].[Al].[Zr] Chemical compound [Al].[Al].[Zr] ZGUQGPFMMTZGBQ-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- LNGCCWNRTBPYAG-UHFFFAOYSA-N aluminum tantalum Chemical compound [Al].[Ta] LNGCCWNRTBPYAG-UHFFFAOYSA-N 0.000 description 2
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 2
- JEEHQNXCPARQJS-UHFFFAOYSA-N boranylidynetungsten Chemical compound [W]#B JEEHQNXCPARQJS-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- UVGLBOPDEUYYCS-UHFFFAOYSA-N silicon zirconium Chemical compound [Si].[Zr] UVGLBOPDEUYYCS-UHFFFAOYSA-N 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- QDMRQDKMCNPQQH-UHFFFAOYSA-N boranylidynetitanium Chemical compound [B].[Ti] QDMRQDKMCNPQQH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
- H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/35—Material including carbon, e.g. graphite, grapheme
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
상변화 기억 소자 및 그 형성 방법을 제공한다. 이 소자는 히터 전극과 상변화 패턴 사이에 개재되고 탄소함유물질로 형성된 점착 패턴을 포함한다. 탄소함유물질로 형성된 점착 패턴에 의하여 히터 전극, 점착 패턴 및 상변화 패턴은 매우 우수한 접착력으로 결합된다. 그 결과, 상변화 기억 소자의 내구성이 향상된다.
Description
도 1은 종래의 상변화 기억 소자를 나타내는 단면도.
도 2는 본 발명의 일 실시예에 따른 상변화 기억 소자를 나타내는 단면도.
도 3 및 도 4는 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들.
도 5는 본 발명의 다른 실시예에 따른 상변화 기억 소자를 나타내는 단면도.
도 6은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 변형예를 나타내는 단면도.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들.
도 11은 도 6에 개시된 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도.
도 12는 본 발명의 또 다른 실시예에 따른 상변화 기억 소자를 나타내는 단면도.
도 13은 본 발명의 또 다른 실시예에 따른 상변화 기억 소자의 변형예를 나타내는 단면도.
도 14 및 도 15는 본 발명의 또 다른 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들.
도 16은 도 13에 도시된 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도.
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 특히, 상변화 기억 소자 및 그 형성 방법에 관한 것이다.
상변화 기억 소자는 전원 공급이 중단될지라도 저장된 데이터를 그대로 유지하는 비휘발성 특성을 갖는다. 상변화 기억 소자는 2가지의 안정된 상태들을 갖는 상변화 물질을 데이터 저장 요소로서 사용한다. 상변화 물질은 공급되는 열의 온도 및 열의 공급시간등에 의하여 2가지 안정된 상태들, 즉, 비정질 상태 및 결정 상태로 변환될 수 있다. 비정질 상태의 상변화 물질은 결정 상태의 상변화 물질에 비하여 높은 비저항을 갖는다. 상변화 기억 소자의 단위 셀은 상변화 물질의 상태에 따른 비저항값의 차이를 이용하는 기억 셀이다. 즉, 상변화 물질의 상태를 변화시킴으로써, 상변화 기억 셀에 데이터를 기입 또는 소거하고, 상변화 물질의 비저항에 따른 전압차 및/또는 전류량차등을 판독함으로써, 상변화 기억 셀에 저장된 데이터를 판독할 수 있다. 상변화 물질로 널리 공지된 것은 GST(Ge-Sb-Te)이다.
일반적으로, 상변화 기억 소자는 GST 패턴과 GST 패턴에 열을 공급하는 도전 체를 포함한다. 도면을 참조하여 종래의 상변화 기억 소자를 설명한다.
도 1은 종래의 상변화 기억 소자를 나타내는 단면도이다.
도 1을 참조하면, 반도체 기판(1) 상에 층간 산화막(2)이 배치되고, 질화티타늄 플러그(3)가 상기 층간 산화막(2)을 관통한다. GST 패턴(4) 및 도전 패턴(5)이 상기 층간 산화막(2) 상에 차례로 적층된다. 이때, 상기 GST 패턴(4)은 상기 질화티타늄 플러그(3)의 상부면과 접촉한다.
상술한 종래의 상변화 기억 소자에서, 상기 GST 패턴(4)의 상태를 변화시키기 위해서는, 상기 질화티타늄 플러그(3), 상기 GST 패턴(4) 및 상기 도전 패턴(5)을 통하여 흐르는 프로그램 전류를 공급한다. 상기 프로그램 전류에 의하여 주울 열(Joule's heat)이 발생되고, 상기 발생된 주울 열의 온도 및 공급 시간에 따라 상기 GST 패턴(4)이 결정상태 또는 비정질상태로 변환된다. 통상적으로, 상기 주울 열은 상대적으로 좁은 상기 질화티타늄 플러그(3)와 상기 GST 패턴(4)간 계면(6) 부근에서 발생된다.
상기 GST 패턴(4)를 비정질 상태로 변환하는 제1 기입 동작 및 상기 GST 패턴(4)를 결정 상태로 변환하는 제2 기입 동작이 반복적으로 수행됨에 따라, 상기 GST 패턴(4)을 갖는 상변화 기억 셀의 특성이 열화될 수 있다. 예컨대, 상기 GST 패턴(4)에 상기 제1 및 제2 기입 동작들을 반복적으로 수행함으로써, 상기 계면(6)에는 높은 온도의 열이 반복적으로 공급된다. 이로써, 상기 질화티타늄 플러그(3)와 상기 GST 패턴(4)간의 계면 특성이 열화될 수 있다. 특히, 상기 질화티타늄 플러그(3)와 상기 GST 패턴(4)간 접착력이 약화되어 상기 질화티타늄 플러그(3) 및 GST 패턴(4)간에 계면 분리가 발생될 수도 있다. 결과적으로, 상변화 기억 소자의 내구성이 열화될 수 있다.
본 발명은 상술한 제반적인 문제점들을 해결하기 위하여 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 내구성(endurance)이 향상된 상변화 기억 소자 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 내구성이 향상됨과 더불어 데이터 유지 능력(data retention ability)이 향상된 상변화 기억 소자 및 그 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 상변화 기억 소자를 제공한다. 이 소자는 기판 상의 히터 전극; 상기 기판 상의 상변화 패턴; 및 상기 히터 전극과 상기 상변화 패턴 사이에 개재되고, 탄소함유물질로 형성된 점착 패턴을 포함한다.
구체적으로, 상기 소자는 상기 기판 상에 배치된 층간 절연막을 더 포함할 수 있다. 이때, 상기 히터 전극은 상기 층간 절연막을 관통하는 개구부내에 배치된다.
일 실시예에 따르면, 상기 히터 전극은 상기 층간 절연막의 상부면과 공면을 이룰수 있다. 이 경우에, 상기 점착 패턴 및 상변화 패턴은 상기 층간 절연막 상에 차례로 적층되고, 상기 점착 패턴은 상기 히터 전극의 상부면과 접촉한다.
일 실시예에 따르면, 상기 히터 전극은 상기 개구부의 아랫부분을 채울 수 있다. 이 경우에, 상기 상변화 패턴의 적어도 일부는 상기 개구부의 윗부분내에 배치되고, 상기 점착 패턴은 적어도 상기 히터 전극의 상부면과 상기 개구부내 상변화 패턴의 하부면 사이에 배치될 수 있다.
일 실시예에 따르면, 상기 상변화 패턴의 상부면 및 상기 층간 절연막의 상부면은 공면(coplanar)을 이룰수 있다.
일 실시예에 따르면, 상기 상변화 패턴의 상부면은 상기 층간 절연막의 상부면에 비하여 높을 수 있다. 이 경우에, 상기 상변화 패턴은 상기 개구부 주변의 층간 절연막의 상부면을 덮을 수 있다.
일 실시예에 따르면, 상기 점착 패턴의 가장자리는 연장되어 상기 상변화 패턴과 상기 개구부의 상부측벽 사이에 개재될 수 있다. 이 경우에, 상기 상변화 패턴의 상부면, 상기 점착 패턴의 연장된 부분의 상부면 및 상기 층간 절연막의 상부면은 공면을 이룰수 있다. 이와는 달리, 상기 상변화 패턴의 상부면은 상기 층간 절연막의 상부면에 비하여 높을 수 있다. 이때, 상기 상변화 패턴은 상기 개구부 주변의 층간 절연막의 상부면을 덮고, 상기 점착 패턴은 더 연장되어 상기 상변화 패턴과 상기 층간 절연막의 상부면 사이에 개재될 수 있다.
일 실시예에 따르면, 적어도 상기 점착 패턴과 인접한 상변화 패턴의 일부분은 탄소를 함유할 수 있다.
상술한 기술적 과제들을 해결하기 위한 상변화 기억 소자의 형성 방법을 제공한다. 이 방법은 기판 상에 히터 전극 및 상변화 패턴을 형성하는 단계; 및 상기 히터 전극과 상변화 패턴 사이에 개재된 점착 패턴을 형성하는 단계를 포함한다. 이때, 상기 점착 패턴은 탄소함유물질로 형성된다.
구체적으로, 상기 히터 전극을 형성하는 단계는, 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 관통하는 개구부를 형성하는 단계; 및 상기 개구부내에 상기 히터 전극을 형성하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 히터 전극의 상부면 및 층간 절연막의 상부면은 공면을 이룰 수 있다. 이 경우에, 상기 점착 패턴 및 상변화 패턴을 형성하는 단계는, 상기 히터 전극을 갖는 기판 상에 점착막 및 상변화막을 차례로 형성하는 단계; 및 상기 상변화막 및 점착막을 연속적으로 패터닝하여 차례로 적층된 상기 점착 패턴 및 상변화 패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 히터 전극은 상기 개구부의 아랫부분을 채우도록 형성될 수 있다. 이 경우에, 상기 상변화 패턴의 적어도 일부는 상기 개구부의 윗부분내에 형성되고, 상기 점착 패턴은 적어도 상기 히터 전극의 상부면과 상기 개구부내 상변화 패턴의 하부면 사이에 배치되도록 형성될 수 있다.
일 실시예에 따르면, 상기 점착 패턴 및 상변화 패턴을 형성하는 단계는, 상기 히터 전극 상의 개구부를 채우는 점착막을 기판 상에 형성하는 단계; 상기 점착막을 상기 층간 절연막이 노출될때까지 평탄화하는 단계; 및 상기 평탄화된 점착막을 리세스하여 상기 층간 절연막의 상부면에 비하여 낮은 상부면을 갖는 상기 점착 패턴을 형성하는 단계를 포함할 수 있다. 이 경우에, 상기 상변화 패턴을 형성하는 단계는, 상기 점착 패턴 상의 개구부를 채우는 상변화막을 기판 상에 형성하는 단계; 및 상기 상변화막을 패터닝하여 상기 상변화 패턴을 형성하는 단계를 포함할 수 있다. 이와는 달리, 상기 상변화 패턴을 형성하는 단계는, 상기 점착 패턴 상의 개구부를 채우는 상변화막을 기판 상에 형성하는 단계; 및 상기 상변화막을 상기 층간 절연막이 노출될때까지 평탄화시키어 상기 상변화 패턴을 형성하는 단계를 포함할 수도 있다.
일 실시예에 따르면, 상기 점착 패턴 및 상변화 패턴을 형성하는 단계는,
상기 히터 전극을 갖는 기판 상에 점착막을 콘포말하게 형성하는 단계; 및 상기 점착막 상에 상기 개구부를 채우는 상변화막을 형성하는 단계를 포함할 수 있다. 이 경우에, 상기 점착 패턴 및 상변화 패턴은 상기 상변화막 및 점착막을 연속적으로 패터닝하여 형성 될 수 있다. 이와는 달리, 상기 점착 패턴 및 상변화 패턴은 상기 상변화막 및 점착막을 상기 층간 절연막이 노출될때까지 평탄화시키어 형성될 수 있다.
일 실시예에 따르면, 상기 상변화 패턴의 적어도 상기 점착 패턴에 인접한 부분은 상기 점착 패턴으로부터 확산된 탄소를 포함할 수 있다.
일 실시에에 따르면, 상기 점착 패턴의 비저항은 상기 기판에 수행되는 열처리 공정에 의하여 감소될 수 있다.
일 실시예에 따르면, 상기 점착 패턴의 비저항은 초기 프로그램 전류로 발생된 열에 의하여 감소될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용 이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
(제1 실시예)
도 2는 본 발명의 일 실시예에 따른 상변화 기억 소자를 나타내는 단면도이다.
도 2를 참조하면, 반도체 기판(100, 이하, 기판이라 함) 상에 제1 층간 절연막(102)이 배치되고, 히터 전극(106)이 상기 제1 층간 절연막(102)을 관통하는 개구부(104)를 채운다. 상기 히터 전극(106)의 상부면 및 상기 제1 층간 절연막(102)의 상부면은 공면(coplanar)을 이룬다. 상기 히터 전극(106)의 하부면은 스위칭 소자에 전기적으로 접속된다. 예컨대, 상기 히터 전극(106)의 하부면은 모스 트랜지스터 또는 PN 다이오드의 일 단자에 접속될 수 있다.
상기 제1 층간 절연막(102)은 산화막을 포함할 수 있다. 상기 히터 전극(106)은 도전성 금속질화물로 형성할 수 있다. 예컨대, 상기 히터 전극(106)은 질화티타늄(TiN), 질화탄탈늄(TaN), 질화몰리브덴(MoN), 질화니오븀(NbN), 질화티타늄실리콘(TiSiN), 질화티타늄알루미늄(TiAlN), 질화티타늄보론(TiBN), 질화지르 코늄실리콘(ZrSiN), 질화텅스텐실리콘(WSiN), 질화텅스텐보론(WBN), 질화지르코늄알루미늄(ZrAlN), 질화몰리브덴실리콘(MoSiN), 질화몰리브덴알루미늄(MoAlN), 질화탄탈늄실리콘(TaSiN), 질화탄탈늄알루미늄(TaAlN), 산화질화티타늄(TiON), 산화질화티타늄알루미늄(TiAlON), 산화질화텅스텐(WON) 또는 산화질화탄탈늄(TaON) 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 제1 층간 절연막(102) 상에 점착 패턴(108a), 상변화 패턴(110a) 및 캐핑 도전 패턴(112a)이 차례로 적층된다. 이때, 상기 점착 패턴(108a)은 상기 히터 전극(106)의 상부면과 접촉한다. 즉, 상기 점착 패턴(108a, adhesion pattern)은 상기 히터 전극(106)과 상기 상변화 패턴(110a) 사이에 배치되고, 또한, 상기 점착 패턴(108a)은 상기 히터 전극(106) 및 상변화 패턴(110a)과 각각 접촉하는 하부면 및 상부면을 갖는다. 상기 점착 패턴(108a), 상변화 패턴(110a) 및 캐핑 도전 패턴(112a)은 서로 정렬된 측벽을 갖는다.
상기 점착 패턴(108a)은 탄소함유물질로 형성하는 것이 바람직하다. 탄소함유물질로 형성된 점착 패턴(108a)은 온도변화에 따른 변형성이 매우 작다. 또한, 상기 점착 패턴(108a)과 상기 히터 전극(106)간의 접착력 및 상기 점착 패턴(108a)과 상기 상변화 패턴(110a)간의 접착력이 매우 우수하다. 다시 말해서, 상기 히터 전극(106), 점착 패턴(108a) 및 상변화 패턴(110a)은 매우 우수한 접착성으로 결합된다. 상기 점착 패턴(108a)은 탄소(C) 또는 질화탄소(CN) 중에서 적어도 하나로 형성될 수 있다. 특히, 탄소로 형성된 상기 점착 패턴(108a)은 약 10-2Ω㎝ 내지 약 수 Ω㎝의 비저항을 가질 수 있다. 이에 더하여, 상기 점착 패턴(108a)은 탄화실리콘(SiC), 질화탄화실리콘(SiCN), 탄화티타늄(TiC), 탄화게르마늄(GeC), 탄화게르마늄실리콘(GeSiC), 탄화탄탈늄(TaC) 및 탄화텅스텐(WC) 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 상변화 패턴(110a)은 2가지의 안정된 상태들을 갖는 상변화 물질로 형성된다. 특히, 상기 상변화 패턴(110a)은 칼코게나이드(chalcogenide) 원소인 Te 및 Se 중 선택된 적어도 하나를 포함하는 화합물로 형성하는 것이 바람직하다. 상기 상변화 패턴(110a)은 Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O, N 중에 선택된 적어도 하나를 더 포함할 수 있다. 예컨대, 상기 상변화 패턴(110a)은 Ge-Sb-Te, As-Sb-Te, As-Ge-Sb-Te, Sn-Sb-Te, Ag-In-Sb-Te, In-Sb-Te, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se 또는 6A족 원소-Sb-Se 등의 화합물로 형성될 수 있다.
또한, 상기 점착 패턴(108a)내 탄소가 확산되어 적어도 상기 상변화 패턴(110a)의 상기 점착 패턴(108a)에 인접한 부분은 탄소를 포함할 수 있다. 이에 따라, 상기 점착 패턴(108a)과 상기 상변화 패턴(110a)간의 접착력은 더욱 향상된다. 이에 더하여, 상기 상변화 패턴(110a)의 상기 히터 전극(108a)의 상부면에 인접한 부분은 프로그램 영역에 해당한다. 상기 프로그램 영역은 결정상태 및 비정질상태으로 변환되는 영역이다. 상기 프로그램 영역이 탄소를 포함함으로써, 상기 상변화 패턴(110a)의 데이터 유지 능력이 향상된다. 즉, 상기 프로그램 영역이 결정상태 또는 비정질 상태로 유지되는 능력이 향상된다.
상기 캐핑 도전 패턴(112a)은 상기 상변화 패턴(110a)과 반응성이 매우 낮은 도전 물질로 형성하는 것이 바람직하다. 상기 캐핑 도전 패턴(112a)은 도전성 금속질화물로 형성될 수 있다. 예컨대, 상기 캐핑 도전 패턴(112a)은 질화티타늄(TiN), 질화탄탈늄(TaN), 질화몰리브덴(MoN), 질화니오븀(NbN), 질화티타늄실리콘(TiSiN), 질화티타늄알루미늄(TiAlN), 질화티타늄보론(TiBN), 질화지르코늄실리콘(ZrSiN), 질화텅스텐실리콘(WSiN), 질화텅스텐보론(WBN), 질화지르코늄알루미늄(ZrAlN), 질화몰리브덴실리콘(MoSiN), 질화몰리브덴알루미늄(MoAlN), 질화탄탈늄실리콘(TaSiN), 질화탄탈늄알루미늄(TaAlN), 산화질화티타늄(TiON), 산화질화티타늄알루미늄(TiAlON), 산화질화텅스텐(WON) 또는 산화질화탄탈늄(TaON) 중에서 선택된 적어도 하나를 포함할 수 있다.
제2 층간 절연막(114)이 상기 캐핑 도전 패턴(112a), 상변화 패턴(110a) 및 점착 패턴(108a)을 포함한 기판(100) 전면을 덮는다. 상기 제2 층간 절연막(114)은 산화막을 포함할 수 있다. 배선 플러그(118)가 상기 제2 층간 절연막(114)을 관통하는 콘택홀(116)을 채워 상기 캐핑 도전 패턴(112a)과 접속한다. 배선(120)이 상기 제2 층간 절연막(114) 상에 배치되어 상기 배선 플러그(118)와 접속한다. 상기 배선 플러그(118)는 도전 물질로 형성된다. 예컨대, 상기 배선 플러그(118)는 텅스텐등을 포함할 수 있다. 상기 배선(120)도 도전 물질로 형성된다. 예컨대, 상기 배선(120)은 텅스텐, 구리 또는 알루미늄등을 포함할 수 있다.
상술한 상변화 기억 소자에 따르면, 상기 점착 패턴(108a)은 탄소함유물질로 형성됨으로써, 온도변화에 따른 변형력이 매우 작고, 상기 점착 패턴(108a) 및 히 터 전극(106)간의 접착력 및 상기 점착 패턴(108a)과 상기 상변화 패턴(110a)간의 접착력이 매우 우수하다. 이에 따라, 상기 히터 전극(106), 점착 패턴(108a) 및 상변화 패턴(110a)의 결합된 구조는 반복적인 온도변화에도 충분한 안정된 상태를 유지할 수 있다. 그 결과, 상기 상변화 기억 소자는 우수한 내구성을 갖는다.
본 발명에 따른 상변화 기억 소자의 내구성을 확인하기 위하여 실험을 수행하였다. 실험을 위하여 시료 1 및 시료 2를 준비하였다. 상기 시료 1의 히터 전극 및 상변화 패턴은 각각 질화티타늄 및 Ge-Sb-Te로 형성하였다. 이때, 상기 시료 1의 히터 전극 및 상변화 패턴은 직접 접촉시켰다. 상기 시료 2의 히터 전극 및 상변화 패턴은 각각 질화티타늄 및 Ge-Sb-Te로 형성하였다. 이때, 상기 시료 2는 히터 전극과 상변화 패턴 사이에 탄소로 형성된 점착 패턴을 형성하였다. 즉, 상기 시료 1은 종래와 같이 히터 전극과 상변화 패턴이 직접 접촉한 형태를 갖고, 상기 시료 2는 본 발명에 따른 점착 패턴이 히터 전극과 상변화 패턴 사이에 개재된 형태를 갖는다. 상기 시료 1 및 시료 2에 각각 내구성 테스트를 실시하였다. 상기 내구성 테스트는 상기 프로그램 영역을 비정질상태로 변환하는 제1 기입 동작 및 상기 프로그램 영역을 결정상태로 변환하는 제2 기입 동작을 반복적으로 수행하였다. 상기 제1 및 제2 기입 동작들을 하나의 싸이클(cycle)로 하여 상기 싸이클 횟수에 따른 상변화 패턴의 비정질 상태의 저항값 및 결정상태의 저항값을 측정하였다.
실험 결과, 상기 싸이클 횟수가 약 107 회에서부터 상기 시료 1에 포함된 상변화 패턴의 비정질 상태의 저항값이 감소되기 시작했으며, 상기 싸이클 횟수가 약 108 회로 진행되었을때, 상기 시료 1에 포함된 상변화 패턴은 비정질상태 및 결정상태 모두 매우 높은 저항값으로 측정되었다. 즉, 상기 시료 1의 히터 전극 및 상변화 패턴이 계면 분리되었음을 알 수 있다.
이와는 달리, 상기 싸이클 횟수가 약 109 회 진행된 후에도, 상기 시료 2에 포함된 상변화 패턴의 비정질 상태의 저항값 및 결정 상태의 저항값은 실질적으로 그대로 유지되었다. 즉, 상기 시료 2의 싸이클 횟수가 상기 시료 1의 싸이클 횟수에 비하여 10배 이상 많은 경우에도, 상기 시료 2의 특성은 그대로 유지되었음을 알 수 있다. 이로 볼때, 본 발명에 따른 상기 시료 2의 내구성이 향상되었음을 알 수 있다.
다음으로, 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법을 도면들을 참조하여 설명한다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(100) 상에 제1 층간 절연막(102)을 형성하고, 상기 제1 층간 절연막(102)을 패터닝하여 상기 제1 층간 절연막(102)을 관통하는 개구부(104)를 형성한다. 상기 개구부(104)를 채우는 히터 도전막을 기판(100) 전면 상에 형성하고, 상기 히터 도전막을 상기 제1 층간 절연막(102)이 노출될때까지 평탄화시키어 히터 전극(106)을 형성한다. 상기 평탄화 공정에 의하여 상기 히터 전극(106)의 상부면 및 제1 층간 절연막(102)의 상부면은 공면을 이룬다.
상기 히터 전극(106)을 갖는 기판(100) 상에 점착막(108), 상변화막(110) 및 캐핑 도전막(112)을 차례로 형성한다. 이때, 상기 상변화막(110)은 상기 점착막(108)의 상부면과 접촉한다. 상기 점착막(108)은 탄소함유물질로 형성한다. 상기 점착막(108)은 스핀 코팅법(spin coating method), 화학기상증착법 또는 스퍼터링법(sputtering method)으로 증착될 수 있다. 상기 점착막(108)을 증착한 후에 열처리 공정을 수행할 수 있다. 상기 열처리 공정에 의하여 상기 점착막(108)의 비저항이 감소된다. 상기 열처리 공정의 공정 온도는 상기 점착막(108)을 증착하는 방법에 따라 달라질 수 있다. 상기 열처리 공정은 상기 점착막(108)을 증착한 직후에 수행될 수 있다. 이와는 달리, 상기 열처리 공정은 상기 점착막(108)을 증착하고 다른 공정들을 진행한 후에 수행될 수도 있다.
도 4를 참조하면, 상기 캐핑 도전막(112), 상변화막(110) 및 점착막(108)을 연속적으로 패터닝하여 차례로 적층된 점착 패턴(108a), 상변화 패턴(110a) 및 캐핑 도전 패턴(112a)을 형성한다. 상기 점착 패턴(108a)은 상기 히터 전극(106)의 상부면과 접촉한다.
상기 기판(100) 전면 상에 제2 층간 절연막(114)을 형성하고, 상기 제2 층간 절연막(114)을 패터닝하여 상기 캐핑 도전 패턴(112a)을 노출시키는 콘택홀(116)을 형성한다.
이어서, 상기 콘택홀(116)을 채우는 도 2의 배선 플러그(118)를 형성하고, 상기 제2 층간 절연막(114) 상에 도 2의 배선(120)을 형성한다. 이로써, 도 2에 개시된 상변화 기억 소자를 구현할 수 있다.
한편, 상기 비저항을 감소시키기 위한 열처리 공정은 생략될 수도 있다. 이 경우에, 상기 상변화 기억 소자를 완성한 후에, 상기 상변화 기억 소자에 초기 프로그램 전류를 공급하여 상기 점착 패턴(108a)의 비저항을 감소시킬 수 있다. 즉, 완성된 상변화 기억 소자에 상기 초기 프로그램 전류를 공급함으로써, 상기 점착 패턴(108a)에 주울 열이 발생된다. 상기 주울 열에 의하여 상기 점착 패턴(108a)의 비저항이 감소될 수 있다.
(제2 실시예)
도 5는 본 발명의 다른 실시예에 따른 상변화 기억 소자를 나타내는 단면도이다.
도 5를 참조하면, 기판(200) 상에 제1 층간 절연막(202)이 배치되고, 히터 전극(206)이 상기 제1 층간 절연막(202)을 관통하는 개구부(204)내에 배치된다. 이때, 상기 히터 전극(206)은 상기 개구부(204)의 아랫부분을 채운다. 다시 말해서, 상기 히터 전극(206)의 상부면은 상기 제1 층간 절연막(202)의 상부면에 비하여 낮다. 상기 히터 전극(206)의 하부면은 스위칭 소자(미도시함)의 일 단자에 전기적으로 접속된다. 예컨대, 상기 히터 전극(206)의 하부면은 모스 트랜지스터 또는 PN 다이오드의 일단자에 접속될 수 있다.
상기 히터 전극(206) 상에 점착 패턴(208a)이 배치된다. 상기 점착 패턴(208a)은 상기 히터 전극(206)의 상부면과 접촉하며, 상기 개구부(204)내에 배치된다. 상기 점착 패턴(208a)의 상부면은 상기 제1 층간 절연막(202)의 상부면에 비 하여 낮다. 상기 점착 패턴(208a)의 평면적은 상기 히터 전극(206)의 상부면과 실질적으로 동일하다.
상변화 패턴(210a)이 상기 점착 패턴(208a) 상의 상기 개구부(204)의 윗부분을 채운다. 다시 말해서, 상기 히터 전극(206)은 상기 개구부(204)의 아랫부분을 채우고, 상기 상변화 패턴(210a)은 상기 개구부(204)의 윗부분을 채우며, 상기 점착 패턴(208a)은 상기 개구부(204)내 히터 전극(206) 및 상변화 패턴(210a) 사이에 개재된다. 상기 점착 패턴(208a)의 하부면 및 상부면은 상기 히터 전극(206) 및 상변화 패턴과 각각 접촉한다. 상기 상변화 패턴(210a)의 상부면은 상기 제1 층간 절연막(202)의 상부면에 비하여 높다. 상기 상변화 패턴(210a)은 상기 개구부(204) 주변의 상기 제1 층간 절연막(202)의 상부면을 덮는다. 다시 말해서, 상기 상변화(210a)의 아랫부분은 상기 개구부(204)의 윗부분을 채우고, 상기 상변화 패턴(210a)의 윗부분은 상기 제1 층간 절연막(202) 상에 배치된다.
상기 점착 패턴(208a)은 도 2의 점착 패턴(108a)과 동일한 물질로 형성된다. 즉, 상기 점착 패턴(208a)은 탄소함유물질로 형성된다. 이에 따라, 상기 히터 전극(206), 점착 패턴(208a) 및 상변화 패턴(210a)은 매우 우수한 접착력으로 결합된다. 그 결과, 상술한 제1 실시예에서 설명한 효과들을 획득할 수 있다.
또한, 상기 상변화 패턴(210a)의 아랫부분은 상기 개구부(204)의 윗부분을 채운다. 이로써, 상기 상변화 패턴(210a)의 프로그램 영역은 상기 히터 전극(206)에 인접한 상기 개구부(204)내로 한정된다. 그 결과, 상기 프로그램 영역의 상태 변화를 위하여 공급된 열은 상기 개구부(204)내에 한정적으로 공급되어 열의 손실 을 최소화할 수 있다. 이로써, 상변화 기억 소자의 소비전력을 감소시키는 효과를 얻을 수 있다.
상기 히터 전극(206)은 도 2의 히터 전극(106)과 동일한 물질로 형성될 수 있다. 또한, 상기 상변화 패턴(210a)은 도 2의 상변화 패턴(110a)과 동일한 물질로 형성될 수 있다. 또한, 상기 상변화 패턴(210a)의 상기 점착 패턴(208a)과 인접한 부분은 상기 점착 패턴(208a)으로부터 확산된 탄소를 포함할 수 있다.
캐핑 도전 패턴(212)이 상기 상변화 패턴(210a) 상에 배치된다. 상기 캐핑 도전 패턴(212)은 상기 제1 층간 절연막(202) 상에 위치한 상기 상변화 패턴(210a)의 윗부분과 정렬된 측벽을 갖는다. 상기 캐핑 도전 패턴(212)은 도 2의 캐핑 도전 패턴(112a)과 동일한 물질로 형성될 수 있다.
제2 층간 절연막(214)이 상기 기판(200) 전면을 덮고, 배선 플러그(218)가 상기 제2 층간 절연막(214)을 관통하여 상기 캐핑 도전 패턴(212)을 노출시키는 콘택홀(216)을 채운다. 배선(220)이 상기 제2 층간 절연막(214) 상에 배치되어 상기 배선 플러그(218)와 접촉한다. 상기 배선 플러그(218) 및 배선(220)은 도 2의 배선 플러그(118) 및 배선(120)과 각각 동일한 물질로 형성될 수 있다. 상기 제2 층간 절연막(214)은 산화막으로 형성될 수 있다. 이와는 달리, 상기 제2 층간 절연막(214)은 실리콘 산화막에 비하여 열전도성이 낮은 절연물질로 형성될 수 있다.
상술한 상변화 기억 소자에 따르면, 탄소함유물질로 형성된 상기 점착 패턴(208a)에 의하여 상기 히터 전극(206) 및 상변화 패턴(210a)간의 접착성이 향상된다. 이로써, 상변화 기억 소자의 내구성이 향상된다. 또한, 상기 상변화 패 턴(210a)의 적어도 상기 점착 패턴(208a)에 인접한 부분은 탄소를 포함할 수 있다. 이에 따라, 상기 상변화 패턴(210a)의 데이터 유지 능력이 향상된다.
이에 더하여, 상기 히터 전극(206)은 상기 개구부(204)의 아랫부분을 채우고, 상기 상변화 패턴(208a)은 상기 개구부(204)의 윗부분을 채운다. 이로써, 상기 상변화 패턴(208a)의 프로그램 영역은 상기 개구부(204)내에 배치된다. 그 결과, 데이터를 기입하기 위하여 공급된 열의 손실을 최소화하여 상변화 기억 소자의 소비전력을 감소시킬 수 있다.
한편, 상기 상변화 패턴(210a)은 다른 형태일 수도 있다. 이를 도면을 참조하여 설명한다. 본 변형예는 도 5에 도시된 상변화 기억 소자와 유사하다. 따라서, 동일한 구성요소는 동일한 참조부호를 사용한다.
도 6은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 변형예를 나타내는 단면도이다.
도 6을 참조하면, 히터 전극(206)이 층간 절연막(202)을 관통하는 개구부(204)의 아랫부분을 채우고, 상변화 패턴(210b)이 상기 개구부(204)의 윗부분을 채운다. 점착 패턴(208a)이 히터 전극(206) 및 상변화 패턴(210b) 사이에 개재된다. 물론, 상기 점착 패턴(208a)도 상기 개구부(204)내에 배치된다.
상기 상변화 패턴(210b)의 상부면은 상기 층간 절연막(202)의 상부면과 공면을 이룬다. 즉, 상기 상변화 패턴(210b)은 상기 개구부(204)의 윗부분내에 한정적으로 배치된다. 상기 상변화 패턴(210b)은 도 5의 상변화 패턴(210a)과 동일한 물질로 형성된다. 또한, 상기 상변화 패턴(210b)의 적어도 상기 점착 패턴(208a)에 인접한 부분은 탄소를 포함할 수 있다. 이로써, 상기 상변화 패턴(210b)의 데이터 유지 능력이 향상된다.
배선(220')이 층간 절연막(202) 상에 배치된다. 배선(220')은 상기 상변화 패턴(210b)의 상부면과 접촉한다. 특히, 상기 배선(220')은 상기 상변화 패턴(210b)의 모든 상부면과 접촉하는 것이 바람직하다. 상기 배선(220')은 도 5의 배선(220)과 동일한 물질로 형성된다.
상술한 상변화 기억 소자에서, 상기 상변화 패턴(210b)은 상기 개구부(204)내에만 한정적으로 배치된다. 이에 따라, 상기 상변화 패턴(210b)에 공급되는 데이터 기입을 위한 열의 손실을 더욱 최소화시켜 상변화 기억 소자의 소비전력을 더욱 감소시킬 수 있다. 또한, 상기 상변화 패턴(210b)이 차지하는 평면적이 감소됨으로써, 상변화 기억 소자의 더욱 고집적화 시킬 수 있다. 이에 더하여, 도 6의 상변화 기억 소자는 도 5의 캐핑 도전 패턴 및 배선 플러그와 제2 층간 절연막을 요구하지 않는다. 이로써, 상변화 기억 소자의 제조 공정들을 대폭 감소시켜 상변화 기억 소자의 생산성을 크게 향상시킬 수 있다.
다음으로 본 실시예에 따른 상변화 기억 소자의 형성 방법을 도면들을 참조하여 설명한다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 기판(100) 상에 제1 층간 절연막(202)을 형성하고, 상기 제1 층간 절연막(202)을 패터닝하여 상기 제1 층간 절연막(202)을 관통하는 개구 부(204)를 형성한다.
상기 개구부(204)를 채우는 히터 도전막을 상기 기판(200) 전면에 형성하고, 상기 히터 도전막을 상기 제1 층간 절연막(202)이 노출될때까지 평탄화시킨다. 이어서, 상기 평탄화된 히터 도전막의 상부면을 리세스하여 상기 개구부(204)의 아랫부분을 채우는 히터 전극(206)을 형성한다. 상기 히터 전극(206) 상의 상기 개구부(204)의 윗부분은 비어 있다.
도 8을 참조하면, 상기 기판(200) 상에 상기 히터 전극(206) 위의 상기 개구부(204)를 채우는 점착막(208)을 증착한다. 상기 점착막(208)은 탄소함유물질로 형성한다. 상기 점착막(208)은 스핀 코팅법, 화학기상증착법 또는 스퍼터링법으로 증착될 수 있다. 상기 점착막(208)을 증착한 후에, 상기 점착막(208)의 비저항을 감소시키기 위한 열처리 공정을 수행할 수 있다. 상기 열처리 공정은 상기 점착막(208)의 증착 방법에 따라 다른 공정 온도로 진행할 수 있다. 상기 열처리 공정은 상기 점착막(208)을 증착한 직후에 수행될 수 있다. 이와는 달리, 상기 열처리 공정은 상기 점착막(208)을 증착하고 다른 공정들을 진행한 후에 수행될 수도 있다.
도 9를 참조하면, 상기 점착막(208)을 상기 제1 층간 절연막(202)이 노출될때까지 평탄화시킨다. 이어서, 상기 평탄화된 점착막(208)의 상부면을 리세스하여 점착 패턴(208a)을 형성한다. 상기 점착 패턴(208a)의 상부면은 상기 제1 층간 절연막(202)의 상부면에 비하여 낮다. 상기 점착 패턴(208a) 위의 개구부(204)는 비어 있다.
이어서, 상기 점착 패턴(208a) 위의 개구부(204)를 채우는 상변화막(210)을 기판(100) 전면 상에 형성한다.
도 10을 참조하면, 상기 상변화막(210) 상에 캐핑 도전막을 형성하고, 상기 캐핑 도전막 및 상변화막(210)을 연속적으로 패터닝하여 차례로 적층된 상변화 패턴(210a) 및 캐핑 도전 패턴(212)을 형성한다. 상기 상변화 패턴(210a)의 아랫부분은 상기 점착 패턴(208a) 위의 상기 개구부(204)를 채우고, 상기 상변화 패턴(210a)의 윗부분은 상기 제1 층간 절연막(202) 상에 배치된다.
상기 기판(200) 전면 상에 제2 층간 절연막(214)를 형성하고, 상기 제2 층간 절연막(214)를 패터닝하여 상기 캐핑 도전 패턴(212)을 노출시키는 콘택홀(216)을 형성한다. 상기 콘택홀(216)을 채우는 도 5의 배선 플러그(218)를 형성하고, 상기 제2 층간 절연막(214) 상에 도 5의 배선(220)을 형성한다. 이로써, 도 5에 개시된 상변화 기억 소자를 구현할 수 있다.
상기 비저항을 감소시키는 열처리 공정이 생략되고, 상기 상변화 기억 소자를 완성한 후에, 상기 상변화 기억 소자에 초기 프로그램 전류를 공급하여 발생된 열로서 상기 점착 패턴(208a)의 비저항을 감소시킬 수도 있다.
한편, 도 6에 도시된 상변화 기억 소자의 형성 방법을 도 11을 참조하여 설명한다. 이 방법 도 7 내지 도 9를 참조하여 설명한 방법들을 포함할 수 있다.
도 11은 도 6에 개시된 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
도 9 및 도 11을 참조하면, 점착 패턴(208a) 위의 개구부(204)를 채우는 상 변화막(210)을 형성한 후에, 상기 상변화막(210)을 상기 층간 절연막(202)이 노출될때까지 평탄화시킨다. 이에 따라, 상기 점착 패턴(208a) 위의 개구부(204)내에 한정적으로 상변화 패턴(210b)이 형성된다. 이어서, 층간 절연막(202) 상에 도 6의 배선(220')을 형성한다. 이로써, 도 6에 도시된 상변화 기억 소자를 구현할 수 있다.
(제3 실시예)
본 실시예에서는, 점착 패턴의 다른 형태를 보여준다. 본 실시예에 따른 상변화 기억 소자는 제2 실시예에 개시된 상변화 기억 소자와 유사하다. 따라서, 제2 실시예와 동일한 구성요소는 동일한 참조부호를 사용한다.
도 12는 본 발명의 또 다른 실시예에 따른 상변화 기억 소자를 나타내는 단면도이다.
도 12를 참조하면, 기판(200) 상에 배치된 제1 층간 절연막(202)을 관통하는 개구부(204)내에 히터 전극(206)이 배치된다. 상기 히터 전극(206)은 상기 개구부(204)의 아랫부분을 채운다. 즉, 상기 히터 전극(206)의 상부면은 제1 층간 절연막(202)의 상부면에 비하여 낮다.
상기 히터 전극(206) 상에 상변화 패턴(310a)이 배치된다. 상기 상변화 패턴(310a)의 아랫부분은 상기 개구부(204)의 윗부분내에 배치되고, 상기 상변화 패턴(310a)의 윗부분은 상기 제1 층간 절연막(202) 상에 배치된다. 즉, 상기 상변화 패턴(310a)의 상부면은 상기 제1 층간 절연막(202)의 상부면에 비하여 높다. 상기 상변화 패턴(310a)의 윗부분은 상기 개구부(204) 주변의 상기 제1 층간 절연막(202)의 상부면을 덮는다. 상기 상변화 패턴(310a)은 상술한 제1 실시예의 상변화 패턴(110a)과 동일한 물질로 형성될 수 있다.
점착 패턴(308a)이 상기 히터 전극(206)의 상부면 및 상기 개구부(204)내 상변화 패턴(310a)의 하부면 사이에 배치된다. 또한, 상기 점착 패턴(308a)의 가장자리는 연장되어 상기 개구부(204)의 상부측벽과 상기 상변화 패턴(310a)의 아랫부분 사이에 개재된다. 이에 더하여, 상기 점착 패턴(308a)은 더 연장되어 상기 상변화 패턴(310a)의 윗부분과 상기 제1 층간 절연막(202) 사이에도 개재된다. 다시 말해서, 상기 점착 패턴(308a)은 상기 상변화 패턴(310a) 아래의 제1 층간 절연막(202), 개구부(204)의 상부측벽 및 히터 전극(206)의 상부면을 따라 연속적으로 콘포말(conformal)하게 배치된다. 상기 점착 패턴(308a)은 상기 히터 전극(206)의 상부면 및 상기 상변화 패턴(310a)과 접촉한다.
상기 점착 패턴(308a)은 상술한 제1 및 제2 실시예들의 점착 패턴들(108a,208a)과 동일한 물질로 형성된다. 즉, 상기 점착 패턴(308a)은 탄소함유물질로 형성된다. 이에 따라, 상기 히터 전극(206), 점착 패턴(308a) 및 상변화 패턴(310a)은 매우 우수한 접착성으로 결합된다. 그 결과, 상변화 기억 소자의 내구성이 향상된다.
상기 상변화 패턴(310a)은 상술한 제1 실시예의 상변화 패턴(110a)과 동일한 물질로 형성될 수 있다. 또한, 상기 상변화 패턴(310a)의 상기 점착 패턴(308a)에 인접한 부분은 상기 점착 패턴(308a)으로부터 확산된 탄소를 포함할 수 있다. 이에 따라, 상기 상변화 패턴(310a)의 데이터 유지 능력이 향상된다.
또한, 상기 상변화 패턴(310a)의 아랫부분이 상기 개구부(204)의 일부를 채움으로써, 상기 상변화 패턴(310a)의 프로그램 영역은 상기 개구부(204)내에 한정될 수 있다. 그 결과, 상기 상변화 패턴(310a)의 프로그램 영역에 공급되는 열의 손실을 최소화하여 상변화 기억 소자의 소비전력을 최소화할 수 있다.
캐핑 도전 패턴(212)이 상기 상변화 패턴(310a) 상에 배치되고, 제2 층간 절연막(214)이 상기 기판(200) 전면을 덮는다. 배선 플러그(218)가 상기 제2 층간 절연막(214)을 관통하는 콘택홀(216)을 채워 상기 캐핑 도전 패턴(212)과 접속하고, 배선(220)이 상기 제2 층간 절연막(214) 상에 배치되어 상기 배선 플러그(218)와 접속한다.
다음으로, 본 실시예의 변형예를 도 13을 참조하여 설명한다.
도 13은 본 발명의 또 다른 실시예에 따른 상변화 기억 소자의 변형예를 나타내는 단면도이다.
도 13을 참조하면, 히터 전극(206)이 기판(200) 상에 배치된 층간 절연막(202)을 관통하는 개구부(204)의 아랫부분을 채우고, 상변화 패턴(310b)이 상기 개구부(204)의 윗부분내에 배치된다. 이때, 상기 상변화 패턴(310b)의 상부면은 상기 층간 절연막(202)의 상부면과 공면을 이룬다. 즉, 상기 상변화 패턴(310b)은 상기 개구부(204)의 윗부분내에 한정적으로 배치된다.
점착 패턴(308b)이 상기 히터 전극(206)의 상부면 및 상변화 패턴(310b)의 하부면 사이에 개재된다. 또한, 상기 점착 패턴(308b)은 연장되어 상기 상변화 패 턴(310b)과 상기 개구부(204)의 상부측벽 사이에도 개재된다. 상기 점착 패턴(308b)의 연장된 부분은 상기 상변화 패턴(310b) 및 층간 절연막(202)의 상부면들은 공면을 이루는 면을 갖는다. 상기 점착 패턴(308b)은 상기 히터 전극(206)의 상부면 및 상기 상변화 패턴(310b)의 하부면 및 측면과 접촉한다.
상기 점착 패턴(308b)은 제1 실시예의 점착 패턴(108a)과 동일한 물질로 형성된다. 즉, 상기 점착 패턴(308b)은 탄소함유물질로 형성된다. 이로써, 상변화 기억 소자의 내구성이 향상된다. 또한, 상기 상변화 패턴(310b)은 상기 개구부(204)내에 한정적으로 배치된다. 이로써, 상변화 기억 소자의 생산성을 향상시킬 수 있으며, 고도로 집적화된 상변화 기억 소자를 구현할 수 있다.
상기 상변화 패턴(310b)은 제1 실시예의 상변화 패턴(110a)과 동일한 물질로 형성될 수 있다. 상기 상변화 패턴(310b)의 상기 점착 패턴(308b)에 인접한 부분은 탄소를 포함할 수 있다. 이로써, 상기 상변화 패턴(310b)의 데이터 유지 능력이 향상된다.
배선(220")이 상기 층간 절연막(202) 상에 배치되어 상기 상변화 패턴(310b)과 접속한다. 상기 배선(220")은 상기 상변화 패턴(310b)의 상부면 전체를 덮는다. 또한, 상기 배선(220")은 상기 점착 패턴(310b)의 연장된 부분을 덮는다. 상기 배선(220")은 제1 실시예의 배선(120)과 동일한 물질로 형성될 수 있다.
다음으로, 본 실시예에 따른 상변화 기억 소자의 형성 방법을 도면들을 참조하여 설명한다.
도 14 및 도 15는 본 발명의 또 다른 실시예에 따른 상변화 기억 소자의 형 성 방법을 설명하기 위한 단면도들이다.
도 14를 참조하면, 기판(200) 상에 제1 층간 절연막(202)을 형성하고, 상기 제1 층간 절연막(202)을 패터닝하여 상기 제1 층간 절연막(202)을 관통하는 개구부(204)를 형성한다. 상기 개구부(204)의 아랫부분을 채우는 히터 전극(206)을 형성한다.
상기 히터 전극(206)을 갖는 기판(200) 상에 점착막(308)을 콘포말(conformal)하게 증착한다. 이에 따라, 상기 점착막(308)은 상기 제1 층간 절연막(202)의 상부면, 상기 개구부(204)의 상부측벽 및 상기 히터 전극(206)의 상부면을 따라 연속적으로 콘포말하게 증착된다. 상기 점착막(308)은 스핀 코팅법, 화학기상증착법 또는 스퍼터링법으로 증착될 수 있다. 상기 점착막(308) 상에 상기 개구부(204)를 채우는 상변화막(310)을 형성한다. 상기 상변화막(310)은 상기 점착막(308)과 접촉한다.
상기 점착막(308)을 증착한 후에, 상기 점착막(308)의 비저항을 감소시키기 위한 열처리 공정을 수행할 수 있다. 상기 열처리 공정은 상기 점착막(308)을 증착한 직후에 수행할 수 있다. 이와는 달리, 상기 열처리 공정은 상기 점착막(308)을 증착 후에 다른 공정들을 진행한 후에 수행될 수도 있다.
도 15를 참조하면, 상기 상변화막(310) 상에 캐핑 도전막을 형성하고, 상기 캐핑 도전막, 상변화막(310) 및 점착막(308)을 연속적으로 패터닝하여 차례로 적층된 점착 패턴(308a), 상변화 패턴(310a) 및 캐핑 도전 패턴(212)을 형성한다. 이어서, 제2 층간 절연막(214)을 기판(200) 전면 상에 형성하고, 상기 제2 층간 절연 막(214)을 패터닝하여 캐핑 도전 패턴(212)을 노출시키는 콘택홀(216)을 형성한다.
이어서, 상기 콘택홀(216)을 채우는 도 12의 배선 플러그(218)를 형성하고, 상기 제2 층간 절연막(218) 상에 도 12의 배선(220)을 형성한다. 이로써, 도 12의 상변화 기억 소자를 구현할 수 있다.
한편, 상기 비저항을 감소시키기 위한 열처리 공정은 생략될 수 있다. 이 경우에, 상기 상변화 기억 소자를 완성한 후에, 상기 상변화 기억 소자에 초기 프로그램 전류를 공급하여 주울열을 발생시켜 상기 점착 패턴(308a)의 비저항을 감소시킬 수도 있다.
다음으로 도 16에 도시된 상변화 기억 소자의 형성 방법을 설명한다. 이 방법은 도 14를 참조하여 설명한 방법들을 포함할 수 있다.
도 16은 도 13에 도시된 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
도 14 및 도 16을 참조하면, 상변화막(310) 및 점착막(308)을 층간 절연막(202)이 노출될때까지 평탄화시키어 상기 개구부(204)의 윗부분에 차례로 적층된 점착 패턴(308b) 및 상변화 패턴(310b)을 형성한다. 이어서, 도 16의 배선(220")을 형성하여 도 16에 도시된 상변화 기억 소자를 구현할 수 있다.
본 변형예에 따른 상기 점착 패턴(308b)의 비저항도 상술한 열처리 공정 또는 초기 프로그램 전류로 발생된 주울 열을 이용하여 감소시킬 수 있다.
상술한 바와 같이, 본 발명에 따르면, 히터 전극과 상변화 패턴 사이에 탄소 함유물질로 이루어진 점착 패턴을 형성한다. 상기 점착 패턴은 탄소함유물질로 형성됨으로써 온도변화에 따른 변형력이 최소화된다. 이에 따라, 상기 히터 전극, 점착 패턴 및 상변화 패턴은 매우 우수한 접착력으로 결합된다. 그 결과, 상변화 기억 소자의 내구성을 향상시킬 수 있다.
Claims (24)
- 기판 상의 히터 전극;상기 기판 상의 상변화 패턴; 및상기 히터 전극과 상기 상변화 패턴 사이에 개재되고, 탄소함유물질로 형성된 점착 패턴을 포함하되, 적어도 상기 점착 패턴과 인접한 상변화 패턴의 일부분은 탄소를 함유하는 상변화 기억 소자.
- 제 1 항에 있어서,상기 기판 상에 배치된 층간 절연막을 더 포함하되, 상기 히터 전극은 상기 층간 절연막을 관통하는 개구부내에 배치된 상변화 기억 소자.
- 제 2 항에 있어서,상기 히터 전극은 상기 층간 절연막의 상부면과 공면을 이루고, 상기 점착 패턴 및 상변화 패턴은 상기 층간 절연막 상에 차례로 적층되고, 상기 점착 패턴은 상기 히터 전극의 상부면과 접촉된 상변화 기억 소자.
- 기판 상의 히터 전극;상기 기판 상의 상변화 패턴;상기 히터 전극과 상기 상변화 패턴 사이에 개재되고, 탄소함유물질로 형성된 점착 패턴; 및상기 기판 상에 배치된 층간 절연막을 더 포함하되, 상기 히터 전극은 상기 층간 절연막을 관통하는 개구부의 아랫부분을 채우고, 상기 상변화 패턴의 적어도 일부는 상기 개구부의 윗부분내에 배치되고, 상기 점착 패턴은 적어도 상기 히터 전극의 상부면과 상기 개구부내 상변화 패턴의 하부면 사이에 배치된 상변화 기억 소자.
- 제 4 항에 있어서,상기 상변화 패턴의 상부면 및 상기 층간 절연막의 상부면은 공면(coplanar)을 이루는 상변화 기억 소자.
- 제 5 항에 있어서,상기 층간 절연막 상에 배치되고 상기 상변화 패턴의 상부면과 접속하는 배선을 더 포함하는 상변화 기억 소자.
- 제 4 항에 있어서,상기 상변화 패턴의 상부면은 상기 층간 절연막의 상부면에 비하여 높고, 상기 상변화 패턴은 상기 개구부 주변의 층간 절연막의 상부면을 덮는 상변화 기억 소자.
- 제 4 항에 있어서,상기 점착 패턴의 가장자리는 연장되어 상기 상변화 패턴과 상기 개구부의 상부측벽 사이에 개재된 상변화 기억 소자.
- 제 8 항에 있어서,상기 상변화 패턴의 상부면, 상기 점착 패턴의 연장된 부분의 상부면 및 상기 층간 절연막의 상부면은 공면을 이루는 상변화 기억 소자.
- 제 8 항에 있어서,상기 상변화 패턴의 상부면은 상기 층간 절연막의 상부면에 비하여 높고, 상기 상변화 패턴은 상기 개구부 주변의 층간 절연막의 상부면을 덮고,상기 점착 패턴은 더 연장되어 상기 상변화 패턴과 상기 층간 절연막의 상부면 사이에 개재된 상변화 기억 소자.
- 제 4 항에 있어서,적어도 상기 점착 패턴과 인접한 상변화 패턴의 일부분은 탄소를 함유하는 상변화 기억 소자.
- 기판 상에 히터 전극 및 상변화 패턴을 형성하는 단계; 및상기 히터 전극과 상변화 패턴 사이에 개재된 점착 패턴을 형성하는 단계를 포함하되, 상기 점착 패턴은 탄소함유물질로 형성되고, 적어도 상기 점착 패턴과 인접한 상변화 패턴의 일부분은 탄소를 함유하는 상변화 기억 소자의 형성 방법.
- 제 12 항에 있어서,상기 히터 전극을 형성하는 단계는,기판 상에 층간 절연막을 형성하는 단계;상기 층간 절연막을 관통하는 개구부를 형성하는 단계; 및상기 개구부내에 상기 히터 전극을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 13 항에 있어서,상기 히터 전극의 상부면 및 층간 절연막의 상부면은 공면을 이루되,상기 점착 패턴 및 상변화 패턴을 형성하는 단계는,상기 히터 전극을 갖는 기판 상에 점착막 및 상변화막을 차례로 형성하는 단계; 및상기 상변화막 및 점착막을 연속적으로 패터닝하여 차례로 적층된 상기 점착 패턴 및 상변화 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 기판 상에 히터 전극 및 상변화 패턴을 형성하는 단계; 및상기 히터 전극과 상변화 패턴 사이에 개재된 점착 패턴을 형성하는 단계를 포함하되,상기 히터 전극을 형성하는 단계는,기판 상에 층간 절연막을 형성하는 단계;상기 층간 절연막을 관통하는 개구부를 형성하는 단계; 및상기 개구부내에 상기 히터 전극을 형성하는 단계를 포함하고,상기 점착 패턴은 탄소함유물질로 형성되고,상기 히터 전극은 상기 개구부의 아랫부분을 채우도록 형성되고,상기 상변화 패턴의 적어도 일부는 상기 개구부의 윗부분내에 형성되고,상기 점착 패턴은 적어도 상기 히터 전극의 상부면과 상기 개구부내 상변화 패턴의 하부면 사이에 배치되도록 형성된 상변화 기억 소자의 형성 방법.
- 제 15 항에 있어서,상기 점착 패턴 및 상변화 패턴을 형성하는 단계는,상기 히터 전극 상의 개구부를 채우는 점착막을 기판 상에 형성하는 단계;상기 점착막을 상기 층간 절연막이 노출될때까지 평탄화하는 단계; 및상기 평탄화된 점착막을 리세스하여 상기 층간 절연막의 상부면에 비하여 낮은 상부면을 갖는 상기 점착 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 16 항에 있어서,상기 상변화 패턴을 형성하는 단계는,상기 점착 패턴 상의 개구부를 채우는 상변화막을 기판 상에 형성하는 단계; 및상기 상변화막을 패터닝하여 상기 상변화 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 16 항에 있어서,상기 상변화 패턴을 형성하는 단계는,상기 점착 패턴 상의 개구부를 채우는 상변화막을 기판 상에 형성하는 단계; 및상기 상변화막을 상기 층간 절연막이 노출될때까지 평탄화시키어 상기 상변화 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 15 항에 있어서,상기 점착 패턴 및 상변화 패턴을 형성하는 단계는,상기 히터 전극을 갖는 기판 상에 점착막을 콘포말하게 형성하는 단계; 및상기 점착막 상에 상기 개구부를 채우는 상변화막을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 19 항에 있어서,상기 점착 패턴 및 상변화 패턴을 형성하는 단계는,상기 상변화막 및 점착막을 연속적으로 패터닝하여 차례로 적층된 상기 점착 패턴 및 상변화 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 19 항에 있어서,상기 점착 패턴 및 상변화 패턴을 형성하는 단계는,상기 상변화막 및 점착막을 상기 층간 절연막이 노출될때까지 평탄화시키어 상기 개구부내에 차례로 적층된 상기 점착 패턴 및 상변화 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 15 항에 있어서,상기 상변화 패턴의 적어도 상기 점착 패턴에 인접한 부분은 상기 점착 패턴으로부터 확산된 탄소를 포함하는 상변화 기억 소자의 형성 방법.
- 제 12 항에 있어서,상기 점착 패턴의 비저항은 상기 기판에 수행되는 열처리 공정에 의하여 감소되는 상변화 기억 소자의 형성 방법.
- 제 12 항에 있어서,상기 점착 패턴의 비저항은 초기 프로그램 전류로 발생된 열에 의하여 감소되는 상변화 기억 소자의 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070007133A KR100851548B1 (ko) | 2007-01-23 | 2007-01-23 | 상변화 기억 소자 및 그 형성 방법 |
| US11/972,198 US7777212B2 (en) | 2007-01-23 | 2008-01-10 | Phase change memory devices including carbon-containing adhesive pattern |
| JP2008011809A JP2008182234A (ja) | 2007-01-23 | 2008-01-22 | 相変化記憶素子およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070007133A KR100851548B1 (ko) | 2007-01-23 | 2007-01-23 | 상변화 기억 소자 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080069430A KR20080069430A (ko) | 2008-07-28 |
| KR100851548B1 true KR100851548B1 (ko) | 2008-08-11 |
Family
ID=39640347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070007133A KR100851548B1 (ko) | 2007-01-23 | 2007-01-23 | 상변화 기억 소자 및 그 형성 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7777212B2 (ko) |
| JP (1) | JP2008182234A (ko) |
| KR (1) | KR100851548B1 (ko) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI284389B (en) * | 2005-12-28 | 2007-07-21 | Ind Tech Res Inst | Phase change memory (PCM) device and fabricating method thereof |
| KR101148217B1 (ko) * | 2007-10-02 | 2012-05-25 | 가부시키가이샤 아루박 | 칼코게나이드 막 및 그 제조 방법 |
| WO2009115995A1 (en) * | 2008-03-21 | 2009-09-24 | Nxp B.V. | An electronic component comprising a convertible structure |
| US7868313B2 (en) * | 2008-04-29 | 2011-01-11 | International Business Machines Corporation | Phase change memory device and method of manufacture |
| US8133793B2 (en) * | 2008-05-16 | 2012-03-13 | Sandisk 3D Llc | Carbon nano-film reversible resistance-switchable elements and methods of forming the same |
| US8569730B2 (en) * | 2008-07-08 | 2013-10-29 | Sandisk 3D Llc | Carbon-based interface layer for a memory device and methods of forming the same |
| US20100032640A1 (en) * | 2008-08-07 | 2010-02-11 | Sandisk 3D Llc | Memory cell that includes a carbon-based memory element and methods of forming the same |
| KR100965731B1 (ko) * | 2008-08-20 | 2010-06-24 | 주식회사 하이닉스반도체 | 상변화 기억 소자의 제조방법 |
| US20100108976A1 (en) * | 2008-10-30 | 2010-05-06 | Sandisk 3D Llc | Electronic devices including carbon-based films, and methods of forming such devices |
| US8421050B2 (en) * | 2008-10-30 | 2013-04-16 | Sandisk 3D Llc | Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same |
| US8835892B2 (en) * | 2008-10-30 | 2014-09-16 | Sandisk 3D Llc | Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same |
| JP2010165950A (ja) | 2009-01-16 | 2010-07-29 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| US8183121B2 (en) | 2009-03-31 | 2012-05-22 | Sandisk 3D Llc | Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance |
| US20110057161A1 (en) * | 2009-09-10 | 2011-03-10 | Gurtej Sandhu | Thermally shielded resistive memory element for low programming current |
| US8551855B2 (en) * | 2009-10-23 | 2013-10-08 | Sandisk 3D Llc | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same |
| US8481396B2 (en) * | 2009-10-23 | 2013-07-09 | Sandisk 3D Llc | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same |
| US8178387B2 (en) * | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
| US8551850B2 (en) * | 2009-12-07 | 2013-10-08 | Sandisk 3D Llc | Methods of forming a reversible resistance-switching metal-insulator-metal structure |
| US8389375B2 (en) * | 2010-02-11 | 2013-03-05 | Sandisk 3D Llc | Memory cell formed using a recess and methods for forming the same |
| US8237146B2 (en) * | 2010-02-24 | 2012-08-07 | Sandisk 3D Llc | Memory cell with silicon-containing carbon switching layer and methods for forming the same |
| US20110210306A1 (en) * | 2010-02-26 | 2011-09-01 | Yubao Li | Memory cell that includes a carbon-based memory element and methods of forming the same |
| US8796659B2 (en) | 2010-03-19 | 2014-08-05 | Nec Corporation | Variable resistance element, semiconductor device including variable resistance element, and methods for manufacturing variable resistance element and semiconductor device |
| US8471360B2 (en) | 2010-04-14 | 2013-06-25 | Sandisk 3D Llc | Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same |
| KR101716472B1 (ko) * | 2010-05-24 | 2017-03-15 | 삼성전자 주식회사 | 상변화 물질을 포함하는 비휘발성 메모리 소자 |
| CN102637820B (zh) * | 2011-02-09 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的形成方法 |
| US20120267601A1 (en) * | 2011-04-22 | 2012-10-25 | International Business Machines Corporation | Phase change memory cells with surfactant layers |
| CN103187525B (zh) * | 2011-12-31 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器中的相变电阻及其形成方法 |
| US9543515B2 (en) * | 2013-11-07 | 2017-01-10 | Intel Corporation | Electrode materials and interface layers to minimize chalcogenide interface resistance |
| WO2017187151A1 (en) * | 2016-04-27 | 2017-11-02 | Oxford University Innovation Ltd. | Optical device |
| US10833267B2 (en) * | 2018-10-26 | 2020-11-10 | International Business Machines Corporation | Structure and method to form phase change memory cell with self- align top electrode contact |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566700B2 (en) * | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
| KR20040054250A (ko) * | 2002-12-18 | 2004-06-25 | 삼성전자주식회사 | 상전이 메모리 셀 및 그 형성방법 |
| JP2006352092A (ja) | 2005-05-17 | 2006-12-28 | Sumco Corp | 半導体基板及びその製造方法 |
| KR20070031714A (ko) * | 2005-09-15 | 2007-03-20 | 재단법인서울대학교산학협력재단 | 상변화 메모리 소자 및 그 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359205A (en) * | 1991-11-07 | 1994-10-25 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
| JPH08287515A (ja) * | 1995-02-13 | 1996-11-01 | Matsushita Electric Ind Co Ltd | 光学的情報記録媒体 |
| US6031757A (en) | 1996-11-22 | 2000-02-29 | Macronix International Co., Ltd. | Write protected, non-volatile memory device with user programmable sector lock capability |
| US6731536B1 (en) | 2001-03-05 | 2004-05-04 | Advanced Micro Devices, Inc. | Password and dynamic protection of flash memory data |
| US6545287B2 (en) | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| JP2004259385A (ja) | 2003-02-27 | 2004-09-16 | Fujitsu Ltd | 半導体記憶装置 |
| KR100504701B1 (ko) | 2003-06-11 | 2005-08-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| JP4642017B2 (ja) | 2004-04-13 | 2011-03-02 | スパンション エルエルシー | 不揮発性半導体記憶装置用セクタ保護回路、セクタ保護方法、および不揮発性半導体記憶装置 |
| JP2006156886A (ja) * | 2004-12-01 | 2006-06-15 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| KR100827653B1 (ko) | 2004-12-06 | 2008-05-07 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| US7282730B2 (en) | 2005-01-18 | 2007-10-16 | Intel Corporation | Forming a carbon layer between phase change layers of a phase change memory |
| JP4535439B2 (ja) * | 2005-02-10 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP2006352082A (ja) * | 2005-05-19 | 2006-12-28 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
| JP5026068B2 (ja) | 2006-12-27 | 2012-09-12 | 株式会社エヌ・ティ・ティ・データ | 情報収集システム |
-
2007
- 2007-01-23 KR KR1020070007133A patent/KR100851548B1/ko active IP Right Grant
-
2008
- 2008-01-10 US US11/972,198 patent/US7777212B2/en not_active Expired - Fee Related
- 2008-01-22 JP JP2008011809A patent/JP2008182234A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566700B2 (en) * | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
| KR20040054250A (ko) * | 2002-12-18 | 2004-06-25 | 삼성전자주식회사 | 상전이 메모리 셀 및 그 형성방법 |
| JP2006352092A (ja) | 2005-05-17 | 2006-12-28 | Sumco Corp | 半導体基板及びその製造方法 |
| KR20070031714A (ko) * | 2005-09-15 | 2007-03-20 | 재단법인서울대학교산학협력재단 | 상변화 메모리 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7777212B2 (en) | 2010-08-17 |
| JP2008182234A (ja) | 2008-08-07 |
| KR20080069430A (ko) | 2008-07-28 |
| US20080173858A1 (en) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100851548B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| US8269208B2 (en) | Memory device | |
| KR100560659B1 (ko) | 상변화 기억 소자 및 그 제조 방법 | |
| JP4786136B2 (ja) | 相変化記憶素子及びその形成方法 | |
| KR100568109B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| KR100873878B1 (ko) | 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| US7667221B2 (en) | Phase change memory devices and methods for fabricating the same | |
| US20090095951A1 (en) | Memory Device With Low Reset Current | |
| KR20040085902A (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| US8648326B2 (en) | Phase change memory electrode with sheath for reduced programming current | |
| US20110315946A1 (en) | Nonvolatile memory device | |
| US8178379B2 (en) | Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit | |
| CN110858623B (zh) | 可变电阻存储器件及其制造方法 | |
| US7732888B2 (en) | Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100721017B1 (ko) | 불휘발성 메모리 소자 및 그의 형성 방법 | |
| US20080253165A1 (en) | Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System | |
| US7599211B2 (en) | Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit | |
| KR20110000961A (ko) | 상변화 물질을 포함하는 비휘발성 메모리 소자 | |
| KR20090003881A (ko) | 멀티 비트 상전이 메모리소자의 제조방법 및 관련된 소자 | |
| US8872146B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| KR100891523B1 (ko) | 상변화 기억 소자 | |
| CN109659430A (zh) | 包括数据存储图案的半导体装置 | |
| CN110993637A (zh) | 可变电阻存储器件 | |
| US20240099168A1 (en) | Phase change memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 12 |