CN102637820B - 相变存储器的形成方法 - Google Patents
相变存储器的形成方法 Download PDFInfo
- Publication number
- CN102637820B CN102637820B CN201110034987.5A CN201110034987A CN102637820B CN 102637820 B CN102637820 B CN 102637820B CN 201110034987 A CN201110034987 A CN 201110034987A CN 102637820 B CN102637820 B CN 102637820B
- Authority
- CN
- China
- Prior art keywords
- layer
- phase change
- transition storage
- phase transition
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种相变存储器的形成方法,包括:提供半导体衬底,所述半导体衬底包括基底和形成在基底上的隔离层,且所述隔离层内形成有第一电极层、在隔离层表面形成绝缘层,形成覆盖所述绝缘层的牺牲层,且所述牺牲层为硫族合金和绝缘材料的混合物、在所述牺牲层和所述绝缘层内形成沟槽,所述沟槽暴露出所述隔离层内的第一电极层表面、在所述沟槽内填充相变层、形成覆盖所述绝缘层和相变层的第二电极层。本发明中相变层材料在所述牺牲层上的附着力较强,从而解决了现有技术中相变材料的附着力不强所带来的容易剥落的问题,相变存储器的质量好,并且降低了成本,工艺简单。
Description
技术领域
本发明涉及半导体器件的制造方法,特别涉及相变存储器的形成方法。
背景技术
相变存储器(phase change random access memory,PCRAM)是基于20世纪60年代末70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的。PCRAM存储器主要通过其中的固态相变材料在晶态和非晶态间的可逆相变来实现存储的功能。
具体地,固态相变材料在处于非晶态时呈现高阻,晶态时呈现低阻,在加热条件下,所述固态相变材料会在晶态和非晶态之间发生可逆相变。固态相变材料可以被设定成一种电学状态并可以被复位。正如其他具有两种或更多种可辨别和可选择状态的材料一样,固态相变材料的两个稳定状态中的任一个都能被指定为逻辑1而另一个被指定为逻辑0。于是,固态相变材料就可以被用于存储器件,准确地说是非易失存储器。此外,利用晶态和非晶态之间的中间状态所固有的电阻率变化,还可以制造多位存储元件。故相变存储器被广泛认为是最具潜力的22nm的节点以下的存储器。
现有技术形成相变存储器的方法为:
如图1所示,提供半导体衬底101,所述半导体衬底101内形成有第一电极层103;形成覆盖所述第一电极层103和半导体衬底101的绝缘层105,刻蚀所述绝缘层105形成沟槽(未图示),所述沟槽底部暴露出半导体衬底101内的所述第一电极层103;
如图2所示,在所述沟槽内填充相变层107;
如图3所示,平坦化所述相变层107,使所述相变层107与所述绝缘层105齐平;
如图4所示,形成覆盖所述相变层107和绝缘层105的隔离层109,并刻蚀所述隔离层109形成开口(未图示),所述开口暴露出所述相变层107的表面;向所述开口中填充第二电极层111。
其中,所述绝缘层105的材料为氧化物,所述相变层107的材料为GeiSbjTek,且0<i,j,k<1,i+j+k=1,以下简称GST。由于相变存储器中的固态相变材料GST在氧化物表面具有附着力较小,因此,在采用相变层107填充所述沟槽的过程中,GST薄膜容易从绝缘层105上剥落,而且在化学机械抛光的过程中,由于GST薄膜会受到研磨垫施加的切应力,也容易出现剥落的现象。固态相变材料GST的剥落,会降低相变存储器制造的成品率和可靠性。
公开号为CN101271961A的专利文献公开了一种形成包括碲的相变材料层的方法和使用该相变材料层来制造相变存储器的方法,该方法需要在一定温度下将相变材料层中的碲挥发一部分,用以解决相变材料层容易剥落的问题,工艺过程复杂,挥发过程中对碲的含量难以控制。
发明内容
本发明解决的问题是提供一种相变存储器的形成方法,避免固态相变材料在制造相变存储器的过程中剥落。
为解决上述问题,本发明提供了一种相变存储器的形成方法,包括:
提供半导体衬底,所述半导体衬底包括基底和形成在基底上的隔离层,且所述隔离层内形成有第一电极层;
在隔离层表面形成绝缘层;
形成覆盖所述绝缘层的牺牲层,且所述牺牲层为硫族合金和绝缘材料的混合物;
在所述牺牲层和所述绝缘层内形成沟槽,所述沟槽暴露出所述隔离层内的第一电极层;
在所述沟槽内填充相变层;
形成覆盖所述绝缘层和相变层的第二电极层。
可选地,所述硫族合金为GeSbTe,GeTe,SbTe,AsSbTe,SbTe,GeBiTe,SnSbTe,InSbTe,GaSbTe中的任一种。
可选地,所述绝缘材料为SiN,HfO2,ZrO2,Al2O3,Ta2O5中的任一种。
可选地,所述牺牲层的形成工艺为单靶磁控溅镀法或多靶磁控共溅镀法。
可选地,所述绝缘层包括:覆盖所述半导体衬底和第一电极层的刻蚀阻挡层以及覆盖所述刻蚀阻挡层的介电层。
可选地,所述介电层的材料为氧化物。
可选地,所述相变层的材料为为锗、锑、碲基化合物。
可选地,所述相变层的材料为GeiSbjTek,且0<i,j,k<1,i+j+k=1。
与现有技术相比,本发明具有以下优点:
本发明在相变存储器的形成过程中,不直接在绝缘层表面形成相变层,而是先在绝缘层表面形成牺牲层,然后以所述牺牲层为掩膜,刻蚀形成沟槽,之后再填充相变层。由于所述牺牲层的材料与相变层的材料GST之间具有较强的附着力,因此在填充相变层和平坦化所述相变层的时候,解决了GST薄膜在氧化物表面附着力不强,容易从绝缘层上剥落,并导致相变层剥落的问题。从而提高相变存储器制造的成品率和可靠性。
进一步的,由于所述牺牲层覆盖整个绝缘层表面,因此不需额外增加掩膜或光刻工艺,制造过程简单。再者,由于相变层的GST材料在所述牺牲层的材料表面附着力强,因此,在化学机械抛光的过程中,可以适当地加大研磨垫向下的加载力,使得相变层抛光到预定的平坦化效果所需的时间更短,并且抛光的质量更好,这有效地增加了相变存储器制造的工艺窗口,而且有助于提高第二电极层与相变层间的导电稳定性。
附图说明
图1~图4是现有技术的相变存储器的形成方法剖面结构示意图;
图5是本发明的一实施例的相变存储器的形成方法流程示意图;
图6~图12是本发明的一实施例的相变存储器的形成方法剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
正如背景所述,现有的相变存储器的形成过程,在填充所述沟槽形成相变层107的过程中,GST材料不容易在氧化物表面沉积,容易从绝缘层上剥落,而且在化学机械抛光的过程中,由于受到研磨垫施加的切应力,也容易出现剥落的现象。固态相变材料GST的剥落,会影响相变存储器的成品率和可靠性。
针对以上问题,本发明的发明人经研究后提供了一种相变存储器的形成方法。
请参考图5,图5是本发明的相变存储器的形成方法流程示意图:
执行步骤S201,提供半导体衬底,所述半导体衬底包括基底和形成在基底上的隔离层,且所述隔离层内具有第一电极层;
执行步骤S203,在所述隔离层表面形成绝缘层;
执行步骤S205,形成覆盖所述绝缘层的牺牲层,且所述牺牲层为硫族合金和绝缘材料的混合物;
执行步骤S207,在所述牺牲层和所述绝缘层内形成沟槽,所述沟槽暴露出所述隔离层内的第一电极层表面;
执行步骤S209,在所述沟槽内填充相变层;
执行步骤S211,形成覆盖所述绝缘层和相变层的第二电极层。
本发明先在绝缘层表面形成牺牲层,然后以所述牺牲层为掩膜,刻蚀形成沟槽,之后再在所述沟槽内填充与所述绝缘层齐平的相变层,可以解决上述问题。
下面结合具体实施例对本发明的技术方案进行详细的说明。为了更好的说明本发明的技术方案,请结合图6~图12示出的本发明的一实施例的相变存储器的形成方法示意图。
请参考图6,执行步骤S201,提供半导体衬底,所述半导体衬底包括基底(未图示)和形成在基底上的隔离层301,且所述隔离层301内具有第一电极层303。
在本实施例中,所述基底为玻璃基底。所述隔离层301可以为氧化硅、氮化硅、碳化硅、氮氧化硅,用于保护所述第一电极层303,及隔离所述第一电极层303防止漏电。在所述隔离层301内刻蚀形成开口,并向所述开口中填充形成所述第一电极层303。由于在所述隔离层301内形成第一电极层303的工艺为本领域技术人员所熟知,在此不再赘述。
所述第一电极层303与隔离层301内的互连金属层(未图示)电连接,用于传递电信号,所述电信号由内部互连金属层从其他信号接口(未图示)得到。此外,所述第一电极层303还用于在导电的情况下对后续过程中形成的相变层进行加热。
所述第一电极层303的材料为导电材料,例如金属材料W、Pt、Au、Ti、Al、Ag、Cu、Ni中的一种,或由所述金属材料W、Pt、Au、Ti、Al、Ag、Cu、Ni中的任意两种组合或多种组合而成的合金材料,或所述金属材料W、Pt、Au、Ti、Al、Ag、Cu、Ni的氮化物或氧化物。在本实施例中,所述第一电极层303的材料优选为钨。
请参考图7,执行步骤S203,在所述隔离层301表面形成绝缘层309。
所述绝缘层309包括:覆盖所述隔离层301和第一电极层303的刻蚀阻挡层305以及覆盖所述刻蚀阻挡层305的介电层307。其中,所述刻蚀阻挡层305的材料为氧化物、氮化物等。用于后续刻蚀沟槽时避免因过度刻蚀损害第一电极层303;所述介电层307的材料为氧化物,用于隔离第一电极层303和后续形成的第二电极层,并起到隔热的作用。
在本实施例中,所述刻蚀阻挡层305的材料优选为氮化硅,所述介电层的材料优选为氧化物。
在所述隔离层301表面形成绝缘层309的具体工艺为沉积工艺,例如物理气相沉积或化学气相沉积。因为形成绝缘层309的工艺已为本领域技术人员所熟知,在此不再赘述。
请参考图8,执行步骤S205,形成覆盖所述绝缘层309的牺牲层311,且所述牺牲层311为硫族合金和绝缘材料的混合物。
其中,所述牺牲层311中的硫族合金优选为GeSbTe,GeTe,SbTe,AsSbTe,SbTe,GeBiTe,SnSbTe,InSbTe,GaSbTe中的任一种;而所述牺牲层311中的绝缘材料优选为SiN,HfO2,ZrO2,Al2O3,Ta2O5中的一种。进一步的,所述牺牲层311中绝缘材料占的比例为20%~80%。在本实施例中,所述牺牲层311中的硫族合金为GeSbTe,绝缘材料为SiN,硫族合金和绝缘材料各自占的比例为50%。
由于固态相变材料GST在所述混合物表面的附着力比在所述绝缘层309中的介电层307表面的附着力强。因此,采用所述混合物作为所述牺牲层311,有助于后续相变层的形成,及后续的化学机械抛光过程,避免了现有技术中相变层在形成和平坦化过程中与绝缘层309剥落的问题。
所述牺牲层311的形成工艺为真空溅镀,具体为单靶磁控溅镀法或多靶磁控共溅镀法。具体地,所述单靶控溅镀法采用既含有硫族合金又含有绝缘材料的靶材进行溅镀,形成的所述牺牲层材料组分固定。所述多靶磁控共溅镀法采用材料为硫族合金的靶材和绝缘材料的靶材共同溅镀,可以分别调节两个靶材的溅镀速率,从而确定牺牲层中硫族合金、绝缘材料各自所占的比例。在本实施例中,可以采用GeSbTe的靶材和SiN的靶材以相同的速率在所述绝缘层309表面溅镀形成所述牺牲层311。
需要说明的是,由于所述牺牲层311覆盖整个绝缘层309,因此不需要额外增加掩膜或光刻工艺,可直接在绝缘层309表面形成所述牺牲层311。制作工艺简单。
若所述牺牲层311太薄,则不利于后续相变层的附着,若所述牺牲层311太厚,则在后续刻蚀沟槽的过程中,需要刻蚀更长的时间,而且需要填充更厚的相变层材料,造成固态相变材料的浪费。因此,所述牺牲层311的厚度优选为20~500在本实施例中,所述牺牲层311的厚度为200
请参考图9,执行步骤S207,在所述牺牲层311和所述绝缘层309内形成沟槽(未图示),所述沟槽暴露出所述隔离层301内的第一电极层303。
刻蚀所述牺牲层311和所述绝缘层309形成沟槽的具体工艺为干法刻蚀。从上至下依次刻蚀所述牺牲层311、所述绝缘层309中的介电层307、以及所述绝缘层309中的刻蚀阻挡层305。具体的刻蚀过程已为本领域技术人员所熟知,在此不再赘述。
当刻蚀结束后,形成的所述沟槽暴露出所述隔离层301内的第一电极层303表面。
请同时参考图10和图11,执行步骤S209,在所述沟槽内填充相变层313。
在本实施例中,可以在所述沟槽内填充相变层313,然后平坦化所述相变层313,使所述相变层313与所述绝缘层309齐平。请先参考图10,在所述沟槽内填充相变层313。
所述相变层313的形成工艺为沉积工艺,例如物理气相沉积。
所述相变层313的材料为锗(Ge)、锑(Sb)、碲(Te)基化合物。优选的,所述相变层313的材料是GeiSbjTek,且0<i,j,k<1,i+j+k=1。
所述相变层313具有可逆的相变。大多数情况下,所述相变层313的材料处于非晶态,然而在所述第一电极层303对其进行加热时,所述相变层313的材料将有非晶态转变成晶态,所述非晶态的相变层313此时具有很低的电阻,可以实现不同逻辑状态。
请参考图11,平坦化所述相变层313,使所述相变层313与所述绝缘层309齐平。
平坦化所述相变层313的具体方法优选为化学机械抛光。具体为:在机械研磨的同时,采用化学试剂对相变层的表面进行化学腐蚀,去除机械抛光过程中产生的损伤层(未图示),以达到预定的平坦化效果。
在本实施例中,至上而下依次平坦化所述相变层313、以及所述牺牲层311,使所述相变层313与所述绝缘层309齐平。
由于所述绝缘层309表面形成有所述牺牲层311,所述相变层313附着在所述牺牲层311表面,附着力强。在化学机械抛光的过程中,所述相变层313不会发生剥落,因此可以适当地加大研磨垫向下的加载力,使得所述相变层313抛光到预定的平坦化效果所需的时间更短,并且抛光的质量更好,这有助于提高后续过程中形成的第二电极层与所述相变层313间的导电稳定性。
在相变层313的平坦化过程结束后,步骤S209完成。
接着,请参考图12,执行步骤S211,形成覆盖所述绝缘层309和相变层313的第二电极层315。
所述第二电极层315的形成工艺为沉积工艺,例如物理气相沉积或化学气相沉积。
所述第二电极层315的材料为导电材料,例如金属材料W、Pt、Au、Ti、Al、Ag、Cu、Ni中的一种,或由所述金属材料W、Pt、Au、Ti、Al、Ag、Cu、Ni中的任意两种组合或多种组合而成的合金材料,或所述金属材料W、Pt、Au、Ti、Al、Ag、Cu、Ni的氮化物或氧化物。
在本实施例中,所述第二电极层315的材料优选为铜。因为所述第二电极层315的形成方法已经为本领域技术人员所熟知,故在此不再详述。
综上,本发明的相变存储器的形成方法,不直接在绝缘层表面形成相变层,而是先在绝缘层表面形成牺牲层,然后以所述牺牲层为掩膜,刻蚀形成沟槽,之后再填充相变层。由于所述牺牲层的材料与相变层的材料GST之间具有较强的附着力,因此在填充相变层和平坦化所述相变层的时候,解决了GST薄膜在氧化物表面附着力不强,容易从绝缘层上剥落,并导致相变层剥落的问题,从而提高了相变存储器制造的成品率和可靠性。
进一步的,由于所述牺牲层覆盖整个绝缘层表面,因此不需额外增加掩膜或光刻工艺,制造过程简单。再者,由于相变层的GST材料在所述牺牲层的材料表面附着力强,因此,在化学机械抛光的过程中,可以适当地加大研磨垫向下的加载力,使得相变层抛光到预定的平坦化效果所需的时间更短,并且抛光的质量更好,这有效地增加了相变存储器制造的工艺窗口,而且有助于提高第二电极层与相变层间的导电稳定性。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (9)
1.一种相变存储器的形成方法,包括:
提供半导体衬底,所述半导体衬底包括基底和形成在基底上的隔离层,且所述隔离层内形成有第一电极层;
在所述隔离层表面形成绝缘层;
其特征在于,还包括:
形成覆盖所述绝缘层的牺牲层,且所述牺牲层为硫族合金和绝缘材料的混合物,所述牺牲层中绝缘材料占的比例为20%~80%;
在所述牺牲层和所述绝缘层内形成沟槽,所述沟槽暴露出所述隔离层内的第一电极层;
在所述沟槽内填充相变层;
形成覆盖所述绝缘层和相变层的第二电极层。
2.如权利要求1所述的相变存储器的形成方法,其特征在于,所述硫族合金为GeSbTe,GeTe,SbTe,AsSbTe,SbTe,GeBiTe,SnSbTe,InSbTe,GaSbTe中的任一种。
3.如权利要求2所述的相变存储器的形成方法,其特征在于,所述绝缘材料为SiN,HfO2,ZrO2,Al2O3,Ta2O5中的任一种。
5.如权利要求1所述的相变存储器的形成方法,其特征在于,所述牺牲层的形成工艺为单靶磁控溅镀法或多靶磁控共溅镀法。
6.如权利要求1所述的相变存储器的形成方法,其特征在于,所述绝缘层包括:覆盖所述半导体衬底和第一电极层的刻蚀阻挡层以及覆盖所述刻蚀阻挡层的介电层。
7.如权利要求6所述的相变存储器的形成方法,其特征在于,所述介电层的材料为氧化物。
8.如权利要求1所述的相变存储器的形成方法,其特征在于,所述相变层的材料为锗、锑、碲基化合物。
9.如权利要求8所述的相变存储器的形成方法,其特征在于,所述相变层的材料为GeiSbjTek,且0<i,j,k<1,i+j+k=1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110034987.5A CN102637820B (zh) | 2011-02-09 | 2011-02-09 | 相变存储器的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110034987.5A CN102637820B (zh) | 2011-02-09 | 2011-02-09 | 相变存储器的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102637820A CN102637820A (zh) | 2012-08-15 |
CN102637820B true CN102637820B (zh) | 2014-06-04 |
Family
ID=46622135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110034987.5A Active CN102637820B (zh) | 2011-02-09 | 2011-02-09 | 相变存储器的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102637820B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108039409B (zh) * | 2017-11-23 | 2020-09-04 | 上海新储集成电路有限公司 | 一种三维超导电极材料相变存储器的制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1506973A (zh) * | 2002-12-13 | 2004-06-23 | ض� | 相变存储器及其制造方法 |
CN1992368A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 半导体器件以及该半导体器件的制造方法 |
WO2007148405A1 (ja) * | 2006-06-23 | 2007-12-27 | Renesas Technology Corp. | 半導体装置 |
CN101267017A (zh) * | 2008-03-21 | 2008-09-17 | 中国科学院上海微系统与信息技术研究所 | 一种管状相变存储器单元结构及制作方法 |
CN101728481A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 相变半导体器件的制造方法及相变半导体器件 |
CN101964394A (zh) * | 2009-07-24 | 2011-02-02 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储单元相变单元的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100851548B1 (ko) * | 2007-01-23 | 2008-08-11 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
KR100814393B1 (ko) * | 2007-03-21 | 2008-03-18 | 삼성전자주식회사 | 상변화 물질층 형성 방법 및 이를 이용한 상변화 메모리장치의 제조 방법 |
-
2011
- 2011-02-09 CN CN201110034987.5A patent/CN102637820B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1506973A (zh) * | 2002-12-13 | 2004-06-23 | ض� | 相变存储器及其制造方法 |
CN1992368A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 半导体器件以及该半导体器件的制造方法 |
WO2007148405A1 (ja) * | 2006-06-23 | 2007-12-27 | Renesas Technology Corp. | 半導体装置 |
CN101267017A (zh) * | 2008-03-21 | 2008-09-17 | 中国科学院上海微系统与信息技术研究所 | 一种管状相变存储器单元结构及制作方法 |
CN101728481A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 相变半导体器件的制造方法及相变半导体器件 |
CN101964394A (zh) * | 2009-07-24 | 2011-02-02 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储单元相变单元的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102637820A (zh) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5668141B2 (ja) | 相変化メモリ構造および方法 | |
US7173271B2 (en) | Phase-change memory device and method of manufacturing the same | |
KR100851548B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
US8728859B2 (en) | Small footprint phase change memory cell | |
US20070040159A1 (en) | Manufacturing method and structure for improving the characteristics of phase change memory | |
US8921820B2 (en) | Phase change memory cell with large electrode contact area | |
US20120329237A1 (en) | Memory Device | |
US7935564B2 (en) | Self-converging bottom electrode ring | |
CN100563041C (zh) | 一种电阻存储器的器件单元结构及制作方法 | |
CN1965418A (zh) | 分层电阻可变存储装置和制造方法 | |
CN110800120B (zh) | 具有电阻器的存储器单元及其形成 | |
US8648326B2 (en) | Phase change memory electrode with sheath for reduced programming current | |
WO2015007108A1 (zh) | 相变存储单元及其制备方法 | |
CN117063626A (zh) | 相变存储器 | |
CN102637820B (zh) | 相变存储器的形成方法 | |
CN103594619B (zh) | 相变存储器及其形成方法 | |
EP1848047A2 (en) | Transitioning the state of phase change material by annealing | |
KR100891523B1 (ko) | 상변화 기억 소자 | |
CN101728482B (zh) | 相变半导体器件的制造方法及相变半导体器件 | |
CN103187525A (zh) | 相变存储器中的相变电阻及其形成方法 | |
CN103441215B (zh) | 三明治型刀片状电极的相变存储结构及其制备方法 | |
CN102479922A (zh) | 双层相变电阻以及相变存储器的形成方法 | |
CN105655486B (zh) | 相变存储器及其形成方法 | |
CN101997082B (zh) | 自会聚底部电极环 | |
CN103187524A (zh) | 相变存储器中相变电阻的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |