CN101393964B - 具有不同晶粒尺寸的相变化存储装置及其形成方法 - Google Patents

具有不同晶粒尺寸的相变化存储装置及其形成方法 Download PDF

Info

Publication number
CN101393964B
CN101393964B CN200710161138XA CN200710161138A CN101393964B CN 101393964 B CN101393964 B CN 101393964B CN 200710161138X A CN200710161138X A CN 200710161138XA CN 200710161138 A CN200710161138 A CN 200710161138A CN 101393964 B CN101393964 B CN 101393964B
Authority
CN
China
Prior art keywords
phase change
change layer
grain size
average grain
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710161138XA
Other languages
English (en)
Other versions
CN101393964A (zh
Inventor
梁春升
李自强
杨富量
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101393964A publication Critical patent/CN101393964A/zh
Application granted granted Critical
Publication of CN101393964B publication Critical patent/CN101393964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种包含相变化元件的存储装置及其形成方法，上述相变化元件具有：第一相变化层，具有第一平均晶粒尺寸；及第二相变化层，位于上述第一相变化层上。上述第一相变化层与上述第二相变化层为上述相变化元件的深度相关区，且上述第二相变化层具有不同于上述第一平均晶粒尺寸的第二平均晶粒尺寸。本发明能够减少初始复位电流并减少初始复位电流与后续复位电流之间的差距。

Description

具有不同晶粒尺寸的相变化存储装置及其形成方法
技术领域
本发明涉及相变化存储器，特别涉及改善相变化存储器的擦写可靠度的方法。
背景技术
相变化存储器有希望成为下一世代的存储器，相变化存储器使用硫化物半导体(chalcogenide semiconductor)来储存数据，上述硫化物半导体具有晶相与非晶(amorphous)相因而具有相变化的能力。在晶相中，上述相变化材料具有低电阻率；而在非晶相中，上述相变化材料则具有高电阻率。上述相变化材料在非晶相时的电阻率，通常大于在晶相时的电阻率的1000倍，因而使得存储装置在读取数据时不太可能发生错误。硫化物半导体在晶相及非晶相的温度范围内均相当稳定，因而可通过电力脉冲在此二相之间相互切换。使用硫化物半导体的相变化原理的一种存储装置，通常称为相变化随机存取存储器(phase change random access memory；PRAM)。
某些相变化材料例如Ge-Sb-Te合金可具有三种可能的结构：非晶结构、面心立方(face-centered cubic；FCC)结构、与六角密堆积(hexagonal closepacked；HCP)结构。非晶相具有高电阻率、六角密堆积相具有低电阻率，而面心立方相的电阻率则介于非晶相的电阻率与六角密堆积相的电阻率之间。通常非晶相的相变化材料会在约150℃转换成面心立方相；而将其从非晶相或面心立方相转换成六角密堆积相，则需要360℃的温度或更高。
既然六角密堆积相的相变化材料具有低电阻率，完成制造后的初始复位操作(initial reset operation)需要非常高的复位电流。在后续的操作中，上述相变化材料通常是在非晶相与面心立方相之间作相变化。因此，可以较小的复位电流来执行后续的复位操作。然而，虽然后续操作仅需要较小的复位电流；但是用以提供复位电流的集成电路仍需要提供足够高的电流从而足以执行上述初始复位操作。在装置的操作上，这是一项关键的议题，需要减少操作电流、以及初始复位电流与后续复位电流之间的差异。
更糟的是，每个用以加热上述相变化材料的加热器，其形成工艺之间存在着工艺变动，因此即使是位于同一个芯片中，不同的相变化存储单元可能会需要不同的复位电流。无疑地，需要上述初始复位电流足够的高，才能对所有的相变化存储单元进行复位，这样又需要更高的初始复位电流，因此必须对集成电路的性能有更高的要求，才能提供符合需求的初始复位电流。另外，为了提供超出需求的复位电流，会增加不必要的电力消耗。因此，业界需要新的相变化存储器及其形成方法。
发明内容
有鉴于此，本发明的优选实施例提供一种存储装置，其包含相变化元件，上述相变化元件具有：第一相变化层，其具有第一平均晶粒尺寸；及第二相变化层，位于上述第一相变化层上。上述第一相变化层与上述第二相变化层为上述相变化元件的深度相关区，且上述第二相变化层具有第二平均晶粒尺寸，上述第二平均晶粒尺寸不同于上述第一平均晶粒尺寸。
上述存储装置还可包含：衬底，位于该第一相变化层与该第二相变化层的下方；加热器，邻接于该第一相变化层，其中该第二平均晶粒尺寸大于该第一平均晶粒尺寸；以及导体结构，邻接于该第二相变化层。
上述存储装置中，该第二平均晶粒尺寸可大于该第一平均晶粒尺寸的二倍。
上述存储装置中，在该第一相变化层中的掺杂物浓度可大于在该第二相变化层中的掺杂物浓度。
上述存储装置还可包含：过渡性相变化层，位于该第一相变化层与该第二相变化层之间、并与该第一相变化层和该第二相变化层邻接，其中该过渡性相变化层的平均晶粒尺寸介于该第一平均晶粒尺寸与该第二平均晶粒尺寸之间。
上述存储装置中，该第一相变化层可邻接于该第二相变化层。
上述存储装置还可包含：加热器；以及非晶相变化区，位于该加热器与该第一相变化层之间、且物理性分离该加热器与该第一相变化层。
上述存储装置中，该第一相变化层与该第二相变化层可包含Ge-Sb-Te合金。
本发明的另一优选实施例又提供一种存储装置，包含：半导体衬底；加热器，位于上述半导体衬底上；以及相变化元件，位于上述半导体衬底上，上述相变化元件分成至少两个水平的相变化层，其具有：第一相变化层，邻接于上述加热器，其具有第一平均晶粒尺寸；及第二相变化层，具有一部分与上述第一层重叠，其中上述第二相变化层具有第二平均晶粒尺寸，上述第二平均晶粒尺寸大于上述第一平均晶粒尺寸。
本发明的另一优选实施例又提供一种存储装置，包含：半导体衬底，其具有至少一个形成于其上面的有源区；介电层，位于上述半导体衬底上；加热器，位于上述介电层中；细晶粒晶形的相变化层，位于上述加热器上；粗晶粒晶形的相变化层，位于上述细晶粒晶形的相变化层上；以及上导体层，位于上述粗晶粒晶形的相变化层上。
本发明的另一优选实施例又提供一种存储装置，包含：半导体衬底；导体结构，位于上述半导体衬底上；介电层，位于上述导体结构上；沟槽，位于上述介电层中，并暴露上述导体结构的至少一部分；以及相变化元件，位于介电层上且填入该沟槽中，上述相变化元件是分成至少两个水平的相变化层，其具有：第一相变化层，局限于上述沟槽中，其具有第一平均晶粒尺寸；及第二相变化层，位于上述介电层与上述第一相变化层上，其中上述第二相变化层具有第二平均晶粒尺寸，上述第二平均晶粒尺寸大于上述第一平均晶粒尺寸。
本发明的另一优选实施例又提供一种存储装置的形成方法，包含：提供衬底；在上述衬底上沉积第一相变化层，上述第一相变化层具有第一平均晶粒尺寸；以及在上述第一相变化层上沉积第二相变化层，上述第二相变化层具有第二平均晶粒尺寸，上述第二平均晶粒尺寸不同于上述第一平均晶粒尺寸。
本发明的另一优选实施例又提供一种存储装置的形成方法，包含：提供衬底；在上述衬底上形成加热器；使用第一工艺条件，在上述加热器上、且相邻上述加热器沉积第一相变化层；以及使用不同于上述第一工艺条件的第二工艺条件，在上述第一相变化层上沉积第二相变化层。
本发明优选实施例的技术效果包含：能够减少初始复位电流；以及减少初始复位电流与后续复位电流之间的差距。
附图说明
图1～图9B为一系列剖面图，示出本发明一个实施例的相变化存储器的制造的中间步骤。
图9C、图10与图11为一系列的剖面图，示出本发明其他实施例的相变化存储器。
其中，附图标记说明如下：
20～半导体衬底             22～导体插塞
23～晶体管                 24～介电层
26～氧化物                 28～开口
30～加热器层               32～介电层
34～加热器                 34′～边缘
36～介电质区               38～介电层
40～沟槽                   42～细晶粒相变化层
43～活性区                 44～粗晶粒相变化层
46～上电极                 48～上电极接点
50～下电极                 52～金属线
54～金属线
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，以下特举出优选实施例，并配合附图作详细说明。
以下是提供一种崭新的相变化存储器及其制造方法，并以附图示出本发明优选实施例的相变化存储器的制造的中间步骤。接下来便讨论本发明优选实施例的变化型式。在本发明所有图示的实施例中，是以同类型的元件符号来代表同类型的元件。
请参考图1，导体插塞22形成于介电层24中，而介电层24则形成于半导体衬底20上。半导体装置例如晶体管(表示为晶体管23)则形成于半导体衬底20的表面。导体插塞22的材质可以是钨、铝、铜、银或上述的组合，其与上述半导体装置电性连接。介电层24可以是层间介电层(inter-layerdielectric；ILD)、或金属间介电层(inter-metal dielectric；IMD)，具有低k值(介电常数)，例如其k值可小于3.9。导体插塞22的形成可通过下列步骤来达成：在介电层24中形成开口；以导体材料填入上述开口；以及施以化学机械研磨(chemical mechanical polish；CMP)的步骤，以除去多余的导体材料。为了简化附图，后续的附图中不再示出半导体衬底20。
在图2中，氧化物26形成于介电层24上，接下来则形成开口28，以暴露出开口下方的导体插塞22。氧化物26的材质可与介电层24的材质实质上相同，而其材质也可以是其他常见的已知介电材料，例如氧化物、氮化物、氮氧化物、碳化物、或其他类似材料。
接下来如图3所示，顺应性地在冠状氧化物26上与开口28中形成加热器层30，之后则在加热器层30上形成介电层32。加热器层30的材质可包含导体材料例如多晶硅、TiSiC、C、TiW、SiC、Ti、Ta、V、W、Cr、Fe、Ni、Nb、Pd、Pt、Zr、Mo、Cu、Al、Ag、Au、Hf或上述的合金；另一方面，上列材质也可使用下列材质来取代：金属氮化物，例如TiN、TaN、TiSiN、TiAlN、TiCN、TaSiN、MoN、TaAlN或WN；金属硅化物，例如TiSix、NiSix或CoSix；具有导电性的氧化物例如IrO2、RuO2、SrRuO3或LaNiO3；或上述的组合。为了减少后续形成的加热器与相变化层之间的接触面积，加热器层30优选为具有较薄的厚度，例如其厚度T1小于200
Figure 200710161138X_0
。介电层32优选为将开口28完全填满。
请参考图4，以平坦化工艺将多余的加热器层30与介电层32除去。结果，介电质区36留在被加热器34所环绕的内部区域内，而加热器34的边缘34′则形成环绕介电质区36的环状物。接下来如图5所示，形成介电层38并将其图形化，从而在介电层38中形成沟槽40。一部分的介电质区36与加热器34的至少一个边缘34′暴露于沟槽40中(请参考图6B)。沟槽40优选为具有较小的宽度W，宽度W的具体数值例如为小于500
Figure 200710161138X_1
。
在图6A中，形成细晶粒相变化层42以填入沟槽40中。在优选的实施例中，细晶粒相变化层42的材质为Ge-Sb-Te合金(GST)；另外，细晶粒相变化层42的材质也可由下列材料取代：Si-Sb-Te合金、Ga-Sb-Te合金、As-Sb-Te合金、Ag-In-Sb-Te合金、Ge-In-Sb-Te合金、Ge-Sb合金、Sb-Te合金、Si-Sb合金或上述的组合。如本发明所属技术领域中普通技术人员所了解，相变化材料具有低电阻率的晶相、以及高电阻率的非晶相。细晶粒相变化层42的厚度T2优选为大于介电层38的厚度T3。厚度T3更优选为大于后续形成的相变化元件中的活性区的厚度，其中上述活性区是指发生相变化的区域。在一例示的实施例中，厚度T2为400
Figure 200710161138X_2
～800
Figure 200710161138X_3
。上述活性区可包含邻接于加热器34的细晶粒相变化层42的一部分。
细晶粒相变化层42的平均晶粒尺寸可为3nm～10nm、但也可以是其他的值，其晶粒愈小，其电阻率及六角密堆积相的转换温度就愈高，其理想的晶粒尺寸取决于优选的初始复位电流(当存储器完成后首次操作时，施加于相变化存储单元的第一次复位电流)。而且，所需的初始复位电流愈低，则细晶粒相变化层42的平均晶粒尺寸优选为愈小。
在一个实施例中，可在工艺当中，通过添加掺杂物来调整细晶粒相变化层42的平均晶粒尺寸，上述掺杂物例如为氮、氧、硅或上述的组合，且也可添加下列材质例如介电质来取代上述掺杂物：氧化物，例如氧化硅和/或氧化锗；氮化物，例如氮化硅和/或氮化锗；或氮氧化物，例如氮氧化硅和/或氮氧化锗。细晶粒相变化层42的形成可使用反应性溅镀法(reactive sputtering)、共溅镀法(co-sputtering)、化学气相沉积法(chemical vapor deposition；CVD)、原子层沉积法(atomic layer deposition；ALD)或其他类似技术。在一例示的实施例中，使用GST的靶材与硅靶材，以共溅镀法在细晶粒相变化层42中掺杂硅。而要掺杂氧时，可使用含氧气体、或是氧化物靶材来达成。
如果掺杂物为氮、氧和/或硅，上述掺杂物的原子百分比优选为2％～25％；若是混入介电质时，上述介电质的摩尔百分比可为3％～20％。可以理解当掺杂的掺杂物或介电质愈多时，细晶粒相变化层42的平均晶粒尺寸就愈小，从而会因晶粒尺寸的减少而增加其电阻率，因而减低复位电流，并使晶相稳定化，并减少初始复位电流与后续的复位电流之间的差距。
调整细晶粒相变化层42的平均晶粒尺寸的上述方法可被调整沉积温度的方法所取代，降低沉积温度可使平均晶粒尺寸变小；相反地，提升沉积温度则会使平均晶粒尺寸变大。在一例示的实施例中，细晶粒相变化层42的沉积温度低于250℃。
图6B是所示结构的剖面图，此图是沿着图6A中的剖面线6B-6B得出的。图6B示出，细晶粒相变化层42的形成于沟槽40(请参考图5)内的那一部分与加热器34的上缘接触，其中活性区43即是细晶粒相变化层42的那一部分的对应界面。在执行复位之后，活性区43优选为变成非晶相。视需求可将细晶粒相变化层42向左延伸，从而使得细晶粒相变化层42与加热器34的两个边缘接触，但是此结构会增加细晶粒相变化层42与加热器34之间的接触面积。
图6C示出视需求实施的化学机械研磨的步骤，用以使细晶粒相变化层42的上表面与介电层38的上表面高度相等。在本实施例中，细晶粒相变化层42的残留部分的厚度T2优选为大于150
Figure 200710161138X_4
、或至少大于所形成的活性区的厚度。
接下来，如图7所示，其中的形成步骤已变更为形成粗晶粒相变化层44，粗晶粒相变化层44的平均晶粒尺寸大于细晶粒相变化层42的平均晶粒尺寸，粗晶粒相变化层44的平均晶粒尺寸优选为大于细晶粒相变化层42的平均晶粒尺寸的2倍。在一例示的实施例中，粗晶粒相变化层44的平均晶粒尺寸为6nm～20nm。优选为以相同的相变化材料来形成细晶粒相变化层42与粗晶粒相变化层44，然而也可以使用不同的材料来形成细晶粒相变化层42与粗晶粒相变化层44。在整篇本说明书中，由于是一层一层地形成细晶粒相变化层42与粗晶粒相变化层44的，故将这两个晶粒相变化层称为深度相关(depth-wise)区，因此这两个晶粒相变化层分别位于晶圆的不同深度之处。
与前文所述相同或相似，可通过添加掺杂物来调整粗晶粒相变化层44的平均晶粒尺寸，上述掺杂物例如为氮、氧、硅、或介电质例如氧化物、氮化物、氮氧化物或其他类似材料。因此，粗晶粒相变化层44中的掺杂物浓度小于细晶粒相变化层42中的掺杂物浓度。此外，也可以使用提升沉积温度的方法，来使得粗晶粒相变化层44的平均晶粒尺寸变大，例示的沉积温度是高于300℃。实验数据示出通过低于250℃与高于300℃的沉积温度，可使得所形成的细晶粒相变化层42与粗晶粒相变化层44(二者的材质均为GST)具有令人满意的电阻率值。
在优选的实施例中，是在同一处形成细晶粒相变化层42与粗晶粒相变化层44，优选为在二者的形成步骤之间不执行破真空的程序。在一个实施例中，在形成细晶粒相变化层42之后，将工艺条件变成适用于形成粗晶粒相变化层44的工艺条件，然后再展开沉积步骤。因此，细晶粒相变化层42与粗晶粒相变化层44之间具有明显、不连续的界面。另外，也可以在工艺条件逐渐改变的同时，持续进行沉积从而取代上述步骤，所沉积的相变化材料会从细晶粒逐渐变成粗晶粒。即使是工艺条件急遽地改变而使平均晶粒尺寸急遽地转换时，自然而然仍会形成较薄的过渡层。无疑地，上述过渡层的平均晶粒尺寸会介于细晶粒相变化层42的平均晶粒尺寸与粗晶粒相变化层44的平均晶粒尺寸之间。
图8示出上电极46的形成，其可包含Ti、TiN、TiW、W、TiAl、TiAlN、Ta、TaN、W、或其他类似材料。
图9A示出上电极接点48的形成，电极接点48的材质可以是具有低电阻率的导体材料，因此而形成相变化存储单元。在图6A～图9A中，需要形成介电材料以定义介电层38、细晶粒相变化层42、粗晶粒相变化层44、上电极46、与上电极接点48的界线，但是在上述附图中省略了上述介电材料的绘示，对本发明所属技术领域中普通技术人员而言，可以轻易地完成上述介电材料的形成所需的细节。
图9B示出以图6C所示结构为基础完成的存储单元，其中细晶粒相变化层42局限于介电层38所定义的沟槽中。在图9C中，则未形成介电层38，因此细晶粒相变化层42与加热器34之间的界面形成环状物。
图10示出T字型的存储单元，其中细晶粒相变化层42与柱状的加热器34接触。在图11中，下电极50形成于细晶粒相变化层42的下方。下电极50、细晶粒相变化层42、粗晶粒相变化层44、与上电极46的形状均为柱状，且均形成于金属线52与54之间。本发明所属技术领域中普通技术人员可以了解相变化存储器可具有许多不同的形式，并可加以实施。
在完成后段工艺之后，细晶粒相变化层42与粗晶粒相变化层44可具有相同或不同的结晶构造，二者可具有面心立方结构、六角密堆积结构或上述结构的组合。相变化材料在六角密堆积结构相的电阻率，小于其在面心立方结构相的电阻率。在细晶粒相变化层42中面心立方结构所占百分比，比较有可能多于粗晶粒相变化层44中面心立方结构所占百分比。也有可能使得实质上整个细晶粒相变化层42都由面心立方结构来形成，而粗晶粒相变化层44则包含面心立方结构与六角密堆积结构。形成细晶粒相变化层42的好处在于由于晶粒之间的晶界面积增加，因而会增加界面自由能，从而会提升其转换成六角密堆积结构的转换温度。上述转换温度优选为高于上述后段工艺适用的温度。因此所完成的相变化存储器中的细晶粒相变化层转换为六角密堆积结构的可能性便降低，从而增加了上述相变化存储器的初始电阻率。其优点在于上述相变化存储器的初始电阻率降低，降低了所需的初始复位电流，并因而减少了上述初始复位电流与后续的复位电流之间的差距。
以相同或相似的结构制造三个存储单元样本来进行模拟操作，其中分别使用粗晶粒与细晶粒的相变化材料来形成第一样本与第二样本，而第三样本(本发明的一个实施例)则包含粗晶粒层与细晶粒层。模拟结果示出上述第一样本需要约585μA的初始复位电流、上述第二样本则需要约97μA的初始复位电流、而上述第一样本则需要约100μA的初始复位电流。与上述第一样本比较，上述第三样本的优点在于大幅降低所需的初始复位电流；与上述第二样本比较，上述第三样本的优点在于可以因为粗晶粒相变化层44的存在，而降低相变化存储单元上的电压降(voltage drop)。
虽然本发明已以优选实施例公开如上，然而其并非用以限定本发明，任何本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，应当可作一定的更动与修改，因此本发明的保护范围应以所附权利要求为准。

Claims (11)

1.一种存储装置，包含：
相变化元件，具有：
第一相变化层，其具有第一平均晶粒尺寸；及
第二相变化层，位于该第一相变化层上，其中该第一相变化层与该第二相变化层为该相变化元件的深度相关区，且该第二相变化层具有第二平均晶粒尺寸，该第二平均晶粒尺寸不同于该第一平均晶粒尺寸。
2.如权利要求1所述的存储装置，还包含：
衬底，位于该第一相变化层与该第二相变化层的下方；
加热器，邻接于该第一相变化层，其中该第二平均晶粒尺寸大于该第一平均晶粒尺寸；以及
导体结构，邻接于该第二相变化层。
3.如权利要求2所述的存储装置，其中该第二平均晶粒尺寸大于该第一平均晶粒尺寸的二倍。
4.如权利要求2所述的存储装置，其中在该第一相变化层中的掺杂物浓度大于在该第二相变化层中的掺杂物浓度。
5.如权利要求1所述的存储装置，还包含：过渡性相变化层，位于该第一相变化层与该第二相变化层之间、并与该第一相变化层和该第二相变化层邻接，其中该过渡性相变化层的平均晶粒尺寸介于该第一平均晶粒尺寸与该第二平均晶粒尺寸之间。
6.如权利要求1所述的存储装置，其中该第一相变化层邻接于该第二相变化层。
7.如权利要求1所述的存储装置，还包含：
加热器；以及
非晶相变化区，位于该加热器与该第一相变化层之间、且物理性分离该加热器与该第一相变化层。
8.如权利要求1所述的存储装置，其中该第一相变化层与该第二相变化层包含Ge-Sb-Te合金。
9.一种存储装置，包含：
半导体衬底；
加热器，位于该半导体衬底上；以及
相变化元件，位于该半导体衬底上，该相变化元件分成至少两个水平的相变化层，其具有：
第一相变化层，邻接于该加热器，具有第一平均晶粒尺寸；及
第二相变化层，具有与该第一层重叠的部分，其中该第二相变化层具有第二平均晶粒尺寸，该第二平均晶粒尺寸大于该第一平均晶粒尺寸。
10.一种存储装置，包含：
半导体衬底；
导体结构，位于该半导体衬底上；
介电层，位于该导体结构上；
沟槽，位于该介电层中，并暴露该导体结构的至少一部分；以及
相变化元件，位于该介电层上且填入该沟槽中，该相变化元件分成至少两个水平的相变化层，其具有：
第一相变化层，局限于该沟槽中，具有第一平均晶粒尺寸；及
第二相变化层，位于该介电层与该第一相变化层上，其中该第二相变化层具有第二平均晶粒尺寸，该第二平均晶粒尺寸大于该第一平均晶粒尺寸。
11.一种存储装置的形成方法，包含：
提供衬底；
在该衬底上沉积第一相变化层，该第一相变化层具有第一平均晶粒尺寸；以及
在该第一相变化层上沉积第二相变化层，该第二相变化层具有第二平均晶粒尺寸，该第二平均晶粒尺寸不同于该第一平均晶粒尺寸。
CN200710161138XA 2007-09-20 2007-12-18 具有不同晶粒尺寸的相变化存储装置及其形成方法 Active CN101393964B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/858,712 US7893420B2 (en) 2007-09-20 2007-09-20 Phase change memory with various grain sizes
US11/858,712 2007-09-20

Publications (2)

Publication Number Publication Date
CN101393964A CN101393964A (zh) 2009-03-25
CN101393964B true CN101393964B (zh) 2010-07-21

Family

ID=40470665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710161138XA Active CN101393964B (zh) 2007-09-20 2007-12-18 具有不同晶粒尺寸的相变化存储装置及其形成方法

Country Status (2)

Country Link
US (3) US7893420B2 (zh)
CN (1) CN101393964B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
KR100888617B1 (ko) * 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
TWI375324B (en) * 2008-01-18 2012-10-21 Univ Nat Taiwan Phase-change material, memory unit, and method for storing/reading data electrically
KR20090084561A (ko) * 2008-02-01 2009-08-05 삼성전자주식회사 상변화 물질과 이를 포함하는 상변화 메모리 소자와 그제조 및 동작 방법
KR101141008B1 (ko) * 2008-06-18 2012-05-02 캐논 아네르바 가부시키가이샤 상 변화 메모리 소자, 상 변화 메모리 셀, 진공 처리 장치 및 상 변화 메모리 소자의 제조 방법
US7759770B2 (en) * 2008-06-23 2010-07-20 Qimonda Ag Integrated circuit including memory element with high speed low current phase change material
US8009468B2 (en) * 2008-07-03 2011-08-30 Qimonda Ag Method for fabricating an integrated circuit including memory element with spatially stable material
KR100990215B1 (ko) * 2008-07-17 2010-10-29 한국전자통신연구원 상변화 메모리 소자 및 그 제조 방법
US8324605B2 (en) * 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
US8174876B2 (en) * 2009-06-19 2012-05-08 Hynix Semiconductor Inc. Fusion memory device embodied with phase change memory devices having different resistance distributions and data processing system using the same
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US20110049456A1 (en) * 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
US20130056798A1 (en) * 2011-09-01 2013-03-07 Chengdu Haicun Ip Technology Llc Three-Dimensional Printed Memory
US20150318475A1 (en) * 2011-09-01 2015-11-05 Guobiao Zhang Imprinted Memory
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
KR102212377B1 (ko) * 2014-06-16 2021-02-04 삼성전자주식회사 상변화 메모리 소자의 제조 방법
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
KR102301774B1 (ko) 2017-03-31 2021-09-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10566530B2 (en) 2018-03-15 2020-02-18 Samsung Electronics Co., Ltd. Method of fabricating semiconductor devices
US10818839B2 (en) 2018-03-15 2020-10-27 Samsung Electronics Co., Ltd. Apparatus for and method of fabricating semiconductor devices
US10770656B2 (en) * 2018-09-20 2020-09-08 International Business Machines Corporation Method for manufacturing phase change memory
DE102019123183A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und schaltung zum betreiben von phasenwechselspeicher
US10971223B2 (en) 2018-09-28 2021-04-06 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory operation method and circuit
CN110335941B (zh) * 2019-07-03 2023-08-18 芯盟科技有限公司 相变存储器的结构及其形成方法
EP3890024B1 (fr) * 2020-03-30 2024-05-01 STMicroelectronics (Crolles 2) SAS Puce électronique à deux mémoires à changement de phase et procédé de fabrication
US11621394B2 (en) * 2020-12-29 2023-04-04 International Business Machines Corporation Multi-layer phase change memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996633A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 相变化存储层及其制造方法及相变化存储单元

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
WO2004008535A1 (ja) 2002-07-11 2004-01-22 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリおよびその製造方法
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US8022382B2 (en) 2005-03-11 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory devices with reduced programming current
US7606056B2 (en) * 2005-12-22 2009-10-20 Stmicroelectronics S.R.L. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array thereby manufactured
US7910907B2 (en) * 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20080096344A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Method for Manufacturing a Resistor Random Access Memory with a Self-Aligned Air Gap insulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996633A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 相变化存储层及其制造方法及相变化存储单元

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-113828A 2001.04.24

Also Published As

Publication number Publication date
US20110140066A1 (en) 2011-06-16
US8618524B2 (en) 2013-12-31
CN101393964A (zh) 2009-03-25
US20090078924A1 (en) 2009-03-26
US7893420B2 (en) 2011-02-22
US20140110656A1 (en) 2014-04-24
US9190610B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
CN101393964B (zh) 具有不同晶粒尺寸的相变化存储装置及其形成方法
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
KR101890501B1 (ko) 불균일한 표면상에 금속을 형성하는 방법 및 불균일한 표면상에 결합된 구조물
US8404514B2 (en) Fabricating current-confining structures in phase change memory switch cells
US7514705B2 (en) Phase change memory cell with limited switchable volume
KR101019989B1 (ko) 상변화 메모리 소자 및 그 제조방법
US7470922B2 (en) Increasing adherence of dielectrics to phase change materials
KR100822800B1 (ko) 상변화 기억소자 및 그 형성 방법
CN109860387A (zh) 具有选择器件的pcram结构
US20090057644A1 (en) Phase-change memory units, methods of forming the phase-change memory units, phase-change memory devices having the phase-change memory units and methods of manufacturung the phase-change memory devices
KR101604041B1 (ko) 상변화 물질을 포함하는 비휘발성 메모리 소자
US8518790B2 (en) Method of forming memory device
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
US20130026436A1 (en) Phase change memory electrode with sheath for reduced programming current
US20130200328A1 (en) Phase change memory devices
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
CN1988200A (zh) 间隙壁电极侧接式相变化存储器及其制造方法
US11957069B2 (en) Contact resistance of a metal liner in a phase change memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant