KR100888617B1 - 상변화 메모리 장치 및 그 형성 방법 - Google Patents

상변화 메모리 장치 및 그 형성 방법 Download PDF

Info

Publication number
KR100888617B1
KR100888617B1 KR1020070059001A KR20070059001A KR100888617B1 KR 100888617 B1 KR100888617 B1 KR 100888617B1 KR 1020070059001 A KR1020070059001 A KR 1020070059001A KR 20070059001 A KR20070059001 A KR 20070059001A KR 100888617 B1 KR100888617 B1 KR 100888617B1
Authority
KR
South Korea
Prior art keywords
phase change
change material
opening
precursor
group
Prior art date
Application number
KR1020070059001A
Other languages
English (en)
Other versions
KR20080110348A (ko
Inventor
박영림
조성래
배병재
이진일
박혜영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070059001A priority Critical patent/KR100888617B1/ko
Priority to US12/136,176 priority patent/US7943502B2/en
Priority to JP2008155877A priority patent/JP2008311664A/ja
Priority to TW097122338A priority patent/TW200908303A/zh
Publication of KR20080110348A publication Critical patent/KR20080110348A/ko
Application granted granted Critical
Publication of KR100888617B1 publication Critical patent/KR100888617B1/ko
Priority to US13/082,557 priority patent/US8263963B2/en
Priority to US13/584,011 priority patent/US20120319069A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

상변화 메모리 장치 및 그 형성 방법이 제공된다. 상기 형성 방법은 기판에 상변화 물질용 전구체들 및 질소를 포함하는 반응성 라디칼을 제공하여 상변화 물질막을 형성하는 단계를 포함한다.
상변화 메모리, 전구체, 반응성 라디칼

Description

상변화 메모리 장치 및 그 형성 방법{Phase Change Memory Device and Method of Forming the Same}
도 1a 내지 도 7a는 본 발명의 일 실시예에 따른 상변화 메모리 장치 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 1b 내지 도 7b는 도 1a 내지 도 7a의 Ⅰ-Ⅰ라인을 따라 취해진 단면을 도시한다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 11은 본 발명에 따른 상변화 물질막의 형성 방법의 일 실시예를 설명하기 위한 도면이다.
도 12는 본 발명에 따른 상변화 물질막의 형성 방법의 다른 실시예를 설명하기 위한 도면이다.
도 13a 및 도 13b는 종래 기술에 따라 형성된 상변화 물질막의 SEM 이미지를 보여주고, 도 13c는 본 발명의 실시예에 따라 형성된 상변화 물질막의 SEM 이미지를 보여준다.
도 14은 본 발명의 실시예들에 따른 상변화 메모리 장치를 포함하는 시스템을 개략적으로 도시한다.
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 상변화 메모리 장치 및 그 형성 방법에 관한 것이다.
상변화 물질은 서로 구별 가능한 적어도 두 상태, 예컨대 결정질 상태, 비정질 상태 그리고 이들 사이의 적어도 하나 이상의 중간 상태들을 나타낼 수 있어 메모리 요소로 사용될 수 있다. 비정질 상태는 결정질 상태보다 상대적으로 높은 비저항을 나타내며, 중간상태들은 비정질 상태 및 결정질 상태 사이의 비저항을 나타낸다.
상변화 물질의 상태 전환은 제공되는 온도 변화에 대응하여 발생할 수 있는 데, 이 온도 변화는 예를 들어 상변화 물질에 연결된 도전체를 사용한 저항 가열에 의해서 유도될 수 있다. 저항 가열은 상변화 물질의 양단에 전기적인 신호, 예를 들어 전류를 흘려보내는 것에 의해 달성될 수 있다. 저항값은 상변화 물질과 거기에 연결된 도전체 사이의 접촉 면적과 관련이 있는데, 접촉 면적이 작을수록 저항값이 크다. 저항값이 높을수록 동일한 전류하에서 보다 효과적으로 상변화 물질을 가열할 수 있다. 따라서, 낮은 전력으로 동작하는 상변화 메모리 소자를 위해서는 상변화 물질과 거기에 연결된 도전체 사이의 접촉 면적을 가능한 작게 하는 것이 요구된다.
본 발명의 실시예들은 상변화 물질을 포함하는 상변화 메모리 장치 및 그 형성 방법을 제공한다.
본 발명의 실시예들에 따른 상변화 메모리 장치의 형성 방법은 기판에 상변화 물질용 전구체들 및 질소를 포함하는 반응성 라디칼을 제공하여 상변화 물질막을 형성하는 단계를 포함한다.
본 발명의 실시예들에 따른 상변화 메모리 장치의 형성 방법은: 기판 상에 제1 개구부를 갖는 제1 절연막을 형성하는 단계; 상기 기판에 상변화 물질용 전구체들 및 질소를 포함하는 반응성 라디칼을 제공하여 상기 제1 개구부 내에 상변화 물질막을 형성하는 단계; 및 상기 상변화 물질막 상에 제2 도전체를 형성하는 단계를 포함한다.
본 발명의 실시예들에 따른 상변화 메모리 장치는: 제1 도전체를 포함하는 기판; 상기 제1 도전체를 노출하는 개구부를 갖는 제1 절연막; 상기 개구부 내에 제공된 상변화 물질막; 및 상기 상변화 물질막 상에 제공된 제2 도전체를 포함하고, 상기 상변화 물질막의 폭은 50nm 이하이다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 요소들(elements)을 기술하기 위해서 사용되었지만, 상기 요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 상기 요소들을 서로 구별시키기 위해서 사용되었을 뿐이다. 또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다. 도면들에서 요소의 크기, 또는 요소들 사이의 상대적인 크기는 본 발명에 대한 더욱 명확한 이해를 위해서 다소 과장되게 도시될 수 있다. 또, 도면들에 도시된 요소의 형상이 제조 공정상의 변이 등에 의해서 다소 변경될 수 있을 것이다. 따라서, 본 명세서에서 개시된 실시예들은 특별한 언급이 없는 한 도면에 도시된 형상으로 한정되어서는 안 되며, 어느 정도의 변형을 포함하는 것으로 이해되어야 한다. 예를 들어 본 명세서에서 어떤 요소의 형태를 기술하는 데 사용된 '실질적으로' 또는 '대략'과 같은 용어는 어떤 요소가 공정상의 허용되는 변형을 포함하는 형태를 가리키는 것으로 이해되어야 한다.
도 1a 내지 도 7b를 참조하여, 본 발명의 일 실시예에 따른 상변화 메모리 장치 및 그 형성 방법이 설명된다.
도 1a 및 도 1b를 참조하면, 기판(10) 상에 제1 개구부(30)를 한정하는 제1 절연막(20)이 형성된다. 제1 절연막(20)은 예를 들어 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 조합으로 형성될 수 있다. 제1 개구부(30)는 예를 들어 제1 절연막(20)의 소정 부분을 제거하는 식각 공정을 수행하는 것에 의해 형 성될 수 있다.
제1 개구부(30)의 바닥에 도전 패턴(40)이 형성된다. 도전 패턴(40)은 예를 들어 제1 개구부(30)를 채우도록 제1 절연막(20) 상에 도전막을 형성한 후에, 화학적기계적 연마(CMP) 같은 평탄화 공정 및/또는 에치백 공정을 수행하는 것에 의해 형성될 수 있다. 도전 패턴(40)은 예를 들어 텅스텐으로 형성될 수 있다.
도 2a 및 도 2b를 참조하면, 제1 개구부(30)의 측벽 및 바닥을 따라 제1 도전체를 위한 도전막(50)이 형성된다. 도전막(50)은 제1 개구부(30)의 바닥에 형성된 제1 부분(50a)과 제1 개구부(30)의 측벽에 형성된 제2 부분(50b)을 포함할 수 있다. 제1 개구부(30)를 채우도록 도전막(50) 상에 절연막(60)이 형성된다.
제1 도전체를 위한 도전막(50)은 예를 들어 원자층증착 공정 또는 화학기상증착 공정을 수행하는 것에 의해 질화티타늄으로 형성될 수 있다. 절연막(60)은 예를 들어 화학기상증착 공정을 수행하는 것에 의해 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 조합으로 형성될 수 있다. 또, 절연막(60)은 산화티타늄, 산화탄탈륨, 산화지르코늄, 산화망간, 산화하프늄, 산화마그네슘, 산화인듐, 산화니오븀, 산화게르마늄, 산화안티몬, 산화텔루리움 또는 이들의 조합으로 형성될 수 있다.
도 3a 및 도 3b를 참조하면, 화학적기계적 연마(CMP) 및/또는 에치백 공정을 수행하여 제1 개구부(30) 밖의 절연막(60) 및 도전막(50)이 제거된다. 이에 의해, 제1 개구부(30) 내에 한정된 도전막(53) 및 제2 절연막(65)이 형성된다.
도 4a 및 도 4b를 참조하면, 도전막(53)의 제2 부분(50b)의 일부분, 예를 들 어 제1 개구부(30)의 상부 측벽 상에 형성된 도전막이 제거되고, 제1 도전체(55)가 형성된다. 제2 부분(50b)의 일부분의 제거는 식각 공정 예를 들어 에치백 공정에 의해서 수행될 수 있다. 이에 의해, 제2 절연막(65)의 상부면보다 낮은 상부면을 갖는 제1 도전체(55)의 제2 부분(53b)이 형성되고, 제1 절연막(20) 및 제2 절연막(65) 사이에 상변화 물질막을 위한 제2 개구부(70)가 정의된다. 제2 개구부(70)의 폭(t1)은 50nm 이하일 수 있다. 예컨대, 제2 개구부(70)의 폭(t1)은 5~50nm일 수 있다. 제2 개구부(70)는 고리 형태를 나타낼 수 있다. 도전막(53)의 제거량은 제1 및 제2 개구부들(30,70)의 폭, 제1 도전체(55)의 제2 부분(53b)의 폭 등을 고려하여 다양하게 조정될 수 있다.
도 5a 및 도 5b를 참조하면, 제1 및 2 절연막(20,65) 상에 제2 개구부(70)를 채우도록 상변화 물질막(80)이 형성된다. 상변화 물질막(80)은 기판에 상변화 물질용 전구체들 및 질소를 포함하는 반응성 라디칼을 제공하는 예를 들어 원자층증착 공정 또는 화학기상증착 공정을 수행하는 것에 의해 형성될 수 있다. 상기 상변화 물질용 전구체들은 적어도 하나의 아민기(amine group)를 포함할 수 있다. 또, 상기 상변화 물질용 전구체들은 적어도 하나의 탄화수소기를 포함할 수 있고, 상기 탄화수소기는 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group) 또는 알렌기(allenic group)일 수 있다. 상기 알킬기의 탄소 수는 1 이상 10 이하이고, 상기 알케닐기의 탄소 수는 2 이상 12 이하이고, 상기 알키닐기의 탄소 수는 2 이상 13 이하일 수 있다.
상변화 물질막(80)은 예를 들어 Ge-Sb-Te(GST), Ge-Bi-Te(GBT), As-Sb-Te, As-Ge-Sb-Te, Sn-Sb-Te, In-Sn-Sb-Te, Ag-In-Sb-Te, 주기율표의 5A족 원소-Sb-Te, 주기율표의 6A족 원소-Sb-Te, 주기율표의 5A족 원소-Sb-Se, 주기율표의 6A족 원소-Sb-Se 등의 칼코겐 화합물 또는 이상에서 열거한 칼코겐 화합물에 불순물이 도핑된 칼코겐 화합물로 형성될 수 있다. 칼코겐 화합물에 도핑되는 불순물은 예를 들어 질소, 산소, 실리콘, 또는 이들의 조합을 포함할 수 있다.
이하에서는 게르마늄 전구체, 안티몬 전구체, 텔루르 전구체를 상기 상변화 물질용 전구체들로 사용하여 상변화 물질막(80)을 형성하는 방법이 설명된다.
도 11를 참조하여, 본 발명에 따른 상변화 물질막의 형성 방법의 일 실시예가 설명된다.
기판이 배치된 공정 챔버(미도시)에 상변화 물질용 전구체들인 게르마늄 전구체(Ge precursor), 안티몬 전구체(Sb precursor), 텔루르 전구체(Te precursor)가 제공된다. 상기 게르마늄 전구체는 화학식 GeR1 x(NR2R3)4-x(0≤x≤3, x는 정수)을 가질 수 있고, 상기 안티몬 전구체는 화학식 SbR1 y(NR2R3)3-y(0≤y≤2, y는 정수)을 가질 수 있고, 상기 텔루르 전구체는 화학식 TeR1 z(NR2R3)2-z(0≤z≤2, z는 정수)을 가질 수 있다.
상기 R1, R2 및 R3은 수소 또는 탄화수소기일 수 있다. 상기 탄화수소기는 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group) 또는 알렌 기(allenic group)일 수 있다. 상기 R1, R2 및 R3은 서로 같을 수도 있고, 다를 수도 있다. 또, 상기 R1(또는 R2, R3)이 각각 복수 개 있는 경우, 복수 개의 R1(또는 R2, R3)은 서로 같을 수도 있고 다를 수도 있다. 즉, R의 상첨자로 표시된 숫자 1, 2, 3은 상기 R의 결합위치를 표시하는 것이고, 그 종류를 한정하지 않는다. 예컨대, 상기 게르마늄 전구체의 화학식에서 x가 2인 경우 게르마늄 전구체는 화학식 GeR1 2(NR2R3)2을 가지며, 상기 게르마늄 원자와 결합하는 두 개의 R1은 서로 같을 수도 있고, 다를 수도 있다. 또, 두 개의 질소 원자와 각각 결합하는 두 개의 R2는 서로 같을 수도 있고, 다를 수도 있다. 즉, 상기 상첨자 1은 상기 게르마늄 원자와의 결합을 나타내며 그 종류를 한정하지 않는다. 또, 상기 상첨자 2 및 3은 아민기의 질소 원자와의 결합을 나타내며 그 종류를 한정하지 않는다.
상기 상변화 물질용 전구체들은 주기적 및 교번적으로 제공될 수 있다. 즉, 상기 상변화 물질용 전구체들은 서로 간격을 두고, 게르마늄 전구체-텔루르 전구체-안티몬 전구체-텔루르 전구체의 순서로 반복적으로 제공될 수 있다.
또, 상기 공정 챔버에는 질소를 포함하는 반응성 라디칼이 제공된다. 상기 반응성 라디칼은 화학식 NRnH3 -n 또는 N2RnH4 -n(0≤n≤2, n은 정수)을 가질 수 있고, 상기 R은 탄화수소기일 수 있다. 상기 탄화수소기는 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group) 또는 알렌기(allenic group)일 수 있 다. 상기 알킬기의 탄소 수는 1 이상 10 이하이고, 상기 알케닐기의 탄소 수는 2 이상 12 이하이고, 상기 알키닐기의 탄소 수는 2 이상 13 이하일 수 있다.
상기 반응성 라디칼은 공정 챔버 외부에서 형성된 후 공정 챔버 내로 제공된 것일 수도 있고, 공정 챔버 내에서 고주파 또는 저주파 플라즈마 처리에 의해 형성된 것일 수도 있다.
상기 반응성 라디칼은 상기 상변화 물질용 전구체들이 제공되는 온-타임 구간들 사이에 제공될 수 있다. 즉, 상기 반응성 라디칼은 상기 게르마늄 전구체, 상기 안티몬 전구체 및 상기 텔루르 전구체 중 어느 하나의 전구체가 제공된 후 다른 전구체가 제공되기 전에 제공될 수 있다. 예컨대, 상기 반응성 라디칼은 상기 게르마늄 전구체가 제공된 후 상기 텔루르 전구체가 제공되기 전, 상기 텔루르 전구체가 제공된 후 상기 안티몬 전구체가 제공되기 전, 상기 안티몬 전구체가 제공된 후 상기 텔루르 전구체가 제공되기 전, 상기 텔루르 전구체가 제공된 후 상기 게르마늄 전구체가 제공되기 전에 각각 제공될 수 있다.
상기 반응성 라디칼은 상기 상변화 물질용 전구체들과 반응함으로써 저온에서 상변화 물질막을 형성할 수 있게 한다. 상기 반응은 예를 들어 아미노기 전이반응(transamination reaction)일 수 있다. 설명을 용이하게 하기 위해 상기 상변화 물질용 전구체들의 화학식들에서 x와 y는 0, z는 2이고, R1, R2, R3가 같고, 상기 질소를 포함하는 반응성 라디칼이 NH3 라디칼인 경우를 예로 들어 설명한다. 즉, 상기 게르마늄 전구체, 상기 안티몬 전구체, 상기 텔루르 전구체는 각각 Ge(NR2)4, Sb(NR2)4, TeR2로 표현될 수 있다.
상기 게르마늄 전구체 Ge(NR2)4와 상기 안티몬 전구체 Sb(NR2)4는 각각 NH3 라디칼과 반응하여 예를 들어 하기 반응식 1 및 2에 나타난 바와 같이 화학식 Ge(NH2)4를 갖는 화합물 1과 화학식 Sb(NH2)4를 갖는 화합물 2가 형성될 수 있다.
Ge(NR2)4 + 4NH3 → Ge(NH2)4 + 4NR2H
Sb(NR2)4 + 4NH3 → Sb(NH2)4 + 4NR2H
상기 화합물 1 및 2는 각각 150~250℃의 공정 온도에서 상기 텔루르 전구체 TeR2와 반응하여 상변화 물질막인 GeSbTe막의 중간체인 GeTe막 및 SbTe막이 형성될 수 있다. 즉, 상변화 물질막이 150~250℃의 낮은 온도에서 원자층증착 공정 또는 화학기상증착 공정을 수행하는 것에 의해 형성될 수 있다.
게르마늄 전구체, 안티몬 전구체, 텔루르 전구체 및 반응성 라디칼이 제공되지 않는 구간에서는 공정 챔버 내에 아르곤과 같은 퍼지 가스가 제공될 수 있다.
도 12를 참조하여, 본 발명에 따른 상변화 물질막의 형성 방법의 다른 실시예가 설명된다. 본 실시예에서는 전술한 실시예와 중복되는 부분의 설명은 생략된다.
상기 게르마늄 전구체 및 상기 안티몬 전구체는 주기적 및 교번적으로 제공 되고, 상기 텔루르 전구체는 상기 게르마늄 전구체 및 상기 안티몬 전구체와 함께 제공될 수 있다. 상기 반응성 라디칼은 상기 게르마늄 전구체 및 상기 안티몬 전구체 중 어느 하나의 전구체가 제공된 후 다른 전구체가 제공되기 전에 제공될 수 있다. 예컨대, 공정 챔버 내로 상기 게르마늄 전구체와 상기 텔루르 전구체를 제공한 후 반응성 라디칼이 제공된다. 이어서, 상기 안티몬 전구체와 상기 텔루르 전구체를 제공한 후 반응성 라디칼이 제공된다. 이와 같이 공정 챔버 내로 두 종류의 전구체를 동시에 제공함으로써 공정시간을 단축할 수 있다.
도 6a 및 도 6b를 참조하면, 화학적기계적 연마(CMP) 또는 에치백 공정 같은 평탄화 공정을 진행하여 제2 개구부(70) 밖의 상변화 물질막을 제거하여 제2 개구부(70) 내에 한정된 상변화 물질막(85)이 형성된다. 상변화 물질막(80)의 일부분을 제거하기 위한 에치백 공정으로서 예를 들어 헬륨, 네온, 아르곤, 크립톤, 크세논 등의 불활성 기체의 플라스마 혹은 이온빔을 사용하는 건식 식각 공정이 사용될 수 있다. 상변화 물질막(80)에 대한 CMP 공정은 예를 들어 제1 절연막(20) 및 제2 절연막(65)에 대해서 높은 선택비를 갖는 식각 조건을 사용하여 제2 개구부(70) 밖의 상변화 물질막(80)을 제거할 수 있다.
상술한 방법에 따르면, 제2 절연막(65)이 형성된 이후에 상변화 물질막(85)이 형성되기 때문에, 제2 절연막(65) 형성 공정이 상변화 물질막(85) 형성에 영향을 미치는 것을 피할 수 있다. 즉, 상변화 물질막(85)이 고려될 필요가 없기 때문에, 제2 절연막(65) 형성 공정의 조건을 다양하게 설정할 수 있다. 상변화 물질막(85)에 영향을 미치지 않는 저온 공정(예를 들어 300℃ 미만)으로 제2 절연 막(65)을 형성할 필요가 없다. 예를 들어, 간극 매립 특성(gap filling)이 우수한 고온공정하에서 제2 절연막(65)을 형성할 수 있어 제1 개구부(30)에 보이드 등의 발생 없이 제2 절연막(65)이 제1 개구부(30)를 채우도록 형성될 수 있다. 예를 들어 우수한 단차 도포성(step coverage)을 나타내도록 300℃ 이상의 고온 증착 공정을 수행하는 것에 제2 절연막(65)이 형성될 수 있다.
도 7a 및 도 7b를 참조하면, 상변화 물질막(85) 및 제2 절연막(65)을 포함하여 제1 절연막(20) 상에 도전막을 형성하고 패터닝 공정을 수행하여 상변화 물질막(85)에 연결된 제2 도전체(90)가 형성된다. 제2 도전체(90)는 예를 들어 티타늄 및 질화티타늄이 차례로 적층되어 형성될 수 있다.
본 발명의 일 실시예에 따른 상변화 메모리 장치는 제1 절연막(20)의 제1 개구부(30) 내에 제공된 상변화 물질막(85)과 상변화 물질막(80)의 저항 상태를 변경하기 위한 신호를 공급하는 제1 도전체(55)를 포함할 수 있다. 또, 상변화 물질막(85)에 연결되도록 제2 도전체(90)가 제공된다. 제2 도전체(90)는 제1 도전체(55)와 마찬가지로 상변화 물질막(85)의 저항 상태를 변경하기 위한 신호를 공급할 수 있다.
상변화 물질막(85)은 제공되는 열에 의존하여 서로 다른 저항 상태를 나타내는 다수의 결정 상태들 사이에서 가역적으로 전환될 수 있는 물질일 수 있다. 상변화 물질막(85)의 결정 상태를 변경하기 위한 신호로서, 전류, 전압 같은 전기적 신호, 광학 신호, 또는 방사선 등이 사용될 수 있다. 예를 들어 제1 도전체(55) 및 제2 도전체(90) 사이에 전류가 흐르면, 저항 가열에 의해 상변화 물질막(85)에 열(heat)이 제공되고, 제공되는 열의 크기에 따라서 상변화 물질(85)의 결정 상태가 변경될 수 있다.
본 명세서에서 상변화 물질막(85)과 제1 도전체(55)가 제공되는 제1 개구부(30)는 예를 들어 콘택트 홀 형태 또는 홈 형태를 나타낼 수 있으며, 이외에도 다양한 형태를 나타낼 수 있다. 상기 홈은 워드라인 혹은 비트라인과 실질적으로 평행할 수 있다. 제1 개구부(30)는 바닥(bottom) 및 측벽(sidewall)을 포함할 수 있다. 본 명세서에서 제1 개구부(30)의 바닥은 기판에 인접한 부분을 가리킬 수 있고, 제1 개구부(30)의 측벽은 제1 개구부(30)를 한정하는 제1 절연막(20)의 측면을 가리킬 수 있다. 또, 제1 개구부(30)의 측벽은 상변화 물질막(85)이 제공된 상부측벽과, 제1 도전체(55)가 제공된 하부측벽으로 구분될 수 있다.
본 발명의 일 실시예에 따르면, 상변화 물질막(85)과 제1 도전체(55)는 제1 절연막(20)의 제1 개구부(30) 내에 한정될 수 있다. 따라서 상변화 물질막(85)과 제1 도전체(55) 및/또는 상변화 물질막(85)과 제2 도전체(90) 사이의 접촉면적을 줄일 수 있어, 낮은 전력으로 작동할 수 있는 메모리 장치가 구현할 수 있다. 또, 제1 개구부(30)의 중심부에 제2 절연막(65)이 더 구비될 수 있다. 제2 절연막(65)은 마주하는 제1 면 및 제2 면 그리고 이들을 연결하는 제3 면을 구비하여 3차원 구조를 나타낼 수 있다. 즉, 제2 절연막(65)은 제2 도전체(90)에 인접한 상부면, 제1 개구부(30)의 측벽에 인접한 측면 및 개구부(30)의 바닥에 인접한 바닥면을 가질 수 있다.
예를 들어 제1 절연막(20)과 떨어져서 제1 개구부(30)의 중심부에 제2 절연 막(65)이 구비되고, 이에 따라 정의되는 제1 절연막(20)과 제2 절연막(65) 사이의 공간에 상변화 물질막(85)과 제1 도전체(55)가 구비될 수 있다. 즉, 제2 절연막(65)의 바닥면과 바닥면에 인접한 측면의 일부분을 감싸도록 제1 도전체(55)가 제공되고 제2 절연막(65)의 상부면에 인접한 측면의 일부분을 감싸도록 상변화 물질막(85)이 제공될 수 있다. 즉, 제2 절연막(65)의 측면은 상변화 물질막(85)이 감싸는 상부측면과 제1 도전체(55)가 감싸는 하부측면으로 구분될 수 있다. 그리고 제2 도전체(90)는 상변화 물질막(85), 제1 절연막(20) 그리고 제2 절연막(65) 상에 제공될 수 있다.
제1 도전체(55)는 제1 개구부(30)의 바닥에 제공된 제1 부분(50a)과 상기 제1 부분(50a)에 연속하여 제1 개구부(30)의 하부 측벽에 제공된 제2 부분(53b)을 포함할 수 있다. 즉, 제1 도전체(55)의 제1 부분(50a)은 제2 절연막(65)의 하부면 상에 제공되고, 제2 부분(53b)은 제2 절연막(65)의 하부 측면 상에 제공된다. 그리고 상변화 물질막(85)은 제2 도전체(90)에 인접한 제1 개구부(30)의 측벽 상에 제공된다. 즉, 상변화 물질막(85)은 제2 절연막(65)의 상부 측면 상에 제공된다.
따라서 본 발명의 일 실시예에 따르면, 상변화 물질(85)이 제1 절연막(20)과 제2 절연막(65) 사이의 아주 좁은 공간에 한정되기 때문에, 상변화 물질막(85)과 도전체들(55,90) 사이의 접촉면적을 더욱 줄일 수 있다.
다시 도 7a 및 7b를 참조하면, 제1 절연막(20)의 제1 개구부(30)는 콘택트 홀 형태일 수 있다. 콘택트 홀의 형태는 도시된 것 같이 원형뿐만 아니라 제조 공정에 따라 다양한 형태를 나타낼 수 있다. 그리고 제2 절연막(20)은 콘택트 홀 형 태의 제1 개구부(30)의 중심부 내에 제공되어 제2 절연막(20)의 기하학적 형태는 원기둥일 수 있다. 따라서, 상변화 물질막(85)은 예를 들어 고리 형태를 나타낼 수 있다. 상변화 물질막(85)에 인접한 제1 도전체(55)의 제2 부분(53b)은 상변화 물질막(85)과 마찬가지로 고리 형태를 나타낼 수 있다. 그리고 제1 도전체(55)의 제1 부분(40a)은 제1 개구부(30)의 바닥에 제공된다. 따라서, 제1 도전체(95)의 기하학적 형태는 컵 형태일 수 있다.
상변화 물질막(85)은 제2 도전체(90)에 인접한 제1 개구부(30)의 상부 측벽을 따라 제공된다. 예를 들어 상변화 물질막(85)은 제1 개구부(30)의 상부 측벽(또는 제2 절연막(65)의 상부측면)을 따라 일정한 폭(t2)으로 형성될 수 있다. 마찬가지로, 제1 도전체(55)의 제2 부분(53b) 역시 제1 개구부(30)의 하부 측벽(또는 제2 절연막(65)의 하부 측면)을 따라 일정한 폭(t3)으로 형성될 수 있다. 여기서 상변화 물질막(85) 및 제1 도전체(55)의 제2 부분(53b)과 관련하여 언급된 '폭'은 제1 개구부(30)의 측벽으로부터 측정한 치수(혹은 제2 절연막(65)의 측면으로부터 측정한 치수)를 가리킨다. 본 발명의 일 실시예에 있어서, 상변화 물질막(85)의 폭(t2)과 제1 도전체(55)의 제2 부분(53b)의 폭(t3)은 실질적으로 동일할 수 있다. 일 실시예에 있어서, 상변화 물질막(85)의 상부면은 실질적으로 제2 절연막(65)의 상부면 및/또는 제1 절연막(20)의 상부면과 동일한 높이를 나타낼 수 있다.
본 발명의 일 실시예에 있어서, 제2 도전체(90)에 인접한 상변화 물질막(85) 부분과 제1 도전체(55)에 인접한 상변화 물질막(85) 부분은 실질적으로 동일한 단면 형태 혹은 기하학적 형태를 나타낼 수 있다. 예를 들어 제1 도전체(55) 와 상변화 물질막(85) 사이의 중첩면과 제2 도전체(90)와 상변화 물질막(85) 사이의 중첩면이 실질적으로 동일한 면적 혹은 기하학적 형태를 나타낼 수 있다. 따라서, 본 발명의 일 실시예에 따르면, 제1 도전체(55) 및 제2 도전체(90) 중 어느 하나 또는 둘 모두를 상변화 물질막(85)의 결정 상태를 변경하기 위한 가열 전극으로 사용할 수 있다. 즉, 제1 도전체(55)에 인접한 상변화 물질막(85) 및/또는 제2 도전체(90)에 인접한 상변화 물질막(85)에서 결정 상태 변화가 일어날 수 있다. 예를 들어 본 발명의 일 실시예에 따르면, 상변화 물질(85)은 두 곳에서 결정 상태의 변화가 발생할 수 있어, 멀티레벨 메모리 장치가 구현될 수 있다.
본 발명의 일 실시예에 따르면, 제1 도전체(55)와 제1 개구부(30)의 바닥 사이에 열전달 효율이 뛰어난 도전 패턴(40)이 더 제공될 수 있다. 즉, 도전 패턴(40)과 상변화 물질막(85) 사이에 제1 도전체(55)가 제공된다. 열전달 효율이 뛰어난 도전 패턴(40)이 상변화 물질막(85)과 직접 접촉하는 구조에 비해서, 본 발명의 일 실시예에 따라 도전 패턴(40)과 상변화 물질막(85) 사이에 제1 도전체(55)가 제공된 구조는 동작 전류를 더욱 감소시킬 수 있다.
제1 도전체(55)는 예를 들어 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀, 탄탈륨, 텅스텐, 알루미늄, 구리, 텅스텐티타늄, 몰리브덴 같은 금속 또는 질화티타늄, 질화하프늄, 질화지르코늄, 질화바나듐, 질화니오븀, 질화탄탈륨, 질화텅스텐, 질화몰리브덴 같은 2원계 금속질화물, 산화이리듐, 산화루테늄 같은 금속 산화물 또는 질화탄화티타늄, 질화탄화탄탈륨, 질화실리콘티타늄, 질화실리콘탄탈륨, 질화알루미늄티타늄, 질화알루미늄탄탈륨, 질화보론티타늄, 질화실리콘지르코늄, 질화실리콘텅스텐, 질화보론텅스텐, 질화알루미늄지르코늄, 질화실리콘몰리브덴, 질화알루미늄몰리브덴, 질화산화탄탈륨, 질화산화티타늄, 질화산화텅스텐, 질화산화탄탈륨 같은 3원계 금속질화물 또는 실리콘 또는 이들의 조합일 수 있다. 일 실시예에 있어서, 제1 도전체(55)는 질화티타늄으로 형성될 수 있다.
제2 도전체(90)는 예를 들어 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀, 탄탈륨, 텅스텐, 알루미늄, 구리, 텅스텐티타늄, 몰리브덴 같은 금속 또는 질화티타늄, 질화하프늄, 질화지르코늄, 질화바나듐, 질화니오븀, 질화탄탈륨, 질화텅스텐, 질화몰리브덴 같은 2원계 금속질화물, 산화이리듐, 산화루테늄 같은 금속 산화물 또는 질화탄화티타늄, 질화탄화탄탈륨, 질화실리콘티타늄, 질화실리콘탄탈륨, 질화알루미늄티타늄, 질화알루미늄탄탈륨, 질화보론티타늄, 질화실리콘지르코늄, 질화실리콘텅스텐, 질화보론텅스텐, 질화알루미늄지르코늄, 질화실리콘몰리브덴, 질화알루미늄몰리브덴, 질화산화탄탈륨, 질화산화티타늄, 질화산화텅스텐, 질화산화탄탈륨 같은 3원계 금속질화물 또는 실리콘 또는 이들의 조합일 수 있다. 일 실시예에 있어서, 제2 도전체(90)는 티타늄 및 질화티타늄이 차례로 적층되어 형성될 수 있다.
또, 제2 도전체(90)는 알루미늄(Al), 알루미늄구리 합금(Al-Cu), 알루미늄-구리-실리콘 합금(Al-Cu-Si), 텅스텐 실리사이드(WSi), 구리(Cu), 텅스텐티타늄(TiW), 탄탈륨(Ta), 몰리브덴(Mo), 텅스텐(W), 또는 이들의 조합으로 형성될 수 있다.
도전 패턴(40)은 예를 들어 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀, 탄 탈륨, 텅스텐, 알루미늄, 구리, 텅스텐티타늄, 몰리브덴 같은 금속 또는 질화티타늄, 질화하프늄, 질화지르코늄, 질화바나듐, 질화니오븀, 질화탄탈륨, 질화텅스텐, 질화몰리브덴 같은 2원계 금속질화물, 산화이리듐, 산화루테늄 같은 금속 산화물 또는 질화탄화티타늄, 질화탄화탄탈륨, 질화실리콘티타늄, 질화실리콘탄탈륨, 질화알루미늄티타늄, 질화알루미늄탄탈륨, 질화보론티타늄, 질화실리콘지르코늄, 질화실리콘텅스텐, 질화보론텅스텐, 질화알루미늄지르코늄, 질화실리콘몰리브덴, 질화알루미늄몰리브덴, 질화산화탄탈륨, 질화산화티타늄, 질화산화텅스텐, 질화산화탄탈륨 같은 3원계 금속질화물 또는 실리콘 또는 이들의 조합일 수 있다. 일 실시예에 있어서, 도전 패턴(40)은 텅스텐으로 형성될 수 있다.
한편, 제1 절연막(20) 및 제2 절연막(65)은 각각 실리콘질화막, 실리콘산화질화막 또는 이들의 조합으로 형성될 수 있다. 일 실시예에 있어서 제1 절연막(20) 및 제2 절연막(65)은 동일한 물질로 형성될 수 있다.
도 8 내지 도 10을 참조하여, 본 발명의 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법이 설명된다. 전술한 실시예와 중복되는 부분의 설명은 생략될 수 있다.
도 8을 참조하면, 기판(10) 상에 개구부(30)를 한정하는 절연막(20)이 형성된다. 절연막(20)은 예를 들어 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 조합으로 형성될 수 있다. 개구부(30)는 예를 들어 콘택트 홀 형태 또는 홈 형태를 나타낼 수 있다. 개구부(30)는 예를 들어 절연막(20)의 소정 부분을 제거하는 식각 공정을 수행하는 것에 의해 형성될 수 있다. 개구부(30)의 폭(t4)은 50nm 이하, 예를 들어 5~50nm 이하일 수 있다.
개구부(30)의 바닥에 도전 패턴(40) 및 제1 도전체(55)가 형성된다. 도전 패턴(40)은 예를 들어 원자층 증착 공정 또는 화학기상증착 공정을 수행하는 것에 의해 제1 개구부(30)를 채우도록 제1 절연막(20) 상에 도전막을 형성한 후에, 화학적기계적 연마(CMP) 및/또는 에치백 공정을 수행함으로써 형성될 수 있다. 도전 패턴(40)은 예를 들어 텅스텐으로 형성될 수 있다. 제1 도전체(55)는 예를 들어 원자층증착 공정 또는 화학기상증착 공정을 수행하는 것에 의해 제1 개구부(30)를 채우도록 도전 패턴(40) 상에 도전막을 형성한 후에, 화학적기계적 연마 및/또는 에치백 공정을 수행함으로써 형성될 수 있다. 제1 도전체(55)는 예를 들어 질화티타늄으로 형성될 수 있다.
도 9를 참조하면, 절연막(20) 상에 개구부(30)를 채우도록 상변화 물질막(80)이 형성된다. 상변화 물질막(80)은 기판에 상변화 물질용 전구체들 및 질소를 포함하는 반응성 라디칼을 제공하는 예를 들어 원자층증착 공정 또는 화학기상증착 공정을 수행하는 것에 의해 형성될 수 있다. 상변화 물질막(80)을 형성하는 방법은 전술한 실시예들에서 설명된 부분이 동일하게 적용될 수 있으므로 여기서는 생략한다.
도 10을 참조하면, 화학적기계적 연마(CMP) 또는 에치백 공정 같은 평탄화 공정을 진행하여 개구부(30) 밖의 상변화 물질막을 제거하여 개구부(30) 내에 한정된 상변화 물질막(85)이 형성된다. 상변화 물질막(55)의 폭(t5)은 개구부(20)의 폭(t4)보다 작거나 같을 수 있다. 즉, 상변화 물질막(85)의 폭(t5)은 50nm 이하, 예를 들어 5~50nm 이하일 수 있다. 상변화 물질막(80)의 일부분을 제거하기 위한 에치백 공정으로서 예를 들어 헬륨, 네온, 아르곤, 크립톤, 크세논 등의 불활성 기체의 플라스마 혹은 이온빔을 사용하는 건식 식각 공정이 사용될 수 있다. 상변화 물질막(80)에 대한 CMP 공정은 예를 들어 절연막(20)에 대해서 높은 선택비를 갖는 식각 조건을 사용하여 개구부(30) 밖의 상변화 물질막(80)을 제거할 수 있다.
상변화 물질막(85)을 포함하여 절연막(20) 상에 도전막을 형성하고 패터닝 공정을 수행하여 상변화 물질막(85)에 연결된 제2 도전체(90)가 형성된다. 제2 도전체(90)는 예를 들어 티타늄 및 질화티타늄이 차례로 적층되어 형성될 수 있다.
도 13a 및 도 13b는 종래 화학기상증착 공정을 이용하여 각각 350℃ 및 300℃에서 형성된 상변화 물질막의 SEM 이미지를 보여주고, 도 13c는 본 발명의 실시예에 따른 플라즈마 원자층증착(PEALD) 공정을 이용하여 170℃에서 형성된 상변화 물질막의 SEM 이미지를 보여준다.
도 13a의 상변화 물질막은 비교적 균일하지만, 그레인의 크기는 200nm로 크고, 도 13b의 상변화 물질막에서는 균일하지 못하며 러프니스가 증가한다. 도 13b의 상변화 물질막에서 그레인의 크기는 60~65nm 정도로 도 13a에 비하여 그레인 크기가 감소하지만, 50nm 이하의 개구부를 채울 수 없다. 그러나, 도 13c의 상변화 물질막은 균일할 뿐만 아니라 그레인의 크기도 13b에 비하여 매우 감소함을 알 수 있다. 도 13c에서의 상변화 물질막의 그레인의 크기는 10nm 이하일 수 있다. 따라서 본 발명의 실시예들에 따른 상변화 물질막은 50nm 이하의 개구부 내에 균일하게 채워질 수 있다. 또, 종래 300℃ 이상의 고온에서 상변화 물질막을 형성하기 위해 서는 산화티타늄, 산화탄탈륨 등과 같은 씨드층(seed layer)을 형성하여야 하지만, 본 발명의 실시예들에 따라 250℃ 이하의 저온에서 상변화 물질막을 형성할 때는 씨드층을 형성할 필요가 없어 공정이 단순해질 수 있다.
즉, 상기 실시예들에 따르면, 상변화 물질막이 250℃ 이하의 저온에서 형성되기 때문에, 상변화 물질막이 균일하게 형성될 수 있다. 또, 상변화 물질막을 구성하는 그레인(grain)의 크기가 크게 감소하여 50nm 이하의 폭을 갖는 개구부에도 상변화 물질막이 채워질 수 있다. 이에 의해, 상변화 물질막과 그 상하부 도전체와의 접촉면적을 줄일 수 있고, 상변화 메모리 장치의 고집적화가 가능하다.
도 14은 본 발명의 실시예들에 따른 상변화 메모리 장치를 포함하는 시스템을 개략적으로 도시한다. 시스템(100)은 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tSblet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), 또는 정보를 무선환경에서 송신 그리고/또는 수신할 수 있는 모든 소자에 사용될 수 있다.
시스템(100)은 버스(110)를 통해서 서로 결합한 제어기(110), 키패드, 키보드, 화면(display) 같은 입출력 장치(120), 메모리(130), 무선 인터페이스(140)를 포함할 수 있다. 제어기(110)는 예를 들어 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 또는 이와 유사한 것들을 포함할 수 있다. 메모리(130)는 예를 들어 제어기(110)에 의해 실행되는 명령어를 저장하는데 사용될 수 있다. 또 메모리(130)는 사용자 데이터를 저장하는 데 사용될 수 있다. 메모리(130)는 본 발명의 실시예들에 따른 상변화 메모리를 포함한다. 메모리(130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
시스템(100)은 RF 신호로 통신하는 무선 통신 네트워크에 데이터를 전송하거나 네트워크에서 데이터를 수신하기 위해 무선 인터페이스(140)를 사용할 수 있다. 예를 들어 무선 인터페이스(140)는 안테나, 무선 트랜시버 등을 포함할 수 있다.
본 발명의 실시 예에 따른 시스템(100)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000 같은 3세대 통시 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
이제까지 본 발명에 대한 구체적인 실시예들을 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명의 실시예들에 따르면, 저온에서 상변화 물질막을 형성할 수 있어, 상변화 물질막이 균일하게 형성되고, 상변화 물질막을 구성하는 그레인의 크기가 감소할 수 있다. 따라서 작은 폭을 갖는 상변화 물질막을 형성할 수 있다. 이에 의 해, 상변화 메모리 장치의 고집적화가 가능하며, 상변화 물질막과 그 상하부 도전체 사이의 접촉면적을 줄일 수 있어 상변화 메모리 장치가 낮은 전력으로 동작될 수 있다. 이에 의해 상변화 메모리 장치의 동작 특성이 향상될 수 있다.

Claims (27)

  1. 삭제
  2. 기판에 상변화 물질용 전구체들 및 질소를 포함하는 반응성 라디칼을 제공하여 상변화 물질막을 형성하는 단계를 포함하되,
    상기 반응성 라디칼은 화학식 NRmH3-m(1≤m≤2, m은 정수) 또는 N2RnH4-n(0≤n≤2, n은 정수)을 갖고, 상기 R은 탄화수소기인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  3. 제 2 항에 있어서,
    상기 탄화수소기는 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group) 또는 알렌기(allenic group)인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  4. 제 3 항에 있어서,
    상기 알킬기의 탄소 수는 1 이상 10 이하이고, 상기 알케닐기의 탄소 수는 2 이상 12 이하이고, 상기 알키닐기의 탄소 수는 2 이상 13 이하인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  5. 기판에 상변화 물질용 전구체들 및 질소를 포함하는 반응성 라디칼을 제공하여 상변화 물질막을 형성하는 단계를 포함하되,
    상기 상변화 물질용 전구체들 중 적어도 하나는 아민기(amine group)를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  6. 제 5 항에 있어서,
    상기 상변화 물질용 전구체들은 탄화수소기를 포함하고,
    상기 탄화수소기는 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group) 또는 알렌기(allenic group)인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  7. 제 6 항에 있어서,
    상기 알킬기의 탄소 수는 1 이상 10 이하이고, 상기 알케닐기의 탄소 수는 2 이상 12 이하이고, 상기 알키닐기의 탄소 수는 2 이상 13 이하인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  8. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 상변화 물질용 전구체들은 게르마늄 전구체, 안티몬 전구체 및 텔루르 전구체를 포함하는 상변화 메모리 장치의 형성 방법.
  9. 제 8 항에 있어서,
    상기 게르마늄 전구체는 화학식 GeR1 x(NR2R3)4-x(0≤x≤3, x는 정수)을 갖고, 상기 R1, R2 및 R3은 수소 또는 탄화수소기인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  10. 제 9 항에 있어서,
    상기 탄화수소기는 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group) 또는 알렌기(allenic group)인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  11. 제 8 항에 있어서,
    상기 안티몬 전구체는 화학식 SbR1 y(NR2R3)3-y(0≤y≤2, y는 정수)을 갖고, 상기 R1, R2 및 R3은 수소 또는 탄화수소기인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  12. 제 11 항에 있어서,
    상기 탄화수소기는 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group) 또는 알렌기(allenic group)인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  13. 제 8 항에 있어서,
    상기 텔루르 전구체는 화학식 TeR1 z(NR2R3)2-z(0≤z≤2, z는 정수)을 갖고, 상기 R1, R2 및 R3은 수소 또는 탄화수소기인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  14. 제 13 항에 있어서,
    상기 탄화수소기는 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group) 또는 알렌기(allenic group)인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  15. 제 8 항에 있어서,
    상기 게르마늄 전구체, 상기 안티몬 전구체 및 상기 텔루르 전구체는 주기적 및 교번적으로 제공되고,
    상기 반응성 라디칼은 상기 게르마늄 전구체, 상기 안티몬 전구체 및 상기 텔루르 전구체 중 어느 하나의 전구체가 제공된 후 다른 전구체가 제공되기 전에 제공되는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  16. 제 8 항에 있어서,
    상기 게르마늄 전구체 및 상기 안티몬 전구체는 주기적 및 교번적으로 제공되고,
    상기 텔루르 전구체는 상기 게르마늄 전구체 및 상기 안티몬 전구체와 함께 제공되고,
    상기 반응성 라디칼은 상기 게르마늄 전구체 및 상기 안티몬 전구체 중 어느 하나의 전구체가 제공된 후 다른 전구체가 제공되기 전에 제공되는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  17. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 상변화 물질막은 150~250℃의 공정 온도에서 형성되는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  18. 제 17 항에 있어서,
    상기 상변화 물질막은 원자층증착 공정 또는 화학기상증착 공정을 수행하는 것에 형성되는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  19. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판 상에 제 1 개구부를 갖는 제 1 절연막을 형성하는 단계; 및
    상기 상변화 물질막 상에 제 2 도전체를 형성하는 단계를 더 포함하되,
    상기 상변화 물질막은 상기 제 1 개구부 내에 형성되는 상변화 메모리 장치의 형성방법.
  20. 제 19 항에 있어서,
    상기 제1 개구부의 폭은 50nm 이하인 상변화 메모리 장치의 형성 방법.
  21. 제 19 항에 있어서,
    상기 상변화 물질막을 형성하는 단계는:
    상기 제1 개구부의 바닥 및 측벽 상에 제1 도전막을 형성하는 단계;
    상기 제1 개구부 내에 상기 제1 도전막 상에 제2 절연막을 형성하는 단계; 및
    상기 제1 개구부의 측벽 상에 형성된 제1 도전막의 일부분을 제거하여 제1 도전체를 형성하고 상기 제2 절연막과 상기 제1 절연막 사이에 제2 개구부를 형성하는 단계; 및
    상기 제2 개구부 내에 상변화 물질을 증착하는 단계를 포함하는 상변화 메모리 장치의 형성 방법.
  22. 제 21 항에 있어서,
    상기 제2 개구부는 고리 형태를 나타내는 상변화 메모리 장치의 형성 방법.
  23. 삭제
  24. 제1 도전체를 포함하는 기판;
    상기 제1 도전체를 노출하는 개구부를 갖는 제1 절연막;
    상기 개구부 내에 제공된 상변화 물질막; 및
    상기 상변화 물질막 상에 제공된 제2 도전체를 포함하되,
    상기 상변화 물질막의 폭은 50nm 이하이고,
    상기 상변화 물질막을 구성하는 그레인은 10nm 이하인 것을 특징으로 하는 상변화 메모리 장치.
  25. 제 24 항에 있어서,
    상기 제1 도전체는 상기 개구부의 바닥에 제공된 제1 부분 및 상기 제1 부분에서 연속하여 상기 개구부의 측벽을 따라 제공된 제2 부분을 포함하고,
    상기 상변화 물질막은 상기 제1 도전체의 상기 제2 부분에 연결되어 상기 개구부의 측벽을 따라 제공되는 것을 특징으로 하는 상변화 메모리 장치.
  26. 제 25 항에 있어서,
    상기 개구부 내에 제공된 제2 절연막을 더 포함하며,
    상기 제1 절연막과 상기 제2 절연막 사이에 상기 제1 도전체의 제2 부분 및 상기 상변화 물질막이 위치하는 상변화 메모리 장치.
  27. 제 26 항에 있어서,
    상기 상변화 물질막은 고리 형태를 나타내는 상변화 메모리 장치.
KR1020070059001A 2007-06-15 2007-06-15 상변화 메모리 장치 및 그 형성 방법 KR100888617B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070059001A KR100888617B1 (ko) 2007-06-15 2007-06-15 상변화 메모리 장치 및 그 형성 방법
US12/136,176 US7943502B2 (en) 2007-06-15 2008-06-10 Method of forming a phase change memory device
JP2008155877A JP2008311664A (ja) 2007-06-15 2008-06-13 相変化メモリ装置及びその形成方法
TW097122338A TW200908303A (en) 2007-06-15 2008-06-13 Phase change memory device and method of forming the same
US13/082,557 US8263963B2 (en) 2007-06-15 2011-04-08 Phase change memory device
US13/584,011 US20120319069A1 (en) 2007-06-15 2012-08-13 Phase Change Memory Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059001A KR100888617B1 (ko) 2007-06-15 2007-06-15 상변화 메모리 장치 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20080110348A KR20080110348A (ko) 2008-12-18
KR100888617B1 true KR100888617B1 (ko) 2009-03-17

Family

ID=40131450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059001A KR100888617B1 (ko) 2007-06-15 2007-06-15 상변화 메모리 장치 및 그 형성 방법

Country Status (4)

Country Link
US (3) US7943502B2 (ko)
JP (1) JP2008311664A (ko)
KR (1) KR100888617B1 (ko)
TW (1) TW200908303A (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
TWI284389B (en) * 2005-12-28 2007-07-21 Ind Tech Res Inst Phase change memory (PCM) device and fabricating method thereof
SG171683A1 (en) 2006-05-12 2011-06-29 Advanced Tech Materials Low temperature deposition of phase change memory materials
KR20120118060A (ko) 2006-11-02 2012-10-25 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
KR100888617B1 (ko) * 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
WO2009039187A1 (en) * 2007-09-17 2009-03-26 L'air Liquide - Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Tellurium precursors for gst film deposition
KR20090029488A (ko) * 2007-09-18 2009-03-23 삼성전자주식회사 Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8636845B2 (en) 2008-06-25 2014-01-28 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal heterocyclic compounds for deposition of thin films
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US20100032639A1 (en) * 2008-08-07 2010-02-11 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8835892B2 (en) * 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US8330136B2 (en) 2008-12-05 2012-12-11 Advanced Technology Materials, Inc. High concentration nitrogen-containing germanium telluride based memory devices and processes of making
US8183121B2 (en) 2009-03-31 2012-05-22 Sandisk 3D Llc Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance
US20120020199A1 (en) * 2009-04-09 2012-01-26 Kazuya Hisada Information recording medium and method for manufacturing information recording medium
US8697486B2 (en) 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US8148580B2 (en) 2009-04-15 2012-04-03 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
KR20120106888A (ko) 2009-05-22 2012-09-26 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 저온 ｇｓｔ 방법
KR20120123126A (ko) 2010-02-03 2012-11-07 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 박막 증착용 칼코게나이드-함유 전구체, 그의 제조 방법 및 사용 방법
WO2011119175A1 (en) 2010-03-26 2011-09-29 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
WO2011146913A2 (en) 2010-05-21 2011-11-24 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
JP5699516B2 (ja) * 2010-10-07 2015-04-15 日本電気株式会社 電極に接する絶縁膜の製造方法及びその絶縁膜を含む半導体装置
JP2012174827A (ja) 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置及びその製造方法
JP6202798B2 (ja) 2011-10-12 2017-09-27 エーエスエム インターナショナル エヌ．ヴェー．Ａｓｍ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ． 酸化アンチモン膜の原子層堆積
US8981330B2 (en) * 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
WO2014070682A1 (en) 2012-10-30 2014-05-08 Advaned Technology Materials, Inc. Double self-aligned phase change memory device structure
US9012880B2 (en) * 2013-02-21 2015-04-21 Winbond Electronics Corp. Resistance memory device
WO2015049773A1 (ja) 2013-10-03 2015-04-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び、半導体装置の製造方法
US9627612B2 (en) 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
JP5838012B1 (ja) 2014-02-28 2015-12-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
WO2015145746A1 (ja) * 2014-03-28 2015-10-01 株式会社日立製作所 相変化薄膜気相成長方法及び相変化薄膜気相成長装置
JP5869092B2 (ja) * 2014-11-27 2016-02-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP6143830B2 (ja) * 2015-11-06 2017-06-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP6117327B2 (ja) * 2015-12-24 2017-04-19 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 記憶装置
KR20180064084A (ko) 2016-12-05 2018-06-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10580978B2 (en) * 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
JP2020027818A (ja) 2018-08-09 2020-02-20 キオクシア株式会社 半導体記憶装置
CN109786550B (zh) * 2019-03-18 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法
JP2021048159A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
US11957069B2 (en) 2021-10-22 2024-04-09 International Business Machines Corporation Contact resistance of a metal liner in a phase change memory cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023049A (ko) * 2004-09-08 2006-03-13 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자
US20060197130A1 (en) * 2005-02-18 2006-09-07 Suh Dong-Seok Phase change memory devices and fabrication methods thereof
KR20070023433A (ko) * 2005-08-24 2007-02-28 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958300B2 (en) * 2002-08-28 2005-10-25 Micron Technology, Inc. Systems and methods for forming metal oxides using metal organo-amines and metal organo-oxides
DE60312040T2 (de) * 2002-12-19 2007-12-13 Koninklijke Philips Electronics N.V. Elektrische vorrichtung mit phasenwechselmaterial und parallelheizung
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
DE102004014487A1 (de) * 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
US7332852B2 (en) * 2004-07-02 2008-02-19 Samsung Electronics Co., Ltd. One-way transparent optical system having light absorption elements and light refracting structures
KR100626381B1 (ko) * 2004-07-19 2006-09-20 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
DE102004041905A1 (de) * 2004-08-30 2006-03-02 Infineon Technologies Ag Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
KR100618879B1 (ko) 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
KR100640620B1 (ko) * 2004-12-27 2006-11-02 삼성전자주식회사 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법
KR100585175B1 (ko) * 2005-01-31 2006-05-30 삼성전자주식회사 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법
KR100688532B1 (ko) 2005-02-14 2007-03-02 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자
US7229883B2 (en) * 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
US7439338B2 (en) * 2005-06-28 2008-10-21 Micron Technology, Inc. Beta-diketiminate ligand sources and metal-containing compounds thereof, and systems and methods including same
DE102006038885B4 (de) * 2005-08-24 2013-10-10 Wonik Ips Co., Ltd. Verfahren zum Abscheiden einer Ge-Sb-Te-Dünnschicht
KR100666876B1 (ko) 2005-09-26 2007-01-10 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
SG171683A1 (en) * 2006-05-12 2011-06-29 Advanced Tech Materials Low temperature deposition of phase change memory materials
KR101263822B1 (ko) * 2006-10-20 2013-05-13 삼성전자주식회사 상변화 메모리 소자의 제조 방법 및 이에 적용된상변화층의 형성방법
KR20120118060A (ko) * 2006-11-02 2012-10-25 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
KR100871692B1 (ko) * 2006-11-07 2008-12-08 삼성전자주식회사 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
KR100791077B1 (ko) * 2006-12-13 2008-01-03 삼성전자주식회사 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법
US7772120B2 (en) * 2007-01-09 2010-08-10 International Business Machines Corporation Chemical vapor deposition method for the incorporation of nitrogen into materials including germanium and antimony
TW200847398A (en) * 2007-05-16 2008-12-01 Ind Tech Res Inst Phase-change memory element
KR100888617B1 (ko) * 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US7893420B2 (en) * 2007-09-20 2011-02-22 Taiwan Seminconductor Manufacturing Company, Ltd. Phase change memory with various grain sizes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023049A (ko) * 2004-09-08 2006-03-13 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자
US20060197130A1 (en) * 2005-02-18 2006-09-07 Suh Dong-Seok Phase change memory devices and fabrication methods thereof
KR20070023433A (ko) * 2005-08-24 2007-02-28 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory

Also Published As

Publication number Publication date
US7943502B2 (en) 2011-05-17
US20110180774A1 (en) 2011-07-28
US20080308785A1 (en) 2008-12-18
US20120319069A1 (en) 2012-12-20
US8263963B2 (en) 2012-09-11
JP2008311664A (ja) 2008-12-25
KR20080110348A (ko) 2008-12-18
TW200908303A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
KR100888617B1 (ko) 상변화 메모리 장치 및 그 형성 방법
KR101622327B1 (ko) 상변화 메모리 소자들에서 전극들의 기상 제조 방법들
KR100829601B1 (ko) 칼코겐 화합물 타겟, 이의 제조 방법 및 상변화 메모리장치의 제조 방법
US7569417B2 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
KR100695168B1 (ko) 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR100822800B1 (ko) 상변화 기억소자 및 그 형성 방법
US7803654B2 (en) Variable resistance non-volatile memory cells and methods of fabricating same
US10808316B2 (en) Composition control of chemical vapor deposition nitrogen doped germanium antimony tellurium
EP1912266A1 (en) Method of forming phase change memory devices in a pulsed DC deposition chamber
US20090029031A1 (en) Methods for forming electrodes in phase change memory devices
KR20090116500A (ko) 상변화 메모리 장치 및 그 형성 방법
US20080194106A1 (en) Method of forming a titanium aluminum nitride layer and method of manufacturing a phase-change memory device using the same
US8518790B2 (en) Method of forming memory device
US11264569B2 (en) Phase change memory device
KR20090107320A (ko) 상변화 메모리 장치
KR20090117103A (ko) 상변화 메모리 장치
JP2011077526A (ja) 相変化メモリ素子
KR20120061490A (ko) 가변 저항 메모리 소자의 형성 방법
KR20220079632A (ko) 티타늄 실리콘 나이트라이드 장벽 층
US20110073832A1 (en) Phase-change memory device
US7767994B2 (en) Phase-change random access memory device and method of manufacturing the same
KR100922392B1 (ko) 상변화 메모리 소자 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 12