JP2020027818A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2020027818A JP2020027818A JP2018150327A JP2018150327A JP2020027818A JP 2020027818 A JP2020027818 A JP 2020027818A JP 2018150327 A JP2018150327 A JP 2018150327A JP 2018150327 A JP2018150327 A JP 2018150327A JP 2020027818 A JP2020027818 A JP 2020027818A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- change film
- film
- resistance change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000003860 storage Methods 0.000 title claims abstract description 8
- 230000008859 change Effects 0.000 claims abstract description 69
- 229910052796 boron Inorganic materials 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 16
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 12
- 229910052714 tellurium Inorganic materials 0.000 claims abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 10
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims abstract description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 9
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052798 chalcogen Inorganic materials 0.000 claims description 9
- 150000001787 chalcogens Chemical class 0.000 claims description 9
- 150000004770 chalcogenides Chemical class 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 82
- 239000011241 protective layer Substances 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008018 melting Effects 0.000 description 10
- 238000002844 melting Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- 239000011669 selenium Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
- H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】耐久性を向上させた半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第1方向に対向配置された第1電極及び第2電極と、これら第1電極及び第2電極の間に設けられ、ゲルマニウム、アンチモン及びテルルのうちから選ばれた少なくとも1種の元素を含む抵抗変化膜と、抵抗変化膜の、第1方向と交差する第2方向の側面に設けられ、抵抗変化膜を構成する少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む第1の層とを備える。【選択図】 図4
Description
実施形態は、半導体記憶装置に関する。
大容量データを記憶する半導体記憶装置として、メモリセルの抵抗値を変化させて情報を記憶する抵抗変化型の半導体記憶装置が知られている。
実施形態の目的は、耐久性を向上させた半導体記憶装置を提供することである。
実施形態に係る半導体記憶装置は、第1方向に対向配置された第1電極及び第2電極と、これら第1電極及び第2電極の間に設けられ、ゲルマニウム、アンチモン及びテルルのうちから選ばれた少なくとも1種の元素を含む抵抗変化膜と、前記抵抗変化膜の、前記第1方向と交差する第2方向の側面に設けられ、前記抵抗変化膜を構成する少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む第1の層とを備える。
[第1の実施形態]
以下、図面に基づき第1の実施形態について説明する。
図1は、第1の実施形態に係る半導体記憶装置のブロック図である。
本実施形態に係る半導体記憶装置1は、メモリセルアレイ11と、メモリセルアレイ11から所望のメモリセルMCを選択する行デコーダ12及び列デコーダ13と、これらデコーダ12,13に行アドレス及び列アドレスを与える上位ブロックデコーダ14と、半導体記憶装置1の各部に電力を供給する電源15と、これらを制御する制御回路16とを備える。
以下、図面に基づき第1の実施形態について説明する。
図1は、第1の実施形態に係る半導体記憶装置のブロック図である。
本実施形態に係る半導体記憶装置1は、メモリセルアレイ11と、メモリセルアレイ11から所望のメモリセルMCを選択する行デコーダ12及び列デコーダ13と、これらデコーダ12,13に行アドレス及び列アドレスを与える上位ブロックデコーダ14と、半導体記憶装置1の各部に電力を供給する電源15と、これらを制御する制御回路16とを備える。
メモリセルアレイ11は、それぞれ、1ビット又は複数ビットのデータを記憶するメモリセルMCを複数備える。メモリセルアレイ11は、行デコーダ12及び列デコーダ13によって選択された所望のビット線BL及びワード線WLに所定の電圧が印加されることにより、所望のメモリセルMCがアクセス(データ消去/書き込み/読み出し)可能に構成される。
図2は、メモリセルアレイ11の一部の構成を示す等価回路図である。
メモリセルアレイ11は、複数のビット線BL、複数のワード線WL1,WL2、及び、これらビット線BL及びワード線WL1,WL2に接続された複数のメモリセルMC1,MC2を備える。
これらメモリセルMC1,MC2は、ワード線WL1,WL2を介して行デコーダ12に接続されると共に、ビット線BLを介して列デコーダ13に接続される。メモリセルMC1,MC2は、それぞれ、例えば、1ビット分のデータを記憶する。また、共通のワード線WL1,WL2に接続された複数のメモリセルMC1,MC2は、例えば1ページ分のデータを記憶する。
メモリセルアレイ11は、複数のビット線BL、複数のワード線WL1,WL2、及び、これらビット線BL及びワード線WL1,WL2に接続された複数のメモリセルMC1,MC2を備える。
これらメモリセルMC1,MC2は、ワード線WL1,WL2を介して行デコーダ12に接続されると共に、ビット線BLを介して列デコーダ13に接続される。メモリセルMC1,MC2は、それぞれ、例えば、1ビット分のデータを記憶する。また、共通のワード線WL1,WL2に接続された複数のメモリセルMC1,MC2は、例えば1ページ分のデータを記憶する。
メモリセルMC1,MC2は、相変化膜PCMとセレクタSELの直列回路により構成されている。相変化膜PCMは、電流パターン(加熱パターン)に応じて低抵抗の結晶状態と高抵抗のアモルファス状態の2種類の状態を取り得るので、抵抗変化膜として機能する。これら2種類の抵抗値の状態を“0”、“1”の情報に対応させることにより、相変化膜PCMをメモリセルとして機能させることができる。また、メモリセルMC1,MC2のセレクタSELは、整流素子として機能する。従って、選択されたワード線WL1,WL2以外のワード線WL1,WL2には、ほぼ電流が流れない。
なお、以下において、メモリセルアレイ11の第1層に対応する複数のビット線BL、複数のワード線WL1、及び、複数のメモリセルMC1を含む構成を、メモリマットMM0と呼ぶ。同様に、メモリセルアレイ11の第2層に対応する複数のビット線BL、複数のワード線WL2、及び、複数のメモリセルMC2を含む構成を、メモリマットMM1と呼ぶ。
図3は、メモリセルアレイ11の一部の構成を示す概略的な斜視図である。
メモリセルアレイ11は、この例では、いわゆるクロスポイント型のメモリセルアレイである。即ち、半導体基板SBの上方には、半導体基板SBの上面と平行なY方向に所定間隔を空けて配置され、半導体基板SBの上面と平行で且つY方向と交差するX方向に平行に延びる複数のワード線WL1が設けられる。また、これら複数のワード線WL1の上方には、X方向に所定間隔を空けて配置され、Y方向に平行に延びる複数のビット線BLが設けられる。更に、複数のビット線BLの上方には、Y方向に所定間隔を空けて配置され、X方向に平行に延びる複数のワード線WL2が設けられる。また、複数のワード線WL1及び複数のビット線BLの交差部には、それぞれ、メモリセルMC1が設けられる。同様に、複数のビット線BL及び複数のワード線WL2の交差部には、それぞれ、メモリセルMC2が設けられる。なお、この例では、メモリセルMC1,MC2が角柱状であるが、円柱状でも良い。
メモリセルアレイ11は、この例では、いわゆるクロスポイント型のメモリセルアレイである。即ち、半導体基板SBの上方には、半導体基板SBの上面と平行なY方向に所定間隔を空けて配置され、半導体基板SBの上面と平行で且つY方向と交差するX方向に平行に延びる複数のワード線WL1が設けられる。また、これら複数のワード線WL1の上方には、X方向に所定間隔を空けて配置され、Y方向に平行に延びる複数のビット線BLが設けられる。更に、複数のビット線BLの上方には、Y方向に所定間隔を空けて配置され、X方向に平行に延びる複数のワード線WL2が設けられる。また、複数のワード線WL1及び複数のビット線BLの交差部には、それぞれ、メモリセルMC1が設けられる。同様に、複数のビット線BL及び複数のワード線WL2の交差部には、それぞれ、メモリセルMC2が設けられる。なお、この例では、メモリセルMC1,MC2が角柱状であるが、円柱状でも良い。
図4は、メモリマットMM0の一部の構成を示す断面図である。図4(a)はX方向と直交する断面、図4(b)はY方向と直交する断面を示している。
メモリマットMM0は、半導体基板SB(不図示)側に配置されたX方向に延びるワード線WL1と、このワード線WL1に対して半導体基板SBと反対側に対向配置されたY方向に延びるビット線BLと、これらワード線WL1とビット線BLの間に配置されたメモリセルMC1と、複数のメモリセルMC1のXY方向の側面間に設けられた絶縁層20とを備える。
メモリマットMM0は、半導体基板SB(不図示)側に配置されたX方向に延びるワード線WL1と、このワード線WL1に対して半導体基板SBと反対側に対向配置されたY方向に延びるビット線BLと、これらワード線WL1とビット線BLの間に配置されたメモリセルMC1と、複数のメモリセルMC1のXY方向の側面間に設けられた絶縁層20とを備える。
メモリセルMC1は、ワード線WL1側からビット線BL側に向かって、X方向及びY方向と交差するZ方向(第1方向)に順に積層された下部電極層21、セレクタ層22(セレクタSEL)、中間電極層23(第1電極)、抵抗変化膜24 、及び上部電極層25(第2電極)を備えて構成されている。抵抗変化膜24のXY方向 (第2方向)の側面には、保護層26(第1の層)が形成されている。
ワード線WL1、ビット線BL、下部電極層21、中間電極層23及び上部電極層25は、例えばタングステン(W)、チタン(Ti)、ポリSi等の導電材料により構成される。電極層21,23及び25には必要に応じてバリア金属層が用いられていても良い。また、これら電極層21,23及び25には、抵抗変化膜24の加熱のために熱抵抗効果の高い材料を使用するようにしても良い。セレクタ層22は、例えばp型半導体層、真性半導体層、及びn型半導体層からなるpinダイオード等の非オーミック素子により構成される。絶縁層20は、例えば酸化シリコン(SiO2)、窒化シリコン(Si3N4)等の絶縁体により構成される。
セレクタ層22は、例えば2端子間スイッチ素子であってもよい。2端子間に印加する電圧が閾値以下の場合、そのスイッチ素子は“高抵抗”状態、例えば電気的に非導通状態である。2端子間に印加する電圧が閾値以上の場合、スイッチ素子は“低抵抗”状態、例えば電気的に導通状態に変わる。スイッチ素子は、電圧がどちらの極性でもこの機能を有していてもよい。このスイッチ素子には、Te、SeおよびSからなる群より選択された少なくとも1種以上のカルコゲン元素を含む。または、上記カルコゲン元素を含む化合物であるカルコゲナイドを含んでいてもよい。このスイッチ素子は他にも、B、Al、Ga、In、C、Si、Ge、Sn、As、P、Sbからなる群より選択された少なくとも1種以上の元素を含んでもよい。
抵抗変化膜24は、カルコゲンを含む。カルコゲンとは、周期表の第16族に属する元素である。抵抗変化膜24は、このうち、酸素(O)を除く、たとえば、硫黄(S)、セレン(Se)、テルル(Te)等を含む。また、抵抗変化膜24は、カルコゲナイド膜でも良い。カルコゲナイドは、カルコゲンを含む化合物であり、例えば、GeSbTe、GeTe、SbTe、SiTe等である。即ち、抵抗変化膜24は、ゲルマニウム、アンチモン及びテルルのうちから選ばれた少なくとも1種の元素を含むものでも良い。
保護層26は、抵抗変化膜24と同等の材料に窒素(N)、炭素(C)、ホウ素(B)及び酸素(O)から選ばれた少なくとも1種の元素を含んで構成されている。また、保護層26は、抵抗変化膜24を構成する元素、例えば、ゲルマニウム(Ge),アンチモン(Sb),テルル(Te)から選ばれた少なくとも1種の元素と、窒素(N)、炭素(C)、ホウ素(B)及び酸素(O)から選ばれた少なくとも1種の元素を含む層として構成されていても良い。
窒素(N)、炭素(C)、ホウ素(B)及び酸素(O)等の元素は、保護層26の溶融温度を向上させる。従って、ここに一例として開示された実施形態では、例えば、保護層26の溶融温度は、抵抗変化膜24の溶融温度よりも高い。より具体的には、保護層26の溶融温度は、メモリセルMC1に対するアクセス時に、抵抗変化膜24に加えられる熱よりも高く、例えば500℃よりも高い。よって、保護層26は、メモリセルMC1に対するアクセスによっては溶融せず、固化状態を維持している。また、保護層26は、高抵抗のアモルファス状態を維持している。このため、保護層26の結晶化温度は、抵抗変化膜24の溶融温度よりも高い。
次に、保護層26の機能と本実施形態の効果について説明する。
抵抗変化膜24は、溶融温度以上の加熱と急速冷却によりアモルファス状態(リセット状態)となる。また、抵抗変化膜24は、溶融温度よりも低く、且つ結晶化温度よりも高い温度で加熱し、緩やかに冷却することにより結晶化状態(セット状態)となる。このため、抵抗変化膜24は、リセット・セットによって溶融・固化を繰り返す。保護層26が無い場合、抵抗変化膜24の溶融・固化の繰り返しにより、抵抗変化膜24と絶縁層20の界面でボイドが形成されたり、構成元素の偏析が起こったり、周辺部材料との反応・拡散などを引き起こすことがある。これらの現象は相変化メモリの劣化を引き起こす。
抵抗変化膜24は、溶融温度以上の加熱と急速冷却によりアモルファス状態(リセット状態)となる。また、抵抗変化膜24は、溶融温度よりも低く、且つ結晶化温度よりも高い温度で加熱し、緩やかに冷却することにより結晶化状態(セット状態)となる。このため、抵抗変化膜24は、リセット・セットによって溶融・固化を繰り返す。保護層26が無い場合、抵抗変化膜24の溶融・固化の繰り返しにより、抵抗変化膜24と絶縁層20の界面でボイドが形成されたり、構成元素の偏析が起こったり、周辺部材料との反応・拡散などを引き起こすことがある。これらの現象は相変化メモリの劣化を引き起こす。
一方、本実施形態のように、抵抗変化膜24と絶縁層20の界面に保護層26が形成されていると、この保護層26は抵抗変化膜24の構成元素を含むので、抵抗変化膜24と相性が良く、両者は安定に結合する。また、保護層26は、N、C、B及びO等の元素の添加により溶融温度が引き上げられ、固化したアモルファス状態を保つので、絶縁層20との間でボイド形成、偏析、組成変化、反応・拡散等の現象を抑制することができる。また、保護層26はアモルファス状態を保っているので、抵抗値が高く電流は殆ど流れない。このため、保護層26は、中間電極層23と上部電極層25との間に流れる電流値に影響を与えることはない。
次に、第1の実施形態に係る半導体記憶装置の製造方法について説明する。
図5に示す通り、図示しない半導体基板の上方に、ワード線WLを構成する導電層200、下部電極層21を構成する導電層211、セレクタ層22を構成する半導体層221、中間電極層23を構成する導電層231、抵抗変化膜24を構成する抵抗変化膜241及び上部電極層25を構成する導電層251を、例えばALD( Atomic Layer Deposition )、CVD( Chemical Vapor Deposition )等の方法によって順次形成する。その後、導電層251の上に、リソグラフィによりハードマスク301を形成する。
図5に示す通り、図示しない半導体基板の上方に、ワード線WLを構成する導電層200、下部電極層21を構成する導電層211、セレクタ層22を構成する半導体層221、中間電極層23を構成する導電層231、抵抗変化膜24を構成する抵抗変化膜241及び上部電極層25を構成する導電層251を、例えばALD( Atomic Layer Deposition )、CVD( Chemical Vapor Deposition )等の方法によって順次形成する。その後、導電層251の上に、リソグラフィによりハードマスク301を形成する。
次に、図6に示す通り、ハードマスク301を用い、例えば、RIE( Reactive Ion Etching )等の異方性エッチングにより、導電層251から抵抗変化膜241までの積層構造体をY方向に分断する。
次に、図7に示す通り、抵抗変化膜241のY方向側面に、N,C,B及びOの少なくとも1種の元素を、イオン注入、プラズマドープ、ガス注入後のアニール処理等の方法により注入し、保護層261を形成する。
続いて、図8に示すように、抵抗変化膜241の側面を含むように、積層構造体の上面を絶縁膜302で被覆する。絶縁膜302は、その後の異方性エッチングにおいて、抵抗変化膜241の側面がダメージを受けないように保護するための膜である。
次に、図9に示すように、ハードマスク301を用いたRIE等の異方性エッチングにより、導電層231、半導体層221、導電層211及び導電層200の積層構造体をY方向に分断する。
次に、図10に示すように、エッチングにより分断された積層体間に絶縁層201を形成し、CMP(Chemical Mechanical Polishing)等により、絶縁層201の上面及びハードマスク301を削り、導電層251の上面を露出させる。
続いて、図11に示すように、露出した導電層251の上に、ビット線BLを構成する導電層202を形成する。
X方向についても、同様の製造工程を繰り返すことにより、図4に示すような半導体記憶装置が形成される。
X方向についても、同様の製造工程を繰り返すことにより、図4に示すような半導体記憶装置が形成される。
なお、保護層26は、イオン注入、プラズマドープ、ガス注入後のアニール処理等により形成する他に、抵抗変化膜24の側面に、サイドウォール膜として形成しても良い。このサイドウォール膜は、例えばALD、CVD等によって、Te等のカルコゲン、Ge及びSbから選ばれた少なくとも1種の元素と、N,C,B及びOから選ばれた少なくとも1種の元素を含む。また、保護層26は、上記のサイドウォール膜の形成後の固相拡散により形成するようにしても良い。
[第2の実施形態]
図12は、第2の実施形態に係る半導体記憶装置の一部を示す断面図である。
本実施形態では、メモリセルMC1’を構成する抵抗変化膜24のXY方向の側面に保護層26が形成されることに加え、抵抗変化膜24の中間電極層23側の面にも保護層27(第2の層)が形成されている。保護層27は保護層26と同様の材料、即ち、抵抗変化膜24を構成する元素、例えば、Ge,Sb,Teから選ばれた少なくとも1種の元素と、N、C、B及びOから選ばれた少なくとも1種の元素を含む層として構成される。保護層26,27は、固化したアモルファス状態である。
図12は、第2の実施形態に係る半導体記憶装置の一部を示す断面図である。
本実施形態では、メモリセルMC1’を構成する抵抗変化膜24のXY方向の側面に保護層26が形成されることに加え、抵抗変化膜24の中間電極層23側の面にも保護層27(第2の層)が形成されている。保護層27は保護層26と同様の材料、即ち、抵抗変化膜24を構成する元素、例えば、Ge,Sb,Teから選ばれた少なくとも1種の元素と、N、C、B及びOから選ばれた少なくとも1種の元素を含む層として構成される。保護層26,27は、固化したアモルファス状態である。
抵抗変化膜24と中間電極層23との間に保護層27を設けることにより、抵抗変化膜24の溶融による抵抗変化膜24と中間電極層23との界面でのボイド形成、組成変化、偏析などを抑制することができる。また、保護層27による熱抵抗効果により、抵抗変化膜24を迅速に加熱することもできる。なお、保護層27は、抵抗変化膜24と比べて遙かに薄く形成されるため、保護層27の厚み方向の抵抗値が、抵抗変化膜24の抵抗値に影響を与えることは少ない。このため、保護層27の存在が抵抗変化膜24の抵抗変化の検出に支障を来すことはない。
本実施形態に係る保護層27は、図5に示した、第1の実施形態における抵抗変化膜241の形成時の冒頭に、N,C,B及びOから選ばれた少なくとも1種の元素を、例えばイオン注入、プラズマドープ、ガス注入後のアニール処理等により抵抗変化膜214に注入することにより形成することができる。又は、保護層27は、中間電極層23の上面に、Te等のカルコゲン、Ge及びSbから選ばれた少なくとも1種の元素と、N,C,B及びOから選ばれた少なくとも1種の元素を含む膜を形成し、固相拡散させて形成することもできる。
[第3の実施形態]
図13は、第3の実施形態に係る半導体記憶装置の一部を示す断面図である。
第3の実施形態では、メモリセルMC1’’及びワード線WL1のXY方向の側面全体に保護層29が形成されている。保護層29は、カルコゲン、Ge及びSbから選ばれた少なくとも1種の元素と、N,C,B及びOから選ばれた少なくとも1種の元素とを含む。
図13は、第3の実施形態に係る半導体記憶装置の一部を示す断面図である。
第3の実施形態では、メモリセルMC1’’及びワード線WL1のXY方向の側面全体に保護層29が形成されている。保護層29は、カルコゲン、Ge及びSbから選ばれた少なくとも1種の元素と、N,C,B及びOから選ばれた少なくとも1種の元素とを含む。
次に、第3の実施形態に係る半導体記憶装置の製造方法について説明する。
図5と同様、図示しない半導体基板の上方に、ワード線WLを構成する導電層200、下部電極層21を構成する導電層211、セレクタ層22を構成する半導体層221、中間電極層23を構成する導電層231、抵抗変化膜24を構成する抵抗変化膜241及び上部電極層25を構成する導電層251を順次形成する。その後、導電層251の上にハードマスク301を形成する。ハードマスク301を用いたRIE等の異方性エッチングにより、導電層251、抵抗変化膜241、導電層231、半導体層221、導電層211及び導電層200の積層構造体をY方向に分断する。
図5と同様、図示しない半導体基板の上方に、ワード線WLを構成する導電層200、下部電極層21を構成する導電層211、セレクタ層22を構成する半導体層221、中間電極層23を構成する導電層231、抵抗変化膜24を構成する抵抗変化膜241及び上部電極層25を構成する導電層251を順次形成する。その後、導電層251の上にハードマスク301を形成する。ハードマスク301を用いたRIE等の異方性エッチングにより、導電層251、抵抗変化膜241、導電層231、半導体層221、導電層211及び導電層200の積層構造体をY方向に分断する。
続いて、分断された積層構造体の側面に、保護層29を形成し、更に積層構造体間に絶縁層201を形成する。次に、CMP等により、絶縁層201の上面及びハードマスク301を削り、導電層251の上面を露出させ、その上にビット線BLを構成する導電層202を形成する。
X方向についても、同様の製造工程を繰り返すことにより、図13に示す半導体記憶装置が形成される。
X方向についても、同様の製造工程を繰り返すことにより、図13に示す半導体記憶装置が形成される。
[第4の実施形態]
図14は、第4の実施形態に係る半導体記憶装置のメモリセルアレイ11’の一部の構成を示す概略的な斜視図である。この実施形態に係るメモリセルアレイ11’では、メモリセルMC1’’’,MC2’’’を構成する相変化膜PCMが、ビット線BLの上下面に沿って、Y方向に延びている。
このようなメモリセルアレイ11’では、相変化膜PCMのX方向の側面にのみ保護層26を形成するようにしても良い。
図14は、第4の実施形態に係る半導体記憶装置のメモリセルアレイ11’の一部の構成を示す概略的な斜視図である。この実施形態に係るメモリセルアレイ11’では、メモリセルMC1’’’,MC2’’’を構成する相変化膜PCMが、ビット線BLの上下面に沿って、Y方向に延びている。
このようなメモリセルアレイ11’では、相変化膜PCMのX方向の側面にのみ保護層26を形成するようにしても良い。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11,11’…メモリセルアレイ、20…絶縁層、21…下部電極層、22…セレクタ層、23…中間電極層、24…抵抗変化膜、25…上部電極層、26,27,29…保護層、BL…ビット線、WL1,WL2…ワード線、MC1,MC2,MC1’,MC1’’,MC1’’’,MC2’’’…メモリセル。
Claims (10)
- 第1方向に対向配置された第1電極及び第2電極と、
これら第1電極及び第2電極の間に設けられ、ゲルマニウム、アンチモン及びテルルのうちから選ばれた少なくとも1種の元素を含む抵抗変化膜と、
前記抵抗変化膜の、前記第1方向と交差する第2方向の側面に設けられ、前記抵抗変化膜を構成する少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む第1の層と
を備えた
半導体記憶装置。 - 前記第1の層は、カルコゲン、ゲルマニウム及びアンチモンから選ばれた少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む請求項1記載の半導体記憶装置。
- 第1方向に対向配置された第1電極及び第2電極と、
これら第1電極及び第2電極の間に設けられたカルコゲナイド膜と、
前記カルコゲナイド膜の、前記第1電極及び第2電極の少なくとも一方と接する面に設けられた第2の層と
を備え、
前記第2の層は、前記カルコゲナイド膜を構成する少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む
半導体記憶装置。 - 第1方向に対向配置された第1電極及び第2電極と、
これら第1電極及び第2電極の間に設けられた相変化膜と、
前記相変化膜の、前記第1方向と交差する第2方向の側面に設けられた絶縁層と、
前記相変化膜の前記第2方向の側面と前記絶縁層の間に設けられた第1の層と
を備え、
前記第1の層は、前記相変化膜を構成する少なくとも1種の元素を含み、前記相変化膜の状態に拘わらず固化したアモルファス状態である
半導体記憶装置。 - 第1方向に対向配置された第1電極及び第2電極と、
これら第1電極及び第2電極の間に設けられた相変化膜と、
前記相変化膜の、前記第1電極及び第2電極の少なくとも一方と接する面に設けられた第2の層と
を備え、
前記第2の層は、前記相変化膜を構成する少なくとも1種の元素を含み、前記相変化膜の状態に拘わらず固化したアモルファス状態である
半導体記憶装置。 - 第1方向に延びる第1配線層と、
前記第1方向に交差した第2方向に延びる第2配線層と、
前記第2配線層と前記第1方向に隣り合い、前記第2方向に延びる第3配線層と、
前記第1配線層と前記第2配線層との間に設けられ、ゲルマニウム、テルル及びアンチモンから選ばれた少なくとも1種の元素を含む第1抵抗変化膜と、
前記第1配線層と前記第3配線層との間に設けられ、ゲルマニウム、テルル及びアンチモンから選ばれた少なくとも1種の元素を含む第2抵抗変化膜と、
前記第1抵抗変化膜の前記第1方向側面に設けられ、前記第1抵抗変化膜を構成する少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む第1の層と、
前記第1の層と前記第2抵抗変化膜との間であって、前記第2抵抗変化膜の側面に設けられ、前記第2抵抗変化膜を構成する少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む第2の層と、
を備えた半導体記憶装置 - 前記第1の層と前記第2の層との間に設けられた第1絶縁層をさらに備えた請求項6に記載の半導体記憶装置。
- 前記第1配線層と前記第2方向に隣り合い、前記第1方向に延伸する第4配線層と、
前記第4配線層と前記第2配線層との間に設けられ、ゲルマニウム、テルル及びアンチモンから選ばれた少なくとも1種の元素を含む第3抵抗変化膜と、
前記第1抵抗変化膜の前記第2方向側面に設けられ、前記第1抵抗変化膜を構成する少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む第3の層と、
前記第3の層と前記第3抵抗変化膜との間であって、前記第3抵抗変化膜の側面に設けられ、前記第3抵抗変化膜を構成する少なくとも1種の元素と、窒素、炭素、ホウ素及び酸素から選ばれた少なくとも1種の元素を含む第4の層と、
を備えた請求項6に記載の半導体記憶装置 - 前記第3の層と前記第4の層との間に設けられた第2絶縁層をさらに備えた請求項8に記載の半導体記憶装置。
- 前記第1抵抗変化膜と前記第1配線層との間に設けられた第1セレクタと、
前記第2抵抗変化膜と前記第1配線層との間に設けられた第2セレクタと
を備える請求項6に記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018150327A JP2020027818A (ja) | 2018-08-09 | 2018-08-09 | 半導体記憶装置 |
TW108102234A TWI704705B (zh) | 2018-08-09 | 2019-01-21 | 半導體記憶裝置 |
CN201910094286.7A CN110828659B (zh) | 2018-08-09 | 2019-01-30 | 半导体存储装置 |
US16/285,123 US10818730B2 (en) | 2018-08-09 | 2019-02-25 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018150327A JP2020027818A (ja) | 2018-08-09 | 2018-08-09 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020027818A true JP2020027818A (ja) | 2020-02-20 |
Family
ID=69406801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018150327A Pending JP2020027818A (ja) | 2018-08-09 | 2018-08-09 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10818730B2 (ja) |
JP (1) | JP2020027818A (ja) |
CN (1) | CN110828659B (ja) |
TW (1) | TWI704705B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11443805B2 (en) | 2019-06-04 | 2022-09-13 | SK Hynix Inc. | Electronic device and method of operating memory cell in the electronic device |
KR20200139499A (ko) * | 2019-06-04 | 2020-12-14 | 에스케이하이닉스 주식회사 | 전자 장치 및 메모리 셀의 동작 방법 |
FR3144484A1 (fr) * | 2022-12-21 | 2024-06-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d’un dispositif mémoire à changement de phase |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7601995B2 (en) * | 2005-10-27 | 2009-10-13 | Infineon Technologies Ag | Integrated circuit having resistive memory cells |
US20080048293A1 (en) * | 2006-08-22 | 2008-02-28 | Samsung Electronics Co., Ltd. | Semiconductor device having heating structure and method of forming the same |
KR100888617B1 (ko) | 2007-06-15 | 2009-03-17 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 형성 방법 |
US7745807B2 (en) | 2007-07-11 | 2010-06-29 | International Business Machines Corporation | Current constricting phase change memory element structure |
EP2202816B1 (en) * | 2008-12-24 | 2012-06-20 | Imec | Method for manufacturing a resistive switching memory device |
JP2011018838A (ja) | 2009-07-10 | 2011-01-27 | Hitachi Ulsi Systems Co Ltd | メモリセル |
JP5468087B2 (ja) * | 2009-11-30 | 2014-04-09 | パナソニック株式会社 | 不揮発性記憶素子及び不揮発性記憶装置 |
KR101617381B1 (ko) * | 2009-12-21 | 2016-05-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
-
2018
- 2018-08-09 JP JP2018150327A patent/JP2020027818A/ja active Pending
-
2019
- 2019-01-21 TW TW108102234A patent/TWI704705B/zh active
- 2019-01-30 CN CN201910094286.7A patent/CN110828659B/zh active Active
- 2019-02-25 US US16/285,123 patent/US10818730B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI704705B (zh) | 2020-09-11 |
CN110828659B (zh) | 2023-11-17 |
TW202010157A (zh) | 2020-03-01 |
US10818730B2 (en) | 2020-10-27 |
US20200052039A1 (en) | 2020-02-13 |
CN110828659A (zh) | 2020-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110808332B (zh) | 半导体存储装置 | |
US7233017B2 (en) | Multibit phase change memory device and method of driving the same | |
JP2004363586A (ja) | 相変換メモリ装置 | |
JP5420436B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
US20090140233A1 (en) | Nonvolatile semiconductor memory device | |
JP2011018838A (ja) | メモリセル | |
TWI704705B (zh) | 半導體記憶裝置 | |
US11678594B2 (en) | Semiconductor storage device | |
US20230403955A1 (en) | Semiconductor memory device | |
TWI825579B (zh) | 半導體記憶裝置 | |
TWI789818B (zh) | 半導體記憶裝置 | |
US11581485B2 (en) | Semiconductor memory device and method for manufacturing semiconductor memory device | |
TWI739306B (zh) | 半導體記憶裝置 | |
WO2023089957A1 (ja) | 記憶素子及び記憶装置 | |
JP2022189332A (ja) | 記憶装置 | |
KR20230008006A (ko) | 상 변화 메모리 장치의 구동 방법 | |
KR20230061289A (ko) | 고압 수소 열처리된 선택 소자층을 구비한 가변 저항 메모리 장치 및 그 제조 방법 | |
KR20080102894A (ko) | 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법 |