JP2004363586A - 相変換メモリ装置 - Google Patents

相変換メモリ装置 Download PDF

Info

Publication number
JP2004363586A
JP2004363586A JP2004156583A JP2004156583A JP2004363586A JP 2004363586 A JP2004363586 A JP 2004363586A JP 2004156583 A JP2004156583 A JP 2004156583A JP 2004156583 A JP2004156583 A JP 2004156583A JP 2004363586 A JP2004363586 A JP 2004363586A
Authority
JP
Japan
Prior art keywords
phase change
memory device
change memory
region
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004156583A
Other languages
English (en)
Other versions
JP4554991B2 (ja
Inventor
▲呉▼▲ひゅん▼▲録▼
Hyung-Rok Oh
Hakuko Cho
趙栢衡
Du-Eung Kim
金杜應
Woo-Yeong Cho
趙佑榮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004363586A publication Critical patent/JP2004363586A/ja
Application granted granted Critical
Publication of JP4554991B2 publication Critical patent/JP4554991B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 高集積及び大容量化に有利なメモリセル構造を有する相変換ＲＡＭを提供する。
【解決手段】各々のドレイン領域を有する一対のアクセストランジスタと、ビットラインに第１電極を通じて電気的に連結され、前記ドレイン領域に一対の第２電極を通じて電気的に連結され、前記アクセストランジスタに共有される相変換物質膜とを含む。
【選択図】図７

Description

本発明は、ランダムアクセスが可能な不揮発性メモリ装置に関するものであって、特に、相変換物質膜と一つのアクセストランジスタで構成されたメモリセルを利用してデータを保持し、ランダムアクセスが可能な相変換ＲＡＭに関するものである。本発明では、そのような相変換ＲＡＭのメモリセルの構造を提案する。
アドレスによるランダムアクセスが可能であり、高集積及び大容量を実現することができる不揮発性メモリ装置の需要が徐々に増加している。そのような不揮発性メモリ装置としては、現在携帯用電子機器などに主に多用されているフラッシュメモリが代表的である。その外に、典型的な低価格及び大容量メモリであるＤＲＡＭの常誘電体キャパシタを不揮発特性を有する物質の素子に代替した形態として、強誘電体キャパシタを利用した強誘電体ＲＡＭ(ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ、ＦＲＡＭ)、ＴＭＲ(ｔｕｎｎｅｌｉｎｇ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ)膜を利用したマグネチックＲＡＭ(ｍａｇｎｅｔｉｃ ＲＡＭ、ＭＲＡＭ)、及びカルコゲーン化合物(ｃｈａｌｃｏｇｅｎｉｄｅ ａｌｌｏｙｓ)を利用した相変換ＲＡＭ(ｐｈａｓｅ ＲＡＭ、ＰＲＡＭ、ｃｈａｌｃｏｇｅｎｉｄｅ−ｂａｓｅｄ ＲＡＭ)が紹介されている。
特に、相変換ＲＡＭは、不揮発性の特性は勿論、その製造過程が比較的簡単で、低価格で大容量のメモリを具現することができる。相変換ＲＡＭは、温度に反応してその結晶状態が多結晶状態から非晶質(ａｍｏｒｐｈｏｕｓ)または結晶(ｃｒｙｓｔａｌ)に変わる相変換(ｐｈａｓｅ ｔｒａｎｓｉｔｏｎ)物質を使用する。相変換物質は、例えばゲルマニウム(ｇｅｒｍａｎｕｉｕｍ（Ｇｅ）)、アンチモン(ｓｔｉｂｉｕｍ（Ｓｂ）)及びテルル（ｔｅｌｌｕｒｉｕｍ（Ｔｅ））で形成されたカルコゲーン化合物(ＧＳＴまたはＧｅ−Ｓｂ−Ｔｅ)を使用する。ＧＳＴ以外に相変換物質として使用されることができるカルコゲーン化合物としては、Ａｓ−Ｓｂ−Ｔｅ、Ａｓ−Ｇｂ−Ｔｅ、Ａｓ−Ｇｂ−Ｓｂ−Ｔｅ、Ｓｎ−Ｓｎ−Ｔｅ、Ｉｎ−Ｓｎ−Ｓｂ−Ｔｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、５Ａ族元素−Ｓｂ−Ｔｅ、６Ａ族元素−Ｓｂ−Ｔｅ、５Ａ族元素−Ｓｂ−Ｓｅ−Ｓｅなどがある。また、これらの化合物に窒素が添加されてもよい。
相変換ＲＡＭの単位メモリセルＵＣは、図１に示したように、ビットラインＢＬに連結された可変抵抗体Ｃと、可変抵抗Ｃと接地電圧との間に連結されてワードラインＷＬにゲートが連結されたＮＭＯＳ型のアクセストランジスタＭで構成される。可変抵抗体Ｃは、図２Ａ及び図２Ｂに示したように、上述の相変換物質、例えばＧＳＴ膜（ｆｉｌｍ)を含み、ＧＳＴ膜を隔てた上部電極ＴＥＣと下部電極ＢＥＣを有する。上部電極ＴＥＣはビットラインコンタクトＢＣを通じてビットラインＢＬに接続され、下部電極ＢＥＣは導電性物質(例えば、ＴｉＮなど)でコンタクトプラグ(またはヒータプラグ)ＣＰを通じてアクセストランジスタＭのドレインＤに接続される。このような相変換物質膜からなる可変抵抗体Ｃは、供給される電流量と供給の時間に応じて、その物質の結晶状態が変わる。相変換物質膜からなる可変抵抗Ｃへの電流の供給は、アクセストランジスタＭがターンオンされて、ビットラインＢＬから接地電圧への電流経路が形成されることによってなされる。
相変換物質膜は、温度に応じた二つの安定した状態を有し、このような特性を利用してデータをプログラムし、消去(ｅｒａｓｅ)することができる。図３を参照すると、相変換物質膜を、時間Ｔ１の間、溶融温度(ｍｅｌｔｉｎｇ ｔｅｍｐｅｒａｔｕｒｅ；Ｔｍ；約６１０℃)より高い温度で(電流供給によって)加熱した後、急速に冷却(ｑｕｅｎｃｈｉｎｇ)させれば、前記相変換物質膜は非晶質状態(ａｍｏｒｐｈｏｕｓ ｓｔａｔｅ)に変わる(カーブ１参照)。この時は、プログラム状態(またはリセット状態)としてデータ“１”を保持する。これとは異なって、相変換物質膜を結晶化温度(ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｔｅｍｐｅｒａｔｕｒｅ；Ｔｃ、約４５０℃)より高く、溶融温度Ｔｍよりは低い温度でＴ１より長い時間Ｔ２の間加熱した後に冷却させれば、前記相変換物質膜は結晶化状態(ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｓｔａｔｅ)に変わる(カーブ２参照)。この時は、消去状態(またはセット状態)としてデータ“０”を保持する。
非晶質状態になった相変換物質膜の比抵抗は、結晶化状態になった相変換物質膜の比抵抗(ｒｅｌａｔｉｖｅ ｒｅｓｉｓｔａｎｃｅ)より高くて、読み出し動作では、相変換物質膜からなる可変抵抗Ｃを通じて流れる電流による電圧の差として、データ“１”または“０”を感知することができる。相変換物質膜が非晶質状態から結晶化状態に変わることによる比抵抗の変化は約１０３である。
図４は、そのような相変換メモリセルＵＣがマットリックス状に配列されたメモリセルアレイを示す。図４に示したように、相変換ＲＡＭのメモリセルアレイの構造は、ＤＲＡＭの構造と同様に、ｎ個のビットラインＢＬ０〜ＢＬｎ−１と、ｍ個のワードラインＷＬ０〜ＷＬｍ−１に各々連結された図１の単位メモリセルがマトリックス状に配列されている。図示しないが、ビットラインの各々にはセンスアンプが連結される。
このようなセルアレイ構成を有する相変換ＲＡＭは、携帯電話または個人情報端末機（ＰＤＡ）で使用されることができるので、できるだけ高集積で設計・製造されなければ、制限されたサイズで大容量のデータ保持能力を有することができない。
すなわち、相変換ＲＡＭは、基本的に低価格で製造されるべきであり、大容量を具現するためには、全体的なメモリセルアレイの集積度または密度が高くなければならない。これと関して、相変換ＲＡＭのメモリセルでは、相変換物質膜ＧＳＴと下部電極ＢＥＣとが接触する領域、すなわち図２Ｂに示した発熱領域ＰＴＡに電流を集中させて相変換物質膜ＧＳＴを通過する電流密度を高くしなければならない。
このためには、電流による熱伝達媒体として作用する導電性のコンタクトプラグＣＰの直径(通常は９０ｎｍ)が小さくならなければならず、アクセストランジスタＭのチャンネルの幅は広くなければならない。このような制約によって、高性能／高密度の相変換ＲＡＭを具現する場合に、アクセストランジスタのチャンネル幅が不可避的に増加して、メモリセルアレイのサイズが増加することによって、相変換ＲＡＭの全体的なチップのサイズが大きくなる問題がある。相変換ＲＡＭのメモリセルが占める面積（６〜１２Ｆ２）は、上述の特性によって、ＤＲＡＭの面積（６〜８Ｆ２）より相対的に広いので、メモリセルの単位面積を減らすことが重要である。
本発明は、高集積及び大容量化に有利なメモリセル構造を有する相変換ＲＡＭを提供することを目的とする。
或いは、本発明は、チップサイズを大幅に増加させることなく、高性能及び高密度を実現することができるメモリセル構造を有する相変換ＲＡＭを提供することを目的とする。
或いは、本発明は、高集積のメモリセルアレイを実現することができるメモリセルのレイアウト構造を有する相変換ＲＡＭを提供することを目的とする。
このような本発明の目的を達成するために、本発明による相変換メモリ装置は、複数の単位領域に配列されたメモリセルアレイを有する。
前記単位領域は、第１方向に伸びる第１導電線と、第２方向に伸びる複数の第２導電線と、前記第１導電線に電気的に連結される相変換物質膜と、所定の活性領域内に限定され、前記相変換物質膜に電気的に連結される第１半導体領域と、前記活性領域内に限定され、前記第２導電線を隔てて前記第１半導体領域から離隔された第２半導体領域とを具備する。前記単位領域は、前記第１導電線と前記相変換物質膜を電気的に連結する第１電極と、前記相変換物質膜と前記第１半導体領域を電気的に連結する複数の第２電極とを含みうる。
前記第２電極は、前記第１半導体領域と所定の導電物質層を通じて各々連結されうる。
前記単位領域は、前記第２方向に伸びる複数の第３導電線をさらに含みうる。
本発明の実施形態において、前記第２半導体領域が複数個であり、前記第３導電線は前記第２半導体領域と各々電気的に連結される。
本発明の実施形態において、前記第３導電線の各々は前記単位領域に属する前記第２半導体領域と前記単位領域に隣り合う他の単位領域の前記第２半導体領域と共通に連結される。
本発明の実施形態において、前記第１、第２及び第３導電線は各々ビットライン、ワードライン及び接地ラインである。
本発明の実施形態において、前記第２電極が前記第１方向に配列されるか、前記第２方向に配列される。
本発明の他の側面によると、本発明による相変換メモリ装置は、ビットラインと、各々のドレイン領域を有する複数のアクセストランジスタと、前記ビットラインに第１電極を通じて電気的に連結され、前記ドレイン領域に複数の第２電極を通じて電気的に連結され、前記アクセストランジスタに共有される相変換物質膜とを含んで構成される。
本発明の実施形態において、前記アクセストランジスタのドレイン領域は共有され、前記アクセストランジスタのソース領域は接地ラインに各々連結される。
本発明の実施形態において、前記アクセストランジスタのソース領域は一つの接地ラインに共通に連結される。
前記ドレイン領域及び前記ソース領域は、所定の活性領域内に限定されうる。前記活性領域は、複数の行と列に配列され、隣り合う前記活性領域は互いに絶縁されうる。ここで、前記接地ラインは、互いに隣り合う前記活性領域の前記ソース領域に共有されうる。
本発明の実施形態では、メモリセルの可変抵抗Ｃの材料になる相変換物質としてＧＳＴ（ＧｅＸＳｂＹＴｅＺ、ＧｅＳｂ４Ｒｅ７、ＧｅＳｂ２Ｒｅ４、またはＧｅ２Ｓｂ２Ｒｅ５を使用することができる。しかし、本発明は、相変換物質膜の材料に制約を受けず、他の種類の相変換物質(例えば、Ａｇ−ｉｎ−Ｓｂ−Ｔｅなど)で構成されたメモリセルにも適用可能であることを理解しなければならない。
本発明の実施形態に関する説明において、標準セルまたはレイアウト標準セルということは、本発明の目的を実現するために、図１に示した単位メモリセルを二つで縛って形成したものとして、メモリセルアレイ上で行と列に配列されるレイアウトの繰り返しの単位を意味する。
本発明の実施形態に関する説明は、便宜上５種に分類される、どのような実施形態においても、上述の標準セルは領域を単位として説明されるが、それらの間の組み合わせまたは応用に従ってさらに多様な形態の実施形態が可能であることを理解しなければならない。
本発明によれば、相変換メモリ装置の単位メモリセルが相変換物質膜のパターンを共有するようにすることによって、高集積/高密度のメモリセルアレイを提供することができる。本発明によれば、高集積の相変換メモリセルアレイが可能になることによって、制限された面積で相変換メモリ装置の保持容量を向上させることができる。
以下、本発明による実施の形態を添付の図面を参照して詳細に説明する。図面において、実質的に同一の構成と機能を有する構成要素に対しては同一の参照符号を使用する。
図５は、本発明を適用して、二つの単位メモリセルＵＣ１及びＵＣ２を一つのレイアウト単位としたレイアウト標準セルＴＣの等価回路を示す。
図５を参照すると、二つの単位メモリセルＵＣ１及びＵＣ２がビットラインＢＬと接地電圧との間に並列に連結される。すなわち、一つのレイアウト単位に属する二つの単位メモリセルＵＣ１及びＵＣ２は、一つのビットラインを共有する。単位メモリセルＵＣ１のアクセストランジスタＭ０のゲートはワードラインＷＬ０に接続され、単位メモリセルＵＣ２のアクセストランジスタＭ２のゲートはワードラインＷＬ１に接続される。レイアウト標準セルＴＣのより詳細な物理的構造に関しては後述する。
図６は、図５に示したレイアウト標準セルＴＣで構成されたメモリセルアレイの回路構成を例示的に示す。図６を参照すると、標準セルＴＣは、二つずつのワードライン(例えば、ＷＬ０及びＷＬ１)と一つのビットライン(例えば、ＢＬ０)に連結されて行と列方向に繰り返して配列される。図６において点線で囲まれた部分は、全メモリセルアレイにわたって繰り返される単位領域であり、また、メモリセル構造を説明するための標準セルの領域である。
第１実施の形態(図７、図８Ａ及び図８Ｂ)
図７は、図５のセル等価回路による標準セルＴＣの平面レイアウト構造の第１実施形態を示しており、図６の点線領域に該当する。すなわち、図７は、ビットラインＢＬ０とワードラインＷＬ０及びＷＬ１に連結された標準セルの領域に該当する。また、図８Ａ及び図８Ｂは、図７の切断線Ａ−Ａ'(Ｙ軸の方向)及び切断線Ｂ−Ｂ'(Ｘ軸の方向)による断面構造を各々示し、以下の説明で、図７とともに参照される。図７、図８Ａ及び図８Ｂにおいて、ビットラインはＹ軸の方向に伸び、ワードラインはＸ軸の方向に伸びる。
図７を参照すると、図５に示した標準セルＴＣを構成する単位メモリセルＵＣ０及びＵＣ１は、ビットラインに沿って(Ｙ軸の方向またはチャンネル幅の方向)に配列される。アクセストランジスタＭ０及びＭ１は、フィールド酸化膜ＦＯＸによって分離された活性領域ＡＴＲ０及びＡＴＲ１に各々形成される。アクセストランジスタＭ０の活性領域ＡＴＲ０にはドレイン領域Ｄ０及びソース領域Ｓ０が含まれ、アクセストランジスタＭ１の活性領域ＡＴＲ１にはドレイン領域Ｄ１及びソース領域Ｓ１が含まれる。
ここで、相変換物質膜ＧＳＴ０１は、二つの単位メモリセルＵＣ０及びＵＣ１に共有される。すなわち、回路的に単位メモリセルＵＣ０及びＵＣ１に各々属する可変抵抗体Ｃ０及びＣ１は、構造的には相変換物質膜ＧＳＴ０１を共有する。
可変抵抗体Ｃ０及びＣ１の各々の下部電極ＢＥＣ０及びＢＥＣ１は、相変換物質膜ＧＳＴの下面に各々独立的に形成され(図８Ａ、図８Ｂ参照)、各々の下部電極ＢＥＣ０及びＢＥＣ１とドレイン領域Ｄ０及びＤ１との間には、各々ヒータプラグとして作用するコンタクトプラグＣＰ０及びＣＰ１が各々連結される(図８Ｂ参照)。ここで、各々のドレイン領域Ｄ０及びＤ１に連結される独立的な下部電極ＢＥＣ０及びＢＥＣ１は、Ｘ軸の方向に沿って配列される。可変抵抗体の上部電極ＴＥＣ０１は、二つの単位メモリセル(または可変抵抗体Ｃ０及びＣ１)によって共有される上部電極として、相変換物質膜ＧＳＴ０１の上面に形成されて、ビットラインコンタクトＢＣ０１を通じてビットラインＢＬ０と連結される。上部電極ＴＥＣ０１を共有するために、ビットラインコンタクトＢＣ０１は、例えば、ドレイン領域Ｄ０及びＤ１の間の領域の上に形成されうる。
アクセストランジスタＭ０及びＭ１の各々のソース領域Ｓ０及びＳ１は、各々の独立した接地電圧ラインＧＮＤ０及びＧＮＤ１に対して、各々の接地電圧コンタクトＧＣ０及びＧＣ１を通じて連結される。
単位メモリセルＵＣ０のアクセストランジスタＭ０のゲートを兼ねるワードラインＷＬ０は、ドレイン領域Ｄ０とソース領域Ｓ０との間においてＸ軸の方向に伸び、単位メモリセルＵＣ１のアクセストランジスタＭ１のゲートを兼ねるワードラインＷＬ０は、ドレイン領域Ｄ１とソース領域Ｓ１との間においてＸ軸の方向に伸びる。
このような構造の標準セルＴＣが行と列方向に繰り返して配列されて図６に示したメモリセルアレイを構成する。
図７、図８Ａ及び図８Ｂに示した実施の形態によると、二つのアクセストランジスタ(または二つの可変抵抗体）が相変換物質膜のパターンと上部電極を共有する。その結果、一つの単位メモリセルごとに相変換物質膜パターン及び上部電極を用意しなければならない場合と比較して、メモリセルの単位面積が減ることを理解することができる。一方、下部電極ＢＥＣ０及びＢＥＣ１の間の配列間隔は、下部電極と相変換物質膜が接触する発熱領域(図２Ｂに示したＰＴＡ、すなわち、実質的に相変換が起こる部分)を独立的に保障することができる範囲内で設計することができるであろう。
第２実施の形態(図９及び図１０)
図７、図８Ａ及び図８Ｂに示した第１実施形態では、Ｘ軸の方向(すなわち、ワードライン方向)に沿って下部電極ＢＥＣ０及びＢＥＣ１が形成されているが、これとは異なって、これらの各々の独立的な下部電極の形成位置は図９及び図１０に示したように、Ｙ軸の方向(すなわち、ビットライン方向)に沿って、ビットラインコンタクトＢＣ０１を隔てて形成することができる。
図９は、本発明の第２実施形態による標準セルの平面レイアウト構造を示しており、図６の点線部分に該当する。図１０は、図９の切断線Ｃ−Ｃ'による断面構造を示し、図９とともに以下の説明で参照される。
図９及び図１０を参照すると、図５に示した標準セルＴＣを構成する単位メモリセルＵＣ０及びＵＣ１は、ビットラインに沿って(Ｙ軸の方向またはチャンネル幅の方向)に配列される。アクセストランジスタＭ０及びＭ１は、フィールド酸化膜ＦＯＸによって分離された活性領域ＡＴＲ０及びＡＴＲ１に各々形成される。アクセストランジスタＭ０の活性領域ＡＴＲ０にはドレイン領域Ｄ０及びソース領域Ｓ０が含まれ、アクセストランジスタＭ１の活性領域ＡＴＲ１にはドレイン領域Ｄ１及びソース領域Ｓ１が含まれる。
ここで、図７に示した第１実施形態と同様に、相変換物質膜ＧＳＴ０１のパターンは、二つの単位メモリセルＵＣ０及びＵＣ１によって共有される。すなわち、回路的に単位メモリセルＵＣ０及びＵＣ１に各々属する可変抵抗体Ｃ０及びＣ１は、構造的には相変換物質膜ＧＳＴ０１を共有する。
可変抵抗体Ｃ０及びＣ１の各々の下部電極ＢＥＣ０及びＢＥＣ１は、相変換物質膜ＧＳＴ０１の下面に各々独立的に形成され(図１０参照)、各々の下部電極ＢＥＣ０及びＢＥＣ１とドレイン領域Ｄ０及びＤ１の間には各々のヒータプラグとして作用するコンタクトプラグＣＦ０及びＣＦ１が各々連結される(図１０参照)。ここで、各々のドレイン領域Ｄ０及びＤ１に連結される独立的な下部電極ＢＥＣ０及びＢＥＣ１は、Ｙ軸の方向に沿って配列される。可変抵抗体の上部電極ＴＥＣ０１は、二つの単位メモリセル(または可変抵抗体Ｃ０及びＣ１)によって共有される上部電極として、相変換物質膜ＧＳＴの上面に形成されて、ビットラインコンタクトＢＣ０１を通じてビットラインＢＬ０と連結される。上部電極ＴＥＣ０１共有するために、ビットラインコンタクトＢＣ０１は、例えば、ドレイン領域Ｄ０及びＤ１の間の領域の上に形成されうる。
アクセストレンジストＭ０及びＭ１の各々のソース領域Ｓ０及びＳ１は、各々の独立した接地電圧ラインＧＮＤ０及びＧＮＤ１に対して、各々の接地電圧コンタクトＧＣ０及びＧＣ１を通じて連結される。
単位メモリセルＵＣ０のアクセストランジスタＭ０のゲートを兼ねるワードラインＷＬ０は、ドレイン領域Ｄ０とソース領域Ｓ０との間においてＸ軸方向に伸び、単位メモリセルＵＣ１のアクセストランジスタＭ１のゲートを兼ねるワードラインＷＬ０は、ドレイン領域Ｄ１とソース領域Ｓ１との間においてＸ軸の方向に伸びる。
このような構造の標準セルＴＣが行と列方向に繰り返して配列されて、図６に示したメモリセルアレイを構成する。
図９及び図１０に示したように、第２実施形態は、第１実施形態と同様に、二つのアクセストランジスタが相変換物質膜のパターンと上部電極を共有することができる。これによって、一つの単位メモリセルごとに相変換物質膜パターン及び上部電極を用意しなければならない場合に比較して、メモリセルの単位面積が減ることを理解することができる。一方、下部電極ＢＥＣ０及びＢＥＣ１の間のＹ軸上での配列間隔は、下部電極と相変換物質膜が接触する発熱領域(図２Ｂに示したＰＴＡ、すなわち、実質的に相変換が起こる部分)を独立的に保障することができる範囲内で設計することができるであろう。
また、相変換物質膜を共有することによるメモリセルの単位面積、特に、チャンネル幅の方向(Ｙ軸の方向)における占有面積を減らすことができるので、相変換物質膜を通過する電流密度を増強させるために、チャンネル幅を伸ばすことができる余裕が確保されることを理解することができる。
図７に示した標準セルＴＣの構造及び図９に示した標準セルＴＣの構造の形成において、相変換物質膜の共有パターン、共有上部電極及び独立した下部電極の形成位置だけ異なり、使用するマスクが異なるものの、プロセス自体は同様のプロセスを採用することができる。
また、上述の実施形態において、下部電極の構造が各々形成されるドレイン領域をアクセストランジスタごとに分離させたことは、読み出し動作時に、ビットラインから共有上部電極を通じて供給される電流が一つのレイアウト標準セルを構成する二つの単位メモリセルを通じて同時に流れないようにするためである。ドレイン領域を分離するパターンは、個別の下部電極と共有上部電極の形成において、レイアウト設計上での障害がない範囲内で多様に実施されることができるであろう。
第３実施の形態(図１１、図１２、図１３Ａ及び図１３Ｂ)
一方、図７または図９に示した実施形態では、標準セルＴＣの領域(図６の点線部分)内でドレイン領域が共有され、それによって、相変換物質膜のパターンを共有することになっているが、標準セルは、図１１に示したように、相変換物質膜を共有し、また接地ラインを共有する形式で設計されることができる。
図１１は、図５示したレイアウト標準セルに関する構造の第３実施形態を示す図面であり、図１２は、図１１の切断線Ｅ−Ｅ'に沿って切断した断面構造を示す。図１１及び図１２に示した標準セルの平面及び断面構造は、図６に示した点線部分に該当する。
図１１を参照すると、単位メモリセルＵＣ０及びＵＣ１に属するアクセストランジスタＭ０及びＭ１のソース領域は互いに共有される。共有されたソース領域Ｓ０１は、活性領域ＡＴＲ０１内に限定される。共有ソース領域Ｓ０1上には、Ｘ軸の方向に接地ラインＧＮＤ０１が伸びる。接地ラインＧＮＤ０１は、アクセストランジスタＭ０及びＭ１に共有される。
単位メモリセルＵＣ０及びＵＣ１に共有される相変換物質膜ＧＳＴ０１の下部電極ＢＥＣ０及びＢＥＣ１はアクセストランジスタＭ０及びＭ１の各ドレイン領域Ｄ０及びＤ１に限定されて各々形成される。各ドレイン領域Ｄ０及びＤ１と下部電極ＢＥＣ０及びＢＥＣ１の各々の間は、ヒータプラグとして作用する導電性のＴｉＮなどからなるコンタクトプラグＣＰ０及びＣＰ１を通じて連結される。共有される相変換物質膜ＧＳＴ０１の上部電極ＴＥＣ０１は、ビットラインコンタクトＢＣ０１を通じてビットラインＢＬ０に連結される。
ここで、ビットラインコンタクトＢＣ０１は、共有ソース領域Ｓ０1と接地ラインＧＮＤ０1とを連結するメタルコンタクト(または接地コンタクト)ＧＣＯ１の上部に形成される。
このように、二つの単位メモリセルＵＣ０及びＵＣ１に属する各可変抵抗体Ｃ０及びＣ１が構造的に相変換物質膜を共有し、また共有ソース領域を通じて接地ラインを共有することによって、単位メモリセルが占有する単位面積を減らすことができる。
図１３Ａは、図１１または図１２に示した標準セルの構造をレイアウト基本単位としてメモリセルアレイをビットライン(例えば、ｍ番目のビットラインＢＬｍ)に対応して構成した一例を示す。図１３Ａにおいて、ビットラインＢＬｍが伸びる方向に沿って標準セルＴＣｇｈ、ＴＣｉｊ及びＴＣｋｌが繰り返して配列されていることが分かる。
すなわち、図１３Ａを参照すると、標準セルＴＣｉｊは、該当する活性領域ＡＴＲｉｊ内で共有ソース領域ＳｉｊをＸ軸の方向に横切る共有接地ラインＧＮＤｉｊに連結される。標準セルＴＣｉｊに属する相変換物質膜ＧＳＴｉｊは、ビットラインコンタクトＢＣｉｊにより連結された共有上部電極ＴＥＣｉｊを通じてビットラインＢＬｍに連結される。標準セルＴＣｉｊの下部電極ＢＥＣｉ及びＢＥＣｊは、各々の該当する独立したドレイン領域Ｄｉ及びＤｊから各々のコンタクトプラグを通じて共有された相変換物質膜ＧＳＴｉｊに連結される。
ビットラインＢＬｍに沿った方向において標準セルＴＣｉｊに隣り合う標準セルＴＣｇｈ及びＴＣｋｌも、そのような方式で構成される。また、図示しないが、複数のビットラインの配列方向（並べられる方向、すなわち、Ｘ軸方向）に沿っても、図１３（Ａ）に示した構造が繰り返して配列されることを理解しなければならない。
一方、図１３Ｂに示したメモリセルアレイの配列パターンは、図１３Ａに示した構成と異なって、ビットラインＢＬｍの伸長方向に沿って配列された標準セルＴＣｇｈ、ＴＣｉｊ及びＴＣｋｌなどが１つの相変換物質膜ＧＳＴｍを共有する。すなわち、各Ｙ軸の方向に伸び、Ｘ軸方向に並べて配列されたビットラインごとに一つずつの共有された相変換物質膜が配置される。共有された相変換物質膜ＧＳＴｍの下部に接触する下部電極ＢＥＣｈ、ＢＥＣｉ、ＢＥＣｊ及びＢＥＣｋなどは、単位メモリセル(または各々のアクセストランジスタ)ごとに独立的に形成される。図１３Ｂにおけるドレイン及びソース領域と共有接地ライン及び上下部電極の連結構造は、図１３Ａと同一である。
図１１と関連して既に説明したように、標準セル単位で接地ラインを共有し、相変換物質膜を共有することによって、単位メモリセルの占有面積が減るので、これを図１３Ａまたは図１３Ｂのようにメモリセルアレイを構成した場合において、制限された面積に集積される標準セルの個数、すなわちメモリ容量分の全体的なメモリセルアレイの面積が減ることを理解することができる。また、標準セル単位に共有された上部電極を有するので、メモリセルアレイの全体的にビットラインに対するコンタクトレジスタンス(ｃｏｎｔａｃｔ ｒｅｓｉｓｔａｎｃｅ)を減らすことができる。
比較すると、図１３Ｂに示したメモリセルアレイの構造が図１３Ａに示した構造より集積度をさらに向上させ、ビットラインの抵抗をより減らすことができるであろう。また、電流が流れる時に、相変換物質膜の結晶化または非晶質状態が相変換物質膜(例えば、ＧＳＴｍ)の下部電極接触領域(例えば、図２Ｂの発熱領域ＰＴＡ)内で、均一になされ、これはビットラインを通じた電流が相変換物質膜の下部電極を基準にして上下または左右に均一に流れるためである。
第４実施の形態(図１４、図１５及び図１６)
図１４は、図５に示した標準セル(または図６の点線領域)がソース領域と接地ラインとを共有する構造における他の実施形態として、レイアウト設計の便宜と効率を向上させてより高密度化したメモリセルアレイ構造を示している。
図１５は図１４の切断線Ｆ−Ｆ'に沿って切断した断面構造を示し、図１６は図１４による方式でメモリセルアレイを構成した実例を示す。
図１及び至図１５を参照すると、一つの標準セルに含まれた単位メモリセル(例えば、ＵＣ０及びＵＣ１)の各々には、相変換物質膜ＧＳＴ０及びＧＳＴ１が各々独立的に配置される。それによって、上部電極ＴＥＣ０及びＴＥＣ１も単位メモリセルごとに各々のビットラインコンタクトＢＣ０及びＢＣ１に各々形成される。単位メモリセルごとに独立的に配置された相変換物質膜ＧＳＴ０及びＧＳＴ１は、各々の該当するドレイン領域Ｄ０及びＤ１にコンタクトプラグＣＰ０及びＣＰ１と、下部電極ＢＥＣ０及びＢＥＣ１を通じて各々連結される。
互いに独立した相変換物質膜ＧＳ０及びＧＳＴ１のパターンは、隣り合う他のメモリセルによって共有されるように、標準セル領域のエッジまで拡張されている。このような相変換物質膜のパターンは、図１１のパターンすなわち単位標準セル領域内でのみ相変換物質膜が共有された形態とは異なることが分かる。また、ビットラインコンタクトＢＣ０及びＢＣ１も隣り合う他のメモリセルによって共有されるように、図１１に示したパターンの１／２のサイズでエッジに配置される。このようなビットラインコンタクトの配置は、図１１に示したビットラインコンタクトが該当するドレイン領域に専属した形態とは異なることが分かる。
相変換物質膜とビトラインコンタクトに関するこのような配置(隣り合う標準セルとの共有形態)は、単位メモリセルの占有面積を減らすことはもちろん、メモリセルアレイの集積度をより向上させるのに有利である。
一方、共有されたソース領域Ｓ０1には、メタルからなる接地コンタクトＧＣ０及びＧＣ１を各々通じて共有接地ラインＧＮＤ０１が連結されてＸ軸の方向に伸びる。各単位メモリセルにはワードラインＷＬ０及びＷＬ１が各々配置されてＸ軸の方向に伸びる。
ここで、ワードラインＷＬ０及びＷＬ１と共有された接地ラインＧＮＤ０１は、活性領域ＡＴＲ０１の範囲内において、その一部が斜線形態(ｔｗｉｓｔｅｄ)である。特に、共有された接地ラインＧＮＤ０１と共有されたソース領域Ｓ０１を連結する接地コンタクトＧＣ０及びＧＣ１は、共有接地ラインＧＮＤ０１の斜線(ｔｗｉｓｔｅｄ)部分を隔てて一定の間隔に形成されている。
図１６は、図１４に示した標準セルのレイアウトパターンを基本単位(点線の領域)にしてメモリセルアレイを構成した実例を示す。図１６は、二つの任意のビットラインＢＬｍ及びＢＬｎを基準にした対称(ｍｉｒｒｏｒｅｄ)構造で標準セルが行と列に配列されている。
図１４と関連して説明したように、図１６によると、隣り合う標準セルは、相変換物質膜とビットラインコンタクトとを共有する。すなわち、ビットラインＢＬｎに対して配列された標準セルを例として説明すると、互いに隣り合う標準セルＴＣ０１と標準セルＴＣ２３は、相変換物質膜ＧＳＴ１２とビットラインコンタクトＢＣ１２とを共有する。また、互いに隣り合う標準セルＴＣ２３と標準セルＴＣ４５は、相変換物質膜ＧＳＴ３４とビットラインコンタクトＢＣ３４とを共有する。同様に、互いに隣り合う標準セルＴＣ４５と標準セルＴＣ６７は、相変換物質膜ＧＳＴ５６とビットラインコンタクトＢＣ５６とを共有する。ビットラインＢＬｍ側に該当する標準セルもビットラインＢＬｎの標準セルに対して対称形態に配列されたこと以外は、ビットラインＢＬｎに対する場合と同一の方式で構成される。
メモリセルアレイの全体にわたって図１４に示した標準セルのパターンを基本にした図１６に示したレイアウト構造が繰り返して配列されることによって、単位パターンが個別的に仕分けされて配列された場合に比較して、集積密度が向上することができることを理解することができる。
第５実施の形態(図１７及び図１８)
図１７は、図５に示した標準セル(または図６の点線の領域)がソース領域と接地ラインとを共有する構造に関する他の実施形態として、図１４のレイアウトパターンにおける活性領域と相変換物質膜のパターンを変形して標準セルの構造を設計したものである。上述の実施形態が志向したように、設計の便宜と効率を向上させて、より高密度のメモリセルアレイ構造を提供するためである。
図１７のレイアウト構造による断面構造は図１５と同一であり、図１８は図１７による方式でメモリセルアレイを構成した実例を示す。
図１７では、活性領域ＡＴＲ０１のパターンは“Ｓ”字などのように平面上で屈曲を有する形状で限定されている。また、一つの標準セルに含まれた単位メモリセル(例えば、ＵＣ０及びＵＣ１)の各々には、相変換物質膜ＧＳＴ０及びＧＳＴ１が、図１４の場合のように、各々独立的に配置される。しかし、相変換物質膜ＧＳＴ０及びＧＳＴ１のパターンは、共有された接地ラインＧＮＤ０１を中心に互いに逆相でほぼ対称になった多角形の形状を有する。活性領域及び相変換物質膜のこのようなパターン変更は、制限されたメモリセルアレイの面積内でより効率的な配置のために、単純に図１７に示したパターンではなく、設計環境に応じて他の形状の屈曲を有するパターンに多様に変更することができるであろう。
活性領域ＡＴＲ０１と相変換物質膜ＧＳＴ０１のパターンを除いた他の構造は、図１４の形態と同一である。すなわち、上部電極ＴＥＣ０及びＴＥＣ１は、単位メモリセルごとに各々のビットラインコンタクトＢＣ０及びＢＣ１に各々形成される。単位メモリセルごとに独立的に配置された相変換物質膜ＧＳＴ０及びＧＳＴ１は、各々の該当するドレイン領域Ｄ０及びＤ１にコンタクトプラグＣＰ０及びＣＰ１と、下部電極ＢＥＣ０及びＢＥＣ１を通じて各々連結される。互いに独立した相変換物質膜ＧＳ０及びＧＳＴ１のパターンは、隣り合う他のメモリセルによって共有されるように、標準セル領域のエッジまで拡張される。このような相変換物質膜のパターンは、図１４の場合と同様に、図１１のパターンすなわち単位標準セル領域内でだけ相変換物質膜が共有された形態とは異なる。また、ビットラインコンタクトＢＣ０及びＢＣ１も、隣り合う他のメモリセルに共有されるように、図１１に示したパターンの１／２のサイズでエッジに配置される。このようなビットラインコンタクトの配置は、図１１に示したビットラインコンタクトが該当するドレイン領域に専属した形態とは異なる。図１４の場合と同様に、共有されたソース領域Ｓ０１にはメタルからなる接地コンタクトＧＣ０及びＧＣ１を各々通じて共有接地ラインＧＮＤ０１が連結されてＸ軸の方向に伸びる。各単位メモリセルには、ワードラインＷＬ０及びＷＬ１が各々配置されてＸ軸の方向に伸びる。ここで、ワードラインＷＬ０及びＷＬ１と共有された接地ラインＧＮＤ０１は、活性領域ＡＴＲ０１の範囲内でその一部が斜線形態(ｔｗｉｓｔｅｄ)になっている。特に、共有された接地ラインＧＮＤ０１と共有されたソース領域Ｓ０１を連結する接地コンタクトＧＣ０及びＧＣ１は、共有接地ラインＧＮＤ０１の斜線(ｔｗｉｓｔｅｄ)部分を隔てて一定の間隔で形成されている。
相変換物質膜とビトラインコンタクトに関するこのような配置(隣り合う標準セルとの共有形態)は、単位メモリセルの占有面積を減らすことはもちろん、メモリセルアレイの集積度をより向上させるのに有利である。
図１８は、図１７に示した標準セルのレイアウトパターンを基本単位(点線領域)にしてメモリセルアレイを構成した実例を示す。図１８は、二つの任意のビットラインＢＬｍ及びＢＬｎを基準にした対称(ｍｉｒｒｏｒｅｄ)構造で標準セルが行と列と配列されている。
図１６の場合と同様に、図１８によると、隣り合う標準セルは、相変換物質膜とビットラインコンタクトとを共有する。すなわち、ビットラインＢＬｎに対して配列された標準セルを例として説明すると、互いに隣り合う標準セルＴＣ０１と標準セルＴＣ２３は、相変換物質膜ＧＳＴ１２とビットラインコンタクトＢＣ１２とを共有する。また、互いに隣り合う標準セルＴＣ２３と標準セルＴＣ４５は、相変換物質膜ＧＳＴ３４とビットラインコンタクトＢＣ３４とを共有する。同様に、互いに隣り合う標準セルＴＣ４５と標準セルＴＣ６７は、相変換物質膜ＧＳＴ５６とビットラインコンタクトＢＣ５６とを共有する。ビットラインＢＬｍ側に該当する標準セルも、ビットラインＢＬｎの標準セルに対して対称形態に配列されたこと以外は、ビットラインＢＬｎに対する場合と同一の方式で構成される。
図１６の場合と同様に、メモリセルアレイの全体にわたって図１７に示した標準セルのパターンを基本にした図１８に示したレイアウト構造が繰り返して配列されることによって、単位パターンが個別的に区分されて配列された場合に比較して、集積密度が向上することができることを理解することができる。
上述の実施形態として示した本発明の手段または方法にしたがって、本発明の技術分野で通常の知識を持つ者は、本発明の範囲内で本発明の変形及び応用が可能である。例えば、上述の実施形態では、二つの単位メモリセルを一つの標準セルにしてレイアウト構成を行ったが、動作上の欠陥が発生しない範囲内でさらに多い数の単位メモリセルが一つの相変換物質膜パターンを共有するようにして、その集積密度を高めることが可能である。また、本発明は、相変換物質膜を構成する化合物の種類に関係なく、マスク工程によって所望のパターンを作ることができるものに適用可能である。
相変換ＲＡＭの単位メモリセルの等価回図である。 図１による単位メモリセルの平面構造図である。 図１による単位メモリセルの断面構造図である。 相変換ＲＡＭのメモリセルに使用される相変換物質の特性を示すグラフである。 図１の単位メモリセルで構成したメモリセルアレイの回路図である。 二つの単位メモリセルを一つのセルレイアウト単位で構成したレイアウト標準セルの等価回図である。 図５のレイアウト標準セルが配列されたメモリセルアレイの回路図である。 本発明の第１実施形態によって図５に示したレイアウト標準セルの全体的なパターンを示す平面図である。 図７の切断線Ａ−Ａ'に沿って切断した断面構造図である。 図７の切断線Ｂ−Ｂ'に沿って切断した断面構造図である。 本発明の第２実施形態によって図５に示したレイアウト標準セルの全体的なパターンを示す平面図である。 図９の切断線Ｃ−Ｃ'に沿って切断した断面構造図である。 本発明の第３実施形態によって図５に示したレイアウト標準セルの全体的なパターンを示す平面図である。 図１１での切断線Ｅ−Ｅ'に沿って切断した断面構造図である。 図１１に示したレイアウト標準セルが一つのビットラインに対応して配列されたメモリセルアレイの実例を示す平面図である。 図１１に示したレイアウト標準セルが一つのビットラインに対応して配列されたメモリセルアレイの実例を示す平面図である。 本発明の第４実施形態によって図５に示したレイアウト標準セルの全体的なパターンを示す平面図である。 図１４の切断線Ｆ−Ｆ'に沿って切断した断面構造図である。 図１４に示したレイアウト標準セルが二つのビットラインに対応して配列されたメモリセルアレイの一例を示す平面図である。 本発明の第５実施形態によって図５に示したレイアウト標準セルの全体的なパターンを示す平面図である。 図１７に示したレイアウト標準セルが二つのビットラインに対応して配列されたメモリセルアレイの一例を示す平面図である。
符号の説明
ＣＰ コンタクトプラグ
ＢＥＣ 下部電極
ＴＥＣ 上部電極
ＧＳＴ 相変換物質膜
ＢＣ ビットラインコンタクト
ＴＣ 標準セル

Claims (23)

  1. 複数の単位領域が配列されたメモリセルアレイを有する相変換メモリ装置において、
    前記単位領域が、
    第１方向に伸びる第１導電線と、
    第２方向に伸びる複数の第２導電線と、
    前記第１導電線に電気的に連結される相変換物質膜と、
    所定の活性領域内に限定され、前記相変換物質膜に電気的に連結される第１半導体領域と、
    前記活性領域内に限定され、前記第２導電線を隔てて前記第１半導体領域から離隔された第２半導体領域とを具備することを特徴とする相変換メモリ装置。
  2. 前記単位領域が、
    前記第１導電線と前記相変換物質膜を電気的に連結する第１電極と、
    前記相変換物質膜と前記第１半導体領域を電気的に連結する複数の第２電極とをさらに具備することを特徴とする請求項１に記載の相変換メモリ装置。
  3. 前記第２電極が前記第１半導体領域と所定の導電物質層を通じて各々連結されることを特徴とする請求項２に記載の相変換メモリ装置。
  4. 前記単位領域が、
    第２方向に伸びる複数の第３導電線をさらに具備することを特徴とする請求項１に記載の相変換メモリ装置。
  5. 前記第２半導体領域が複数個であり、前記第３導電線が前記複数個の第２半導体領域と各々電気的に連結されることを特徴とする請求項４に記載の相変換メモリ装置。
  6. 前記第３導電線の各々が前記単位領域に属する前記第２半導体領域と前記単位領域に隣り合う他の単位領域の前記第２半導体領域と共通に連結されることを特徴とする請求項５に記載の相変換メモリ装置。
  7. 前記第３導電線が接地ラインであることを特徴とする請求項４に記載の相変換メモリ装置。
  8. 前記第１導電線がビットラインであることを特徴とする請求項１に記載の相変換メモリ装置。
  9. 前記第２導電線がワードラインであることを特徴とする請求項１に記載の相変換メモリ装置。
  10. 前記第２電極が前記第１方向に配列されることを特徴とする請求項１に記載の相変換メモリ装置。
  11. 前記第２電極が前記第２方向に配列されることを特徴とする請求項１に記載の相変換メモリ装置。
  12. 前記単位領域が、
    第２方向に伸びる第３導電線をさらに具備することを特徴とする請求項１に記載の相変換メモリ装置。
  13. 前記第２半導体領域が複数個であり、前記第３導電線が前記複数個の第２半導体領域に共有されることを特徴とする請求項１２に記載の相変換メモリ装置。
  14. 前記第３導電線が接地ラインであり、前記第１及び第２導電線が各々ビットライン及びワードラインであることを特徴とする請求項１２に記載の相変換メモリ装置。
  15. 前記相変換物質膜が前記第２導電線の間に位置することを特徴とする請求項１に記載の相変換メモリ装置。
  16. 前記相変換物質膜が互いに隣り合う前記単位領域に共有されることを特徴とする請求項１に記載の相変換メモリ装置。
  17. 相変換メモリ装置において、
    ビットラインと、
    各々ドレイン領域を有する複数のアクセストランジスタと、
    前記ビットラインに第１電極を通じて電気的に連結され、前記ドレイン領域に複数の第２電極を通じて電気的に連結され、前記アクセストランジスタに共有される相変換物質膜とを具備することを特徴とする相変換メモリ装置。
  18. 前記アクセストランジスタのソース領域が接地ラインに各々連結されることを特徴とする請求項１７に記載の相変換メモリ装置。
  19. 前記ドレイン領域及び前記ソース領域が所定の活性領域内に限定されることを特徴とする請求項１８に記載の相変換メモリ装置。
  20. 前記活性領域が複数の行と列に配列され、隣り合う前記活性領域は互いに絶縁されることを特徴とする請求項１９に記載の相変換メモリ装置。
  21. 前記接地ラインが互いに隣り合う前記活性領域の前記ソース領域に共有されることを特徴とする請求項２０に記載の相変換メモリ装置。
  22. 前記アクセストランジスタのソース領域が一つの接地ラインに共通に連結されることを特徴とする請求項１７に記載の相変換メモリ装置。
  23. 前記アクセストランジスタが前記ドレイン領域を共有することを特徴とする請求項１７に記載の相変換メモリ装置。
JP2004156583A 2003-06-04 2004-05-26 相変換メモリ装置 Expired - Fee Related JP4554991B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0036089A KR100504700B1 (ko) 2003-06-04 2003-06-04 고집적 상변환 램

Publications (2)

Publication Number Publication Date
JP2004363586A true JP2004363586A (ja) 2004-12-24
JP4554991B2 JP4554991B2 (ja) 2010-09-29

Family

ID=33487885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004156583A Expired - Fee Related JP4554991B2 (ja) 2003-06-04 2004-05-26 相変換メモリ装置

Country Status (4)

Country Link
US (2) US6943395B2 (ja)
JP (1) JP4554991B2 (ja)
KR (1) KR100504700B1 (ja)
CN (1) CN100474448C (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132045A1 (ja) * 2005-06-10 2006-12-14 Sharp Kabushiki Kaisha 不揮発性記憶素子とその製造方法
JP2007080978A (ja) * 2005-09-12 2007-03-29 Elpida Memory Inc 相変化メモリ素子、相変化メモリｉｃ、相変化メモリ素子の製造方法および相変化メモリｉｃの製造方法
JP2007273963A (ja) * 2006-03-02 2007-10-18 Qimonda Ag 自己整合プロセスを用いて形成された相変化メモリ
JP2007294948A (ja) * 2006-04-07 2007-11-08 Qimonda Ag 相変化材料から成る共通ボリューム内に記憶場所を有するメモリ
JP2009536466A (ja) * 2006-06-28 2009-10-08 インテル・コーポレーション 探査プローブ（ｓｓｐ）記憶装置のためのビット消去アーキテクチャ
US7714314B2 (en) 2006-07-12 2010-05-11 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2013026514A (ja) * 2011-07-22 2013-02-04 Sony Corp 記憶装置およびその製造方法
JP5157448B2 (ja) * 2005-10-19 2013-03-06 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1756668B (zh) * 2003-04-30 2010-05-05 三菱化学媒体股份有限公司 相变记录材料和信息记录介质
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
KR100668825B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
KR100681812B1 (ko) * 2004-07-03 2007-02-12 비손반도체 주식회사 고속 저전력 상변화 메모리 장치
KR100657897B1 (ko) 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7173841B2 (en) * 2004-12-03 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic memory array
WO2006064441A2 (en) * 2004-12-13 2006-06-22 Koninklijke Philips Electronics, N.V. Programmable phase-change memory and method therefor
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
US20060179205A1 (en) * 2005-01-11 2006-08-10 Phison Electronics Corp. [expandable integrated circuit and operation procedure thereof]
EP1684352B1 (en) * 2005-01-21 2008-09-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
KR100675289B1 (ko) 2005-11-14 2007-01-29 삼성전자주식회사 상변화 기억 셀 어레이 영역 및 그 제조방법들
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7606055B2 (en) * 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
US7505348B2 (en) * 2006-10-06 2009-03-17 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
KR100772116B1 (ko) 2006-10-31 2007-11-01 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100785807B1 (ko) * 2006-12-05 2007-12-13 한국전자통신연구원 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법
KR100791008B1 (ko) 2006-12-26 2008-01-04 삼성전자주식회사 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품
KR100967676B1 (ko) 2006-12-27 2010-07-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100800911B1 (ko) 2006-12-28 2008-02-04 동부일렉트로닉스 주식회사 상변화 메모리소자의 제조방법
US7521372B2 (en) * 2006-12-29 2009-04-21 Industrial Technology Research Institute Method of fabrication of phase-change memory
KR100819560B1 (ko) * 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US7684227B2 (en) 2007-05-31 2010-03-23 Micron Technology, Inc. Resistive memory architectures with multiple memory cells per access device
US8513637B2 (en) * 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
US7890892B2 (en) * 2007-11-15 2011-02-15 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
JP2009291514A (ja) * 2008-06-09 2009-12-17 Canon Inc 静電容量型トランスデューサの製造方法、及び静電容量型トランスデューサ
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
JP4606520B2 (ja) * 2009-03-25 2011-01-05 パナソニック株式会社 抵抗変化型不揮発性記憶装置
US9781782B2 (en) 2012-09-21 2017-10-03 Cree, Inc. Active current limiting for lighting apparatus
US9192016B1 (en) 2014-05-22 2015-11-17 Cree, Inc. Lighting apparatus with inductor current limiting for noise reduction

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100464A (en) * 1979-12-13 1981-08-12 Energy Conversion Devices Inc Programmable cell used for programmable electronically operating row element
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP2002319662A (ja) * 2001-04-20 2002-10-31 Canon Inc 磁気メモリ装置
JP2002334585A (ja) * 2001-05-02 2002-11-22 Sony Corp 半導体記憶装置
JP2003086773A (ja) * 2001-09-07 2003-03-20 Canon Inc 磁気メモリ装置およびその製造方法
JP2003100991A (ja) * 2001-09-20 2003-04-04 Ricoh Co Ltd 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
WO2003044802A2 (en) * 2001-11-20 2003-05-30 Micron Technology Inc. Complementary bit pcram (programmable conductor ram) and method of operation
JP2004087069A (ja) * 2002-06-25 2004-03-18 Sharp Corp メモリセル及び記憶装置
JP2004185754A (ja) * 2002-12-05 2004-07-02 Sharp Corp 半導体記憶装置及びメモリセルアレイの消去方法
JP2004349504A (ja) * 2003-05-22 2004-12-09 Hitachi Ltd 半導体集積回路装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500706B1 (en) * 2001-03-19 2002-12-31 Taiwan Semiconductor Manufacturing Company Bit-line interconnection scheme for eliminating coupling noise in stack DRAM cell with capacitor under bit-line (CUB) in stand-alone or embedded DRAM
US6747286B2 (en) * 2001-06-30 2004-06-08 Ovonyx, Inc. Pore structure for programmable device
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) * 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6576921B2 (en) * 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
US6597031B2 (en) * 2001-12-18 2003-07-22 Mitsubishi Denki Kabushiki Kaisha Ovonic unified memory device and magnetic random access memory device
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
KR100603558B1 (ko) 2002-02-22 2006-07-24 오보닉스, 아이엔씨. 칼코겐화물 클래딩을 사용한 단일 레벨 금속 메모리 셀
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100464A (en) * 1979-12-13 1981-08-12 Energy Conversion Devices Inc Programmable cell used for programmable electronically operating row element
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP2002319662A (ja) * 2001-04-20 2002-10-31 Canon Inc 磁気メモリ装置
JP2002334585A (ja) * 2001-05-02 2002-11-22 Sony Corp 半導体記憶装置
JP2003086773A (ja) * 2001-09-07 2003-03-20 Canon Inc 磁気メモリ装置およびその製造方法
JP2003100991A (ja) * 2001-09-20 2003-04-04 Ricoh Co Ltd 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
WO2003044802A2 (en) * 2001-11-20 2003-05-30 Micron Technology Inc. Complementary bit pcram (programmable conductor ram) and method of operation
JP2005510005A (ja) * 2001-11-20 2005-04-14 マイクロン テクノロジー インコーポレイテッド コンプリメンタリ・ビットｐｃｒａｍセンス増幅器及びその動作方法
JP2004087069A (ja) * 2002-06-25 2004-03-18 Sharp Corp メモリセル及び記憶装置
JP2004185754A (ja) * 2002-12-05 2004-07-02 Sharp Corp 半導体記憶装置及びメモリセルアレイの消去方法
JP2004349504A (ja) * 2003-05-22 2004-12-09 Hitachi Ltd 半導体集積回路装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132045A1 (ja) * 2005-06-10 2006-12-14 Sharp Kabushiki Kaisha 不揮発性記憶素子とその製造方法
US7728321B2 (en) 2005-09-12 2010-06-01 Elipida Memory Inc. Phase change memory device and method of manufacturing the device
JP2007080978A (ja) * 2005-09-12 2007-03-29 Elpida Memory Inc 相変化メモリ素子、相変化メモリｉｃ、相変化メモリ素子の製造方法および相変化メモリｉｃの製造方法
JP5157448B2 (ja) * 2005-10-19 2013-03-06 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
JP2007273963A (ja) * 2006-03-02 2007-10-18 Qimonda Ag 自己整合プロセスを用いて形成された相変化メモリ
JP2007294948A (ja) * 2006-04-07 2007-11-08 Qimonda Ag 相変化材料から成る共通ボリューム内に記憶場所を有するメモリ
US8338813B2 (en) 2006-06-28 2012-12-25 Intel Corporation Bit-erasing architecture for seek-scan probe (SSP) memory storage
JP2009536466A (ja) * 2006-06-28 2009-10-08 インテル・コーポレーション 探査プローブ（ｓｓｐ）記憶装置のためのビット消去アーキテクチャ
US7714314B2 (en) 2006-07-12 2010-05-11 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7884348B2 (en) 2006-07-12 2011-02-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8232543B2 (en) 2006-07-12 2012-07-31 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8546783B2 (en) 2006-07-12 2013-10-01 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2013026514A (ja) * 2011-07-22 2013-02-04 Sony Corp 記憶装置およびその製造方法

Also Published As

Publication number Publication date
US6943395B2 (en) 2005-09-13
KR20040104834A (ko) 2004-12-13
US20040245554A1 (en) 2004-12-09
US20050247922A1 (en) 2005-11-10
CN1574092A (zh) 2005-02-02
CN100474448C (zh) 2009-04-01
KR100504700B1 (ko) 2005-08-03
US7838862B2 (en) 2010-11-23
JP4554991B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
JP4554991B2 (ja) 相変換メモリ装置
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
US7453716B2 (en) Semiconductor memory device with stacked control transistors
JP4800017B2 (ja) 半導体記憶装置
CN102870215B (zh) 垂直晶体管相变存储器
US7233017B2 (en) Multibit phase change memory device and method of driving the same
US7037762B2 (en) Phase changeable memory devices having multi-level data storage elements and methods of fabricating the same
KR100796430B1 (ko) 메모리를 위한 상 변화 액세스 디바이스
KR100647218B1 (ko) 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
US7733691B2 (en) Memory device including thermal conductor located between programmable volumes
CN111816237B (zh) 包括层叠存储单元的阻变存储器件
JP4577692B2 (ja) 不揮発性メモリ素子及びその製造方法
KR100640641B1 (ko) 적층된 메모리 셀을 구비하는 반도체 메모리 장치 및적층된 메모리 셀의 형성 방법
JP4628935B2 (ja) 不揮発性半導体記憶装置
JP5634002B2 (ja) 相変化型不揮発性メモリ及び半導体装置
US7977661B2 (en) Memory having shared storage material
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
US20080303015A1 (en) Memory having shared storage material
KR100772116B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100681812B1 (ko) 고속 저전력 상변화 메모리 장치
JP2023180600A (ja) 半導体記憶装置
Bez et al. Progress and perspective of phase-change memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees