WO2006132045A1 - 不揮発性記憶素子とその製造方法 - Google Patents

Abstract

　　本発明は上記の問題に鑑みてなされたものであり、その目的は、情報の書込み時及び消去時における過渡電流を小さくし、消費電流を低減することができる不揮発性記憶素子及びその製造方法を提供する点にある。 　　電気抵抗状態の高低を情報として記憶することができる可変抵抗体４と、可変抵抗体４に接する複数の電極２を備えてなる不揮発性記憶素子であって、複数の電極２の内の少なくとも１つの電極２の可変抵抗体４との接触面積が、不揮発性記憶素子の作製に用いる製造プロセスの最小加工寸法の２乗よりも小さいことを特徴とする。

Description

明 細 書

不揮発性記憶素子とその製造方法

技術分野

[0001] 電気抵抗を利用して情報を記憶する不揮発性記憶素子、及び、この不揮発性記憶 素子の製造方法に関する。

背景技術

[0002] 近年、フラッシュメモリに代わる高速動作可能な次世代の不揮発性ランダムアクセス メモリ（NVRAM : Nonvolatile Random Access Memory) として、 FeRAM (F erroelectric RAM)、 MRAM (Magnetic RAM)、 OUM (Ovonic Unified Memory)等の様々なデバイス構造を持つメモリが開発されており、高性能化、高信 頼性化、低コスト化、及び、プロセス整合性等の観点から、様々なデバイス構造が提 案されている。

[0003] これらの既存技術に対し、米国ヒューストン大の Shangquing Liuや Alex Ignati e_v等によって、電気抵抗 (可変抵抗体)を利用した不揮発性記憶素子において、可 変抵抗体として超巨大磁気抵抗効果で知られるベロブスカイト材料を用い、可変抵 抗体に電気的パルスを印加することによって、電気抵抗の特性、ここでは、抵抗値を 可逆的に変化させる方法が開示されている (特許文献 1及び非特許文献 1参照)。こ の方法は、可変抵抗体として超巨大磁気抵抗効果で知られるベロブスカイト材料を 用いながらも、磁場の印加なしに室温において、数桁にわたる抵抗値の変化が現れ るという極めて画期的なものである。

[0004] この現象を利用した可変抵抗体を用いた不揮発性記憶素子からなる可変抵抗型 不揮発性メモリは、 MRAMと異なり、磁場を印加する必要がないため消費電力が極 めて低ぐ微細化、高集積化も容易である。更に、抵抗変化のダイナミックレンジが M RAMに比べ格段に広いため、多値記憶が可能であるという優れた特徴を持つ。実 際のデバイスにおける不揮発性記憶素子の基本構造は極めて単純で、基板垂直方 向に、下部電極材料、可変抵抗体としてのぺロブスカイト型金属酸化物、及び、上部 電極材料が順に積層された構造となっている。より具体的には、特許文献 1の方法に よって作製される記憶素子は、下部電極材料が、ランタン'アルミニウム酸ィ匕物 LaAl O (LAO)の単結晶基板上に堆積されたイットリウム 'バリウム '銅酸ィ匕物 YBa Cu O

3 2 3

(YBCO)膜から形成され、ベロブスカイト型金属酸ィ匕物が、結晶性プラセオジム '力 ルシゥム 'マンガン酸化物 Pr Ca MnO (PCMO)膜から形成され、上部電極材料 力 スパッタリングで堆積された Ag膜から形成されている。この不揮発性記憶素子は 、上部電極及び下部電極の間に、 51ボルトの電圧パルス印加し、正、負の異なる極 性のパルスを印加することにより、可変抵抗体の抵抗値を可逆的に変化させることが できる。そして、この可逆的な抵抗変化現象 (以下、適宜「スイッチング動作」と称す） における抵抗値を読み出すことによって、不揮発性記憶素子からデータを読み出す ことができる。

[0005] 更に、上記 PCMO膜等で構成される可変抵抗体の抵抗値の変化を利用して情報 を記憶する不揮発性記憶素子を、行方向及び列方向に夫々複数、マトリクス状に配 列してメモリセルアレイを形成し、該メモリセルアレイの周辺に、メモリセルアレイの各 不揮発性記憶素子に対するデータの書込み、消去、及び、読出し等を制御する回路 を配置することで、不揮発性半導体記憶装置を構成することができる。

[0006] 可変抵抗体を備える不揮発性記憶素子 (メモリセル)を利用したメモリセルアレイと しては、例えば、クロスポイントメモリがある（特許文献 2参照)。ここで、図 13は、特許 文献 2のクロスポイントメモリの構造を示す斜視図である。このクロスポイントメモリは、 絶縁膜 20中に形成された電極 18を構成する電極線 18'と、電極線 18'に直行し電 極 19を構成する電極線 19'の交点（クロスポイント）の夫々に、可変抵抗体 17が配置 されている。図 14は、図 13中の一点鎖線で囲まれた断面における一つのメモリセル の断面図である。このメモリセルは、可変抵抗体 17の上下に 2つの電極が接する構 造となっており、電極 19と電極 18の間に適当な電気的パルスを印加することにより、 可変抵抗体 17の抵抗値を変化させることができる。この抵抗変化現象を利用し、可 変抵抗体 17の抵抗値を情報に対応させることにより、情報の記憶や消去を行うことが できる。尚、情報の読み出しは、電極 19と電極 18の間に適当な電位差を与えて、各 メモリセルの抵抗値を電極に流れる信号として読み出して行う。

[0007] 特許文献 1：米国特許第 6204139号明細書 特許文献 2：特開 2003— 68983号公報

特許文献 l : Liu, S. Q. ま力 "Electric― pulse― induced reversible Resis tance change effect m magnetoresistive films , Applied Physics Let ter, Vol. 76, pp. 2749 - 2751, 2000年

発明の開示

発明が解決しょうとする課題

[0008] し力しながら、上記特許文献 2の不揮発性記憶素子は、電極 19と電極 18の間に電 気的パルスを印加して情報の書込み及び消去を行うため、情報の書込み時及び消 去時に過渡電流が流れ、この過渡電流によって、不揮発性半導体記憶装置におけ る消費電流が増加するという問題があった。

[0009] ここで、不揮発性記憶素子を利用した可変抵抗型不揮発性メモリでは、不揮発性 記憶素子の各電極に印加する電気的パルスの極性を変えることによって、可変抵抗 体の抵抗値が可逆的に変化する。また、可変抵抗体に接する 2つの電極の接触面積 を逆転させると、電気パルスの極性と抵抗値の高低の対応が逆転する。このことから 、可変抵抗体の抵抗変化は、可変抵抗体全体で生じている現象ではなぐ電極と可 変抵抗体の接触領域、または、電極と可変抵抗体の接触領域の近傍で起こる現象 であることがわ力つた。尚、可変抵抗体を構成する金属酸化物が均質であれば、電 流が流れる方向のメモリセルの断面積が小さいほど、書込み時と消去時の電流は小 さくなる。書込み時及び消去時において、電流が流れる方向の断面積を小さくすれ ば過渡電流が小さくなるが、不揮発性記憶素子における抵抗変化は、可変抵抗体中 の電極近傍の現象であるので、電極と可変抵抗体の接触面積を低減することで、書 込み時及び消去時の過渡電流を低減することができる。

[0010] 尚、特許文献 2の不揮発性記憶素子では、電極と可変抵抗体 17の接触面積が、 製造プロセスにおける最小カ卩ェ寸法で決まり、図 13に示すように、最小加工寸法の 2乗よりも接触面積を小さくすることができない。また、電流方向のメモリセル断面積は 、微細加工技術によって下限が与えられるが、微細加工技術の進展は益々困難にな つてきており、更に、最先端の微細加工のコストは増大する一方である。

[0011] 本発明は上記の問題に鑑みてなされたものであり、その目的は、情報の書込み時 及び消去時における過渡電流を小さくし、消費電流を低減することができる不揮発性 記憶素子を提供する点にある。更に、本発明の目的は、より高コストな最先端微細加 ェ技術を用いることなぐ低コストで、情報の書込み時及び消去時の過渡電流を低減 することができる不揮発性記憶素子の製造方法を提供する点にある。

課題を解決するための手段

[0012] 上記目的を達成するための本発明に係る不揮発性記憶素子は、電気抵抗状態の 高低を情報として記憶することができる可変抵抗体と、前記可変抵抗体に接する複 数の電極を備えてなる不揮発性記憶素子であって、前記複数の電極の内の少なくと も 1つの電極の前記可変抵抗体との接触面積が、前記不揮発性記憶素子の作製に 用 、る製造プロセスの最小加ェ寸法の 2乗よりも小さ 、ことを第 1の特徴とする。

[0013] 上記特徴の本発明に係る不揮発性記憶素子は、更に、前記複数の電極の内の少 なくとも 1つの電極力 前記可変抵抗体の側面と接する側方電極であることを第 2の 特徴とする。

[0014] 更に、上記特徴の本発明に係る不揮発性記憶素子は、前記側方電極の内の少な くとも 1つの側方電極の膜厚が前記最小加工寸法より薄く形成され、少なくとも 1つの 前記側方電極の前記可変抵抗体との接触面積が前記最小加工寸法の 2乗よりも小 さいことを第 3の特徴とする。

[0015] 上記第 2または第 3の特徴の本発明に係る不揮発性記憶素子は、前記複数の電極 の内の 1つの電極が、前記側方電極であることを第 4の特徴とする。

[0016] また、上記第 2または第 3の特徴の本発明に係る不揮発性記憶素子は、前記複数 の電極の内の相互に接触しない 2以上の電極力 前記側方電極であることを第 5の 特徴とする。

[0017] 上記第 5の特徴の本発明に係る不揮発性記憶素子は、 1つの前記側方電極の前 記可変抵抗体との接触面積と、他の前記側方電極の前記可変抵抗体との接触面積 が異なることを第 6の特徴とする。

[0018] 上記第 5または第 6の特徴の本発明に係る不揮発性記憶素子は、 1つの前記側方 電極の膜厚と、他の前記側方電極の膜厚が異なることを第 7の特徴とする。

[0019] 上記第 2〜第 7の何れかの特徴の本発明に係る不揮発性記憶素子は、前記複数 の電極の内の 1つの電極力 前記可変抵抗体の下面と接する下部電極であることを 第 8の特徴とする。

[0020] 上記特徴の本発明に係る不揮発性記憶素子は、前記複数の電極が、 2つの前記 側方電極と 1つの前記下部電極であることを第 9の特徴とする。

[0021] 上記第 2〜第 7の何れかの特徴の本発明に係る不揮発性記憶素子は、前記複数 の電極の内の 1つの電極が、前記可変抵抗体の上面と接する上部電極であることを 第 10の特徴とする。

[0022] 上記特徴の本発明に係る不揮発性記憶素子は、前記複数の電極が、 2つの前記 側方電極と 1つの前記上部電極であることを第 11の特徴とする。

[0023] 上記第 1〜第 11の何れかの特徴の本発明に係る不揮発性記憶素子は、電気的パ ルス印加により、前記可変抵抗体の電気抵抗状態が可逆的に変化することを第 12 の特徴とする。

[0024] 上記特徴の本発明に係る不揮発性記憶素子は、前記可変抵抗体が、金属酸化物 材料により形成されていることを第 13の特徴とする。

[0025] 上記特徴の本発明に係る不揮発性記憶素子は、前記金属酸化物が、ベロブスカイ ト型金属酸化物であることを特徴とする。

[0026] 上記第 13の特徴の本発明に係る不揮発性記憶素子は、更に、前記金属酸化物が

、遷移金属酸化物であることを特徴とする。

[0027] 更に、上記第 13の特徴の本発明に係る不揮発性記憶素子は、前記金属酸化物の 構成元素に Prと Mnが含まれることを特徴とする。

[0028] 更に、他の上記第 13の特徴の本発明に係る不揮発性記憶素子は、前記の金属酸 化物が、 Pr Ca MnO (PCMO)であることを特徴とする。

0. 7 0. 3 3

[0029] 上記目的を達成するための本発明の製造方法は、上記第 5の特徴の本発明に係る 不揮発性記憶素子の製造方法であって、少なくとも表面が絶縁性の基板上に電極 材料を堆積して電極膜を形成する工程と、可変抵抗体マスクパターンを用いて前記 電極膜を加工して、 2以上の前記側方電極を形成するとともに、前記可変抵抗体の 埋め込み領域を形成する工程と、前記基板全面に可変抵抗体材料を堆積して可変 抵抗体膜を形成する工程と、前記可変抵抗体膜を前記側方電極が露出するまで平 坦化して前記埋め込み領域内に前記可変抵抗体を形成する工程と、前記可変抵抗 体と前記側方電極の上に、絶縁材料を堆積して絶縁膜を形成する工程と、を有する ことを第 1の特徴とする。

[0030] 上記目的を達成するための本発明の製造方法は、上記第 7の特徴の本発明に係る 不揮発性記憶素子の製造方法であって、少なくとも表面が絶縁性の基板の表面に 第 1電極マスクパターンを用いて段差を形成する工程と、前記段差の形成された前 記基板の全面に電極材料を堆積して平坦ィ匕し、部分的に膜厚の異なる電極膜を形 成する工程と、可変抵抗体マスクパターンを用いて前記電極膜を加工して、膜厚の 異なる 2以上の前記側方電極を形成するとともに、前記可変抵抗体の埋め込み領域 を形成する工程と、前記基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形 成する工程と、前記可変抵抗体膜を前記側方電極が露出するまで平坦化して前記 埋め込み領域内に前記可変抵抗体を形成する工程と、前記可変抵抗体と前記側方 電極の上に、絶縁材料を堆積して絶縁膜を形成する工程と、を有することを第 2の特 徴とする。

[0031] 上記目的を達成するための本発明の製造方法は、上記第 8の特徴の本発明に係る 不揮発性記憶素子の製造方法であって、少なくとも表面が絶縁性の基板上に下部 電極材料を堆積して下部電極膜を形成する工程と、下部電極マスクパターンを用い て前記下部電極膜を加工して、前記下部電極を形成する工程と、前記下部電極上 に絶縁材料を堆積して第 1絶縁膜を形成する工程と、前記第 1絶縁膜を平坦化して、 電極材料を堆積して電極膜を形成する工程と、第 1可変抵抗体マスクパターンを用 Vヽて前記第 1絶縁膜と前記電極膜を前記下部電極が露出するまで加工して、前記側 方電極を形成するとともに、前記可変抵抗体の埋め込み領域を形成する工程と、前 記基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形成する工程と、前記可 変抵抗体膜を前記側方電極が露出するまで平坦化して前記埋め込み領域内に前記 可変抵抗体膜を形成する工程と、第 2可変抵抗体マスクパターンを用いて、前記埋 め込み領域内の前記可変抵抗体膜を加工して一部を除去し、前記可変抵抗体を形 成する工程と、前記基板全面に絶縁材料を堆積して、前記可変抵抗体と前記側方 電極の上、及び、前記埋め込み領域内の前記可変抵抗体膜の一部が除去された部 分に、第 2絶縁膜を形成する工程と、を有することを第 3の特徴とする。

[0032] 上記目的を達成するための本発明の製造方法は、上記第 8の特徴の本発明に係る 不揮発性記憶素子の製造方法であって、少なくとも表面が絶縁性の基板上に下部 電極材料を堆積して下部電極膜を形成する工程と、下部電極マスクパターンを用い て前記下部電極膜を加工して、前記下部電極を形成する工程と、前記下部電極上 に絶縁材料を堆積して第 1絶縁膜を形成する工程と、前記第 1絶縁膜を平坦化して、 電極材料を堆積して電極膜を形成する工程と、可変抵抗体マスクパターンを用いて 前記第 1絶縁膜と前記電極膜を前記下部電極が露出するまで加工して、前記側方 電極を形成するとともに、前記可変抵抗体の埋め込み領域を形成する工程と、前記 基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形成する工程と、前記可変 抵抗体膜を前記側方電極が露出するまで平坦化して前記埋め込み領域内に前記可 変抵抗体を形成する工程と、前記可変抵抗体と前記側方電極の上に絶縁材料を堆 積して、第 2絶縁膜を形成する工程と、を有することを第 4の特徴とする。

[0033] 上記目的を達成するための本発明の製造方法は、上記第 10の特徴の本発明に係 る不揮発性記憶素子の製造方法であって、少なくとも表面が絶縁性の基板上に電極 材料を堆積して電極膜を形成する工程と、前記電極膜上に絶縁材料を堆積して第 1 絶縁膜を形成する工程と、第 1可変抵抗体マスクパターンを用いて前記電極膜と前 記第 1絶縁膜を加工して、前記側方電極を形成するとともに、前記可変抵抗体の埋 め込み領域を形成する工程と、前記基板全面に可変抵抗体材料を堆積して可変抵 抗体膜を形成する工程と、前記可変抵抗体膜を前記第 1絶縁膜が露出するまで平 坦化して前記埋め込み領域内に前記可変抵抗体膜を形成する工程と、前記可変抵 抗体膜と前記第 1絶縁膜の上に、上部電極材料を堆積して上部電極膜を形成する 工程と、上部電極マスクパターンを用いて前記上部電極膜をカ卩ェして、前記上部電 極を形成する工程と、第 2可変抵抗体マスクパターンを用いて、前記埋め込み領域 内の前記可変抵抗体膜を加工して一部を除去し、前記可変抵抗体を形成する工程 と、前記基板全面に絶縁材料を堆積して、少なくとも前記上部電極の上、及び、前記 埋め込み領域内の前記可変抵抗体膜の一部が除去された部分に、第 2絶縁膜を形 成する工程と、を有することを第 5の特徴とする。 [0034] 上記目的を達成するための本発明の製造方法は、上記第 10の特徴の本発明に係 る不揮発性記憶素子の製造方法であって、少なくとも表面が絶縁性の基板上に電極 材料を堆積して電極膜を形成する工程と、前記電極膜上に絶縁材料を堆積して第 1 絶縁膜を形成する工程と、可変抵抗体マスクパターンを用いて前記電極膜と前記第 1絶縁膜を加工して、前記側方電極を形成するとともに、前記可変抵抗体の埋め込 み領域を形成する工程と、前記基板全面に可変抵抗体材料を堆積して可変抵抗体 膜を形成する工程と、前記可変抵抗体膜を前記第 1絶縁膜が露出するまで平坦化し て前記埋め込み領域内に前記可変抵抗体を形成する工程と、前記可変抵抗体と前 記第 1絶縁膜の上に、上部電極材料を堆積して上部電極膜を形成する工程と、上部 電極マスクパターンを用いて前記上部電極膜を加工して、前記上部電極を形成する 工程と、前記基板全面に絶縁材料を堆積して、少なくとも前記上部電極の上に第 2 絶縁膜を形成する工程と、を有することを第 6の特徴とする。

[0035] 上記何れかの特徴の本発明に係る製造方法は、前記可変抵抗体材料が、金属酸 化物であることを第 7の特徴とする。

[0036] 上記特徴の本発明に係る製造方法は、前記可変抵抗体材料が、ベロブスカイト型 金属酸化物であることを特徴とする。

[0037] 上記第 7の特徴の本発明に係る製造方法は、前記可変抵抗体材料が、遷移金属 酸化物であることを特徴とする。

[0038] 更に、上記第 7の特徴の本発明に係る製造方法は、前記可変抵抗体材料が、 Prと Mnを含む金属酸ィ匕物であることを特徴とする。

[0039] 更に、他の上記第 7の特徴の本発明に係る製造方法は、前記可変抵抗体材料が、 Pr Ca MnO (PCMO)であることを特徴とする。

0. 7 0. 3 3

[0040] 上記特徴の不揮発性記憶素子によれば、複数の電極の内の少なくとも 1つの電極 の可変抵抗体との接触面積が、不揮発性記憶素子の作製に用いる製造プロセスの 最小加工寸法の 2乗よりも小さいことから、情報の書込み時及び消去時における過渡 電流を低減でき、消費電力を低減できる。特に、本発明を用いて構成される半導体 記憶装置が、電池駆動のシステム中で使用される場合には、消費電流を小さくするこ とができるため、半導体記憶装置をより長時間に亘つて使用することが可能になる。 また、本発明によれば、書込み時と消去時に流れる過渡電流を小さくすることができ るため、本発明につながる CMOS駆動回路が扱うべき電流を小さくすることができ、 駆動回路を構成するトランジスタのサイズを小さくすることができる。これにより、本発 明を用いて構成される半導体記憶装置のチップ面積を縮小することができ、半導体 記憶装置のコストが低減される。

図面の簡単な説明

[図 1]本発明に係る不揮発性記憶素子の第 1実施形態における構成を示す断面図。

[図 2]本発明に係る製造方法の第 1実施形態における各工程の不揮発性記憶素子 の断面図。

[図 3]本発明に係る不揮発性記憶素子の第 2実施形態における構成を示す断面図 [図 4]本発明に係る製造方法の第 2実施形態における各工程の不揮発性記憶素子 の断面図。

[図 5]本発明に係る不揮発性記憶素子の第 3実施形態における構成を示す断面図。

[図 6]本発明に係る製造方法の第 3実施形態における各工程の不揮発性記憶素子 の断面図。

[図 7]本発明に係る不揮発性記憶素子の第 4実施形態における構成を示す断面図。

[図 8]本発明に係る製造方法の第 4実施形態における各工程の不揮発性記憶素子 の断面図。

[図 9]本発明に係る不揮発性記憶素子の第 5実施形態における構成を示す断面図。

[図 10]本発明に係る製造方法の第 5実施形態における各工程の不揮発性記憶素子 の断面図。

[図 11]本発明に係る不揮発性記憶素子の第 6実施形態における構成を示す断面図

[図 12]本発明に係る製造方法の第 6実施形態における各工程の不揮発性記憶素子 の断面図。

[図 13]従来技術に係る不揮発性記憶素子の構成を示す斜視図。

[図 14]従来技術に係る不揮発性記憶素子の構成を示す断面図。

符号の説明 ： 絶縁膜

： 側方電極a ： 側方電極b ： 側方電極 ， ： 電極膜 " ： 電極膜

： フォトレジスト ， ： フォトレジスト " ： フォトレジスト

： 可変抵抗体 ， ： 可変抵抗体膜 " ： 可変抵抗体膜

： 絶縁膜

： フォトレジスト

： 下部電極 ， ： 下部電極膜 ： ： 絶縁膜 ： ： フォトレジスト0 ： 上部電極0': 上部電極膜1 ： 絶縁膜2 ： フォトレジスト3 ： フォトレジスト7 ： 可変抵抗体8 ： 下部電極8': 下部電極線9 ： 上部電極9': 上部電極線 20 ： 絶縁膜

21 ： 絶縁膜

40 ： 埋め込み領域

41 ： 埋め込み領域

発明を実施するための最良の形態

[0043] 以下、本発明に係る不揮発性記憶素子 (以下、適宜、「本発明素子」と略称する）、 及びその製造方法 (以下、適宜「本発明方法」と略称する）の実施形態を図面に基づ いて説明する。

[0044] 本発明素子は、電気抵抗状態の高低を情報として記憶することができる可変抵抗 体と、可変抵抗体に接する複数の電極を備えてなる不揮発性記憶素子であって、複 数の電極の内の少なくとも 1つの電極の可変抵抗体との接触面積が、不揮発性記憶 素子の作製に用いる製造プロセスの最小加工寸法の 2乗よりも小さくなるように構成 されており、これによつて、書込み時及び消去時の過渡電流を低減するものである。

[0045] 〈第 1実施形態〉

本発明素子及びその製造方法の第 1実施形態について、図 1及び図 2を基に説明 する。

[0046] 本実施形態の本発明素子は、複数の電極の内の少なくとも 1つの電極が、可変抵 抗体の側面と接する側方電極であり、より詳細には、複数の電極の内の相互に接触 しない 2以上の電極力 側方電極となっている。ここで、図 1は、本実施形態における 本発明素子の構造を示す断面図である。図 1に示すように、本発明素子は、電気的 パルス印加によって抵抗変化現象を発現する可変抵抗体 4の側面に、 2つの側方電 極 2が接するように構成されて 、る。

[0047] 尚、側方電極 2と可変抵抗体 4の接触面積は、側方電極 2の膜厚と、断面に垂直な 方向、即ち、奥行き方向における側方電極 2と可変抵抗体 4とが接する部分の長さの 積で決まる。奥行き方向における側方電極 2と可変抵抗体 4とが接する部分の長さは 、可変抵抗体 4の奥行き方向の長さまたは側方電極 2の奥行き方向の長さで決まる。 そして、可変抵抗体 4の奥行き方向の長さ及び側方電極 2の奥行き方向の長さの何 れも微細加工技術の最小加工寸法で下限が与えられる。従って、側方電極 2と可変 抵抗素子 4とが接する部分の面積の下限は、側方電極 2の膜厚と最小加工寸法の積 となる。側方電極 2の膜厚は、微細加工技術におけるフォトリソグラフィ技術で制限さ れる最小加工寸法によっては制限を受けないことから、最小加工寸法以下にすること ができる。一般的に、現在の微細加工技術における最小カ卩ェ寸法は、数十 nmであ るのに対し、側方電極 2の膜厚は、 lnm以下にすることができる。従って、本実施形 態の本発明素子は、側方電極 2と可変抵抗体 4とが接する部分の接触面積を、製造 プロセスの最小カ卩ェ寸法の 2乗より小さくすることができる。

[0048] 次に、本実施形態の本発明素子の製造方法について、図 2を基に説明する。ここ で、図 2は、本実施形態の本発明方法の各工程を順に示している。

[0049] 先ず、少なくとも表面が絶縁性の基板上に電極材料を堆積して電極膜 2'を形成す る。具体的には、図 2 (a)に示すように、半導体基板上に絶縁膜 1を形成することで、 半導体基板の表面を絶縁性にする。ここでは、例えば、絶縁膜 1は、シリコン半導体 基板上に、 BPSG膜を 1500nm堆積し、 CMP法で lOOOnmの厚さまで研磨して形 成する。更に、図示しないが、本発明素子の各電極と半導体基板とを接続するコンタ タトプラグを形成する。

[0050] 続いて、図 2 (b)に示すように、絶縁膜 1の上に側方電極 2を形成するための電極材 料を堆積して電極膜 2'を形成する。電極膜 2'は、例えば、 TiN膜をスパッタリング法 で堆積した上に Pt膜をスパッタリング法で堆積し、 lnmから 500nmの範囲の厚さに 形成する。尚、電極材料としては、導電性酸化物または他の導電材料を用いることが でき、 YBa Cu O (YBCO)や Pt、 Irを用いても良い。ここでは、更に、フォトリソダラ フィ技術によって、本発明素子を形成する領域上にフォトレジストを形成し、このフォト レジストをマスクとして、電極膜 2'をドライエッチングする。これによつて、本発明素子 を形成する領域以外の領域の電極膜 2'を除去する。フォトレジストを除去した後、絶 縁膜を堆積し CMP法で平坦ィ匕して、電極膜 2'を露出させる。

[0051] 引き続き、可変抵抗体マスクパターンを用いて電極膜 2'をカ卩ェして、 2以上の側方 電極 2を形成するとともに、可変抵抗体 4の埋め込み領域 40を形成する。具体的に は、図 2 (c)に示すように、フォトリソグラフィ技術を用い、電極膜 2'上に、可変抵抗体 4の埋め込み領域 40のパターンに基づ!/、て、可変抵抗体マスクパターンとしてのフォ トレジスト 3を形成する。そして、図 2 (d)に示すように、フォトレジスト 3をマスクとして、 電極膜 2'及び絶縁膜 1の所定深さまでをドライエッチングする。これによつて、 2つの 側方電極 2が形成されるとともに、可変抵抗体 4の埋め込み領域 40が形成される。

[0052] 引き続き、基板全面に可変抵抗体材料を堆積して可変抵抗体膜 4'を形成する。具 体的には、図 2 (e)に示すように、フォトレジスト 3を除去した後、基板全面に可変抵抗 体材料を堆積し、可変抵抗体膜 4'を形成する。ここで、可変抵抗体材料としては、好 適には、電気的ノルス印加によって電気抵抗状態、ここでは抵抗値が可逆的に変化 する材料、例えば、金属酸ィ匕物材料を用いることができる。金属酸化物材料としては 、遷移金属酸化物材料、または、ぺロブスカイト型金属酸化物材料の何れかを用い ることができる。更に、金属酸化物材料は、 Prと Mnを含む材料であっても良いし、 Pr Ca MnO (PCMO)であっても良い。尚、可変抵抗体材料として PCMOを用い

0. 7 0. 3 3

る場合には、パルス化レーザー堆積、 rf スパッタリング、 e ビーム蒸着、熱蒸着、 有機金属堆積、ゾルゲル堆積、または、有機金属化学気相成長等の堆積技術を用 い、可変抵抗体膜 4,の膜厚が ΙΟηπ！〜 500nmとなるように可変抵抗体材料を堆積 する。

[0053] 引き続き、可変抵抗体膜 4'を側方電極 2が露出するまで平坦化して埋め込み領域 40内に可変抵抗体 4を形成する。具体的には、図 2 (f)に示すように、 CMP法によつ て、可変抵抗体膜 4'を平坦化し、側方電極 2の表面を露出させる。

[0054] その後、図 2 (g)に示すように、可変抵抗体 4及び側方電極 2の上に絶縁材料を堆 積し、 CMP法によって絶縁材料の表面を平坦ィ匕して、絶縁膜 5を形成する。絶縁膜 5としては、 SiO膜、 SiN膜、ポリイミド膜、 SiOF膜等の絶縁膜を用いることができる。

2

絶縁材料は、パルス化レーザー堆積、 rf スパッタリング、 e ビーム蒸着、熱蒸着、 有機金属堆積、スピンオン堆積、または、有機金属化学気相成長等の堆積技術を用 いて堆積する。ここでは、更に、図 2 (g)の工程後、図示しないが、本発明素子の各 電極と配線とを接続するコンタクトと配線を形成する。

[0055] 〈第 2実施形態〉

本発明素子及びその製造方法の第 2実施形態について、図 3及び図 4を基に説明 する。本実施形態では、上記第 1実施形態とは本発明素子の構造が異なり、 2つの 側方電極を備え、 1つの側方電極の可変抵抗体との接触面積と、他の側方電極の可 変抵抗体との接触面積が異なる場合を想定して説明する。ここでは、 1つの側方電極 の膜厚と、他の側方電極の膜厚が異なる場合について説明する。

[0056] ここで、図 3は、本実施形態における本発明素子の構造を示す断面図である。図 3 に示すように、本発明素子は、可変抵抗体 4の側面に、 2つの側方電極 2a及び側方 電極 2bが接し、且つ、側方電極 2a及び側方電極 2bの膜厚が夫々異なるように構成 されている。より具体的には、側方電極 2aの膜厚が側方電極 2bの膜厚より薄く形成 され、側方電極 2aの可変抵抗体 4との接触面積が側方電極 2bの可変抵抗体 4との 接触面積よりも小さくなつている。

[0057] 尚、本実施形態では、側方電極 2aの可変抵抗体 4との接触面積及び側方電極 2b の可変抵抗体 4との接触面積が異なる構造を持つことにより、側方電極 2a及び側方 電極 2bの可変抵抗体 4との界面が非対称となっている。これによつて、電気パルスの 印加により抵抗変化が生じる領域力 一方の側方電極の界面でのみ生じるようにす ることを可能にし、印加する電気パルスの極性に応じて、可変抵抗体 4の抵抗変化現 象を安定させることが可能となっている。更に、第 1実施形態と同様に、側方電極 2a の可変抵抗体 4との接触面積は、その下限値が最小加工寸法と側方電極 2aの膜厚 との積で与えられ、製造プロセスの最小カ卩ェ寸法の 2乗より小さくすることができる。 同様に、側方電極 2bの可変抵抗体 4との接触面積は、その下限値が最小加工寸法 と側方電極 2bの膜厚との積で与えられ、製造プロセスの最小カ卩ェ寸法の 2乗より小さ くすることがでさる。

[0058] 次に、本実施形態の本発明素子の製造方法について、図 4を基に説明する。ここ で、図 4は、本実施形態の本発明方法の各工程を順に示している。

[0059] 先ず、少なくとも表面が絶縁性の基板の表面に第 1電極マスクパターンを用いて段 差を形成する。具体的には、図 4 (a)に示すように、半導体基板上に絶縁膜 1を形成 する。ここでは、第 1実施形態と同様に、シリコン半導体基板上に、 BPSG膜を 1500 nm堆積し、 CMP法で lOOOnmの厚さまで研磨する。更に、図 4 (b)に示すように、フ オトリソグラフィ技術を用い、側方電極 2aに比して厚 、膜厚を持つ側方電極 2bのバタ ーンに基づいて、第 1電極マスクパターンとしてのフォトレジスト 6を形成する。そして 、図 4 (c)に示すように、フォトレジスト 6をマスクとして、 2つの側方電極 2aと側方電極 2bとの膜厚の違いに相当する分、絶縁膜 1をエッチングする。この後、図示しないが 、本発明素子の各電極と半導体基板とを接続するコンタクトプラグを形成する。

[0060] 引き続き、段差の形成された基板の全面に電極材料を堆積して平坦ィ匕し、部分的 に膜厚の異なる電極膜 2'を形成する。具体的には、図 4 (d)に示すように、段差の形 成された絶縁膜 1の上に側方電極 2a及び側方電極 2bを形成するための電極材料を 堆積して電極膜 2'を形成する。電極膜 2'は、例えば、第 1実施形態と同様に、 TIN 膜をスパッタリング法で堆積した上に Pt膜をスパッタリング法で堆積し、 lnmから 500 nmの範囲の厚さに形成する。更に、電極材料は、第 1実施形態と同様に、導電性酸 化物または他の導電材料を用いることができ、 YBCOや Pt、 Irを用いることができる。 更に、図示しないが、第 1実施形態と同様に、フォトリソグラフィ技術によって、本発明 素子を形成する領域上にフォトレジストを形成し、フォトレジストをマスクとして、電極 膜 2'をドライエッチングする。これによつて、本発明素子を形成する領域以外の領域 の電極膜 2'を除去する。フォトレジストを除去した後、絶縁膜を堆積し CMP法で平 坦化して、電極膜 2'を露出させる。

[0061] 引き続き、可変抵抗体マスクパターンを用いて電極膜 2'を加工して、膜厚の異なる 2つの側方電極 2a及び側方電極 2bを形成するとともに、可変抵抗体 4の埋め込み領 域 40を形成する。具体的には、図 4 (e)に示すように、フォトリソグラフィ技術を用い、 可変抵抗体 4の埋め込み領域 40のパターンに基づ 、て、可変抵抗体マスクパターン としてのフォトレジスト 3を形成する。次に、図 4 (f)〖こ示すよう〖こ、フォトレジスト 3をマス クとして、電極膜 2'及び絶縁膜 1の所定深さまでをドライエッチングする。これによつ て、側方電極 2a及び側方電極 2bが形成されるとともに、可変抵抗体 4の埋め込み領 域 40が形成される。

[0062] 引き続き、基板全面に可変抵抗体材料を堆積して可変抵抗体膜 4'を形成する。具 体的には、図 4 (g)に示すように、フォトレジスト 3を除去した後、可変抵抗体材料を堆 積し、可変抵抗体膜 4'を形成する。可変抵抗体材料としては、第 1実施形態と同様 に、好適には、電気的パルス印加によって抵抗値が可逆的に変化する金属酸ィ匕物、 遷移金属酸化物、ぺロブスカイト型金属酸ィ匕物の何れかを用いることができる。また、 Prと Mnを含む金属酸化物や、 PCMOを用いても良い。可変抵抗体材料として PC MOを用いる場合は、パルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸着、 熱蒸着、有機金属堆積、ゾルゲル堆積、または、有機金属化学気相成長等の堆積 技術を用い、可変抵抗体膜 4,の膜厚が ΙΟηπ！〜 500nmとなるように可変抵抗体材 料を堆積する。

[0063] 引き続き、可変抵抗体膜 4'を側方電極 2a及び側方電極 2bが露出するまで平坦ィ匕 して埋め込み領域 40内に可変抵抗体 4を形成する。具体的には、図 4 (h)に示すよう に、 CMP法によって、可変抵抗体 4の表面を平坦化し、側方電極 2a及び側方電極 2 bの表面を露出させる。

[0064] その後、図 4 (i)に示すように、可変抵抗体 4及び側方電極 2a及び側方電極 2bの 上に絶縁材料を堆積し、 CMP法によって絶縁材料の表面を平坦ィ匕して、絶縁膜 5を 形成する。絶縁膜 5は、第 1実施形態と同様に、 SiO膜、 SiN膜、ポリイミド膜、 SiOF

2

膜等を用い、パルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸着、熱蒸着、 有機金属堆積、スピンオン堆積、または、有機金属化学気相成長等の堆積技術を用 いて堆積する。更に、図示しないが、図 4 (i)の工程後、本発明素子の各電極と配線 とを接続するコンタクトと配線を形成する。

[0065] 〈第 3実施形態〉

本発明素子及びその製造方法の第 3実施形態について、図 5及び図 6を基に説明 する。本実施形態では、上記第 1及び第 2実施形態とは本発明素子の構造が異なり 、複数の電極の内の 1つの電極が、側方電極であり、他の複数の電極の内の 1つの 電極が、可変抵抗体の下面と接する下部電極である場合を想定して説明する。

[0066] ここで、図 5は、本実施形態における本発明素子の構造を示す断面図である。図 5 に示すように、本発明素子は、可変抵抗体 4の側面に側方電極 2が接し、可変抵抗 体 4の下面に下部電極 7が接するように構成されている。尚、本実施形態において、 側方電極 2の可変抵抗体 4との接触面積は、第 1及び第 2実施形態と同様に、その下 限値が最小加工寸法と側方電極 2の膜厚との積で与えられ、製造プロセスの最小カロ ェ寸法の 2乗より小さくすることができる。

[0067] 次に、本実施形態の本発明素子の製造方法について、図 6を基に説明する。ここ で、図 6は、本実施形態の本発明方法の各工程を順に示している。

[0068] 先ず、少なくとも表面が絶縁性の基板上に下部電極材料を堆積して下部電極膜 7' を形成する。具体的には、図 6 (a)に示すように、半導体基板上に絶縁膜 1を形成す る。ここでは、第 1及び第 2実施形態と同様に、シリコン半導体基板上に、 BPSG膜を 1500nm堆積し、 CMP法で lOOOnmの厚さまで研磨する。更に、図示しないが、絶 縁膜 1の形成後に、本発明素子の各電極と半導体基板とを接続するコンタクトプラグ を形成する。

[0069] 続いて、図 6 (b)に示すように、絶縁膜 1の上に、下部電極 7を形成するための下部 電極材料を堆積し、下部電極膜 7'を形成する。下部電極膜 7'は、例えば、 TiN膜を スパッタリング法で堆積した上に Pt膜をスパッタリング法で堆積し、 lnmから 500nm の範囲の厚さに形成する。下部電極材料としては、導電性酸化物または他の導電材 料を用いることができ、 YBCOや Pt、 Irを用いることができる。

[0070] 引き続き、下部電極マスクパターンを用いて下部電極膜 7'をカ卩ェして、下部電極 7 を形成する。具体的には、図 6 (c)に示すように、フォトリソグラフィ技術によって、下部 電極 7のパターンに基づ!/、て、下部電極マスクパターンとしてのフォトレジスト 9を形 成する。更に、フォトレジスト 9をマスクとして、下部電極膜 7'をドライエッチングし、下 部電極 7を形成する。

[0071] 引き続き、下部電極 7上に絶縁材料を堆積して第 1絶縁膜 8を形成する。具体的に は、図 6 (d)に示すように、フォトレジスト 9を除去した後、絶縁材料を堆積する。

[0072] 引き続き、第 1絶縁膜 8を平坦ィ匕して、電極材料を堆積して電極膜 2'を形成する。

具体的には、図 6 (e)に示すように、 CMP法で第 1絶縁膜 8の表面を平坦化し、第 1 絶縁膜 8の上に側方電極 2を形成するための電極材料を堆積して電極膜 2'を形成 する。電極膜 2'は、例えば、第 1及び第 2実施形態と同様に、 TiN膜をスパッタリング 法で堆積した上に Pt膜をスパッタリング法で堆積し、 lnmから 500nmの範囲の厚さ に形成する。また、電極材料は、第 1及び第 2実施形態と同様に、導電性酸化物また は他の導電材料を用いることができ、 YBCOや Pt、 Irを用いることができる。更に、図 示しないが、第 1及び第 2実施形態と同様に、フォトリソグラフィ技術によって、本発明 素子を形成する領域上にフォトレジストを形成し、このフォトレジストをマスクとして、電 極膜 2'をドライエッチングする。これによつて、本発明素子を形成する領域以外の領 域の電極膜 2'を除去する。フォトレジストを除去した後、絶縁膜を堆積し CMP法で 平坦ィ匕して、電極膜 2'を露出させる。

[0073] 引き続き、第 1可変抵抗体マスクパターンを用いて第 1絶縁膜 8と電極膜 2'を下部 電極 7が露出するまで加工して、側方電極 2を形成するとともに、可変抵抗体 4の埋 め込み領域 41を形成する。具体的には、図 6 (f)に示すように、フォトリソグラフィ技術 を用い、可変抵抗体 4の埋め込み領域 41のパターンに基づいて、第 1可変抵抗体マ スクパターンとしてのフォトレジスト 3，を形成する。更に、図 6 (g)に示すように、フォト レジスト 3'をマスクとして、下部電極 7の表面が露出するまで電極膜 2'及び第 1絶縁 膜 8をドライエッチングする。これによつて、側方電極 2が形成されるとともに、可変抵 抗体 4の埋め込み領域 41が形成される。

[0074] 引き続き、基板全面に可変抵抗体材料を堆積して可変抵抗体膜 4"を形成する。具 体的には、フォトレジスト 3'を除去した後、図 6 (h)に示すように、可変抵抗体材料を 堆積し、可変抵抗体膜 4"を形成する。可変抵抗体材料は、第 1及び第 2実施形態と 同様に、好適には、電気的パルス印加によって抵抗値が可逆的に変化する金属酸 化物、遷移金属酸化物、ぺロブスカイト型金属酸ィ匕物の何れかを用いることができる 。また、 Prと Mnを含む金属酸化物や、 PCMOを用いても良い。可変抵抗材料として PCMOを用いる場合は、パルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸 着、熱蒸着、有機金属堆積、ゾルゲル堆積、または、有機金属化学気相成長等の堆 積技術を用い、可変抵抗体膜 4"の膜厚が ΙΟηπ！〜 500nmとなるように可変抵抗体 材料を堆積する。

[0075] 引き続き、可変抵抗体膜 4"を側方電極 2が露出するまで平坦化して埋め込み領域 41内に可変抵抗体膜 4'を形成する。具体的には、図 6 (i)に示すように、 CMP法に よって、可変抵抗体膜 4"の表面を平坦ィ匕する。

[0076] 引き続き、第 2可変抵抗体マスクパターンを用いて、埋め込み領域 41内の可変抵 抗体膜 4，を加工して一部を除去し、可変抵抗体 4を形成する。具体的には、図 6 (j) に示すように、フォトリソグラフィ技術を用いて、可変抵抗体 4のパターンに基づいて、 第 2可変抵抗体マスクパターンとしてのフォトレジスト 3"を形成する。更に、図 6 (k)に 示すように、フォトレジスト 3"をマスクとして、可変抵抗体膜 4'をエッチングし、可変抵 抗体膜 4'の一部を除去する。

[0077] 引き続き、基板全面に絶縁材料を堆積して、可変抵抗体 4と側方電極 2の上、及び 、埋め込み領域 41内の可変抵抗体膜 4'の一部が除去された部分に、第 2絶縁膜 5 を形成する。具体的には、図 6 (1)に示すように、基板全面に絶縁材料を堆積し、 CM P法によって絶縁材料の表面の平坦ィ匕を行い、第 2絶縁膜 5を形成する。第 2絶縁膜 5は、上記第 1及び第 2実施形態と同様に、 SiO膜、 SiN膜、ポリイミド膜、 SiOF膜等

2

を用い、パルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸着、熱蒸着、有機 金属堆積、スピンオン堆積、または、有機金属化学気相成長等の堆積技術を用いて 堆積する。本実施形態では、更に、図示しないが、図 6 (1)の工程後、本発明素子の 各電極と配線とを接続するコンタクトと配線を形成する。

[0078] 〈第 4実施形態〉

本発明素子及びその製造方法の第 4実施形態について、図 7及び図 8を基に説明 する。本実施形態では、上記第 3実施形態とは本発明素子の構造が異なり、複数の 電極が、 2つの側方電極と 1つの下部電極である場合を想定して説明する。

[0079] ここで、図 7は、本実施形態における本発明素子の構造を示す断面図である。図 7 に示すように、本発明素子は、可変抵抗体 4の側面に側方電極 2a及び側方電極 2b が接し、可変抵抗 4の下面に下部電極 7が接するように構成されている。本実施形態 では、可変抵抗体 4は、側方電極 2aと下部電極 7との間に電気パルスを印加すること により、側方電極 2aの近傍の可変抵抗体 4の抵抗値を変化させることができる。また 、側方電極 2bと下部電極 7との間に電気パルスを印加することにより、側方電極 2bの 近傍の可変抵抗体 4の抵抗値を変化させることができる。このため、本実施形態の本 発明素子は、側方電極 2a近傍と側方電極 2b近傍の 2箇所で抵抗変化を起こすこと ができ、 4値の情報記憶が可能である。更に、本実施形態では、側方電極 2aの可変 抵抗体 4との接触面積、及び、側方電極 2bの可変抵抗体 4との接触面積は、同じで あり、上記各実施形態と同様に、その下限値が最小加工寸法と側方電極 2の膜厚と の積で与えられ、製造プロセスの最小カ卩ェ寸法の 2乗より小さくすることができる。

[0080] 次に、本実施形態の本発明素子の製造方法について、図 8を基に説明する。ここ で、図 8は、本実施形態の本発明方法の各工程を順に示している。

[0081] 先ず、少なくとも表面が絶縁性の基板上に下部電極材料を堆積して下部電極膜 7' を形成する。具体的には、図 8 (a)に示すように、半導体基板上に絶縁膜 1を形成す る。ここでは、上記各実施形態と同様に、シリコン半導体基板上に、 BPSG膜を 1500 nm堆積し、 CMP法で lOOOnmの厚さまで研磨する。更に、図示しないが、絶縁膜 1 の形成後に、本発明素子の各電極と半導体基板とを接続するコンタクトプラグを形成 する。

[0082] 続いて、図 8 (b)に示すように、絶縁膜 1の上に、下部電極 7を形成するための下部 電極材料を堆積し、下部電極膜 7'を形成する。下部電極膜 7'は、ここでは、第 3実 施形態と同様に、 TiN膜をスパッタリング法で堆積した上に Pt膜をスパッタリング法で 堆積し、 lnmから 500nmの範囲の厚さに形成する。下部電極材料は、第 3実施形態 と同様に、導電性酸ィ匕物または他の導電材料を用いることができ、 YBCOや Pt、 Irを 用!/、ることができる。

[0083] 引き続き、下部電極マスクパターンを用いて下部電極膜 7'をカ卩ェして、下部電極 7 を形成する。具体的には、図 8 (c)に示すように、フォトリソグラフィ技術によって、下部 電極 7のパターンに基づ!/、て、下部電極マスクパターンとしてのフォトレジスト 9を形 成する。更に、フォトレジスト 9をマスクとして、下部電極膜 7'をドライエッチングし、下 部電極 7を形成する。

[0084] 引き続き、下部電極 7上に絶縁材料を堆積して第 1絶縁膜 8を形成する。具体的に は、図 8 (d)に示すように、フォトレジスト 9を除去した後、第 1絶縁膜 8を堆積する。

[0085] 引き続き、第 1絶縁膜 8を平坦ィ匕して、電極材料を堆積して電極膜 2'を形成する。

具体的には、図 8 (e)に示すように、 CMP法で第 1絶縁膜 8の表面を平坦化し、第 1 絶縁膜 8の上に側方電極 2a及び側方電極 2bを形成するための電極材料を堆積して 電極膜 2'を形成する。電極膜 2'は、上記各実施形態と同様に、 TiN膜をスパッタリ ング法で堆積した上に Pt膜をスパッタリング法で堆積し、 lnmから 500nmの範囲の 厚さに形成する。また、電極材料は、第 3実施形態と同様に、導電性酸化物または他 の導電材料を用いることができ、 YBCOや Pt、 Irを用いることができる。更に、図示し ないが、上記各実施形態と同様に、フォトリソグラフィ技術によって、本発明素子を形 成する領域上にフォトレジストを形成し、このフォトレジストをマスクとして、電極膜 2，を ドライエッチングする。これによつて、本発明素子を形成する領域以外の領域の電極 膜 2'を除去する。フォトレジストを除去した後、絶縁膜を堆積し CMP法で平坦ィ匕して 、電極膜 2'を露出させる。

[0086] 引き続き、可変抵抗体マスクパターンを用いて第 1絶縁膜 8と電極膜 2'を下部電極 7が露出するまで加工して、側方電極 2a及び側方電極 2bを形成するとともに、可変 抵抗体 4の埋め込み領域 40を形成する。具体的には、図 8 (f)に示すように、フォトリ ソグラフィ技術を用いて、可変抵抗体 4の埋め込み領域 40のパターンに基づ 、て、 可変抵抗体マスクパターンとしてのフォトレジスト 3を形成する。更に、図 8 (g)に示す ように、フォトレジスト 3をマスクとして、下部電極 7が露出するまで電極膜 2，及び第 1 絶縁膜 8をドライエッチングする。これによつて、側方電極 2a及び側方電極 2bが形成 されるとともに、可変抵抗体 4の埋め込み領域 40が形成される。

[0087] 引き続き、基板全面に可変抵抗体材料を堆積して可変抵抗体膜 4'を形成する。具 体的には、フォトレジスト 3を除去した後、図 8 (h)に示すように、可変抵抗体材料を堆 積する。可変抵抗体材料は、上記各実施形態と同様に、好適には、電気的パルス印 加によって抵抗値が可逆的に変化する金属酸化物、遷移金属酸化物、ぺロブスカイ ト型金属酸ィ匕物の何れかを用いることができる。また、可変抵抗材料として、 Prと Mn を含む金属酸化物、 PCMOを用いても良い。可変抵抗材料として PCMOを用いる 場合は、第 3実施形態と同様に、パルス化レーザー堆積、 rf—スパッタリング、 e—ビ ーム蒸着、熱蒸着、有機金属堆積、ゾルゲル堆積、または、有機金属化学気相成長 等の堆積技術を用い、可変抵抗体膜 4，の膜厚が ΙΟηπ！〜 500nmとなるように可変 抵抗体材料を堆積する。

[0088] 引き続き、可変抵抗体膜 4'を側方電極 2a及び側方電極 2bが露出するまで平坦ィ匕 して埋め込み領域 40内に可変抵抗体 4を形成する。具体的には、図 8 (0に示すよう に、 CMP法によって、可変抵抗体膜 4'の表面を平坦化し、側方電極 2a及び側方電 極 2bの表面を露出させる。

[0089] 引き続き、可変抵抗体 4と側方電極 2aと側方電極 2bの上に絶縁材料を堆積して、 第 2絶縁膜 5を形成する。具体的には、図 8 (j)に示すように、半導体基板全面に絶縁 材料を堆積し、 CMP法によって絶縁材料の表面の平坦ィ匕を行い、第 2絶縁膜 5を形 成する。第 2絶縁膜 5は、上記各実施形態と同様に、 SiO膜、 SiN膜、ポリイミド膜、 S

2

iOF膜等の絶縁膜を用い、パルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸 着、熱蒸着、有機金属堆積、スピンオン堆積、または、有機金属化学気相成長等の 堆積技術を用いて堆積する。本実施形態では、更に、図示しないが、図 8 (j)の工程 後、本発明素子の各電極と配線とを接続するコンタクトと配線を形成する。

[0090] 〈第 5実施形態〉

本発明素子及びその製造方法の第 5実施形態について、図 9及び図 10を基に説 明する。本実施形態では、上記各実施形態とは本発明素子の構造が異なり、複数の 電極の内の 1つの電極が、可変抵抗体の上面と接する上部電極である場合を想定し て説明する。

[0091] ここで、図 9は、本実施形態における本発明素子の構造を示す断面図である。図 9 に示すように、本実施形態の本発明素子は、可変抵抗体 4の側面に側方電極 2が接 し、可変抵抗体 4の上面に上部電極 10が接するように構成されている。尚、本実施 形態において、側方電極 2の可変抵抗体 4との接触面積は、上記各実施形態と同様 に、その下限値が最小加工寸法と側方電極 2の膜厚との積で与えられ、製造プロセ スの最小加工寸法の 2乗より小さくすることができる。

[0092] 次に、本実施形態の本発明素子の製造方法について、図 10を基に説明する。ここ で、図 10は、本実施形態の本発明方法の各工程を順に示している。

[0093] 先ず、少なくとも表面が絶縁性の基板上に電極材料を堆積して電極膜 2'を形成す る。具体的には、図 10 (a)に示すように、半導体基板上に絶縁膜 1を形成する。ここ では、上記各実施形態と同様に、シリコン半導体基板上に、 BPSG膜を 1500nm堆 積し、 CMP法で lOOOnmの厚さまで研磨する。本実施形態では、更に、図示しない 力 絶縁膜 1の形成後に、本発明素子の各電極と半導体基板とを接続するコンタクト プラグを形成する。続いて、図 10 (b)に示すように、絶縁膜 1の上に、側方電極 2を形 成するための電極材料を堆積し、電極膜 2'を形成する。電極膜 2'は、例えば、上記 各実施形態と同様に、 TiN膜をスパッタリング法で堆積した上に Pt膜をスパッタリング 法で堆積し、 lnmから 500nmの範囲の厚さに形成する。電極材料は、上記各実施 形態と同様に、導電性酸ィ匕物または他の導電材料を用いることができ、 YBCOや Pt 、 Irを用いることができる。ここでは、また、フォトリソグラフィ技術によって、本発明素 子を形成する領域にフォトレジストを形成する。そして、フォトレジストをマスクとして、 電極膜 2'をドライエッチングして、本発明素子を形成する領域以外の領域の電極膜 2'を除去する。

[0094] 引き続き、電極膜 2'上に絶縁材料を堆積して第 1絶縁膜 11を形成する。具体的に は、フォトレジストを除去した後、図 10 (b)に示すように、電極膜 2，の上に絶縁膜 11 を堆積し、 CMP法によって絶縁膜 11の表面を平坦ィ匕する。

[0095] 引き続き、第 1可変抵抗体マスクパターンを用いて電極膜 2'と第 1絶縁膜 11を加工 して、側方電極 2を形成するとともに、可変抵抗体 4の埋め込み領域 41を形成する。 具体的には、図 10 (c)に示すように、フォトリソグラフィ技術を用いて、可変抵抗体 4 の埋め込み領域 41のパターンに基づいて、第 1可変抵抗体マスクパターンとしての フォトレジスト 3，を形成する。更に、図 10 (d)に示すように、フォトレジスト 3，をマスクと して、第 1絶縁膜 11、電極膜 2'及び絶縁膜 1の所定深さまでをドライエッチングする 。これによつて、側方電極 2が形成されるとともに、可変抵抗体 4の埋め込み領域 41 が形成される。

[0096] 引き続き、基板全面に可変抵抗体材料を堆積して可変抵抗体膜 4"を形成する。具 体的には、フォトレジスト 3'を除去した後、図 10 (e)に示すように、可変抵抗体材料を 堆積し、可変抵抗体膜 4"を形成する。可変抵抗体材料は、上記各実施形態と同様 に、好適には、電気的パルス印加によって抵抗値が可逆的に変化する金属酸ィ匕物、 遷移金属酸化物、ぺロブスカイト型金属酸ィ匕物の何れかを用いることができる。また、 Prと Mnを含む金属酸化物や、 PCMOを用いても良い。可変抵抗材料として PCMO を用いる場合は、パルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸着、熱蒸 着、有機金属堆積、ゾルゲル堆積、または、有機金属化学気相成長等の堆積技術を 用い、可変抵抗体膜 4"の膜厚が ΙΟηπ！〜 500nmとなるように可変抵抗体材料を堆 積する。

[0097] 引き続き、可変抵抗体膜 4"を第 1絶縁膜 11が露出するまで平坦ィ匕して埋め込み領 域 41内に可変抵抗体膜 4'を形成する。具体的には、図 10 (f)に示すように、 CMP 法によって、可変抵抗体膜 4"の表面を平坦ィ匕する。

[0098] 引き続き、可変抵抗体膜 4'と第 1絶縁膜 11の上に、上部電極材料を堆積して上部 電極膜 10'を形成する。具体的には、図 10 (g)に示すように、可変抵抗体膜 4'の上 に上部電極 10を形成するための上部電極材料を堆積する。上部電極膜 10'は、例 えば、 TiN膜をスパッタリング法で堆積した上に Pt膜をスパッタリング法で堆積し、 In mから 500nmの範囲の厚さに形成する。上部電極材料としては、導電性酸化物また は他の導電材料を用いることができ、 YBCOや Pt、 Irを用いることができる。

[0099] 引き続き、上部電極マスクパターンを用いて上部電極膜 10'をカ卩ェして、上部電極 10を形成する。具体的には、図 10 (g)に示すように、フォトリソグラフィ技術によって、 上部電極 10のパターンに基づいて、上部電極マスクパターンとしてのフォトレジスト 1 2を形成する。更に、図 10 (h)に示すように、フォトレジスト 12をマスクとして、上部電 極膜 10'をドライエッチングし、上部電極 10を形成する。

[0100] 引き続き、第 2可変抵抗体マスクパターンを用いて、埋め込み領域 41内の可変抵 抗体膜 4'を加工して一部を除去し、可変抵抗体 4を形成する。具体的には、図 10 (i )に示すように、フォトリソグラフィ技術を用いて、可変抵抗体 4のパターンに基づいて 、第 2可変抵抗体マスクパターンとしてのフォトレジスト 13を形成する。更に、図 10 (j) に示すように、フォトレジスト 13をマスクとして、可変抵抗体膜 4'をエッチングし、可変 抵抗体膜 4'の一部を除去する。

[0101] 引き続き、基板全面に絶縁材料を堆積して、少なくとも上部電極 10の上、及び、埋 め込み領域 41内の可変抵抗体膜 4'の一部が除去された部分に、第 2絶縁膜 5を形 成する。具体的には、図 10 (k)に示すように、基板全面に絶縁材料を堆積し、 CMP 法によって絶縁材料の表面の平坦ィ匕を行い、第 2絶縁膜 5を形成する。第 2絶縁膜 5 は、上記各実施形態と同様に、 SiO膜、 SiN膜、ポリイミド膜、 SiOF膜等を用い、パ

2

ルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸着、熱蒸着、有機金属堆積、 スピンオン堆積、または、有機金属化学気相成長等の堆積技術を用いて堆積する。 本実施形態では、更に、図示しないが、図 10 (k)の工程後、本発明素子の各電極と 配線とを接続するコンタクトと配線を形成する。

[0102] 〈第 6実施形態〉 本発明素子及びその製造方法の第 6実施形態について、図 11及び図 12を基に説 明する。本実施形態では、上記第 5実施形態とは本発明素子の構造が異なり、複数 の電極が、 2つの側方電極と 1つの上部電極である場合を想定して説明する。

[0103] ここで、図 11は、本実施形態における本発明素子の構造を示す断面図である。図 11に示すように、本実施形態の本発明素子は、可変抵抗体 4の側面に側方電極 2a 及び側方電極 2bが接し、可変抵抗体 4の上面に上部電極 10が接するように構成さ れている。本実施形態では、可変抵抗体 4は、側方電極 2aと上部電極 10の間に電 気パルスを印加することにより、側方電極 2aの近傍の可変抵抗体 4の抵抗値を変化 させることができる。また、上部電極 10と側方電極 2bの間に電気パルスを印加するこ とにより、側方電極 2bの近傍の可変抵抗体 4の抵抗値を変化させることができる。こ のため、本実施形態の本発明素子は、側方電極 2a近傍と側方電極 2b近傍の 2箇所 で、抵抗変化を起こすことができ、 4値の情報記憶が可能である。更に、本実施形態 では、側方電極 2aの可変抵抗体 4との接触面積、及び、側方電極 2bの可変抵抗体 4との接触面積は、同じであり、上記各実施形態と同様に、その下限値が最小加工寸 法と側方電極 2の膜厚との積で与えられ、製造プロセスの最小加工寸法の 2乗より小 さくすることができる。

[0104] 次に、本実施形態の本発明素子の製造方法について、図 12を基に説明する。ここ で、図 12は、本実施形態の本発明方法の各工程を順に示している。

[0105] 先ず、少なくとも表面が絶縁性の基板上に電極材料を堆積して電極膜 2'を形成す る。具体的には、図 12 (a)に示すように、半導体基板上に絶縁膜 1を形成する。ここ では、上記各実施形態と同様に、シリコン半導体基板上に、 BPSG膜を 1500nm堆 積し、 CMP法で lOOOnmの厚さまで研磨する。本実施形態では、更に、図示しない 力 絶縁膜 1の形成後に、本発明素子の各電極と半導体基板とを接続するコンタクト プラグを形成する。続いて、図 12 (b)に示すように、絶縁膜 1の上に、側方電極 2a及 び側方電極 2bを形成するための電極材料 2を堆積し、電極膜 2'を形成する。電極 膜 2'は、上記各実施形態と同様に、 TiN膜をスパッタリング法で堆積した上に Pt膜 をスパッタリング法で堆積し、 lnmから 500nmの範囲の厚さに形成する。電極材料 は、上記各実施形態と同様に、導電性酸化物または他の導電材料を用いることがで き、 YBCOや Pt、 Irを用いることができる。ここでは、また、フォトリソグラフィ技術によ つて、本発明素子を形成する領域にフォトレジストを形成する。そして、フォトレジスト をマスクとして、電極膜 2'をドライエッチングして、本発明素子を形成する領域以外の 領域の電極膜 2'を除去する。

[0106] 引き続き、電極膜上に絶縁材料を堆積して第 1絶縁膜 11を形成する。具体的には 、フォトレジストを除去した後、図 12 (b)に示すように、電極膜 2，の上に第 1絶縁膜 11 を堆積し、 CMP法によって第 1絶縁膜 11の表面を平坦ィ匕する。

[0107] 引き続き、可変抵抗体マスクパターンを用いて電極膜 2'と第 1絶縁膜 11を加工し て、側方電極 2a及び側方電極 2bを形成するとともに、可変抵抗体 4の埋め込み領域 40を形成する。具体的には、図 12 (c)に示すように、フォトリソグラフィ技術を用いて 、可変抵抗体 4の埋め込み領域 40のパターンに基づいて、可変抵抗体マスクパター ンとしてのフォトレジスト 3を形成する。更に、図 12 (d)に示すように、フォトレジスト 3を マスクとして、第 1絶縁膜 11、電極膜 2'及び絶縁膜 1の所定深さまでをドライエツチン グする。これによつて、側方電極 2a及び側方電極 2bが形成されるとともに、可変抵抗 体 4の埋め込み領域 40が形成される。

[0108] 引き続き、基板全面に可変抵抗体材料を堆積して可変抵抗体膜 4'を形成する。具 体的には、フォトレジスト 3を除去した後、図 12 (e)に示すように、可変抵抗体材料を 堆積し、可変抵抗体膜 4'を形成する。可変抵抗体材料は、上記各実施形態と同様 に、好適には、電気的パルス印加によって抵抗値が可逆的に変化する金属酸ィ匕物、 遷移金属酸化物、ぺロブスカイト型金属酸ィ匕物の何れかを用いることができる。また、 Prと Mnを含む金属酸化物や、 PCMOを用いても良い。可変抵抗材料として PCMO を用いる場合は、パルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸着、熱蒸 着、有機金属堆積、ゾルゲル堆積、または、有機金属化学気相成長等の堆積技術を 用い、可変抵抗体膜 4，の膜厚が ΙΟηπ！〜 500nmとなるように可変抵抗体材料を堆 積する。

[0109] 引き続き、可変抵抗体膜 4'を第 1絶縁膜 11が露出するまで平坦ィ匕して埋め込み領 域 40内に可変抵抗体 4を形成する。具体的には、図 12 (f)に示すように、 CMP法に よって、可変抵抗体膜 4'の表面を平坦ィ匕する。 [0110] 引き続き、可変抵抗体 4と第 1絶縁膜 11の上に、上部電極材料を堆積して上部電 極膜 10'を形成する。具体的には、図 12 (g)に示すように、可変抵抗体 4及び第 1絶 縁膜 11の上に上部電極 10を形成するための上部電極材料を堆積して上部電極膜 10'を形成する。上部電極膜 10'は、例えば、上記第 5実施形態と同様に、 TiN膜を スパッタリング法で堆積した上に Pt膜をスパッタリング法で堆積し、 lnmから 500nm の範囲の厚さに形成する。上部電極材料は、上記第 5実施形態と同様に、導電性酸 化物または他の導電材料を用いることができ、 YBCOや Pt、 Irを用いることができる。

[0111] 引き続き、上部電極マスクパターンを用いて上部電極膜 10'をカ卩ェして、上部電極 10を形成する。具体的には、図 12 (g)に示すように、フォトリソグラフィ技術によって、 上部電極 10のパターンに基づいて、上部電極マスクパターンとしてのフォトレジスト 1 2を形成する。更に、図 12 (h)に示すように、フォトレジスト 12をマスクとして、上部電 極膜 10'をドライエッチングし、上部電極 10を形成する。

[0112] 引き続き、基板全面に絶縁材料を堆積して、少なくとも上部電極 10の上に第 2絶縁 膜 5を形成する。具体的には、図 12 (i)に示すように、基板全面に絶縁材料を堆積し 、 CMP法によって絶縁材料の表面の平坦ィヒを行い、第 2絶縁膜 5を形成する。第 2 絶縁膜 5は、上記各実施形態と同様に、 SiO膜、 SiN膜、ポリイミド膜、 SiOF膜等を

2

用い、パルス化レーザー堆積、 rf—スパッタリング、 e—ビーム蒸着、熱蒸着、有機金 属堆積、スピンオン堆積、または、有機金属化学気相成長等の堆積技術を用いて堆 積する。本実施形態では、更に、図示しないが、図 12 (i)の工程後、本発明素子の 各電極と配線とを接続するコンタクトと配線を形成する。

[0113] 〈別実施形態〉

以下、本発明の別実施形態について説明する。

[0114] 〈1〉上記各実施形態では、シリコン基板上に絶縁膜 1を堆積したが、不揮発性記憶 素子を制御する回路を形成した半導体基板上に絶縁膜 1を堆積しても構わない。こ の場合には、絶縁膜 1を堆積した後、 CMP法 (化学的機械的研磨）により研磨して、 絶縁膜を平坦化する。また、シリコン基板上に絶縁膜 1を堆積するのではなぐ絶縁 基板を用いても構わない。

[0115] 〈2〉上記各実施形態において、本発明素子に、不揮発性記憶素子以外の素子、 例えば、 MOSトランジスタやバイポーラトランジスタ、ダイオード、サイリスタ等の素子 が直列に接続されている場合においても、本発明を適用可能である。

[0116] 〈3〉上記各実施形態では、各電極の電極材料となる導電体として、 YBCOや、 Pt、 Ir等を含む材料を例に説明した力 白金族の金属を含む合金、 Ru、 Re、 Osの中か ら選択される酸化物導電体、及び、 SRO (SrRuO )、 LSCO ( (LaSr) CoO )の中か

3 3 ら選択される酸化物導電体の内の少なくとも 1つを含むものであっても構わな 、。

[0117] 〈4〉また、上記各実施形態では、可変抵抗体材料として、金属酸化物、遷移金属 酸化物、ぺロブスカイト型金属酸化物の何れかであって、 Prと Mnを含む金属酸化物 、若しくは PCMOである場合について説明した力 可変抵抗材料は、 Pr、 Ca、 La、 S r、 Gd、 Nd、 Bi、 Ba、 Y、 Ce、 Pb、 Sm、 Dyの中の少なくとも 1種の元素と、 Ta、 Ti、 C u、 Mn、 Cr、 Co、 Fe、 Ni、 Gaの中の少なくとも 1種の元素を含む酸化物であっても 構わない。更に、可変抵抗体 4は、 Pr^ Ca (Mn^ ) M ) 0系（Mは Cr、 Co、 Feゝ Ni、 Gaの何れかの元素）、 La^ AE MnO (AEは Ca、 Sr、 Pb、 Baの何れかの元 素）、 RE^ Sr Mn〇₃系（REは、 Sm、 Laゝ Prゝ Ndゝ Gdゝ Dyの何れかの 3価の希土 類元素）、 L_&i_ Co (Mn^ Co )〇₃系、 Gc^— Ca Mn〇₃系、及び、 Ν(^_ Gd MnO 系の何れか（0≤X≤1、0≤Z≤1)の酸化物であっても構わな！/、。

Claims

請求の範囲

[I] 電気抵抗状態の高低を情報として記憶することができる可変抵抗体と、前記可変抵 抗体に接する複数の電極を備えてなる不揮発性記憶素子であって、

前記複数の電極の内の少なくとも 1つの電極の前記可変抵抗体との接触面積が、 前記不揮発性記憶素子の作製に用いる製造プロセスの最小加工寸法の 2乗よりも小 έ ヽことを特徴とする不揮発性記憶素子。

[2] 前記複数の電極の内の少なくとも 1つの電極が、前記可変抵抗体の側面と接する 側方電極であることを特徴とする請求項 1に記載の不揮発性記憶素子。

[3] 前記側方電極の内の少なくとも 1つの側方電極の膜厚が前記最小加工寸法より薄 く形成され、少なくとも 1つの前記側方電極の前記可変抵抗体との接触面積が前記 最小加工寸法の 2乗よりも小さいことを特徴とする請求項 2に記載の不揮発性記憶素 子。

[4] 前記複数の電極の内の 1つの電極が、前記側方電極であることを特徴とする請求 項 2または 3に記載の不揮発性記憶素子。

[5] 前記複数の電極の内の相互に接触しない 2以上の電極力 前記側方電極であるこ とを特徴とする請求項 2に記載の不揮発性記憶素子。

[6] 1つの前記側方電極の前記可変抵抗体との接触面積と、他の前記側方電極の前 記可変抵抗体との接触面積が異なることを特徴とする請求項 5に記載の不揮発性記 憶素子。

[7] 1つの前記側方電極の膜厚と、他の前記側方電極の膜厚が異なることを特徴とする 請求項 5または 6に記載の不揮発性記憶素子。

[8] 前記複数の電極の内の 1つの電極が、前記可変抵抗体の下面と接する下部電極 であることを特徴とする請求項 2に記載の不揮発性記憶素子。

[9] 前記複数の電極が、 2つの前記側方電極と 1つの前記下部電極であることを特徴と する請求項 8に記載の不揮発性記憶素子。

[10] 前記複数の電極の内の 1つの電極が、前記可変抵抗体の上面と接する上部電極 であることを特徴とする請求項 2に記載の不揮発性記憶素子。

[II] 前記複数の電極が、 2つの前記側方電極と 1つの前記上部電極であることを特徴と する請求項 10に記載の不揮発性記憶素子。

[12] 電気的パルス印加により、前記可変抵抗体の電気抵抗状態が可逆的に変化するこ とを特徴とする請求項 1に記載の不揮発性記憶素子。

[13] 前記可変抵抗体が、金属酸化物材料により形成されて！ヽることを特徴とする請求項

12に記載の不揮発性記憶素子。

[14] 前記金属酸化物が、ぺロブスカイト型金属酸化物であることを特徴とする請求項 13 に記載の不揮発性記憶素子。

[15] 前記金属酸化物が、遷移金属酸化物であることを特徴とする請求項 13に記載の不 揮発性記憶素子。

[16] 前記金属酸化物の構成元素に Prと Mnが含まれることを特徴とする請求項 13に記 載の不揮発性記憶素子。

[17] 前記の金属酸化物が、 Pr Ca MnO (PCMO)であることを特徴とする請求項 1

0. 7 0. 3 3

3に記載の不揮発性素子。

[18] 請求項 5に記載の不揮発性記憶素子の製造方法であって、

少なくとも表面が絶縁性の基板上に電極材料を堆積して電極膜を形成する工程と 可変抵抗体マスクパターンを用いて前記電極膜を加工して、 2以上の前記側方電 極を形成するとともに、前記可変抵抗体の埋め込み領域を形成する工程と、

前記基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形成する工程と、 前記可変抵抗体膜を前記側方電極が露出するまで平坦化して前記埋め込み領域 内に前記可変抵抗体を形成する工程と、

前記可変抵抗体と前記側方電極の上に、絶縁材料を堆積して絶縁膜を形成する 工程と、を有することを特徴とする製造方法。

[19] 請求項 7に記載の不揮発性記憶素子の製造方法であって、

少なくとも表面が絶縁性の基板の表面に第 1電極マスクパターンを用いて段差を形 成する工程と、

前記段差の形成された前記基板の全面に電極材料を堆積して平坦化し、部分的 に膜厚の異なる電極膜を形成する工程と、 可変抵抗体マスクパターンを用いて前記電極膜をカ卩ェして、膜厚の異なる 2以上の 前記側方電極を形成するとともに、前記可変抵抗体の埋め込み領域を形成するェ 程と、

前記基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形成する工程と、 前記可変抵抗体膜を前記側方電極が露出するまで平坦化して前記埋め込み領域 内に前記可変抵抗体を形成する工程と、

前記可変抵抗体と前記側方電極の上に、絶縁材料を堆積して絶縁膜を形成する 工程と、を有することを特徴とする製造方法。

[20] 請求項 8に記載の不揮発性記憶素子の製造方法であって、

少なくとも表面が絶縁性の基板上に下部電極材料を堆積して下部電極膜を形成す る工程と、

下部電極マスクパターンを用いて前記下部電極膜を加工して、前記下部電極を形 成する工程と、

前記下部電極上に絶縁材料を堆積して第 1絶縁膜を形成する工程と、 前記第 1絶縁膜を平坦化して、電極材料を堆積して電極膜を形成する工程と、 第 1可変抵抗体マスクパターンを用いて前記第 1絶縁膜と前記電極膜を前記下部 電極が露出するまで加工して、前記側方電極を形成するとともに、前記可変抵抗体 の埋め込み領域を形成する工程と、

前記基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形成する工程と、 前記可変抵抗体膜を前記側方電極が露出するまで平坦化して前記埋め込み領域 内に前記可変抵抗体膜を形成する工程と、

第 2可変抵抗体マスクパターンを用いて、前記埋め込み領域内の前記可変抵抗体 膜を加工して一部を除去し、前記可変抵抗体を形成する工程と、

前記基板全面に絶縁材料を堆積して、前記可変抵抗体と前記側方電極の上、及 び、前記埋め込み領域内の前記可変抵抗体膜の一部が除去された部分に、第 2絶 縁膜を形成する工程と、

を有することを特徴とする製造方法。

[21] 請求項 8に記載の不揮発性記憶素子の製造方法であって、 少なくとも表面が絶縁性の基板上に下部電極材料を堆積して下部電極膜を形成す る工程と、

下部電極マスクパターンを用いて前記下部電極膜を加工して、前記下部電極を形 成する工程と、

前記下部電極上に絶縁材料を堆積して第 1絶縁膜を形成する工程と、

前記第 1絶縁膜を平坦化して、電極材料を堆積して電極膜を形成する工程と、 可変抵抗体マスクパターンを用いて前記第 1絶縁膜と前記電極膜を前記下部電極 が露出するまで加工して、前記側方電極を形成するとともに、前記可変抵抗体の埋 め込み領域を形成する工程と、

前記基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形成する工程と、 前記可変抵抗体膜を前記側方電極が露出するまで平坦化して前記埋め込み領域 内に前記可変抵抗体を形成する工程と、

前記可変抵抗体と前記側方電極の上に絶縁材料を堆積して、第 2絶縁膜を形成す る工程と、

を有することを特徴とする製造方法。

請求項 10に記載の不揮発性記憶素子の製造方法であって、

少なくとも表面が絶縁性の基板上に電極材料を堆積して電極膜を形成する工程と 前記電極膜上に絶縁材料を堆積して第 1絶縁膜を形成する工程と、

第 1可変抵抗体マスクパターンを用いて前記電極膜と前記第 1絶縁膜を加工して、 前記側方電極を形成するとともに、前記可変抵抗体の埋め込み領域を形成するェ 程と、

前記基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形成する工程と、 前記可変抵抗体膜を前記第 1絶縁膜が露出するまで平坦化して前記埋め込み領 域内に前記可変抵抗体膜を形成する工程と、

前記可変抵抗体膜と前記第 1絶縁膜の上に、上部電極材料を堆積して上部電極 膜を形成する工程と、

上部電極マスクパターンを用いて前記上部電極膜を加工して、前記上部電極を形 成する工程と、

第 2可変抵抗体マスクパターンを用いて、前記埋め込み領域内の前記可変抵抗体 膜を加工して一部を除去し、前記可変抵抗体を形成する工程と、

前記基板全面に絶縁材料を堆積して、少なくとも前記上部電極の上、及び、前記 埋め込み領域内の前記可変抵抗体膜の一部が除去された部分に、第 2絶縁膜を形 成する工程と、を有することを特徴とする製造方法。

[23] 請求項 10に記載の不揮発性記憶素子の製造方法であって、

少なくとも表面が絶縁性の基板上に電極材料を堆積して電極膜を形成する工程と 前記電極膜上に絶縁材料を堆積して第 1絶縁膜を形成する工程と、

可変抵抗体マスクパターンを用いて前記電極膜と前記第 1絶縁膜を加工して、前 記側方電極を形成するとともに、前記可変抵抗体の埋め込み領域を形成する工程と 前記基板全面に可変抵抗体材料を堆積して可変抵抗体膜を形成する工程と、 前記可変抵抗体膜を前記第 1絶縁膜が露出するまで平坦化して前記埋め込み領 域内に前記可変抵抗体を形成する工程と、

前記可変抵抗体と前記第 1絶縁膜の上に、上部電極材料を堆積して上部電極膜を 形成する工程と、

上部電極マスクパターンを用いて前記上部電極膜を加工して、前記上部電極を形 成する工程と、

前記基板全面に絶縁材料を堆積して、少なくとも前記上部電極の上に第 2絶縁膜 を形成する工程と、

を有することを特徴とする製造方法。

[24] 前記可変抵抗体材料が、金属酸化物であることを特徴とする請求項 18〜23の何 れか 1項に記載の製造方法。

[25] 前記可変抵抗体材料が、ベロブスカイト型金属酸ィ匕物であることを特徴とする請求 項 24に記載の製造方法。

[26] 前記可変抵抗体材料が、遷移金属酸化物であることを特徴とする請求項 24に記載 の製造方法。

[27] 前記可変抵抗体材料が、 Prと Mnを含む金属酸ィ匕物であることを特徴とする請求 項 24に記載の製造方法。

[28] 前記可変抵抗体材料が、 Pr Ca MnO (PCMO)であることを特徴とする請求

0. 7 0. 3 3

項 24に記載の製造方法。