JP4460646B2 - 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 - Google Patents
不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 Download PDFInfo
- Publication number
- JP4460646B2 JP4460646B2 JP2009545021A JP2009545021A JP4460646B2 JP 4460646 B2 JP4460646 B2 JP 4460646B2 JP 2009545021 A JP2009545021 A JP 2009545021A JP 2009545021 A JP2009545021 A JP 2009545021A JP 4460646 B2 JP4460646 B2 JP 4460646B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistance value
- inter
- voltage
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 391
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 179
- 239000001301 oxygen Substances 0.000 claims abstract description 173
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 169
- 230000008859 change Effects 0.000 claims abstract description 134
- 230000002950 deficient Effects 0.000 claims abstract description 86
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 55
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 48
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 48
- 230000007423 decrease Effects 0.000 claims description 40
- 238000003860 storage Methods 0.000 claims description 30
- 229910052697 platinum Inorganic materials 0.000 claims description 22
- 229910003070 TaOx Inorganic materials 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 229910052741 iridium Inorganic materials 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 230000001629 suppression Effects 0.000 claims description 8
- 238000003491 array Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims 4
- 229910004166 TaN Inorganic materials 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 69
- 238000000034 method Methods 0.000 description 68
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 53
- 230000003247 decreasing effect Effects 0.000 description 44
- 238000004519 manufacturing process Methods 0.000 description 34
- 238000004544 sputter deposition Methods 0.000 description 33
- 239000007772 electrode material Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 239000007789 gas Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 238000004458 analytical method Methods 0.000 description 13
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 239000010931 gold Substances 0.000 description 11
- 238000002474 experimental method Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052723 transition metal Inorganic materials 0.000 description 5
- 150000003624 transition metals Chemical class 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- -1 oxygen ions Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000004092 self-diagnosis Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/52—Structure characterized by the electrode material, shape, etc.
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
まず、不揮発性記憶素子の上部電極と下部電極の間に電気的パルスを加えた時に素子のどの部分が抵抗変化しているかを知るために行なわれた実験の結果について説明する。
本実施形態は、上部電極と下部電極の電極材料を異ならせることにより、上部電極側が高抵抗状態にあり下部電極側が低抵抗状態にある場合の抵抗値と、上部電極側が低抵抗状態にあり下部電極側が高抵抗状態にある場合の抵抗値とを互いに異ならせ、3値メモリを実現するものである。
図2は、本発明の第1実施形態にかかる不揮発性記憶素子(抵抗変化素子)の断面の一例を示す模式図である。図2に示すように、本実施形態の不揮発性記憶素子100は、基板101と、基板101上に形成された酸化物層102と、酸化物層102上に形成された下部電極層103(第1電極)と、下部電極層103の上に形成された可変抵抗層104と、可変抵抗層104の上に形成された上部電極層105(第2電極)とを備えている。
不揮発性記憶素子100は、例えば下記のような方法で製造できる。
さらに、可変抵抗層104の上に、金属薄膜をスパッタリング法により堆積させ、上部電極層105とする。本実施の形態では、一例として、上部電極層105の材料として白金(Pt)を使用できる。
図3は、本発明の第1実施形態にかかる不揮発性記憶素子の特性の一例を示す模式図であり、図3(a)は下部電極に対して上部電極の電圧をVA1(例えば−3V)からVA4(例えば+2V)の間で連続的に変化させた場合の抵抗値の変化を示す図であり、図3(b)は下部電極に対して上部電極の電圧をVB1(例えば−2V)からVB4(例えば+3V)の間で連続的に変化させた場合の抵抗値の変化を示す図であり、図3(c)は下部電極に対して上部電極の電圧をVA1(例えば−3V)からVB4(例えば+3V)の間で連続的に変化させた場合の抵抗値の変化を示す図である。以下、不揮発性記憶素子100の電気特性を、図3を参照しつつ説明する(実施例1および図5も参照)。
図3(c)において、電圧をVA1よりも低くすれば、不揮発性記憶素子100は、もともとどのような抵抗状態にあったとしても、S2の状態となり、抵抗値はRMとなる。また、電圧をVB4よりも高くすれば、不揮発性記憶素子100は、もともとどのような抵抗状態にあったとしても、S3の状態となり、抵抗値はRHとなる。S1の状態にするためには、もともとS2の状態にあるときには電圧をVC2(VA4<VC2<VB3)とすればよく、もともとS3の状態にあるときには電圧をVC1(VA2<VC1<VB1)とすればよい。かかる3つの状態(S1、S2、S3)は、電圧が所定の範囲で変化しても抵抗値が変化しない状態(安定状態)である。すなわち、S1の状態にある場合には、電圧がVA2より大きくVB3より小さい時には、抵抗値がほとんど変化しない。また、S2の状態にある場合には、電圧がVA3より小さい場合には、抵抗値がほとんど変化しない。また、S3の状態にある場合には、電圧がVB2より大きい場合には、抵抗値がほとんど変化しない。これら3つの安定状態を利用すれば、不揮発性記憶素子100を、3値の読み書きを安定して行うことができる不揮発性記憶素子として使用できる。
図4は、下部電極の材料と上部電極の材料とを同じにし、下部電極側と上部電極側とを対称に構成した場合の、不揮発性記憶素子の特性の一例を示す模式図であり、図4(a)は下部電極に対して上部電極の電圧をVA1からVA4の間で連続的に変化させた場合の抵抗値の変化を示す図であり、図4(b)は下部電極に対して上部電極の電圧をVB1からVB4の間で連続的に変化させた場合の抵抗値の変化を示す図であり、図4(c)は下部電極に対して上部電極の電圧をVA1からVB4の間で連続的に変化させた場合の抵抗値の変化を示す図である。以下、不揮発性記憶素子100の電気特性を、図4を参照しつつ説明する(比較例および図7も参照)。
実施例1では、図2に示したような構成の不揮発性記憶素子を、下記のような方法で製造した。
図6は、本発明の実施例2において、不揮発性記憶素子の2電極間に印加する電気的パルスの電圧を離散的に変化させた場合の抵抗値の変化を示す図である。実施例2では、実施例1の不揮発性素子と同じものを用いた。図中に示した電圧は、印加された電気的パルスの電圧を示す。なお、電気パルスは2回ずつ印加した。
比較例では、図2に示したような構成の不揮発性記憶素子であって、上部電極および下部電極の両方を白金(Pt)で構成したものを、実施例1と同様の方法で製造した。
抵抗値の変化量が、電極材料によってどの程度異なるかを調べるために、実験を行なった。まず、図2と同様の不揮発性記憶素子であって、下部電極の材料をW、上部電極の材料をそれぞれ白金(Pt)、イリジウム(Ir)、金(Au)、銀(Ag)、銅(Cu)、タングステン(W)、ニッケル(Ni)、チッ化タンタル(TaN)としたものを作製した。不揮発性記憶素子の作製方法は実施例1と同様であり、下部電極、上部電極はいずれもスパッタリング法によって形成した。可変抵抗層を構成する酸素不足型のTa酸化物は、Ta金属をO2とAr中でスパッタリングして作製した。いずれの素子についても、可変抵抗層は全て同じ(酸素含有率が約58%である酸素不足型のTa酸化物)組成とした。下部電極103にWを用いた理由は、酸化しにくい安定な材料であり、かつ、ドライエッチング等の製造時の加工も比較的行いやすい点にある。
1.X線回折
図9は、基板温度を30℃とし、O2流量比(スパッタガス中のO2の流量比率)を0.5%とした場合に得られた、膜厚が40nmのタンタル酸化物からなる可変抵抗層のXRD(X線回折)チャートである。なお、このチャートは、薄膜法を使って測定した結果である。図9に示すように、金属Taのピークを確認することができないため、タンタル酸化物が得られたと推定される。また、2θが30〜40deg.において幅広いピークを確認することができることから、アモルファス状態であると考えることができる。なお、2θが56deg.のピークは、シリコン基板に起因するものである。
図10(a)は、可変抵抗層の材料として酸素不足型のTa酸化物を用いた不揮発性記憶素子のTa酸化物試料の深さ方向のオージェ分析の結果を示す図であり、図10(b)は、酸素不足型のTa酸化物の代わりに金属Taを白金電極で挟持した素子の深さ方向のオージェ分析の結果を示す図である。金属Ta試料の厚みは20nmである。この金属Ta試料上に、厚み50nmのPt上部電極を形成している。
図11は、製造工程におけるスパッタガス中のO2流量比と、RBS法で分析したTa酸化物層の酸素含有率(原子比)との関係を示す図である。O2流量比が7%以上の条件では酸素含有率が飽和する傾向が見られるが、O2流量比により酸化タンタル層の組成を連続的に制御できることがわかる。つまり、タンタル酸化物層を反応性RFスパッタ法により形成する際に、スパッタガス中のO2流量比を制御することにより、タンタル酸化物層の酸素含有率をタンタル酸化物層の厚み方向において所望の一定値に制御することができる。
図12は、可変抵抗層を酸化Taで構成した場合の、製造工程におけるスパッタガス中のO2流量比と可変抵抗層の抵抗率との関係を示す図である。図13は、可変抵抗層を酸化Taで構成した場合の、RBS法で分析した可変抵抗層の酸素含有率(原子比、atm%)と、可変抵抗層の抵抗率との関係を示す図である。なお、ここで示す抵抗率は、基板(窒化膜を形成したシリコンウエハ)上に可変抵抗層のみを直接形成した試料について、シート抵抗値を4端子法により測定した結果に基づいて算出したものである。
本発明者等は、図13に示す各酸素含有率を有する試料の抵抗率を測定し、その測定データの回帰曲線を求めた。図13には、この測定データ(黒三角印で示す)とこの回帰曲線とを示す。
可変抵抗層の材料として酸素不足型のTa酸化物を用いた上下対称型の不揮発性記憶素子において、電極間に同極性の電気的パルスを連続して印加した場合における不揮発性記憶素子の設定された抵抗値のインプリント性は良好であった。例えば、不揮発性記憶素子の電極間に負の電気的パルスを連続して20回印加することによって低抵抗状態を連続的に発生させた後において、正負の電気的パルスを交互に連続して印加した場合であっても、安定して高抵抗状態または低抵抗状態を繰り返した。また、正の電気的パルスを連続して20回印加することによって高抵抗状態を連続的に発生させた後において、正負の電気的パルスを交互に連続して印加した場合も、同様にして高抵抗状態または低抵抗状態を安定的に繰り返した。以上の結果から、酸素不足型のTa酸化物を用いた不揮発性記憶素子は、いわゆるインプリント耐性が高く、したがって安定した動作をすることが期待できる。
図15は、可変抵抗層の材料として酸素不足型のTa酸化物を用いた上下対称型の不揮発性記憶素子において、電極間に印加される電気的パルスの幅と可変抵抗層の抵抗値との関係を示す図である。なお、図15において、RHは高抵抗状態の抵抗値を、RLは低抵抗状態の抵抗値をそれぞれ示している。また、このRHおよびRLは、各パルス幅の電気的パルスを100回印加した場合における可変抵抗層の抵抗値の平均値である。
第1実施形態では、下部電極と上部電極とを異なる材料で構成することにより、不揮発性記憶素子を上下非対称に構成したが、第2実施形態では、下部電極側と上部電極側とで可変抵抗層の材料を異ならせることにより、不揮発性記憶素子を上下非対称に構成する。第2実施形態では、酸素不足型の遷移金属酸化物中の酸素含有率を異ならせる。
図16は、本発明の第2実施形態にかかる不揮発性記憶素子の断面の一例を示す模式図である。図16に示すように、本実施形態の不揮発性記憶素子110は、基板111と、基板111上に形成された酸化物層112と、酸化物層112上に形成された下部電極層113(第1電極)と、下部電極層113の上に形成された第1の可変抵抗層114と、第1の可変抵抗層114の上に形成された第2の可変抵抗層115と、第2の可変抵抗層115の上に形成された上部電極層116(第2電極)とを備えている。第1の可変抵抗層114と第2の可変抵抗層115とは、いずれも酸素不足型の遷移金属酸化物(好ましくは酸素不足型のTa酸化物)を含んでおり、第2の可変抵抗層115の方が第1の可変抵抗層114よりも酸素含有率が高くなっている。
不揮発性記憶素子110の製造方法は、基本的には第1実施形態の不揮発性記憶素子100の製造方法と同様であり、例えば下記のような方法で製造できる。
その後、第2の可変抵抗層115上に金属薄膜をスパッタリング法により堆積させ、上部電極層116とする。本実施形態では、一例として、上部電極層116の材料として白金(Pt)を使用できる。本実施形態では、下部電極層113と上部電極層116とは同一の材料で構成されている。
実施例3では、図16に示したような構成の不揮発性記憶素子を、下記のような方法で製造した。
図14に示すように、可変抵抗層を酸素不足型のTa酸化物で構成した場合、Ta酸化物中の酸素含有率が増加すれば不揮発性記憶素子の抵抗値は高くなり、高抵抗状態及び低抵抗状態の抵抗値は高くなる傾向がある。すなわち、酸素含有量が45atm%の酸素不足型のTa酸化物を使った抵抗変化素子では、図14(b)に示すように、低抵抗状態は約300Ωで高抵抗状態は約1×104Ω程度である。しかし、酸素含有量が増加し、65atm%程度になると、図14(c)に示したように、低抵抗状態は3×104Ωであり、高抵抗状態は3×105Ωである。酸素含有量が65atm%の場合では、酸素含有量が45atm%の場合と比較して、抵抗値の変化量が約1桁から2桁程度高くなっている。
第2実施形態では、下部電極側と上部電極側とで可変抵抗層の材料を異ならせることにより、不揮発性記憶素子を上下非対称に構成したが、第3実施形態では、下部電極と上部電極とで可変抵抗層との接触面積を異ならせることで、不揮発性記憶素子を上下非対称に構成する。
図18は、本発明の第3実施形態にかかる不揮発性記憶素子の断面の一例を示す模式図である。図18に示すように、本実施形態の不揮発性記憶素子150は、基板151と、基板151上に形成された酸化物層152と、酸化物層152上に形成された下部電極層153(第1電極)と、下部電極層153の上に形成された可変抵抗層154と、可変抵抗層154の上に形成された上部電極層155(第2電極)とを備えている。可変抵抗層154は、酸素不足型の遷移金属酸化物(好ましくは酸素不足型のTa酸化物)を含んでいる。下部電極層153と上部電極層155とは同じ材料で構成してよい。可変抵抗層154は下方から上方に向けて水平断面が小さくなるようにテーパ状に形成されている。可変抵抗層154と下部電極層153との接触面積(例えば1.5μm×1.5μm=2.25μm2)は、可変抵抗層154と上部電極層155との接触面積(例えば0.5μm×0.5μm=0.25μm2)よりも大きくなっている。
不揮発性記憶素子110の製造方法は、基本的には第1実施形態の不揮発性記憶素子100の製造方法と同様であるので詳細な説明は省略する。可変抵抗層154をテーパ状に形成するためには、レジスト155のエッジ部を鈍らせ、レジスト155と可変抵抗層154のエッチング選択比が小さくなるような条件でドライエッチング処理をするような方法を用いれば良い。
図19は、本発明の第3実施形態にかかる不揮発性記憶素子の特性の一例を示す図であり、図19(a)は下部電極に対して上部電極の電圧をVA1からVA4の間で連続的に変化させた場合において上部電極側が低抵抗状態のままで変化しないものと仮定したときの抵抗値の変化を示す概念図であり、図19(b)は下部電極に対して上部電極の電圧をVB1からVB4の間で連続的に変化させた場合において下部電極側が低抵抗状態のままで変化しないものと仮定したときの抵抗値の変化を示す概念図であり、図19(c)は下部電極に対して上部電極の電圧をVA1からVA4の間で連続的に変化させた場合の不揮発性記憶素子全体の抵抗値の変化を示す図である。以下、不揮発性記憶素子150の電気特性を、図19を参照しつつ説明する(実験例2および図20も参照)。
図19(c)において、電圧をVA1よりも低くすれば、不揮発性記憶素子150は、もともとどのような抵抗状態にあったとしても、S2の状態となり、抵抗値はRMとなる。また、電圧をVA4よりも高くすれば、不揮発性記憶素子150は、もともとどのような抵抗状態にあったとしても、S4の状態となり、抵抗値はRMとなる。S1の状態にするためには、S4の状態にあるときに電圧をVC1(VA2<VC1<VB1)とすればよい。S3の状態にするためには、S2の状態にあるときに電圧をVC2(VB4<VC2<VA3)とすればよい。かかる4つの状態(S1、S2、S3、S4)は、電圧が所定の範囲で変化しても抵抗値が変化しない状態(安定状態)である。すなわち、S1の状態にある場合には、電圧がVA2より大きくVB1より小さい範囲にあれば抵抗値がほとんど変化しない。S2の状態にある場合には、電圧がVB3より小さい範囲にあれば抵抗値がほとんど変化しない。S3の状態にある場合には、電圧がVB4より大きくVA3より小さい範囲にあれば抵抗値がほとんど変化しない。S4の状態にある場合には、電圧がVB2より大きい範囲にあれば抵抗値がほとんど変化しない。本実施形態では下部電極側と上部電極側とで、電極材料および可変抵抗層の組成が等しいため、S2とS4の状態は、抵抗値がほぼ等しくなる。したがって、安定状態の抵抗値は3個存在する。これら3個の抵抗値を利用すれば、不揮発性記憶素子100を、3値の読み書きを安定して行うことができる不揮発性記憶素子として使用できる。
実験例2では、図2に示したような構成の不揮発性記憶素子を、可変抵抗層と上部電極との接触面積を変えて、2種類形成した。製造方法は、電極材料が上部電極と下部電極とで等しい(Pt)ことを除けば実施例1と同様であるので詳細な説明を省略する。可変抵抗層と上部電極との接触面積は、1個目では0.5μm×0.5μm=0.25μm2とし、2個目では1.5μm×1.5μm=2.25μm2とした。
第1実施形態乃至第3実施形態では、電極材料や可変抵抗層の組成や接触面積を下部電極側と上部電極側とで異ならせることで、不揮発性記憶素子を上下非対称に構成したが、第4実施形態では、これらを組み合わせることで4個の安定状態を利用可能にし、4値メモリを実現する。
図21は、本発明の第4実施形態にかかる不揮発性記憶素子の断面の一例を示す模式図である。図18に示すように、本実施形態の不揮発性記憶素子170は、基板171と、基板171上に形成された酸化物層172と、酸化物層172上に形成された下部電極層173(第1電極)と、下部電極層173の上に形成された可変抵抗層174と、可変抵抗層174の上に形成された上部電極層175(第2電極)とを備えている。可変抵抗層174は、酸素不足型の遷移金属酸化物(好ましくは酸素不足型のTa酸化物)を含んでいる。
不揮発性記憶素子170の製造方法は、電極材料を下部電極側と上部電極側とで異ならせることを除けば、第3実施形態の不揮発性記憶素子100の製造方法と同様である。よって、詳細な説明は省略する。
図22は、本発明の第4実施形態にかかる不揮発性記憶素子の特性の一例を示す図であり、図22(a)は下部電極に対して上部電極の電圧をVA1からVA4の間で連続的に変化させた場合において上部電極側が低抵抗状態のままで変化しないものと仮定したときの抵抗値の変化を示す概念図であり、図22(b)は下部電極に対して上部電極の電圧をVB1からVB4の間で連続的に変化させた場合において下部電極側が低抵抗状態のままで変化しないものと仮定したときの抵抗値の変化を示す概念図であり、図22(c)は下部電極に対して上部電極の電圧をVA1からVA4の間で連続的に変化させた場合の不揮発性記憶素子全体の抵抗値の変化を示す図である。以下、不揮発性記憶素子150の電気特性を、図22を参照しつつ説明する。
図22(c)において、電圧をVA1よりも低くすれば、不揮発性記憶素子170は、もともとどのような抵抗状態にあったとしても、S2の状態となり、抵抗値はRM1となる。また、電圧をVA4よりも高くすれば、不揮発性記憶素子170は、もともとどのような抵抗状態にあったとしても、S4の状態となり、抵抗値はRM2となる。S1の状態にするためには、S4の状態にあるときに電圧をVC1(VA2<VC1<VB1)とすればよい。S3の状態にするためには、S2の状態にあるときに電圧をVC2(VB4<VC2<VA3)とすればよい。かかる4つの状態(S1、S2、S3、S4)は、電圧が所定の範囲で変化しても抵抗値が変化しない状態(安定状態)である。すなわち、S1の状態にある場合には、電圧がVA2より大きくVB1より小さい範囲にあれば抵抗値がほとんど変化しない。S2の状態にある場合には、電圧がVB3より小さい範囲にあれば抵抗値がほとんど変化しない。S3の状態にある場合には、電圧がVB4より大きくVA3より小さい範囲にあれば抵抗値がほとんど変化しない。S4の状態にある場合には、電圧がVB2より大きい範囲にあれば抵抗値がほとんど変化しない。本実施形態では下部電極側と上部電極側とで電極材料が異なるため、S2とS4の状態は抵抗値が異なる。したがって、安定状態の抵抗値は4個存在する。これら4個の抵抗値を利用すれば、不揮発性記憶素子170を、4値の読み書きを安定して行うことができる不揮発性記憶素子として使用できる。
図23は、本発明の第4実施形態の変形例にかかる不揮発性記憶素子の断面の一例を示す模式図である。図23に示すように、本実施形態の不揮発性記憶素子180は、基板181と、基板181上に形成された酸化物層182と、酸化物層182上に形成された下部電極層183(第1電極)と、下部電極層183の上に形成された第1の可変抵抗層184と、第1の可変抵抗層184の上に形成された第2の可変抵抗層185と、第2の可変抵抗層185の上に形成された上部電極層175(第2電極)とを備えている。
上述した第1実施形態乃至第4実施形態にかかる不揮発性記憶素子は、種々の形態の不揮発性半導体装置へ適用することが可能である。第5実施形態にかかる半導体装置は、第1実施形態にかかる不揮発性記憶素子を備える不揮発性記憶装置であって、ワード線とビット線との交点(立体交差点)にアクティブ層を介在させた、いわゆるクロスポイント型のものである。
図24は、本発明の第5実施形態にかかる不揮発性記憶装置の構成を示すブロック図である。また、図25は、図24におけるA部の構成(4セル分の構成)を示す斜視図である。
図26は、本発明の第5実施形態にかかる不揮発性記憶装置が備える不揮発性記憶素子の構成を示す断面図である。なお、図26では、図25のB部における構成が示されている。
本実施の形態にかかる不揮発性記憶装置が備える不揮発性記憶素子の構成は、図26に示したものに限られるわけではなく、以下に示すような構成であってもよい。
図24および図25に示した本実施の形態にかかる不揮発性記憶装置におけるメモリアレイを、3次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することができる。
第6実施形態にかかる不揮発性記憶装置は、第1乃至第4実施形態にかかる不揮発性記憶素子を備える不揮発性記憶装置であって、1トランジスタ/1不揮発性記憶部のものである。
図29は、本発明の第6実施形態にかかる不揮発性記憶装置の構成を示すブロック図である。また、図30は、図29におけるC部の構成(2セル分の構成)を示す断面図である。
第7実施形態にかかる不揮発性半導体装置は、プログラム機能を有する第1乃至第4実施形態にかかる不揮発性記憶素子を備える不揮発性半導体装置であって、所定の演算を実行する論理回路を備えるものである。
図31は、本発明の第7実施形態にかかる不揮発性半導体装置の構成を示すブロック図である。
次に、上述したように構成される本実施の形態にかかる不揮発性半導体装置の動作例について説明する。
次に、上述したように構成される本実施の形態にかかる不揮発性半導体装置の製造方法について説明する。
第7実施形態にかかる不揮発性半導体装置が、第5実施形態にかかる不揮発性記憶装置を備えるような構成、すなわち、第5実施形態にかかるクロスポイント型の不揮発性記憶装置と第7実施形態にかかるCPUなどを有するLSIとを一つの半導体基板上に集積するような構成を実現することができる。
11、12、13、14 電極
15 可変抵抗層
100、110、150、170、180 不揮発性記憶素子
101、111、151、171、181 基板
102、112、152、172、182 酸化物層
103、113、153、173、183 下部電極層
104、154、174 可変抵抗層
114、184 第1の可変抵抗層
115、185 第2の可変抵抗層
105、116、155、175、186 上部電極層
110 不揮発性記憶素子
150 不揮発性記憶素子
151 基板
152 酸化物層
200 不揮発性記憶装置
201 メモリ本体部
202 メモリアレイ
203 行選択回路/ドライバ
204 列選択回路/ドライバ
205 書き込み回路
206 センスアンプ
207 データ入出力回路
208 アドレス入力回路
209 制御回路
211 上部配線
212 下部配線
213 上部電極
214 可変抵抗層
215 内部電極
216 電流抑制素子
217 下部電極
218 オーミック抵抗層
300 不揮発性記憶装置
301 メモリ本体部
302 メモリアレイ
303 行選択回路/ドライバ
304 列選択回路
305 書き込み回路
306 センスアンプ
307 データ入出力回路
308 セルプレート電源
309 アドレス入力回路
310 制御回路
314 上部電極
315 可変抵抗層
316 下部電極
400 不揮発性半導体装置
401 半導体基板
402 CPU
403 入出力回路
404 論理回路
405 アナログ回路
406 BIST回路
407 SRAM
408 救済アドレス格納レジスタ
409 不揮発性記憶素子
410 書き込み回路
411 読み出し回路
412 ラッチ回路
WL1〜WLm ワード線
BL1〜BLn ビット線
M111〜M1mn メモリセル(不揮発性記憶素子)
M211〜M2mn メモリセル(不揮発性記憶素子)
T11〜Tmn トランジスタ
Claims (44)
- 第1電極と、
第2電極と、
前記第1電極と前記第2電極との間に配設され前記第1電極を基準とする前記第2電極の電位である電極間電圧に基づいて可逆的に前記第1電極と前記第2電極との間の抵抗値である電極間抵抗値を変化させる可変抵抗層と、を備え、
前記可変抵抗層が酸素不足型の遷移金属酸化物を含み、
前記第1電極側と前記第2電極側とで非対称の構造を有し、
前記可変抵抗層の前記第1電極側と、前記可変抵抗層の前記第2電極側とが、それぞれ、低抵抗状態および高抵抗状態のいずれか一方を択一的にとることにより、
3個以上の互いに異なる電極間抵抗値において、電極間電圧が所定の範囲で変化しても電極間抵抗値が変化しない安定状態を取る、不揮発性記憶素子。 - 前記酸素不足型の遷移金属酸化物がアモルファス構造を有する、請求項1に記載の不揮発性記憶素子。
- 前記非対称の構造は、前記第1電極を構成する材料と前記第2電極を構成する材料とが異なることである、請求項1に記載の不揮発性記憶素子。
- 前記非対称の構造は、前記第1電極近傍における前記可変抵抗層の酸素含有率と前記第2電極近傍における前記可変抵抗層の酸素含有率とが異なることである、請求項1に記載の不揮発性記憶素子。
- 前記非対称の構造は、前記第1電極と前記可変抵抗層とが接触する部分の面積と前記第2電極と前記可変抵抗層とが接触する部分の面積とが異なることである、請求項1に記載の不揮発性記憶素子。
- 請求項1に記載の不揮発性記憶素子と、
電極間電圧を制御する制御装置とを備え、
前記制御装置は、電極間抵抗値が少なくとも3個以上の抵抗値のいずれかを取るように、電極間抵抗値に応じて電極間電圧を異ならせることで、2値よりも多い情報を単一の前記不揮発性記憶素子に記憶させる、不揮発性記憶装置。 - 前記第1電極および前記第2電極を構成する材料は、Pt、Ir、Au、Ag、Cu、W、Ni、TaNからなる群より選択された一つの物質を含む、請求項1に記載の不揮発性記憶素子。
- 前記第1電極および前記第2電極の一方がWを含み他方がPtを含む、請求項7に記載の不揮発性記憶素子。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物である、請求項1に記載の不揮発性記憶素子。
- 前記可変抵抗層に含まれる前記酸素不足型の遷移金属酸化物はタンタル酸化物であって、当該タンタル酸化物をTaOxと表した場合に、0<x<2.5を満足するように構成されている、請求項1または4に記載の不揮発性記憶素子。
- 前記可変抵抗層に含まれる前記酸素不足型の遷移金属酸化物はタンタル酸化物であって、当該タンタル酸化物をTaOxと表した場合に、0.8≦x≦1.9を満足するように構成されている、請求項1または4に記載の不揮発性記憶素子。
- Vα<Vβ<VγおよびVα<0およびVγ>0およびRL<RM<RHを満たすVα、Vβ、Vγ、RL、RM、RHについて、
電極間電圧をVαとした時に電極間抵抗値がRLまたはRMとなり、
電極間電圧をVβとした時に電極間抵抗値がRMまたはRHとなり、
電極間電圧をVγとした時に電極間抵抗値がRLまたはRHとなるように構成されている、請求項1に記載の不揮発性記憶素子。 - V1<V2<V3<V4<V5<0<V6<V7<V8<V9<V10およびRL<RM<RHを満たすV1、V2、V3、V4、V5、V6、V7、V8、V9、V10、RL、RM、RHについて、
電極間電圧をV1とした時に電極間抵抗値がRMとなり、
その後、電極間電圧をV6よりも大きくV7よりも小さくした時に電極間抵抗値が低下し、
その後、電極間電圧をV8とした時に電極間抵抗値がRLとなり、
その後、電極間電圧をV9よりも大きくV10よりも小さくした時に電極間抵抗値が上昇し、
その後、電極間電圧をV10とした時に電極間抵抗値がRHとなり、
その後、電極間電圧をV5よりも小さくV4よりも大きくした時に電極間抵抗値が低下し、
その後、電極間電圧をV3とした時に電極間抵抗値がRLとなり、
その後、電極間電圧をV2よりも小さくV1よりも大きくした時に電極間抵抗値が上昇するように構成されている、請求項1に記載の不揮発性記憶素子。 - Vα<Vβ<VγおよびVα<0およびVγ>0およびRL<RM<RHを満たすVα、Vβ、Vγ、RL、RM、RHについて、
電極間電圧をVαとした時に電極間抵抗値がRLまたはRHとなり、
電極間電圧をVβとした時に電極間抵抗値がRMまたはRHとなり、
電極間電圧をVγとした時に電極間抵抗値がRLまたはRMとなるように構成されている、請求項1に記載の不揮発性記憶素子。 - V1<V2<V3<V4<V5<0<V6<V7<V8<V9<V10およびRL<RM<RHを満たすV1、V2、V3、V4、V5、V6、V7、V8、V9、V10、RL、RM、RHについて、
電極間電圧をV1とした時に電極間抵抗値がRHとなり、
その後、電極間電圧をV6よりも大きくV7よりも小さくした時に電極間抵抗値が低下し、
その後、電極間電圧をV8とした時に電極間抵抗値がRLとなり、
その後、電極間電圧をV9よりも大きくV10よりも小さくした時に電極間抵抗値が上昇し、
その後、電極間電圧をV10とした時に電極間抵抗値がRMとなり、
その後、電極間電圧をV5よりも小さくV4よりも大きくした時に電極間抵抗値が低下し、
その後、電極間電圧をV3とした時に電極間抵抗値がRLとなり、
その後、電極間電圧をV2よりも小さくV1よりも大きくした時に電極間抵抗値が上昇するように構成されている、請求項1に記載の不揮発性記憶素子。 - 前記第1電極を構成する材料と前記第2電極を構成する材料とが異なる、請求項12乃至15に記載の不揮発性記憶素子。
- 前記第1電極近傍における前記可変抵抗層の酸素含有率と前記第2電極近傍における前記可変抵抗層の酸素含有率とが異なる、請求項12乃至15に記載の不揮発性記憶素子。
- Vα<Vβ<VγおよびVα<0およびVγ>0およびRL<RM<RHを満たすVα、Vβ、Vγ、RL、RM、RHについて、
電極間電圧をVαとした時に電極間抵抗値がRLまたはRMとなり、
電極間電圧をVβとした時に電極間抵抗値がRMとなり、
電極間電圧をVγとした時に電極間抵抗値がRMまたはRHとなるように構成されている、請求項1に記載の不揮発性記憶素子。 - V1<V2<V3<V4<V5<0<V6<V7<V8<V9<V10およびRL<RM<RHを満たすV1、V2、V3、V4、V5、V6、V7、V8、V9、V10、RL、RM、RHについて、
電極間電圧をV1とした時に電極間抵抗値がRMとなり、
その後、電極間電圧をV6よりも大きくV7よりも小さくした時に電極間抵抗値が上昇し、
その後、電極間電圧をV8とした時に電極間抵抗値がRHとなり、
その後、電極間電圧をV9よりも大きくV10よりも小さくした時に電極間抵抗値が低下し、
その後、電極間電圧をV10とした時に電極間抵抗値がRMとなり、
その後、電極間電圧をV5よりも小さくV4よりも大きくした時に電極間抵抗値が低下し、
その後、電極間電圧をV3とした時に電極間抵抗値がRLとなり、
その後、電極間電圧をV2よりも小さくV1よりも大きくした時に電極間抵抗値が上昇するように構成されている、請求項1に記載の不揮発性記憶素子。 - Vα<Vβ<VγおよびVα<0およびVγ>0およびRL<RM<RHを満たすVα、Vβ、Vγ、RL、RM、RHについて、
電極間電圧をVαとした時に電極間抵抗値がRMまたはRHとなり、
電極間電圧をVβとした時に電極間抵抗値がRMとなり、
電極間電圧をVγとした時に電極間抵抗値がRLまたはRMとなるように構成されている、請求項1に記載の不揮発性記憶素子。 - V1<V2<V3<V4<V5<0<V6<V7<V8<V9<V10およびRL<RM<RHを満たすV1、V2、V3、V4、V5、V6、V7、V8、V9、V10、RL、RM、RHについて、
電極間電圧をV1とした時に電極間抵抗値がRMとなり、
その後、電極間電圧をV6よりも大きくV7よりも小さくした時に電極間抵抗値が低下し、
その後、電極間電圧をV8とした時に電極間抵抗値がRLとなり、
その後、電極間電圧をV9よりも大きくV10よりも小さくした時に電極間抵抗値が上昇し、
その後、電極間電圧をV10とした時に電極間抵抗値がRMとなり、
その後、電極間電圧をV5よりも小さくV4よりも大きくした時に電極間抵抗値が上昇し、
その後、電極間電圧をV3とした時に電極間抵抗値がRHとなり、
その後、電極間電圧をV2よりも小さくV1よりも大きくした時に電極間抵抗値が低下するように構成されている、請求項1に記載の不揮発性記憶素子。 - 前記第1電極と前記可変抵抗層とが接触する部分の面積と前記第2電極と前記可変抵抗層とが接触する部分の面積とが異なる、請求項18乃至21に記載の不揮発性記憶素子。
- Vα<Vβ<VγおよびVα<0およびVγ>0およびRL<RM1<RM2<RHを満たすVα、Vβ、Vγ、RL、RM1、RM2、RHについて、
電極間電圧をVαとした時に電極間抵抗値がRLまたはRM1となり、
電極間電圧をVβとした時に電極間抵抗値がRM1またはRM2となり、
電極間電圧をVγとした時に電極間抵抗値がRM2またはRHとなるように構成されている、請求項1に記載の不揮発性記憶素子。 - V1<V2<V3<V4<V5<0<V6<V7<V8<V9<V10およびRL<RM1<RM2<RHを満たすV1、V2、V3、V4、V5、V6、V7、V8、V9、V10、RL、RM1、RM2、RHについて、
電極間電圧をV1とした時に電極間抵抗値がRM1となり、
その後、電極間電圧をV6よりも大きくV7よりも小さくした時に電極間抵抗値が上昇し、
その後、電極間電圧をV8とした時に電極間抵抗値がRHとなり、
その後、電極間電圧をV9よりも大きくV10よりも小さくした時に電極間抵抗値が低下し、
その後、電極間電圧をV10とした時に電極間抵抗値がRM2となり、
その後、電極間電圧をV5よりも小さくV4よりも大きくした時に電極間抵抗値が低下し、
その後、電極間電圧をV3とした時に電極間抵抗値がRLとなり、
その後、電極間電圧をV2よりも小さくV1よりも大きくした時に電極間抵抗値が上昇するように構成されている、請求項1に記載の不揮発性記憶素子。 - Vα<Vβ<VγおよびVα<0およびVγ>0およびRL<RM1<RM2<RHを満たすVα、Vβ、Vγ、RL、RM1、RM2、RHについて、
電極間電圧をVαとした時に電極間抵抗値がRM2またはRHとなり、
電極間電圧をVβとした時に電極間抵抗値がRM1またはRM2となり、
電極間電圧をVγとした時に電極間抵抗値がRLまたはRM1となるように構成されている、請求項1に記載の不揮発性記憶素子。 - V1<V2<V3<V4<V5<0<V6<V7<V8<V9<V10およびRL<RM1<RM2<RHを満たすV1、V2、V3、V4、V5、V6、V7、V8、V9、V10、RL、RM1、RM2、RHについて、
電極間電圧をV1とした時に電極間抵抗値がRM2となり、
その後、電極間電圧をV6よりも大きくV7よりも小さくした時に電極間抵抗値が低下し、
その後、電極間電圧をV8とした時に電極間抵抗値がRLとなり、
その後、電極間電圧をV9よりも大きくV10よりも小さくした時に電極間抵抗値が上昇し、
その後、電極間電圧をV10とした時に電極間抵抗値がRM1となり、
その後、電極間電圧をV5よりも小さくV4よりも大きくした時に電極間抵抗値が上昇し、
その後、電極間電圧をV3とした時に電極間抵抗値がRHとなり、
その後、電極間電圧をV2よりも小さくV1よりも大きくした時に電極間抵抗値が低下するように構成されている、請求項1に記載の不揮発性記憶素子。 - 前記第1電極を構成する材料と前記第2電極を構成する材料とが異なり、かつ前記第1電極と前記可変抵抗層とが接触する部分の面積と前記第2電極と前記可変抵抗層とが接触する部分の面積とが異なる、請求項23乃至26に記載の不揮発性記憶素子。
- 前記第1電極近傍における前記可変抵抗層の酸素含有率と前記第2電極近傍における前記可変抵抗層の酸素含有率とが異なり、かつ前記第1電極と前記可変抵抗層とが接触する部分の面積と前記第2電極と前記可変抵抗層とが接触する部分の面積とが異なる、請求項23乃至26に記載の不揮発性記憶素子。
- 第1の平面において互い平行に形成された複数の第1電極配線と、前記第1の平面に平行な第2の平面において互いに平行に且つ前記複数の第1電極配線と立体交差するように形成された複数の第2電極配線と、前記複数の第1電極配線と前記複数の第2電極配線との立体交差点のそれぞれに対応して設けられた不揮発性記憶素子とを備えるメモリアレイを備え、
前記不揮発性記憶素子のそれぞれは、前記第1電極配線と前記第2電極配線との間に配設され、前記第1電極配線を基準とする前記第2電極配線の電位である電極配線間電圧に基づいて可逆的に前記第1電極配線と前記第2電極配線との間の抵抗値である電極配線間抵抗値を変化させる可変抵抗層とを備え、
前記可変抵抗層が酸素不足型の遷移金属酸化物を含み、
不揮発性記憶素子は前記第1電極配線側と前記第2電極配線側とで非対称の構造を有し、
3個以上の互いに異なる電極配線間抵抗値において、電極配線間電圧が所定の範囲で変化しても電極配線間抵抗値が変化しない安定状態を取る、
不揮発性記憶装置。 - 前記不揮発性記憶素子のそれぞれは、前記第1電極配線と接続された第1電極と、前記第2電極配線と接続された第2電極とを備え、
前記可変抵抗層は、前記第1電極と前記第2電極との間に配設され、前記第1電極を基準とする前記第2電極の電位である電極間電圧に基づいて可逆的に前記第1電極と前記第2電極との間の抵抗値である電極間抵抗値を変化させるように構成されている、請求項29に記載の不揮発性記憶装置。 - 前記不揮発性記憶素子のそれぞれは、前記第1電極配線と前記第2電極配線との間に電流抑制素子を備えており、
当該電流抑制素子は、前記可変抵抗層と電気的に接続されている、請求項29または30に記載の不揮発性記憶装置。 - 前記メモリアレイが複数積層されてなる多層化メモリアレイを備える、請求項29乃至31のいずれかに記載の不揮発性記憶装置。
- 半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線および複数のビット線、前記複数のワード線および複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備え、
前記不揮発性記憶素子のそれぞれは、第1電極と、第2電極と、前記第1電極と前記第2電極との間に配設され、前記第1電極を基準とする前記第2電極の電位である電極間電圧に基づいて可逆的に前記第1電極と前記第2電極との間の抵抗値である電極間抵抗値を変化させる可変抵抗層とを備え、
前記可変抵抗層が酸素不足型の遷移金属酸化物を含み、
不揮発性記憶素子は前記第1電極配線側と前記第2電極配線側とで非対称の構造を有し、
3個以上の互いに異なる電極間抵抗値において、電極間電圧が所定の範囲で変化しても電極間抵抗値が変化しない安定状態を取る、
不揮発性記憶装置。 - 半導体基板と、前記半導体基板上に形成された、所定の演算を実行する論理回路およびプログラム機能を有する不揮発性記憶素子とを備え、
前記不揮発性記憶素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に配設され、前記第1電極を基準とする前記第2電極の電位である電極間電圧に基づいて可逆的に前記第1電極と前記第2電極との間の抵抗値である電極間抵抗値を変化させる可変抵抗層とを備え、
前記可変抵抗層が酸素不足型の遷移金属酸化物を含み、
不揮発性記憶素子は前記第1電極配線側と前記第2電極配線側とで非対称の構造を有し、
3個以上の互いに異なる電極間抵抗値において、電極間電圧が所定の範囲で変化しても電極間抵抗値が変化しない安定状態を取る、
不揮発性半導体装置。 - 請求項34に記載の不揮発性半導体装置と、
請求項29乃至33のいずれかに記載の不揮発性記憶装置とを備える、不揮発性半導体装置。 - 前記酸素不足型の遷移金属酸化物はタンタル酸化物である、請求項12乃至28に記載の不揮発性記憶素子。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物であって、当該タンタル酸化物をTaOxと表した場合に、0<x<2.5を満足するように構成されている、請求項12乃至28に記載の不揮発性記憶素子。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物であって、当該タンタル酸化物をTaOxと表した場合に、0.8≦x≦1.9を満足するように構成されている、請求項12乃至28に記載の不揮発性記憶素子。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物である、請求項29乃至33に記載の不揮発性記憶装置。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物であって、当該タンタル酸化物をTaOxと表した場合に、0<x<2.5を満足するように構成されている、請求項29乃至33に記載の不揮発性記憶装置。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物であって、当該タンタル酸化物をTaOxと表した場合に、0.8≦x≦1.9を満足するように構成されている、請求項29乃至33に記載の不揮発性記憶装置。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物である、請求項34又は35に記載の不揮発性半導体装置。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物であって、当該タンタル酸化物をTaOxと表した場合に、0<x<2.5を満足するように構成されている、請求項34又は35に記載の不揮発性半導体装置。
- 前記酸素不足型の遷移金属酸化物はタンタル酸化物であって、当該タンタル酸化物をTaOxと表した場合に、0.8≦x≦1.9を満足するように構成されている、請求項34又は35に記載の不揮発性半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145415 | 2008-06-03 | ||
JP2008145415 | 2008-06-03 | ||
PCT/JP2009/002186 WO2009147790A1 (ja) | 2008-06-03 | 2009-05-18 | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4460646B2 true JP4460646B2 (ja) | 2010-05-12 |
JPWO2009147790A1 JPWO2009147790A1 (ja) | 2011-10-20 |
Family
ID=41397877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009545021A Active JP4460646B2 (ja) | 2008-06-03 | 2009-05-18 | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8179713B2 (ja) |
JP (1) | JP4460646B2 (ja) |
WO (1) | WO2009147790A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5100554B2 (ja) | 2008-07-30 | 2012-12-19 | 株式会社東芝 | 半導体記憶装置 |
US8458114B2 (en) * | 2009-03-02 | 2013-06-04 | Analog Devices, Inc. | Analog computation using numerical representations with uncertainty |
JP2010225741A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8766233B2 (en) | 2009-10-09 | 2014-07-01 | Nec Corporation | Semiconductor device with variable resistance element and method for manufacturing the same |
CN102648522B (zh) * | 2009-11-30 | 2014-10-22 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法、以及非易失性存储装置 |
JP5543819B2 (ja) * | 2010-03-26 | 2014-07-09 | 株式会社東芝 | 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置 |
JP2012191184A (ja) * | 2011-02-25 | 2012-10-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US9111640B2 (en) | 2011-10-18 | 2015-08-18 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory element, nonvolatile memory device, and writing method for use in nonvolatile memory element |
US9082968B2 (en) | 2011-11-17 | 2015-07-14 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance non-volatile memory device and manufacturing method thereof |
JP5412012B1 (ja) | 2012-01-25 | 2014-02-12 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子とその製造方法 |
US9006699B2 (en) * | 2013-03-26 | 2015-04-14 | National Taiwan University Of Science And Technology | Resistive random access memory using amorphous metallic glass oxide as a storage medium |
US9195782B2 (en) | 2013-06-26 | 2015-11-24 | Siemens Product Lifecycle Management Software Inc. | System and method for combining input tools into a composite layout |
KR102578854B1 (ko) * | 2016-12-31 | 2023-09-19 | 에스케이하이닉스 주식회사 | 저항성 메모리 소자 및 이의 제조 방법 |
US10424374B2 (en) * | 2017-04-28 | 2019-09-24 | Micron Technology, Inc. | Programming enhancement in self-selecting memory |
US10424730B2 (en) | 2018-02-09 | 2019-09-24 | Micron Technology, Inc. | Tapered memory cell profiles |
US10693065B2 (en) | 2018-02-09 | 2020-06-23 | Micron Technology, Inc. | Tapered cell profile and fabrication |
US10541364B2 (en) | 2018-02-09 | 2020-01-21 | Micron Technology, Inc. | Memory cells with asymmetrical electrode interfaces |
US10854813B2 (en) | 2018-02-09 | 2020-12-01 | Micron Technology, Inc. | Dopant-modulated etching for memory devices |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108670A (ja) * | 2004-10-01 | 2006-04-20 | Internatl Business Mach Corp <Ibm> | プログラム可能な不揮発性抵抗切り替えデバイス |
JP2006203178A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 不揮発性メモリ抵抗体セル及びその製造方法 |
WO2006115208A1 (ja) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | メモリ装置および半導体集積回路 |
JP2006344876A (ja) * | 2005-06-10 | 2006-12-21 | Sharp Corp | 不揮発性記憶素子とその製造方法 |
WO2008059701A1 (ja) * | 2006-11-17 | 2008-05-22 | Panasonic Corporation | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 |
WO2009041041A1 (ja) * | 2007-09-28 | 2009-04-02 | Panasonic Corporation | 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法 |
WO2009050833A1 (ja) * | 2007-10-15 | 2009-04-23 | Panasonic Corporation | 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473332B1 (en) | 2001-04-04 | 2002-10-29 | The University Of Houston System | Electrically variable multi-state resistance computing |
JP4205938B2 (ja) | 2002-12-05 | 2009-01-07 | シャープ株式会社 | 不揮発性メモリ装置 |
KR100593750B1 (ko) | 2004-11-10 | 2006-06-28 | 삼성전자주식회사 | 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법 |
WO2006114904A1 (en) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | Non volatile memory cell and semiconductor memory device |
JP5049491B2 (ja) * | 2005-12-22 | 2012-10-17 | パナソニック株式会社 | 電気素子,メモリ装置,および半導体集積回路 |
JP5007724B2 (ja) | 2006-09-28 | 2012-08-22 | 富士通株式会社 | 抵抗変化型素子 |
JP4221031B2 (ja) | 2007-02-09 | 2009-02-12 | シャープ株式会社 | 不揮発性半導体記憶装置及びその書き換え方法 |
-
2009
- 2009-05-18 JP JP2009545021A patent/JP4460646B2/ja active Active
- 2009-05-18 US US12/671,162 patent/US8179713B2/en not_active Expired - Fee Related
- 2009-05-18 WO PCT/JP2009/002186 patent/WO2009147790A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108670A (ja) * | 2004-10-01 | 2006-04-20 | Internatl Business Mach Corp <Ibm> | プログラム可能な不揮発性抵抗切り替えデバイス |
JP2006203178A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 不揮発性メモリ抵抗体セル及びその製造方法 |
WO2006115208A1 (ja) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | メモリ装置および半導体集積回路 |
JP2006344876A (ja) * | 2005-06-10 | 2006-12-21 | Sharp Corp | 不揮発性記憶素子とその製造方法 |
WO2008059701A1 (ja) * | 2006-11-17 | 2008-05-22 | Panasonic Corporation | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 |
WO2009041041A1 (ja) * | 2007-09-28 | 2009-04-02 | Panasonic Corporation | 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法 |
WO2009050833A1 (ja) * | 2007-10-15 | 2009-04-23 | Panasonic Corporation | 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2009147790A1 (ja) | 2009-12-10 |
US8179713B2 (en) | 2012-05-15 |
JPWO2009147790A1 (ja) | 2011-10-20 |
US20100259966A1 (en) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4460646B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 | |
JP5589054B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 | |
US8338816B2 (en) | Nonvolatile memory element, and nonvolatile semiconductor device using the nonvolatile memory element | |
US8264865B2 (en) | Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor device incorporating nonvolatile memory element | |
JP4252110B2 (ja) | 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ | |
JP5259435B2 (ja) | 不揮発性記憶素子の製造方法 | |
US7786459B2 (en) | Memory element and memory device comprising memory layer positioned between first and second electrodes | |
JP4299882B2 (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
US8957399B2 (en) | Nonvolatile memory element and nonvolatile memory device | |
US20110080770A1 (en) | Method of programming variable resistance element and nonvolatile storage device | |
US7964869B2 (en) | Memory element, memory apparatus, and semiconductor integrated circuit | |
JP2009135370A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
US8445886B2 (en) | Nonvolatile memory element, nonvolatile memory device, nonvolatile semiconductor device, and method of manufacturing nonvolatile memory element | |
JP2010287582A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
JP2010021381A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
JP2011044443A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4460646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |