JP5007724B2 - 抵抗変化型素子 - Google Patents

抵抗変化型素子 Download PDF

Info

Publication number
JP5007724B2
JP5007724B2 JP2008536246A JP2008536246A JP5007724B2 JP 5007724 B2 JP5007724 B2 JP 5007724B2 JP 2008536246 A JP2008536246 A JP 2008536246A JP 2008536246 A JP2008536246 A JP 2008536246A JP 5007724 B2 JP5007724 B2 JP 5007724B2
Authority
JP
Japan
Prior art keywords
oxygen ion
layer
oxygen
electrode
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008536246A
Other languages
English (en)
Other versions
JPWO2008038365A1 (ja
Inventor
浩康 川野
敬二 庄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008038365A1 publication Critical patent/JPWO2008038365A1/ja
Application granted granted Critical
Publication of JP5007724B2 publication Critical patent/JP5007724B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を切り替わることが可能な抵抗変化型素子に関し、例えば、抵抗状態の切り替わりを利用して情報の記録ないし書き換えを実行可能な抵抗変化型記憶素子に関する。
不揮発性メモリの技術分野においては、ＲｅＲＡＭ（resistive RAM）が注目を集めている。ＲｅＲＡＭは、抵抗変化型素子であり、一般に、一対の電極と、当該電極対間に印加される電圧に応じて高抵抗状態および低抵抗状態の間を選択的に切り替わることが可能な記録膜とを有する。ＲｅＲＡＭでは、記録膜の抵抗状態の選択的な切り替わりを利用して、情報の記録ないし書き換えが実行され得る。このようなＲｅＲＡＭないし抵抗変化型素子に関しては、例えば、下記の特許文献１〜３に記載されている。
特開２００４−２７３６１５号公報 特開２００４−２８１９１３号公報 特開２００５−１２３３６１号公報
ＲｅＲＡＭは、電気的特性の観点からバイポーラ型とユニポーラ型に大別される。バイポーラ型のＲｅＲＡＭでは、記録膜を高抵抗状態から低抵抗状態へ変化させるための、電極対間の電圧印加方向と、記録膜を低抵抗状態から高抵抗状態へ変化させるための、電極対間の電圧印加方向とは異なる。すなわち、バイポーラ型のＲｅＲＡＭでは、２種類の抵抗状態変化ないし切り替わりにおいて、異なる極性の電圧が利用される。一方、ユニポーラ型のＲｅＲＡＭでは、記録膜を高抵抗状態から低抵抗状態へ変化させるための、電極対間の電圧印加方向と、記録膜を低抵抗状態から高抵抗状態へ変化させるための、電極対間の電圧印加方向とは同じである。すなわち、ユニポーラ型のＲｅＲＡＭでは、２種類の抵抗状態変化において、同じ極性の電圧が利用される。ユニポーラ型のＲｅＲＡＭは、２種類の抵抗状態変化において同じ極性の電圧を利用することができるため（即ち、２種類の抵抗状態変化において印加電圧の極性を変化させる必要がないため）、バイポーラ型ＲｅＲＡＭと比較して、ＲｅＲＡＭを含むデバイス回路が複雑化するのを回避しやすいという利点を有する。
ユニポーラ型ＲｅＲＡＭとして、ＮｉＯよりなる記録膜を具備するＲｅＲＡＭや、ＴｉＯ3よりなる記録膜を具備するＲｅＲＡＭが報告されている。しかしながら、これらＲｅＲＡＭについては、ユニポーラ型の動作が可能であるという事実は知られているが、動作原理が特定されていない。動作原理が不明であると、ＲｅＲＡＭの各部についての材料選択や設計寸法等の最適化の指針が定まらず、ＲｅＲＡＭの素子設計における最適化が困難である。また、記録膜を構成する基本材料が異なると、ＲｅＲＡＭの動作原理は大きく異なると考えられている。
本発明は、以上のような事情の下で考え出されたものであり、所定の動作原理においてユニポーラ型の動作が可能であり且つ低電圧で動作するのに適した、抵抗変化型素子を提供することを目的とする。
本発明の第１の側面により提供される抵抗変化型素子は、第１電極と、第２電極と、当該第１および第２電極の間に位置し、内部での酸素イオンの移動によって酸素空孔よりなる低抵抗路が生じ得る酸素イオン移動層と、酸素イオン移動層に接して当該酸素イオン移動層および第１電極の間に位置する酸素イオン生成促進層と、を含む積層構造を有する。
このような構成の抵抗変化型素子においては、第１および第２電極間に電流制限を課して所定の通過可能最大電流を設定したうえで、第１および第２電極を各々負極および正極として当該電極対間の印加電圧を例えば０Ｖから第１閾値電圧以上の所定電圧にまで増大させることにより、酸素イオン移動層内に低抵抗路を形成して低抵抗状態を実現することができる。第１閾値電圧以上に印加電圧を増大させると、まず、酸素イオン生成促進層と酸素イオン移動層の界面または界面近傍で酸素イオンを発生させることができる。続いて、負電荷を伴う発生酸素イオンを第２電極（正極）に向けて酸素イオン移動層内を移動させて、酸素イオン移動の軌跡のように、酸素イオン移動層の厚さ方向に連なる酸素空孔を酸素イオン移動層内に生じさせることができる（酸素イオン移動層内を酸素イオンが移動する際には、酸素イオン通過箇所に酸素空孔が逐次新たに生じたり、或は、移動中の酸素イオンが当該酸素イオンの近傍に既に存在する酸素空孔を実質的に引き寄せ且つ当該酸素空孔と置換することによって移動する）。そして、実質的に酸素イオン移動層の厚さ全体にわたって延びる酸素空孔鎖ないし列状の酸素空孔を酸素イオン移動層内に形成することができる。この酸素空孔鎖は、酸素イオン移動層内において酸素空孔鎖が形成されていない箇所よりも抵抗が低く、酸素イオン移動層を厚さ方向に貫通する低抵抗路をなす。第１および第２電極間の抵抗は、このような低抵抗路が生じている場合の方が、低抵抗路が生じていない場合よりも、小さい。本素子においては、このようにして低抵抗状態を実現することができる。印加電圧を、第１閾値電圧以上の所定電圧から第１閾値電圧未満の例えば０Ｖに低下させても、本素子はその低抵抗状態を維持する。
一方、上述のようにして実現された低抵抗状態にある本素子については、第１および第２電極間に電流制限を課さずに、第１および第２電極を各々負極および正極として当該電極対間の印加電圧を例えば０Ｖから第２閾値電圧（上述の第１閾値電圧より小さい）以上の所定電圧にまで増大させることにより、高抵抗状態に切り替えることができる。この電圧増大過程においては、次第に増大する所定の電流（例えば、上述の通過可能最大電流よりも最終的には大きな電流）を、第２電極から第１電極への方向に流すことができ、この電流は、酸素イオン移動層の低抵抗路を主に通り、ジュール熱を発生させる。そして、印加電圧が第２閾値電圧以上である場合、酸素イオン移動層内の低抵抗路およびその近傍に充分なジュール熱を発生させ、低抵抗状態において低抵抗路を構成していた酸素空孔を充分に熱拡散させることができる。このとき、電極対間に形成される電界も、酸素空孔の拡散に寄与する場合があると考えられる。これにより、低抵抗路は少なくとも切断される。本素子においては、このようにして、酸素イオン移動層を厚さ方向に貫通する低抵抗路が存在しない高抵抗状態を実現することができる。印加電圧を、第２閾値電圧以上の所定電圧から第２閾値電圧未満の例えば０Ｖに低下させても、本素子はその高抵抗状態を維持する。また、このような高抵抗状態にある本素子については、上述した低抵抗状態実現手法により、低抵抗状態に再び切り替えることが可能である。
以上のように、本素子は、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を、ユニポーラ型の動作で適切に切り替わることができる（高抵抗化と低抵抗化において電極対間の電圧印加方向は同じである）。このような本素子によると、抵抗状態の選択的な切り替わりを利用して、情報の記録ないし書き換えを実行することが可能である。すなわち、本素子は、抵抗変化型の不揮発性記憶素子として用いることが可能である。また、本素子は、回路内の所定箇所にて抵抗を選択的に変化させるためのスイッチング素子としても、用いることが可能である。
加えて、本素子は低電圧で動作するのに適する。本素子は、酸素イオン移動層の第１電極（負極）側に接する酸素イオン生成促進層を有するところ、この酸素イオン生成促進層は、酸素イオン移動層内を移動すべき酸素イオンを発生しやすくするためのものであり、酸素イオンを発生させるうえで電極対間に印加することを要する電圧を低減させる機能を発揮するからである。
以上のように、本発明の第１の側面に係る抵抗変化型素子は、ユニポーラ型の動作が可能であり、且つ、低電圧で動作するのに適するのである。
本発明の第２の側面により提供される抵抗変化型素子は、第１電極と、第２電極と、当該第１および第２電極の間に位置し、内部での酸素イオンの移動によって酸素空孔よりなる低抵抗路が生じ得る酸素イオン移動層と、を含む積層構造を有する。また、本抵抗変化型素子は、各々が酸素イオン移動層に接して当該酸素イオン移動層および第１電極の間に位置する、複数の酸素イオン生成促進層を有する。
第２の側面に係る抵抗変化型素子は、第１の側面に係る抵抗変化型素子の構成を含み、従って、第１の側面の抵抗変化型素子に関して上述したのと同様に、ユニポーラ型の動作が可能であり且つ低電圧で動作するのに適する。
加えて、第２の側面に係る抵抗変化型素子においては、いわゆる多値記録が可能である。本素子は、複数の酸素イオン生成促進層を有し、各酸素イオン生成促進層は、第１電極（負極）と第２電極（正極）の間において、酸素イオン移動層の第１電極側に接する。そのため、本素子においては、酸素イオン生成促進層ごとに酸素イオン移動層を厚さ方向に貫通する低抵抗路を形成することが可能であり、形成される低抵抗路の本数に応じて抵抗値の異なる複数の低抵抗状態を実現することが可能である。したがって、本素子によると、酸素イオン移動層内に低抵抗路が一本も形成されていない高抵抗状態から、全ての酸素イオン生成促進層に対応して低抵抗路が形成された一の低抵抗状態までの、抵抗値の異なる複数の抵抗状態間の切り替わりを利用して、記録ないし書き換えの対象である情報の多値化が可能なのである。
本発明の第１および第２の側面において、好ましくは、酸素イオン移動層は固体電解質よりなる。固体電解質としては、固体酸化物燃料電池（ＳＯＦＣ：Solid Oxide Fuel Cell）の電解質層を構成する材料と同様のものを採用することができる場合がある。
好ましくは、酸素イオン移動層ないし上述の固体電解質は、蛍石構造型酸化物またはペロブスカイト構造型酸化物よりなる。蛍石構造型酸化物としては、Ｙや、Ｃａ、Ｍｇが添加されたＺｒＯ2（部分安定化ジルコニア）、ＺｒＯ2、およびＹ2Ｏ3などを採用することができる。ペロブスカイト構造型酸化物としては、ＳｒＴｉＯ3およびＣａＴｉＯ3などを採用することができる。
好ましくは、酸素イオン移動層は結晶質材料よりなる。結晶質材料よりなる酸素イオン移動層は、非晶質材料よりなる酸素イオン移動層よりも、酸素イオン移動性が高い傾向にある。
好ましくは、酸素イオン生成促進層は、貴金属を含有する導電性酸化物よりなる。好ましくは、第１電極および／または第２電極は貴金属よりなる。貴金属は、好ましくは、Ｐｔ、Ａｕ、Ｐｄ、Ｒｕ、およびＩｒからなる群より選択される。これら貴金属は、酸素イオン生成反応の触媒として機能しうる。また、貴金属よりなる第１および第２電極は、酸化しにくい。
図１は、本発明の第１の実施形態に係る抵抗変化型素子の断面図である。 図２は、本発明に係る動作原理を表す。 図３は、本発明に係る抵抗変化型素子における電流−電圧特性の一例を示すグラフである。 図４は、本発明に係る抵抗変化型素子における電流−電圧特性の一例を示すグラフであり、図３のグラフの一部に相当する。 図５は、本発明の第２の実施形態に係る抵抗変化型素子の断面図である。 図６の（ａ）はサンプル素子Ｓ１の積層構成を表し、（ｂ）はサンプル素子Ｓ６の積層構成を表す。 図７の（ａ）はサンプル素子Ｓ２の積層構成を表し、（ｂ）はサンプル素子Ｓ７の積層構成を表す。 図８の（ａ）はサンプル素子Ｓ３の積層構成を表し、（ｂ）はサンプル素子Ｓ８の積層構成を表す。 図９の（ａ）はサンプル素子Ｓ４の積層構成を表し、（ｂ）はサンプル素子Ｓ９の積層構成を表す。 図１０の（ａ）はサンプル素子Ｓ５の積層構成を表し、（ｂ）はサンプル素子Ｓ１０の積層構成を表す。 図１１は、サンプル素子Ｓ６〜Ｓ１０における酸素の深さ方向濃度分布調査の結果をまとめた表である。
図１は、本発明の第１の実施形態に係る抵抗変化型素子Ｘ１の断面図である。抵抗変化型素子Ｘ１は、基板Ｓと、一対の電極１，２と、酸素イオン移動層３と、酸素イオン生成促進層４とからなる積層構造を有し、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を切り替わることが可能に構成されている。
基板Ｓは、例えばシリコン基板や酸化物基板である。シリコン基板の表面には、熱酸化膜が形成されていてもよい。酸化物基板としては、例えばＭｇＯ基板、ＳｒＴｉＯ3基板、Ａｌ2Ｏ3基板、石英基板、およびガラス基板が挙げられる。
電極１，２は、各々、良導電性材料よりなり、例えば貴金属や良導電性酸化物よりなる。貴金属としては、例えばＰｔ，Ａｕ，Ｐｄ，Ｒｕ，Ｉｒが挙げられる。良導電性酸化物としては、例えばＳｒＲｕＯ3，ＲｕＯ2，ＩｒＯ2，ＳｎＯ2，ＺｎＯ，ＩＴＯが挙げられる。このような電極１，２の厚さは、各々、例えば３０〜２００ｎｍである。
酸素イオン移動層３は、電極１，２間に位置し、高抵抗状態および低抵抗状態の間を選択的に切り替わり得る部位である。また、酸素イオン移動層３は、内部での酸素イオンの移動によって酸素空孔が生じ得る固体電解質よりなる。固体電解質としては、例えば、蛍石構造型酸化物やペロブスカイト構造型酸化物を採用することができる。蛍石構造型酸化物としては、例えば、Ｙや、Ｃａ、Ｍｇが添加されたＺｒＯ2（部分安定化ジルコニア）、ＺｒＯ2、およびＹ2Ｏ3などを採用することができる。ペロブスカイト構造型酸化物としては、例えばＳｒＴｉＯ3およびＣａＴｉＯ3などを採用することができる。酸素イオン移動層３の厚さは、例えば１０〜５０ｎｍである。
また、酸素イオン移動層３は、充分な絶縁性を示し得る材料よりなる。蛍石構造型酸化物やペロブスカイト構造型酸化物の内部には、熱力学的に平衡な状態で、酸素空孔が存在し得るが、酸素イオン移動層３について充分な絶縁性を確保する観点からは、酸素イオン移動層３内に過剰な酸素空孔が存在するのは好ましくない。
加えて、酸素イオン移動層３は結晶質材料よりなるのが好ましい。結晶質材料よりなる固体電解質は、非晶質材料よりなる固体電解質よりも、酸素イオン移動性が高い傾向にある。
酸素イオン生成促進層４は、酸素イオン移動層３内を移動すべき酸素イオンを発生しやすくするための部位であり、酸素イオン移動層３に接し、当該酸素イオン移動層３ないし電極２と電極１との間に位置する。酸素イオン生成促進層４は、酸素イオンの生成反応の触媒として機能し得る貴金属を含有する導電性酸化物よりなる。そのような貴金属としては、例えばＰｔ，Ａｕ，Ｐｄ，Ｒｕ，Ｉｒが挙げられる。酸素イオン生成促進層４を構成する導電性酸化物中の貴金属の濃度は、例えば１０〜５０at％である。このような酸素イオン生成促進層４の厚さは、例えば１〜１０ｎｍである。
このような構造を有する抵抗変化型素子Ｘ１の製造においては、まず、基板Ｓ上に電極１を形成する。具体的には、基板Ｓ上に所定材料を成膜した後、所定のレジストパターンをマスクとして利用して当該膜に対してエッチング処理を施すことにより、基板Ｓ上にて電極１をパターン形成することがでる。成膜手法としては、例えば、スパッタリング法、真空蒸着法、ＣＶＤ法、またはＬＤ（Laser Deposition）法を採用することができる。以降の酸素イオン生成促進層４、酸素イオン移動層３、および電極２についても、このような材料成膜およびその後のエッチング処理によるパターニングを経て、形成することができる。
電極１の構成材料としてＰｔを採用する場合には、例えば、スパッタリング装置を使用して行うスパッタリング法において、スパッタガスとしてＡｒガス（０.５Ｐａ）を用い、Ｐｔターゲットを用い、ＤＣ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜３００℃とすることにより、基板Ｓ上にＰｔ膜を形成することができる。電極１の構成材料としてＳｒＲｕＯ3を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度１０〜３０vol％）を用い、ＳｒＲｕＯ3ターゲットを用い、ＤＣ放電またはＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜５００℃とすることにより、基板Ｓ上にＳｒＲｕＯ3膜を形成することができる。
抵抗変化型素子Ｘ１の製造においては、次に、電極１上に酸素イオン生成促進層４を形成する。酸素イオン生成促進層４の構成材料として、２０at％のＰｔを含有するＹ2Ｏ3を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度２０vol％以下）を用い、表面の所定箇所に５枚のＰｔチップ（１０ｍｍ×１０ｍｍ×１ｍｍ）を配置したＹ2Ｏ3ターゲットを用い、ＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜１５０℃とすることにより、２０at％Ｐｔ含有Ｙ2Ｏ3膜を形成することができる。
抵抗変化型素子Ｘ１の製造においては、次に、酸素イオン生成促進層４上に酸素イオン移動層３を形成する。酸素イオン移動層３の構成材料として、所定微少量（例えば１〜１０at％）のＹが添加されたＺｒＯ2を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度２０〜４０vol％）を用い、Ｙ添加ＺｒＯ2ターゲットを用い、ＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜３００℃とすることにより、Ｙ添加ＺｒＯ2膜を形成することができる。この手法において、混合ガス中のＯ2として、質量数１８の酸素よりなるＯ2を用いることにより、質量数１８の酸素原子を人工的に多く含むＹ添加ＺｒＯ2膜を形成することができる。また、酸素イオン移動層３の構成材料としてＳｒＴｉＯ3を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度２０〜４０vol％）を用い、ＳｒＴｉＯ3ターゲットを用い、ＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜５００℃とすることにより、ＳｒＴｉＯ3膜を形成することができる。
抵抗変化型素子Ｘ１の製造においては、次に、酸素イオン移動層３上に電極２を形成する。電極２の構成材料としてＰｔを採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒガス（０.５Ｐａ）を用い、Ｐｔターゲットを用い、ＤＣ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜３００℃とすることにより、Ｐｔ膜を形成することができる。電極２の構成材料としてＳｒＲｕＯ3を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度１０〜３０vol％）を用い、ＳｒＲｕＯ3ターゲットを用い、ＤＣ放電またはＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜５００℃とすることにより、ＳｒＲｕＯ3膜を形成することができる。
以上のようにして、電極１、酸素イオン生成促進層４、酸素イオン移動層３、および電極２を、基板Ｓ上に順次形成することにより、抵抗変化型素子Ｘ１を製造することができる。
製造された抵抗変化型素子Ｘ１の初期の状態では、酸素イオン移動層３が、抵抗の相当程度に高い状態にあり、従って、抵抗変化型素子Ｘ１自体も、抵抗が相当程度に高い状態にある。このような初期状態にある抵抗変化型素子Ｘ１に対しては、前処理としてフォーミング処理を施す。
抵抗変化型素子Ｘ１に対するフォーミング処理においては、電極１，２間に電流制限を課して所定の通過可能最大電流Ａ1を設定したうえで、電極１，２を各々負極および正極として、当該電極１，２間の印加電圧を例えば０Ｖから所定の閾値電圧Ｖ1以上まで増大させる（閾値電圧Ｖ1は、素子各部の構成材料や設計寸法によって異なる）。これにより、例えば図３の矢印Ｄ１で示される急峻な電流値上昇に顕れているように、抵抗変化型素子Ｘ１は低抵抗状態から高抵抗状態へと切り替わる。図３は、本発明に係る抵抗変化型素子Ｘ１における電流−電圧特性の一例を示すグラフである。図３のグラフの横軸は、抵抗変化型素子Ｘ１の電極１，２間に印加される電圧を示し、縦軸は、抵抗変化型素子Ｘ１を電極１（正極）から電極２（負極）への方向に通過する電流を示す（本素子における主キャリアは電子である）。通過可能最大電流Ａ1の値は、抵抗変化型素子Ｘ１ないし酸素イオン移動層３にて絶縁破壊が生じない範囲で設定される。
このフォーミング過程においては、まず、酸素イオン生成促進層４中の貴金属の触媒作用により、当該酸素イオン生成促進層４と酸素イオン移動層３の界面または界面近傍にて、図２（ａ）に示すように酸素イオン５が発生する。
フォーミング過程においては、続いて、図２（ｂ）および図２（ｃ）に示すように、負電荷を伴う発生酸素イオン５が、電極２（正極）に向けて酸素イオン移動層３内を移動する。これにより、酸素イオン移動の軌跡のように、酸素イオン移動層３の厚さ方向に連なる酸素空孔６が酸素イオン移動層３内に生じる。酸素イオン移動層３内を酸素イオン５が移動する際には、酸素イオン通過箇所に酸素空孔６が逐次新たに生じる。
そして、図２（ｄ）に示すように、実質的に酸素イオン移動層３の厚さ全体にわたって延びる酸素空孔鎖ないし列状の酸素空孔６が、酸素イオン移動層３内に形成される。酸素イオン移動層３を移動し終えた酸素イオン５は、酸素分子の形態で、電極２と酸素イオン移動層３の界面を移動して素子外に排出される。酸素空孔鎖は、酸素イオン移動層３内において酸素空孔鎖が形成されていない箇所よりも抵抗が低く、酸素イオン移動層３を厚さ方向に貫通する低抵抗路７をなす。電極１，２間の抵抗は、このような低抵抗路７が生じている場合の方が、低抵抗路７が生じていない場合よりも、小さい。
抵抗変化型素子Ｘ１においては、以上のようなフォーミング過程を経ることにより、抵抗が相当程度に高い上述の初期状態から、酸素イオン移動層３を厚さ方向に貫通する低抵抗路７が存在する低抵抗状態を実現することができる。低抵抗状態にある抵抗変化型素子Ｘ１の電極１，２間の抵抗は、例えば５００Ω以下である。印加電圧を閾値電圧Ｖ1より小さい例えば０Ｖに低下させても、抵抗変化型素子Ｘ１はその低抵抗状態を維持する。印加電圧を閾値電圧Ｖ1から０Ｖに低下させると、電流は、例えば図３の矢印Ｄ２に示すように、変化する。
このような低抵抗状態にある抵抗変化型素子Ｘ１については、電極１，２間に電流制限を課さずに、電極１，２を各々負極および正極として、当該電極１，２間の印加電圧を例えば０Ｖから所定の閾値電圧Ｖ2（＜Ｖ1）に増大させることにより、高抵抗状態にリセットすることができる（閾値電圧Ｖ2は、素子各部の構成材料や設計寸法によって異なる）。印加電圧を０Ｖから次第に増大させると、まず、例えば図３および図４の矢印Ｄ３で示すように、抵抗変化型素子Ｘ１を通過する電流は、相対的に大きな変化率で次第に増大する。そして、印加電圧が増大して閾値電圧Ｖ2に至ると、例えば図３および図４の矢印Ｄ４で示される急峻な電流値降下に顕れているように、抵抗変化型素子Ｘ１は低抵抗状態から高抵抗状態へと切り替わる。図４は、本発明に係る抵抗変化型素子Ｘ１における電流−電圧特性の一例を示すグラフであり、図３のグラフの一部に相当する。図４のグラフの横軸は、抵抗変化型素子Ｘ１の電極１，２間に印加される電圧を示し、縦軸は、抵抗変化型素子Ｘ１を電極１（正極）から電極２（負極）への方向に通過する電流を示す。
この印加電圧増大過程ないしリセット過程においては、図３および図４に示すように、上述の通過可能最大電流Ａ1よりも最終的には大きな電流Ａ2を、電極２（正極）から電極１（負極）への方向に流すことが可能である。この電流Ａ2は、酸素イオン移動層３の低抵抗路７を主に通り、ジュール熱を発生させる。そして、当該リセット過程においては、酸素イオン移動層３内の低抵抗路７およびその近傍に充分なジュール熱を発生させ、低抵抗状態において低抵抗路７を構成していた酸素空孔６を、図２（ｅ）に示すように熱拡散させることができる。このとき、電極１，２間に形成される電界も、酸素空孔６の拡散に寄与する場合があると考えられる。これにより、低抵抗路７は少なくとも切断される。
抵抗変化型素子Ｘ１においては、以上のようなリセット過程を経ることにより、酸素イオン移動層３を厚さ方向に貫通する低抵抗路７が存在する低抵抗状態から、そのような低抵抗路７が酸素イオン移動層３内に存在しない高抵抗状態を実現することができる。高抵抗状態にある抵抗変化型素子Ｘ１の電極１，２間の抵抗は、例えば１００ｋΩ以上である。印加電圧を閾値電圧Ｖ2より小さい例えば０Ｖに低下させても、抵抗変化型素子Ｘ１はその高抵抗状態を維持する。
リセット過程を経て高抵抗状態に至った抵抗変化型素子Ｘ１については、電極１，２間に電流制限を課して例えばの通過可能最大電流Ａ1を設定したうえで、電極１，２を各々負極および正極として、当該電極１，２間の印加電圧を例えば０Ｖから所定の閾値電圧Ｖ3（Ｖ2＜Ｖ3＜Ｖ1）以上まで増大させることにより、例えば図３および図４の矢印Ｄ５で示される急峻な電流値上昇に顕れているように、低抵抗状態にセットすることができる（閾値電圧Ｖ3は、素子各部の構成材料や設計寸法によって異なる）。
このセット過程においては、まず、酸素イオン生成促進層４中の貴金属の触媒作用により、当該酸素イオン生成促進層４と酸素イオン移動層３の界面または界面近傍にて、図２（ｆ）に示すように酸素イオン５が発生する。
セット過程においては、続いて、図２（ｇ）に示すように、負電荷を伴う発生酸素イオン５が、電極２（正極）に向けて酸素イオン移動層３内を移動する。これにより、酸素イオン移動の軌跡のように、酸素イオン移動層３の厚さ方向に連なる酸素空孔６が酸素イオン移動層３内に生じる。酸素イオン移動層３内を酸素イオン５が移動する際には、移動中の酸素イオン５が当該酸素イオン５の近傍に既に存在する酸素空孔６を実質的に引き寄せ且つ当該酸素空孔６と置換することによって移動する。
そして、図２（ｈ）に示すように、実質的に酸素イオン移動層３の厚さ全体にわたって延びる酸素空孔鎖ないし列状の酸素空孔６からなる低抵抗路７が酸素イオン移動層３内に再び形成される。酸素イオン移動層３を移動し終えた酸素イオン５は、酸素分子の形態で、電極２と酸素イオン移動層３の界面を移動して素子外に排出される。
抵抗変化型素子Ｘ１においては、以上のようなセット過程を経ることにより、上述の高抵抗状態から、酸素イオン移動層３を厚さ方向に貫通する低抵抗路７が再生された低抵抗状態を実現することができる。印加電圧を閾値電圧Ｖ3より小さい例えば０Ｖに低下させても、抵抗変化型素子Ｘ１はその低抵抗状態を維持する。印加電圧を閾値電圧Ｖ3から０Ｖに低下させると、電流は、例えば図３および図４の矢印Ｄ６に示すように、変化する。
セット過程を経て低抵抗状態に至った抵抗変化型素子Ｘ１については、上述したリセット過程を経ることにより、高抵抗状態に再び切り替えることが可能である。すなわち、抵抗変化型素子Ｘ１においては、上述のセット過程およびリセット過程を適宜経ることにより、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を選択的に切り替えることが可能なのである。また、この切り替わりは、ユニポーラ型の動作により達成される。このような抵抗変化型素子Ｘ１によると、抵抗状態の選択的な切り替わりを利用して、情報の記録ないし書き換えを適切に実行することができる。すなわち、抵抗変化型素子Ｘ１は、抵抗変化型の不揮発性記憶素子として用いることが可能である。また、抵抗変化型素子Ｘ１は、回路内の所定箇所にて抵抗を選択的に変化させるためのスイッチング素子としても、用いることが可能である。
加えて、抵抗変化型素子Ｘ１は低電圧で動作するのに適する。抵抗変化型素子Ｘ１は、酸素イオン移動層３の電極１（負極）側に接する酸素イオン生成促進層４を有するところ、この酸素イオン生成促進層４は、酸素イオン移動層３内を移動すべき酸素イオン５を発生しやすくするためのものであり、酸素イオン５を発生させるうえで電極１，２間に印加することを要する電圧を低減させる機能を発揮するからである。
以上のように、本発明に係る抵抗変化型素子Ｘ１は、ユニポーラ型の動作が可能であり、且つ、低電圧で動作するのに適する。
図５は、本発明の第２の実施形態に係る抵抗変化型素子Ｘ２の断面図である。抵抗変化型素子Ｘ２は、基板Ｓと、一対の電極１，２と、酸素イオン移動層３とからなる積層構造を有し、更に複数の酸素イオン生成促進層４’を有する。抵抗変化型素子Ｘ２は、酸素イオン生成促進層４に代えて複数の酸素イオン生成促進層４’を有する点において、第１の実施形態に係る抵抗変化型素子Ｘ１と異なる。
各酸素イオン生成促進層４’は、酸素イオン移動層３内を移動すべき酸素イオンを発生しやすくするための部位であり、酸素イオン移動層３に接し、当該酸素イオン移動層３ないし電極２と電極１との間に位置する。酸素イオン生成促進層４’の構成材料としては、酸素イオン生成促進層４に関して上述した構成材料を採用することができる。このような各酸素イオン生成促進層４’の厚さは、例えば１〜１０ｎｍである。
基板Ｓ、一対の電極１，２、および酸素イオン移動層３の構成については、抵抗変化型素子Ｘ１に関して上述したのと同様である。
抵抗変化型素子Ｘ２は、抵抗変化型素子Ｘ１の構成を実質的に含み、従って、抵抗変化型素子Ｘ１に関して上述したのと同様の動作原理でユニポーラ型の動作が可能であり、且つ、低電圧で動作するのに適する。
加えて、抵抗変化型素子Ｘ２においては、いわゆる多値記録が可能である。抵抗変化型素子Ｘ２は、複数の酸素イオン生成促進層４’を有し、各酸素イオン生成促進層４’は、電極１（負極）と電極２（正極）の間において、酸素イオン移動層３の電極１側に接する。そのため、抵抗変化型素子Ｘ２では、酸素イオン生成促進層４’ごとに酸素イオン移動層３を厚さ方向に貫通する低抵抗路７を形成することが可能であり、形成される低抵抗路７の本数に応じて抵抗値の異なる複数の低抵抗状態を実現することが可能である。したがって、抵抗変化型素子Ｘ２によると、酸素イオン移動層３内に低抵抗路が一本も形成されていない高抵抗状態から、全ての酸素イオン生成促進層４’に対応して低抵抗路７が形成された一の低抵抗状態までの、抵抗値の異なる複数の抵抗状態間の切り替わりを利用して、記録ないし書き換えの対象である情報の多値化が可能なのである。
〔サンプル素子Ｓ１〕
図６（ａ）に示す積層構成を有するサンプル素子Ｓ１を、抵抗変化型素子として作製した。サンプル素子Ｓ１における電極１，２の対向面積は３１４００μｍ2である（後出のサンプル素子Ｓ２〜Ｓ１０における電極対の対向面積も３１４００μｍ2である）。このサンプル素子Ｓ１に対し、上述のフォーミング処理を施した後、高抵抗状態への上述のリセットと、これに続く低抵抗状態への上述のセットとを、複数回繰り返した。
サンプル素子Ｓ１のフォーミング処理においては、電極１，２間に電流制限を課して０.５ｍＡの通過可能最大電流を設定したうえで、電極１，２を各々負極および正極として、当該電極１，２間に１５ＶのフォーミングＤＣ電圧を印加した。このフォーミング処理により、サンプル素子Ｓ１の酸素イオン移動層３内には上述の低抵抗路７が形成され、サンプル素子Ｓ１は所定の低抵抗状態に至った。
サンプル素子Ｓ１を高抵抗状態にリセットするに際しては、電極１，２間に電流制限を課さずに、電極１，２を各々負極および正極として、当該電極１，２間にリセットパルス電圧（パルス強度１.８Ｖ，パルス幅１ｍsec）を印加した。このリセット過程では、１０ｍＡ程度の比較的に大きなリセット電流がサンプル素子Ｓ１を流れ、リセット電流に起因して酸素イオン移動層３内の低抵抗路７およびその近傍に発生したジュール熱により低抵抗路７が絶たれ、サンプル素子Ｓ１は高抵抗状態に切り替わった。
サンプル素子Ｓ１を低抵抗状態にセットするに際しては、電極１，２間に電流制限を課して０.５ｍＡの通過可能最大電流を設定したうえで、電極１，２を各々負極および正極として、当該電極１，２間にセットパルス電圧（パルス強度３.５Ｖ，パルス幅５０ｎsec）を印加した。このセット過程により、サンプル素子Ｓ１の酸素イオン移動層３内には低抵抗路７が再形成され、サンプル素子Ｓ１は低抵抗状態に切り替わった。
サンプル素子Ｓ１では、フォーミングＤＣ電圧１５Ｖ、リセットパルス電圧１.８Ｖ、セットパルス電圧３.５Ｖの上述の条件において、高抵抗状態へのリセットと、これに続く低抵抗状態へのセットとを、１００万回繰り返すことができた。
〔サンプル素子Ｓ２〕
図７（ａ）に示す積層構成を有するサンプル素子Ｓ２を作製した。このサンプル素子Ｓ２に対し、フォーミングＤＣ電圧を１５Ｖに代えて２０Ｖとし、リセットパルス電圧を１.８Ｖに代えて２.０Ｖとし、セットパルス電圧を３.５Ｖに代えて５.５Ｖとした以外はサンプル素子Ｓ１と同様にして、上述のフォーミング処理を施した後、高抵抗状態への上述のリセットと、これに続く低抵抗状態への上述のセットとを、複数回繰り返した。
サンプル素子Ｓ２は、酸素イオン生成促進層４の代わりに偽の酸素イオン生成促進層たるＹ2Ｏ3層を有するので、サンプル素子Ｓ２において酸素イオンを発生させるためには、サンプル素子Ｓ１におけるよりも大きな印加電圧（フォーミングＤＣ電圧２０Ｖとセットパルス電圧５.５Ｖ）が必要であった。また、サンプル素子Ｓ２では、フォーミングＤＣ電圧２０Ｖ、リセットパルス電圧２.０Ｖ、セットパルス電圧５.５Ｖの条件において、高抵抗状態へのリセットと、これに続く低抵抗状態へのセットとを、１０万回繰り返すことはできたが、３０万回以上繰り返すことはできなかった。サンプル素子Ｓ１に対するよりも大きな電圧がサンプル素子Ｓ２に対しては印加されるために、サンプル素子Ｓ２の繰り返し可能回数は、サンプル素子Ｓ１の繰り返し可能回数よりも小さいと考えられる。
〔サンプル素子Ｓ３〕
図８（ａ）に示す積層構成を有するサンプル素子Ｓ３を作製した。このサンプル素子Ｓ３に対し、フォーミングＤＣ電圧を１５Ｖに代えて１８Ｖとし、セットパルス電圧を３.５Ｖに代えて４.８Ｖとした以外はサンプル素子Ｓ１と同様にして、上述のフォーミング処理を施した後、高抵抗状態への上述のリセットと、これに続く低抵抗状態への上述のセットとを、複数回繰り返した。
サンプル素子Ｓ３は、酸素イオン生成促進層４を有さずに酸素イオン移動層３と電極１とが直接に接合しているので、サンプル素子Ｓ３において酸素イオンを発生させるためには、サンプル素子Ｓ１におけるよりも大きな印加電圧（フォーミングＤＣ電圧１８Ｖとセットパルス電圧４.８Ｖ）が必要であった。また、サンプル素子Ｓ３では、フォーミングＤＣ電圧１８Ｖ、リセットパルス電圧１.８Ｖ、セットパルス電圧４.８Ｖの条件において、高抵抗状態へのリセットと、これに続く低抵抗状態へのセットとを、３０万回繰り返すことはできたが、５０万回以上繰り返すことはできなかった。サンプル素子Ｓ１に対するよりも大きな電圧がサンプル素子Ｓ３に対しては印加されるために、サンプル素子Ｓ３の繰り返し可能回数は、サンプル素子Ｓ１の繰り返し可能回数よりも小さいと考えられる。
〔サンプル素子Ｓ４〕
図９（ａ）に示す積層構成を有するサンプル素子Ｓ４を作製した。このサンプル素子Ｓ４に対し、フォーミングＤＣ電圧を１５Ｖに代えて２５Ｖとし、リセットパルス電圧を１.８Ｖに代えて２.５Ｖとし、セットパルス電圧を３.５Ｖに代えて６.３Ｖとした以外はサンプル素子Ｓ１と同様にして、上述のフォーミング処理を施した後、高抵抗状態への上述のリセットと、これに続く低抵抗状態への上述のセットとを、複数回繰り返した。
サンプル素子Ｓ４の酸素イオン移動層３は、非晶質材料よりなるので、結晶質材料よりなるサンプル素子Ｓ１の酸素イオン移動層３よりも、酸素イオンの移動に対する抵抗が大きい。そのため、サンプル素子Ｓ４の酸素イオン移動層３内において酸素イオンを移動させるためには、サンプル素子Ｓ１におけるよりも大きな印加電圧（特にフォーミングＤＣ電圧２５Ｖとセットパルス電圧６.３Ｖ）が必要であった。また、サンプル素子Ｓ４では、フォーミングＤＣ電圧２５Ｖ、リセットパルス電圧２.５Ｖ、セットパルス電圧６.３Ｖの条件において、高抵抗状態へのリセットと、これに続く低抵抗状態へのセットとを、３０万回繰り返すことはできたが、５０万回以上繰り返すことはできなかった。サンプル素子Ｓ１に対するよりも大きな電圧がサンプル素子Ｓ４に対しては印加されるために、サンプル素子Ｓ４の繰り返し可能回数は、サンプル素子Ｓ１の繰り返し可能回数よりも小さいと考えられる。
〔サンプル素子Ｓ５〕
図１０（ａ）に示す積層構成を有するサンプル素子Ｓ５を作製した。このサンプル素子Ｓ５に対し、フォーミングＤＣ電圧を１５Ｖに代えて２５Ｖとし、リセットパルス電圧を１.８Ｖに代えて４.３Ｖとし、セットパルス電圧を３.５Ｖに代えて１３.５Ｖとした以外はサンプル素子Ｓ１と同様にして、フォーミング処理を施した後、高抵抗状態へのリセットと、これに続く低抵抗状態へのセットとを、複数回繰り返した。サンプル素子Ｓ５では、フォーミングＤＣ電圧２５Ｖ、リセットパルス電圧４.３Ｖ、セットパルス電圧１３.５Ｖの条件において、高抵抗状態へのリセットと、これに続く低抵抗状態へのセットとを、３０回繰り返すことはできたが、５０回以上繰り返すことはできなかった。
サンプル素子Ｓ５は、酸素イオン移動層３の代わりに偽の酸素イオン移動層たる結晶質なＡｌ2Ｏ3層を有する。結晶質なＡｌ2Ｏ3はコランダム型構造の酸化物であり、そのようなＡｌ2Ｏ3の内部を酸素イオンが移動することはできない。Ａｌ2Ｏ3層内を酸素イオンが移動することができないために当該Ａｌ2Ｏ3層内に上述の低抵抗路７が形成されないので、サンプル素子Ｓ５では、本発明に係る動作原理とは異なる原理に基づき、抵抗状態が切り替わる。酸素イオン移動層３内の低抵抗路７の形成および切断によって当該酸素イオン移動層３ないし素子の抵抗状態が切り替わるのではないサンプル素子Ｓ５の繰り返し可能回数は、サンプル素子Ｓ１〜Ｓ４の繰り返し可能回数よりも極めて小さい。
〔サンプル素子Ｓ６〜Ｓ１０〕
図６（ｂ）、図７（ｂ）、図８（ｂ）、図９（ｂ）、および図１０（ｂ）に示す積層構成を有するサンプル素子Ｓ６〜Ｓ１０を作製した。
サンプル素子Ｓ６は、酸素イオン移動層３として厚さ４０ｎｍの結晶質なＹ添加ＺｒＯ2膜（酸素は自然の同位体組成で含まれる）の代わりに、厚さ５ｎｍの結晶質なＹ添加ＺｒＯ2膜（質量数１８の酸素を人工的に多く含む）と、厚さ３５ｎｍの結晶質なＹ添加ＺｒＯ2膜（酸素は自然の同位体組成で含まれる）とを有する以外は、サンプル素子Ｓ１と同じ積層構成を有する。
サンプル素子Ｓ７は、酸素イオン移動層３として厚さ４０ｎｍの結晶質なＹ添加ＺｒＯ2膜（酸素は自然の同位体組成で含まれる）の代わりに、厚さ５ｎｍの結晶質なＹ添加ＺｒＯ2膜（質量数１８の酸素を人工的に多く含む）と、厚さ３５ｎｍの結晶質なＹ添加ＺｒＯ2膜（酸素は自然の同位体組成で含まれる）とを有する以外は、サンプル素子Ｓ２と同じ積層構成を有する。
サンプル素子Ｓ８は、酸素イオン移動層３として厚さ４０ｎｍの結晶質なＹ添加ＺｒＯ2膜（酸素は自然の同位体組成で含まれる）の代わりに、厚さ５ｎｍの結晶質なＹ添加ＺｒＯ2膜（質量数１８の酸素を人工的に多く含む）と、厚さ３５ｎｍの結晶質なＹ添加ＺｒＯ2膜（酸素は自然の同位体組成で含まれる）とを有する以外は、サンプル素子Ｓ３と同じ積層構成を有する。
サンプル素子Ｓ９は、酸素イオン移動層３として厚さ４０ｎｍの非晶質なＹ添加ＺｒＯ2膜（酸素は自然の同位体組成で含まれる）の代わりに、厚さ５ｎｍの非晶質なＹ添加ＺｒＯ2膜（質量数１８の酸素を人工的に多く含む）と、厚さ３５ｎｍの非晶質なＹ添加ＺｒＯ2膜（酸素は自然の同位体組成で含まれる）とを有する以外は、サンプル素子Ｓ４と同じ積層構成を有する。
サンプル素子Ｓ１０は、偽酸素イオン移動層として厚さ４０ｎｍの結晶質なＡｌ2Ｏ3膜（酸素は自然の同位体組成で含まれる）の代わりに、厚さ５ｎｍの結晶質なＡｌ2Ｏ3膜（質量数１８の酸素を人工的に多く含む）と、厚さ３５ｎｍの結晶質なＡｌ2Ｏ3膜（酸素は自然の同位体組成で含まれる）とを有する以外は、サンプル素子Ｓ５と同じ積層構成を有する。
サンプル素子Ｓ６〜Ｓ１０の各々について、まず、なんらの電圧も印加する前に、ＳＩＭＳ（２次イオン質量分析装置）を使用して、質量数１８の酸素の深さ方向濃度分布（depth profile）を調べた。この深さ方向濃度分布においては、電極２とその直下の層との界面を基準位とし且つこの基準位から基板側への距離を深さとし、そして、深さ３ｎｍ、１０ｎｍ、２０ｎｍ、３０ｎｍ、３７ｎｍの各々における質量数１８の酸素の濃度を測定した。初期状態にあるサンプル素子Ｓ６〜Ｓ１０のいずれにおいても、深さ３７ｎｍ以外で質量数１８の酸素は検出されなかった。初期状態のサンプル素子Ｓ６〜Ｓ１０では質量数１８の酸素が移動していないことが確認された。
次に、サンプル素子Ｓ６〜Ｓ１０の各々について、電極１，２間に電流制限を課して０.５ｍＡの通過可能最大電流を設定したうえで、電極１，２を各々負極および正極として、当該電極１，２間にＤＣ電圧を６０分間印加し続けた。サンプル素子Ｓ６に印加したＤＣ電圧は、７.５Ｖであり、サンプル素子Ｓ１に対して印加した上述のフォーミングＤＣ電圧（１５Ｖ）の５０％である。サンプル素子Ｓ７に印加したＤＣ電圧は、１０Ｖであり、サンプル素子Ｓ２に対して印加した上述のフォーミングＤＣ電圧（２０Ｖ）の５０％である。サンプル素子Ｓ８に印加したＤＣ電圧は、９Ｖであり、サンプル素子Ｓ３に対して印加した上述のフォーミングＤＣ電圧（１８Ｖ）の５０％である。サンプル素子Ｓ９に印加したＤＣ電圧は、１２.５Ｖであり、サンプル素子Ｓ４に対して印加した上述のフォーミングＤＣ電圧（２５Ｖ）の５０％である。サンプル素子Ｓ１０に印加したＤＣ電圧は、１２.５Ｖであり、サンプル素子Ｓ５に対して印加した上述のフォーミングＤＣ電圧（２５Ｖ）の５０％である。
このような弱電圧印加の後、サンプル素子Ｓ６〜Ｓ１０の各々について、ＳＩＭＳを使用して、質量数１８の酸素の深さ方向濃度分布を再び調べた。この深さ方向濃度分布においても、電極２とその直下の層との界面を基準位とし且つこの基準位から基板側への距離を深さとし、そして、深さ３ｎｍ、１０ｎｍ、２０ｎｍ、３０ｎｍ、３７ｎｍの各々における質量数１８の酸素の濃度を測定した。その結果を、図１１の表に掲げる。図１１の表における○は質量数１８の酸素が検出された場合を表し、×は質量数１８の酸素が検出されなかった場合を表す。
サンプル素子Ｓ６，Ｓ９では、測定に係る全ての深さにて（即ち、酸素イオン移動層３の厚さ方向の略全域にわたって）質量数１８の酸素が検出された。これは、次のことを示唆するものである。上述のＤＣ電圧の印加中のサンプル素子Ｓ６，Ｓ９では、酸素イオン生成促進層４と酸素イオン移動層３の界面または界面近傍にて酸素イオンが発生し、電界の作用により、当該酸素イオンが酸素イオン移動層３内を電極２（正極）に向って移動し且つその移動性は高かった。
サンプル素子Ｓ８では、質量数１８の酸素は、深さ３７ｎｍに加えて深さ２０ｎｍと３０ｎｍにて検出されたが、深さ３ｎｍと１０ｎｍにて検出されなかった。これは、次のことを示唆するものである。上述のＤＣ電圧の印加中のサンプル素子Ｓ８では、酸素イオン移動層３と電極１（負極）の界面または界面近傍にて酸素イオンが発生し、電界の作用により、当該酸素イオンが酸素イオン移動層３内を電極２（正極）に向って移動したが、その移動性は低かった。
サンプル素子Ｓ８での酸素イオンの発生は、酸素イオン移動層３と接する電極１の構成材料たるＰｔの触媒作用によるものである。移動性の低さは、酸素イオン生成促進層４が存在しないことに基づく酸素イオン発生効率の低さに起因する。貴金属を含有する導電性酸化物たる酸素イオン生成促進層４は、実質的に、相当程度に大きな貴金属表面積を有し、従って、相当程度に多くの触媒反応サイトを内包するが、サンプル素子Ｓ８は、このような酸素イオン生成促進層４を具備しないのである。
サンプル素子Ｓ７では、深さ３７ｎｍ以外で質量数１８の酸素は検出されなかった（即ち、酸素イオン移動層３内にて酸素イオン移動が確認されなかった）。電界の作用により酸素イオンが移動可能な酸素イオン移動層３内にて酸素イオン移動が確認されなかったことは、上述のＤＣ電圧の印加中のサンプル素子Ｓ７では、酸素イオンが発生しなかったことを示唆する。
サンプル素子Ｓ１０でも、深さ３７ｎｍ以外で質量数１８の酸素は検出されなかった（即ち、偽酸素イオン移動層内にて酸素イオン移動が確認されなかった）。酸素イオンの生成反応につき有意な触媒能を示す酸素イオン生成促進層４を有するのにもかかわらず、偽酸素イオン移動層たるＡｌ2Ｏ3層内にて酸素イオン移動が確認されなかったことは、サンプル素子Ｓ１０では、上述のＤＣ電圧の印加中にＡｌ2Ｏ3層内を酸素イオンが移動しなかったことを示唆する。
以上の結果から、電界の作用により酸素イオンが内部を移動可能な酸素イオン移動層３と、このような酸素イオン移動層３における電極１（負極）側に接する酸素イオン生成促進層４とが存在することに起因して、充分な酸素イオン移動が生ずることが理解できよう。

Claims (10)

  1. 第１電極と、
    第２電極と、
    前記第１電極および前記第２電極の間に位置し、内部での酸素イオンの移動によって酸素空孔よりなる低抵抗路が生じ得る酸素イオン移動層と、
    前記酸素イオン移動層に接して当該酸素イオン移動層および前記第１電極の間に位置する酸素イオン生成促進層と、を含む積層構造を有する、抵抗変化型素子。
  2. 第１電極と、
    第２電極と、
    前記第１電極および前記第２電極の間に位置し、内部での酸素イオンの移動によって酸素空孔よりなる低抵抗路が生じ得る酸素イオン移動層と、を含む積層構造を有し、
    各々が前記酸素イオン移動層に接して当該酸素イオン移動層および前記第１電極の間に位置する、複数の酸素イオン生成促進層を有する、抵抗変化型素子。
  3. 前記酸素イオン移動層は、当該層の厚さ方向に当該層を低抵抗路が貫通する低抵抗状態と、当該層の厚さ方向に当該層を低抵抗路が貫通しない高抵抗状態との間を、変化可能である、請求項１または２に記載の抵抗変化型素子。
  4. 前記酸素イオン移動層は固体電解質よりなる、請求項１から３のいずれか一つに記載の抵抗変化型素子。
  5. 前記酸素イオン移動層は、蛍石構造型酸化物またはペロブスカイト構造型酸化物よりなる、請求項１から４のいずれか一つに記載の抵抗変化型素子。
  6. 前記蛍石構造型酸化物は部分安定化ジルコニアである、請求項５に記載の抵抗変化型素子。
  7. 前記酸素イオン移動層は、Ｙ、Ｃａ、またはＭｇが添加されたＺｒＯ2、ＺｒＯ2、Ｙ2Ｏ3、ＳｒＴｉＯ3、またはＣａＴｉＯ3よりなる、請求項５に記載の抵抗変化型素子。
  8. 前記酸素イオン移動層は結晶質材料よりなる、請求項１から７のいずれか一つに記載の抵抗変化型素子。
  9. 前記酸素イオン生成促進層は、貴金属を含有する導電性酸化物よりなる、請求項１から８のいずれか一つに記載の抵抗変化型素子。
  10. 前記第１電極および／または前記第２電極は貴金属よりなる、請求項１から９のいずれか一つに記載の抵抗変化型素子。
JP2008536246A 2006-09-28 2006-09-28 抵抗変化型素子 Expired - Fee Related JP5007724B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/319289 WO2008038365A1 (en) 2006-09-28 2006-09-28 Variable-resistance element

Publications (2)

Publication Number Publication Date
JPWO2008038365A1 JPWO2008038365A1 (ja) 2010-01-28
JP5007724B2 true JP5007724B2 (ja) 2012-08-22

Family

ID=39229813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008536246A Expired - Fee Related JP5007724B2 (ja) 2006-09-28 2006-09-28 抵抗変化型素子

Country Status (3)

Country Link
US (1) US7764160B2 (ja)
JP (1) JP5007724B2 (ja)
WO (1) WO2008038365A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
JP4460646B2 (ja) 2008-06-03 2010-05-12 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US8304754B2 (en) 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
WO2010064410A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子
US8390100B2 (en) * 2008-12-19 2013-03-05 Unity Semiconductor Corporation Conductive oxide electrodes
US8405076B2 (en) 2009-02-04 2013-03-26 Panasonic Corporation Nonvolatile memory element
KR101519363B1 (ko) * 2009-02-16 2015-05-13 삼성전자 주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
US8391051B2 (en) 2009-04-10 2013-03-05 Panasonic Corporation Method of programming nonvolatile memory element
US8766233B2 (en) * 2009-10-09 2014-07-01 Nec Corporation Semiconductor device with variable resistance element and method for manufacturing the same
US8901527B2 (en) * 2010-07-02 2014-12-02 Nanya Technology Corp. Resistive random access memory structure with tri-layer resistive stack
WO2013012423A1 (en) 2011-07-20 2013-01-24 Hewlett-Packard Development Company, L.P. Memristor structure with a dopant source
JP5687978B2 (ja) 2011-09-14 2015-03-25 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
JP2013207131A (ja) * 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
CN103972386B (zh) * 2014-05-23 2017-02-08 中国科学院微电子研究所 一种制备高存储密度多值纳米晶存储器的方法
CN104409630A (zh) * 2014-11-27 2015-03-11 浙江理工大学 一种基于氧化镓薄膜的单极型阻变存储器及其制备方法
KR102578854B1 (ko) * 2016-12-31 2023-09-19 에스케이하이닉스 주식회사 저항성 메모리 소자 및 이의 제조 방법
CN116631716A (zh) * 2023-07-18 2023-08-22 合肥矽迈微电子科技有限公司 一种可变电阻器件的制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349690A (ja) * 2003-05-21 2004-12-09 Sharp Corp メモリ抵抗特性を制御する酸素含有量システムおよび方法
JP2005317976A (ja) * 2004-04-28 2005-11-10 Samsung Electronics Co Ltd 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2005328044A (ja) * 2004-04-30 2005-11-24 Sharp Corp Ｐｃｍｏ薄膜の形成方法及びｐｃｍｏ薄膜
WO2006028117A1 (ja) * 2004-09-09 2006-03-16 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
JP2007088349A (ja) * 2005-09-26 2007-04-05 Fujitsu Ltd 不揮発性半導体記憶装置及びその書き込み方法
JP2007173515A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 電気素子，メモリ装置，および半導体集積回路
JP2007235139A (ja) * 2006-02-27 2007-09-13 Samsung Electronics Co Ltd 二つの酸化層を利用した不揮発性メモリ素子
WO2007102483A1 (ja) * 2006-03-08 2007-09-13 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
JP2007287761A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP2008512857A (ja) * 2004-09-03 2008-04-24 ユニティ・セミコンダクター・コーポレーション 混合原子価導電性酸化物を用いたメモリ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28792E (en) * 1966-03-15 1976-04-27 Westinghouse Electric Corporation Electrochemical method for separating O2 from a gas; generating electricity; measuring O2 partial pressure; and fuel cell
US4490843A (en) * 1982-06-14 1984-12-25 Bose Corporation Dynamic equalizing
DE3578216D1 (de) * 1985-10-01 1990-07-19 Honda Motor Co Ltd Verfahren und vorrichtung fuer die bestimmung von sauerstoff in gasen.
KR960024356A (ko) * 1994-12-26 1996-07-20 이형도 광역공연비 센서 및 이의 구동방법
DE19500235A1 (de) * 1995-01-05 1996-07-11 Roth Technik Gmbh Abdeckschicht für elektrische Leiter oder Halbleiter
CN100334735C (zh) * 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
JP2004273615A (ja) 2003-03-06 2004-09-30 Matsushita Electric Ind Co Ltd 抵抗変化型メモリ
JP2004281913A (ja) * 2003-03-18 2004-10-07 Sharp Corp 抵抗変化機能体およびその製造方法
JP2005123361A (ja) 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
JP2005203463A (ja) 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
TWI268030B (en) 2004-12-15 2006-12-01 Truelight Corp Semiconductor laser with dual-platform structure
JP5010891B2 (ja) * 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349690A (ja) * 2003-05-21 2004-12-09 Sharp Corp メモリ抵抗特性を制御する酸素含有量システムおよび方法
JP2005317976A (ja) * 2004-04-28 2005-11-10 Samsung Electronics Co Ltd 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2005328044A (ja) * 2004-04-30 2005-11-24 Sharp Corp Ｐｃｍｏ薄膜の形成方法及びｐｃｍｏ薄膜
JP2008512857A (ja) * 2004-09-03 2008-04-24 ユニティ・セミコンダクター・コーポレーション 混合原子価導電性酸化物を用いたメモリ
WO2006028117A1 (ja) * 2004-09-09 2006-03-16 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
JP2007088349A (ja) * 2005-09-26 2007-04-05 Fujitsu Ltd 不揮発性半導体記憶装置及びその書き込み方法
JP2007173515A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 電気素子，メモリ装置，および半導体集積回路
JP2007235139A (ja) * 2006-02-27 2007-09-13 Samsung Electronics Co Ltd 二つの酸化層を利用した不揮発性メモリ素子
WO2007102483A1 (ja) * 2006-03-08 2007-09-13 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
JP2007287761A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法

Also Published As

Publication number Publication date
US7764160B2 (en) 2010-07-27
US20090121823A1 (en) 2009-05-14
JPWO2008038365A1 (ja) 2010-01-28
WO2008038365A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP5007724B2 (ja) 抵抗変化型素子
JP5010891B2 (ja) 抵抗変化型素子
Mehonic et al. Silicon oxide (SiOx): A promising material for resistance switching?
TWI442549B (zh) 具有梯度之金屬－氧化物電阻材料為基礎的半導體記憶裝置
Sun et al. Resistive Switching in $\hbox {CeO} _ {x} $ Films for Nonvolatile Memory Application
JP5170107B2 (ja) 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
JP4854233B2 (ja) スイッチング素子
JP2008177469A (ja) 抵抗変化型素子および抵抗変化型素子製造方法
KR101176543B1 (ko) 저항성 메모리소자
Li et al. Improvement of resistive switching characteristics in ZrO2 film by embedding a thin TiOx layer
JP2009218260A (ja) 抵抗変化型素子
KR20120010050A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
EP3602561B1 (en) A switching resistor and method of making such a device
CN105474420B (zh) 具有半金属或半导体电极的非易失性存储器
Wang et al. Investigation of One-Dimensional Thickness Scaling on $\hbox {Cu/HfO} _ {x}/\hbox {Pt} $ Resistive Switching Device Performance
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JP2008205007A (ja) 抵抗変化型素子および抵抗変化型素子抵抗スイッチング方法
WO2022127383A1 (en) In-memory resistive random access memory xor logic using complimentary switching
JP5476686B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
KR20120105771A (ko) 그래핀을 이용한 저항 변화 메모리 소자 및 이의 동작방법
JP5251349B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
TWI478161B (zh) 具有場增強排列的記憶體裝置
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
KR101781002B1 (ko) 저항 변화 메모리 소자 및 그 제조방법
Attarimashalkoubeh et al. Evolution of oxygen vacancies under electrical characterization for HfO x-based ReRAMs

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

R150 Certificate of patent or registration of utility model

Ref document number: 5007724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees