JP2004349690A - メモリ抵抗特性を制御する酸素含有量システムおよび方法 - Google Patents

メモリ抵抗特性を制御する酸素含有量システムおよび方法 Download PDF

Info

Publication number
JP2004349690A
JP2004349690A JP2004132265A JP2004132265A JP2004349690A JP 2004349690 A JP2004349690 A JP 2004349690A JP 2004132265 A JP2004132265 A JP 2004132265A JP 2004132265 A JP2004132265 A JP 2004132265A JP 2004349690 A JP2004349690 A JP 2004349690A
Authority
JP
Japan
Prior art keywords
oxygen
manganite
region
resistance
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004132265A
Other languages
English (en)
Other versions
JP4895070B2 (ja
Inventor
Ten Suu Shien
テン スー シェン
Fengyan Zhang
ツアン フェニャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2004349690A publication Critical patent/JP2004349690A/ja
Application granted granted Critical
Publication of JP4895070B2 publication Critical patent/JP4895070B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M23/00—Apparatus for adding secondary air to fuel-air mixture
    • F02M23/04—Apparatus for adding secondary air to fuel-air mixture with automatic control
    • F02M23/06—Apparatus for adding secondary air to fuel-air mixture with automatic control dependent on engine speed
    • F02M23/062—Secondary air flow cut-off at low speed
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M23/00—Apparatus for adding secondary air to fuel-air mixture
    • F02M23/02—Apparatus for adding secondary air to fuel-air mixture with personal control, or with secondary-air valve controlled by main combustion-air throttle
    • F02M23/03—Apparatus for adding secondary air to fuel-air mixture with personal control, or with secondary-air valve controlled by main combustion-air throttle the secondary air-valve controlled by main combustion-air throttle
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M35/00—Combustion-air cleaners, air intakes, intake silencers, or induction systems specially adapted for, or arranged on, internal-combustion engines
    • F02M35/10—Air intakes; Induction systems
    • F02M35/104—Intake manifolds
    • F02M35/108—Intake manifolds with primary and secondary intake passages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D9/00—Controlling engines by throttling air or fuel-and-air induction conduits or exhaust conduits
    • F02D9/02—Controlling engines by throttling air or fuel-and-air induction conduits or exhaust conduits concerning induction conduits
    • F02D2009/0201—Arrangements; Control features; Details thereof
    • F02D2009/0244—Choking air flow at low speed and load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 メモリ材料の抵抗特性を制御するメモリセルおよび方法を提供すること。
【解決手段】 この方法は、マンガナイトを形成するステップと、酸素雰囲気中でマンガナイトをアニーリングするステップと、アニーリングするステップに応じて、マンガナイト中の酸素含有量を制御するステップと、酸素含有量に応じて、マンガナイト間の抵抗を制御するステップとを包含する。このマンガナイトは、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドであり、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にある。マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ｙは３より大きい、領域を形成するステップを含む。結果として、低抵抗は、酸素の豊富なマンガナイト領域を生じる。ｙが３より小さい場合、高抵抗が形成される。
【選択図】 図１０

Description

本発明は、概して、集積回路（ＩＣ）メモリ抵抗セルアレイに関し、より詳細には、メモリ抵抗セルのメモリ抵抗特性を制御する酸素含有量システム、および同一のものを製造する方法に関する。
従来、超巨大磁気抵抗（ＣＭＲ）材料等のメモリ抵抗材料を利用するメモリセルは、パターニングされていない大きな導電性下部電極、パターニングされていないＣＭＲ材料、および比較的小さな上部電極から製造される。これらのデバイスは、用途が制限され、セルが比較的大きなサイズであるために、高密度のメモリアレイ用途には適さない。
ＣＭＲ材料の抵抗は、大抵の状況下で一定であるので、ＣＭＲ材料は、不揮発性の性質を有すると言われ得る。しかし、強電界が、ＣＭＲ材料に電流を誘導する際には、ＣＭＲ抵抗に変化が生じ得る。プログラミングプロセスの間、電極付近の強電界領域のメモリ抵抗の抵抗値が、まず変化する。実験データは、端子Ａと呼ばれるカソードの材料の抵抗値が増加する一方で、端子Ｂと呼ばれるアノードの材料の抵抗値が低下することを示している。消去プロセスの間、パルスの極性が反転する。すなわち、カソードおよびアノードの記号表示が反転する。従って、端子Ａの近くの材料の抵抗値は低下し、かつ端子Ｂの近くの抵抗値は増加する。
セルメモリに対する要求が高まるにつれて、アレイのセルサイズを縮小することに対する期待が増大している。しかし、より小型のフィーチャサイズでは、デバイスは、許容誤差を処理することに対する影響をより受けやすくなる。許容誤差の処理のために、極めて小型の幾何学的に非対称なデバイスは、信頼性を持たせて製造することが困難である。ある分析（以下に提供される）は、十分に対称的である製造されたメモリセルが、正常に動作しないことを示している。たとえこれらの非対称デバイスがプログラミングされ得るとしても、高抵抗状態から低抵抗状態までの正味の抵抗変化は、比較的小さくなり得る。
許容誤差の処理に拘らず、十分な抵抗状態の変化を保証するために十分な非対称性のメモリセルを構築することは、有益である。
本発明により提供される方法は、メモリ材料の抵抗特性を制御する方法であって、該方法は、マンガナイトを形成するステップと、酸素雰囲気中で該マンガナイトをアニーリングするステップと、該アニーリングするステップに応じて、該マンガナイト中の酸素含有量を制御するステップとを包含する、方法であり、これにより、上記目的が達成される。
前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップをさらに包含してもよい。
マンガナイトを形成するステップは、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択される１つの材料からマンガナイトを形成するステップを含み、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にあってもよい。
マンガナイトを形成するステップは、物理的気相成長（ＰＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、および有機金属スピンコーティング（ＭＯＤ）からなる群から選択される１つのプロセスにより、マンガナイトを形成するステップを含んでもよい。
前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域を形成するステップを含み、ここでｙは３より大きくてもよい。
前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップは、前記酸素の豊富なマンガナイト領域において低抵抗を形成するステップを含んでもよい。
前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より小さい、領域を形成するステップを含んでもよい。
前記酸素含有量に応じて、前記マンガナイト中の抵抗を制御するステップは、前記酸素の不足した領域において高抵抗を形成するステップを含んでもよい。
前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より大きい、領域と、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より小さい、領域とを形成するステップを含んでもよい。
前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップは、前記酸素の豊富なマンガナイト領域において第１の低抵抗を形成し、かつ前記酸素の不足したマンガナイト領域において該第１の抵抗よりも大きい第２の抵抗を形成するステップを含んでもよい。
酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域を形成するステップは、該酸素の不足したマンガナイト領域に隣接する該酸素の豊富なマンガナイト領域を形成するステップを含んでもよい。
前記マンガナイト領域にパルス電界を印加するステップと、該パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップとをさらに包含してもよい。
前記マンガナイトにパルス電界を印加するステップは、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界を印加するステップを含み、前記パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップは、該第１の電界に応じて、全体の抵抗を１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲に形成するステップを含んでもよい。
前記マンガナイトにパルス電界を印加するステップは、０．１ＭＶ／ｃｍから０．５ＭＶ／ｃｍの範囲にある電界強度および１ｎｓから１０μｓの範囲の期間を有する第２の正のパルス電界を印加するステップを含み、前記パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップは、該第２の電界に応じて、全体の抵抗を１００ｏｈｍから１キロオーム（ｋｏｈｍ）の範囲に形成するステップを含んでもよい。
前記パルス電界に応じて、前記マンガナイト間の全体の抵抗を変化させるステップは、前記酸素の不足したマンガナイト領域の抵抗を変化させるステップと、前記酸素の豊富なマンガナイト領域の抵抗を一定に保つステップとを含んでもよい。
酸素雰囲気中で前記マンガナイトをアニーリングするステップは、６００℃よりも低い温度で１時間よりも短い期間、該マンガナイトをアニーリングするステップを含んでもよい。
本発明により提供される方法は、メモリ抵抗の抵抗特性を制御する方法であって、該方法は、下部電極を形成するステップと、該下部電極上に載るマンガナイトを形成するステップと、該マンガナイト上に載る上部電極を形成するステップと、酸素雰囲気中で該マンガナイトをアニーリングするステップと、該アニーリングするステップに応じて、該マンガナイト中の酸素含有量を制御するステップとを包含する、方法であり、これにより、上記目的が達成される。
前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップをさらに包含してもよい。
マンガナイトを形成するステップは、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択される１つの材料からマンガナイトを形成するステップを含み、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にあってもよい。
マンガナイトを形成するステップは、物理的気相成長（ＰＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、および有機金属スピンコーティング（ＭＯＤ）からなる群から選択される１つのプロセスにより、マンガナイトを形成するステップを含んでもよい。
前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より大きい、領域を形成するステップを含んでもよい。
前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップは、前記酸素の豊富なマンガナイト領域において低抵抗を形成するステップを含んでもよい。
前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より小さい、領域を形成するステップを含んでもよい。
前記酸素含有量に応じて、前記マンガナイト中の抵抗を制御するステップは、前記酸素の不足した領域において高抵抗を形成するステップを含んでもよい。
前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より大きい、領域と、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より小さい、領域とを形成するステップを含んでもよい。
前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップは、前記酸素の豊富なマンガナイト領域において第１の低抵抗を形成し、かつ前記酸素の不足したマンガナイト領域において該第１の抵抗よりも大きい第２の抵抗を形成するステップを含んでもよい。
酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域を形成するステップは、該酸素の不足したマンガナイト領域に隣接する該酸素の豊富なマンガナイト領域を形成するステップを含んでもよい。
前記マンガナイト領域にパルス電界を印加するステップと、該パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップとをさらに包含してもよい。
前記マンガナイトにパルス電界を印加するステップは、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界を印加するステップを含み、前記パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップは、該第１の電界に応じて、全体の抵抗を１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲に形成するステップを含んでもよい。
前記マンガナイトにパルス電界を印加するステップは、０．１ＭＶ／ｃｍから０．５ＭＶ／ｃｍの範囲にある電界強度および１ｎｓから１０μｓの範囲の期間を有する第２の正のパルス電界を印加するステップを含み、前記パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップは、該第２の電界に応じて、全体の抵抗を１００ｏｈｍから１キロオーム（ｋｏｈｍ）の範囲に形成するステップを含んでもよい。
前記パルス電界に応じて、前記マンガナイト間の全体の抵抗を変化させるステップは、前記酸素の不足したマンガナイト領域の抵抗を変化させるステップと、前記酸素の豊富なマンガナイト領域の抵抗を一定に保つステップとを含んでもよい。
酸素雰囲気中で前記マンガナイトをアニーリングするステップは、６００℃よりも低い温度で１時間よりも短い期間、該マンガナイトをアニーリングするステップを含んでもよい。
上部電極を形成するステップは、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、およびＩｒからなる群から選択される１つの材料から上部電極を形成するステップを含み、下部電極を形成するステップは、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、およびＩｒからなる群から選択される１つの材料から下部電極を形成するステップを含んでもよい。
本発明によるメモリ抵抗膜は、酸素含有量が制御されたメモリ抵抗膜であって、該膜は、酸素の不足したマンガナイト領域と、該酸素の不足したマンガナイト領域に隣接する、酸素の豊富なマンガナイト領域とを含む、メモリ抵抗膜であり、これにより、上記目的が達成される。
前記酸素の豊富なマンガナイト領域は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にあり、ｙは３より大きく、前記酸素の不足したマンガナイト領域は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでｙは３より小さくてもよい。
前記酸素の豊富なマンガナイト領域は、前記酸素の不足したマンガナイト領域の抵抗よりも低い抵抗を有していてもよい。
前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、全体で負の電界に応じる第１の抵抗を有し、前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、全体で正の電界に応じる、該第１の抵抗よりも低い第２の抵抗を有していてもよい。
前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界に応じて、１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲にある第１の抵抗を有していてもよい。
前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第２の正のパルス電界に応じて、１００オーム（ｏｈｍ）から１０キロオーム（ｋｏｈｍ）の範囲にある第２の抵抗を有していてもよい。
前記酸素の不足したマンガナイト領域は、電界に応じて抵抗を変化させ、前記酸素の豊富なマンガナイト領域は、電界に応じて抵抗を一定に保たれてもよい。
前記酸素の豊富なマンガナイト領域は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さを有していてもよい。
前記酸素の不足したマンガナイト領域は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さを有していてもよい。
前記酸素の不足したマンガナイト領域は、前記酸素の豊富なマンガナイト領域の０．５から１．５倍の範囲の厚さを有していてもよい。
本発明により提供されるメモリセルは、酸素含有量が制御されたメモリセルであって、該セルは、下部電極と、該下部電極上に載る酸素の不足したマンガナイト領域と、該酸素の不足したマンガナイト領域に隣接する、酸素の豊富なマンガナイト領域と、該酸素の豊富なマンガナイト領域および該酸素の不足したマンガナイト領域上に載る上部電極とを含む、メモリセルであり、これにより、上記目的が達成される。
前記酸素の豊富なマンガナイト領域は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にあり、ｙは３より大きく、前記酸素の不足したマンガナイト領域は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでｙは３より小さくてもよい。
前記酸素の豊富なマンガナイト領域は、前記酸素の不足したマンガナイト領域の抵抗よりも低い抵抗を有していてもよい。
前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、全体で負の電界に応じる第１の抵抗を有し、前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、全体で正の電界に応じる、該第１の抵抗よりも低い第２の抵抗を有していてもよい。
前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界に応じて、１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲にある第１の抵抗を有していてもよい。
前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第２の正のパルス電界に応じて、１００オーム（ｏｈｍ）から１０キロオーム（ｋｏｈｍ）の範囲にある第２の抵抗を有していてもよい。
前記酸素の不足したマンガナイト領域は、電界に応じて抵抗を変化させ、前記酸素の豊富なマンガナイト領域は、電界に応じて抵抗を一定に保たれてもよい。
前記酸素の豊富なマンガナイト領域は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さを有していてもよい。
前記酸素の不足したマンガナイト領域は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さを有していてもよい。
前記酸素の不足したマンガナイト領域は、前記酸素の豊富なマンガナイト領域の０．５から１．５倍の範囲の厚さを有していてもよい。
前記上部電極は、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、およびＩｒからなる群から選択される１つの材料であり、前記下部電極は、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、およびＩｒからなる群から選択される１つの材料であってもよい。
（発明の要旨）
本発明は、不揮発性メモリアレイおよびアナログ抵抗器の用途に適した薄膜抵抗メモリデバイスについて記載する。本発明のメモリセルは、その非対称特性によって、抵抗性不揮発性超小型メモリセルとして製造され得る場合でさえも、信頼性を持たせてプログラミングされ得る。
従って、メモリ材料の抵抗特性を制御する方法が提供される。この方法は、マンガナイトを形成するステップと、酸素雰囲気中でマンガナイトをアニーリングするステップと、アニーリングに応じてマンガナイト中の酸素含有量を制御するステップと、酸素含有量に応じてマンガナイト間の抵抗を制御するステップとを包含する。マンガナイトは、一般式がＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択される１つの材料であって、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にある。
この方法のいくつかの局面において、マンガナイトの酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここで、ｙは３より大きい）を形成するステップを包含する。この結果、酸素の豊富なマンガナイト領域において、低抵抗が生じる。他の局面では、マンガナイト中の酸素含有量を制御するステップは、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より小さい）を形成するステップを包含する。より詳細には、このプロセスは、酸素の豊富なマンガナイト領域において第１の低抵抗を形成し、酸素の不足したマンガナイト領域において第１の抵抗よりも大きい第２の抵抗を形成する。例えば、酸素の豊富なマンガナイト領域は、酸素の不足したマンガナイト領域上に載り得る。
いくつかの局面では、この方法は、さらに、パルス電界をマンガナイトに印加するステップと、パルス電界に応じて、マンガナイト間の全体の抵抗を変化させるステップとを包含する。より詳細には、パルス電界に応じてマンガナイト間の全体の抵抗を変化させるステップは、酸素の不足したマンガナイト領域の抵抗を変化させるステップと、酸素の豊富なマンガナイト領域の抵抗を一定に保つステップとを包含する。
上述の方法のさらなる詳細および酸素含有量が制御されたメモリ抵抗デバイスが、以下に示される。
本発明によるメモリ材料の抵抗特性を制御する方法により、抵抗性不揮発性超小型メモリセルの用途に適した、信頼性のあるプログラミングが実現される。
（好ましい実施形態の詳細な説明）
図１Ａおよび図１Ｂは、プログラミング動作（図１Ａ）および消去動作（図１Ｂ）中のメモリセルの部分的断面図である。上部電極および下部電極は、同一であり、メモリ抵抗材料は、全体を通して均一である。デバイスの幾何学構造が、完全に対称的にされ得る場合、正味の抵抗は、負の電界（図１Ａ）または正の電界（図１Ｂ）のどちらが印加されても、高抵抗状態で一定となる。そのような状況下では、プログラミングは不可能となる。従って、図１Ａおよび図１Ｂのどちらかのような完全に対称的なデバイス構造は、実用的ではない。
より詳細には、幾何学的に対称的なメモリセルは、電界の存在下において、電極（領域ＡおよびＢ）の近くでは高電流密度を有し、かつデバイスの中央部分では低電流密度を有する。結果として、上部電極および下部電極の近くのＣＭＲ材料の抵抗が、変化する。例えば、メモリセルは、上部電極の近くのメモリ抵抗材料の抵抗値が増加し、かつ下部電極の近くのメモリ抵抗材料の抵抗値が低下する場合に高抵抗値状態であり得るようにプログラミングされ得る。上部電極に印加された電気パルスの極性が反転する場合（正のパルスとなる、図１Ｂ）、上部電極（領域Ａ）の近くの材料は、低抵抗（ＲＬ）となり、下部電極（領域Ｂ）の近くの材料は、高抵抗（ＲＨ）となる。しかし、メモリ抵抗の全体の抵抗は同じままであり、依然として高抵抗状態である。従って、メモリ抵抗を低抵抗状態にプログラミングすることは不可能である。
領域Ａおよび領域Ｂは、それぞれ上部電極および下部電極に非常に近接しており、これらの厚さは、１０ナノメートル（ｎｍ）と同程度の薄さであり得るため、上述の効果は、誤って界面効果として分類され得る。しかし、記憶は、界面特性の変化ではなく、バルクの抵抗値の変化である。
図２Ａおよび図２Ｂは、メモリセルの部分的断面図であり、ここでメモリ抵抗は、筒状の形状であり、オキサイドまたは任意の適切な絶縁体に組み込まれる。電界の強さは、上部電極および下部電極の両方の近くで高い。上部電極の近くの電界の向きは、下部電極の近くの電界の向きと反対であるので、上部電極の近くのメモリ抵抗材料の抵抗値が増加する一方で、下部電極の近くのメモリ抵抗材料の抵抗値は低下する。結果として、メモリ抵抗は、正または負のどちらのパルスが上部電極に印加されたかに拘らず、高抵抗状態にプログラミングされる。やはり、幾何学的に対称的な構造は、抵抗メモリセルに適さない。
図３は、酸素含有量が制御された本発明のメモリ抵抗膜の部分的断面図である。膜３００は、酸素の不足したマンガナイト領域３０２と、この酸素の不足したマンガナイト領域３０２に隣接した酸素の豊富なマンガナイト領域３０４とを含む。示されるように、酸素の豊富なマンガナイト領域３０４は、酸素の不足した領域３０２上に載る。しかし、他の局面では（図示されない）、酸素の不足したマンガナイト領域３０２が、酸素の豊富なマンガナイト領域３０４上に載っていてもよい。酸素の豊富なマンガナイト領域３０４は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にあり、ｙは３より大きい。酸素の不足したマンガナイト領域３０２は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでｙは３より小さい。
酸素の豊富なマンガナイト領域３０４は、酸素の不足したマンガナイト領域３０２の抵抗より低い抵抗を有する。併せると、酸素の豊富な領域および酸素の不足した領域３０４／３０２は、全体で負の電界に応じる第１の抵抗を有する。酸素の豊富な領域および酸素の不足した領域３０４／３０２は、全体で正の電界に応じる第１の抵抗よりも低い第２の抵抗を有する。本明細書中で用いられるように、電界の向きは、酸素の豊富なマンガナイト領域３０４の側から定義され、これは、図３に示されるように、酸素の豊富な領域３０４が、酸素の不足した領域３０２上に載っていることを前提とする。言い換えると、負の方向は、酸素の不足した領域３０２から酸素の豊富な領域３０４の方向である。正の方向とは、本明細書中において、酸素の豊富な領域３０４から酸素の不足した領域３０２への方向として定義される。
より詳細には、酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域３０４／３０２は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲の電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界に応じて、１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲にある第１の抵抗を有する。
酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域３０４／３０２は、０．１ＭＶ／ｃｍから０．５ＭＶ／ｃｍの範囲の電界強度および１ｎｓから１０μｓの範囲の期間を有する第２の正のパルス電界に応じて、１００ｏｈｍから１キロオーム（ｋｏｈｍ）の範囲にある第２の抵抗を有する。
２つのマンガナイト領域３０２および３０４は、異なる抵抗特性を有し、膜３００の非対称特性を保証する。酸素の不足したマンガナイト領域３０２は、電界に応じて抵抗を変化させる。しかし、酸素の豊富なマンガナイト領域３０４は、電界に応じて抵抗を一定に保つ。
いくつかの局面では、酸素の豊富なマンガナイト領域３０４は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さ３０６を有する。同様に、酸素の不足したマンガナイト領域３０２は、２０から１５０ｎｍの範囲の厚さ３０８を有し得る。併せて考えると、酸素の不足したマンガナイト領域３０２は、酸素の豊富なマンガナイト領域３０４の厚さ３０６の０．５から１．５倍の範囲内の厚さ３０８を有する。
図４は、酸素含有量の制御された本発明のメモリセルの部分的断面図である。セル４００は、下部電極４０２と、下部電極４０２上に載る酸素の不足したマンガナイト領域４０４とを含む。酸素の豊富なマンガナイト領域４０６は、酸素不足したマンガナイト領域４０４に隣接しており、上部電極４０８は、酸素の豊富なマンガナイト領域４０６および酸素の不足したマンガナイト領域４０４上に載る。示されるように、酸素の豊富なマンガナイト領域４０６は、酸素の不足した領域４０４上に載る。しかし、他の局面では（図示されない）、酸素の不足したマンガナイト領域４０４は、酸素の豊富なマンガナイト領域４０６上に載っていてもよい。
酸素の豊富なマンガナイト領域４０６は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にあり、かつｙは３より大きい。酸素の不足したマンガナイト領域４０４は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ｙは３より小さい。
上部電極４０８は、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、またはＩｒのような材料である。同様に、下部電極４０２は、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、またはＩｒのような材料である。上部電極４０８は、必ずしも下部電極４０２と同一の材料である必要はない。
酸素の豊富なマンガナイト領域４０６は、酸素の不足したマンガナイト領域４０４の抵抗よりも低い抵抗を有する。併せると、酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域４０６／４０４は、全体で負の電界に応じる第１の抵抗を有する。酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域４０６／４０４は、全体で正の電界に応じる第１の抵抗よりも小さい第２の抵抗を有する。
より詳細には、酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域４０６／４０４は、０．１ＭＶ／ｃｍから０．５ＭＶ／ｃｍの範囲の電界強度および１ｎｓから１０μｓの範囲の期間を有する第１の負のパルス電界に応じて、１００ｏｈｍから１０Ｍｏｈｍの範囲にある第１の抵抗を有する。本明細書中で利用されるように、電界の向きは、酸素の豊富な領域４０６と接触する電極の側から定義される。図示される例のように、負の向きは、酸素の不足した領域４０４と接触する下部電極４０２から酸素の豊富な領域４０６と接触する上部電極４０８への向きである。正の向きは、本明細書中では、酸素の豊富な領域４０６と接触する電極から酸素の不足した領域４０４と接触する電極への向きである。酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域４０６／４０４は、０．１ＭＶ／ｃｍから０．５ＭＶ／ｃｍの範囲の電界強度および１ｎｓから１０μｓの範囲の期間を有する第２の正のパルス電界に応じて、１００ｏｈｍから１ｋｏｈｍの範囲にある第２の抵抗を有する。
２つのマンガナイト領域４０４および４０６は、異なる抵抗特性を有し、セル４００の非対称特性を保証する。酸素の不足したマンガナイト領域４０４は、電界に応じて抵抗を変化させる。しかし、酸素の豊富なマンガナイト領域４０６は、電界に応じて抵抗を一定に保つ。
いくつかの局面では、酸素の豊富なマンガナイト領域４０６は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さ４１０を有する。同様に、酸素の不足したマンガナイト領域４０４は、２０から１５０ｎｍの範囲の厚さ４１２を有し得る。併せて考えると、酸素の不足したマンガナイト領域４０４は、酸素の豊富なマンガナイト領域４０６の厚さ４１０の０．５から１．５倍の範囲内の厚さ４１２を有する。
（機能の説明）
本発明のセルまたはメモリ膜は、幾何学的に対称となり得るが、物理的には非対称の特性を有する。本発明のデバイスでは、メモリ抵抗材料の結晶構造は、膜全体間で実質的に均一になり得る。膜全体間とは、下部電極から上部電極までである。しかし、酸素の分配が、メモリ抵抗薄膜を通して制御され、そのことが、デバイススイッチング特性に影響を与える。
図５（ａ）および図５（ｂ）は、それぞれプログラミング動作および消去動作における図４のメモリセルの部分的断面図である。メモリ抵抗薄膜の上部は、より酸素含有量の多い領域を有する一方、メモリ抵抗薄膜の下部は、より酸素含有量の少ない領域を有する。このデバイスは、メモリ抵抗膜の上部の酸素密度、およびより下部の酸素密度が反転する場合に、良好なメモリプログラミング特性を示す。この状況では、プログラミングパルス極性は、示される極性の逆である。
図６から図９は、４つのメモリ抵抗のＡＥＳデータの図である。４つのデバイスの酸素含有量は、アニーリングプロセスにより制御された。図６および図７のデバイスはどちらも、Ｐｔの上部および下部電極と、Ｐｒ０．３Ｃａ０．７ＭｎＯ３（ＰＣＭＯ）メモリ抵抗材料とにより製造されている。図８および図９のデバイスは、どちらもＰｔ上部電極と、Ｉｒ下部電極と、ＰＣＭＯメモリ抵抗膜とにより製造される。
図６および図８のデバイスは、５２５℃で最大４０分間、酸素中でアニーリングされた。これらのデバイスはどちらも、酸素含有量が５０％より多い部分と酸素含有量が５０％より少ない部分とを有する、類似したメモリ抵抗薄膜を有する。酸素含有量の区別により、両方のサンプルが、良好なプログラミング特性を示す。サンプルが、６００℃で５分より長い期間アニーリングされた場合には、酸素含有量は、薄膜全体を通して５０％よりも高くなった。これらのサンプル（図７および図９）のどちらも、低い抵抗値を示す。これらの２つのサンプルの抵抗は、プログラミングパルスに応じない。
メモリ抵抗材料の酸素含有量は、酸素雰囲気中でアニーリングすることによって制御され得る。有機金属スピン堆積（コーティング）（ＭＯＤ）膜に対しては、この膜は、５５０℃以下の温度で１時間以下の期間、アニーリングされる。酸素含有量はまた、有機金属化学蒸着（ＭＯＣＶＤ）または物理的気相成長（ＰＶＤ）プロセスにより制御され得る。
図１０は、メモリ材料の抵抗特性を制御する本発明の方法を示すフローチャートである。この方法は、簡単のためにナンバリングされた順序のステップとして示されるが、明確に述べられない限り、ナンバリングから順序が推測されるべきではない。これらのステップのいくつかを、スキップし得るか、並行して実行し得るか、または忠実に順番を維持する必要なく実行され得ることを理解されたい。この方法は、ステップ１０００からスタートする。
ステップ１００２は、マンガナイトを形成する。ステップ１００４は、酸素雰囲気中でマンガナイトをアニーリングする。例えば、ステップ１００４は、６００℃よりも低い温度で１時間よりも短い期間、マンガナイトをアニーリングし得る。ステップ１００６は、アニーリングに応じて、マンガナイト中の酸素含有量を制御する。ステップ１００８は、酸素含有量に応じてマンガナイト間の抵抗を制御する。
ステップ１００２におけるマンガナイトを形成するステップは、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択される１つの材料からマンガナイトを形成するステップを包含し、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にある。マンガナイトは、上述されたように、ＰＶＤ、ＭＯＣＶＤ、またはＭＯＤのようなプロセスによって形成され得る。
いくつかの局面では、ステップ１００６におけるアニーリングに応じてマンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より大きい）を形成するステップを包含する。さらに、ステップ１００８における酸素含有量に応じてマンガナイト間の抵抗を制御するステップは、酸素の豊富なマンガナイト領域において低抵抗を形成するステップを包含する。他の局面では、ステップ１００６におけるアニーリングに応じてマンガナイト中の酸素含有量を制御するステップは、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より小さい）を形成するステップを包含する。さらに、ステップ１００８における酸素含有量に応じてマンガナイト間の抵抗を制御するステップは、酸素の不足したマンガナイト領域において高抵抗を形成するステップを包含する。
通常、ステップ１００６は、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より大きい）と、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より小さい）とを形成する。さらに、ステップ１００８は、酸素の豊富なマンガナイト領域において第１の低抵抗を形成し、酸素の不足したマンガナイト領域において第１の抵抗よりも大きい第２の抵抗を形成する。より詳細には、酸素の豊富なマンガナイト領域は、上に載るか、または下に敷かれるかのどちらかの状態で、酸素の不足したマンガナイト領域と隣接する。
ステップ１０１０は、マンガナイトにパルス電界を印加する。ステップ１０１２は、パルス電界に応じてマンガナイト間の全体の抵抗を変化させる。
いくつかの局面では、ステップ１０１０におけるマンガナイトにパルス電界を印加するステップは、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲の電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界（ここで、電界の向きは、酸素の豊富な領域の側から定義される）を印加するステップを包含する。さらに、ステップ１０１２におけるパルス電界に応じてマンガナイト間の全体の抵抗を変化させるステップは、第１の電界に応じて全体の抵抗を１００ｏｈｍから１０メガオーム（Ｍｏｈｍ）の範囲に形成するステップを包含する。
他の局面では、ステップ１０１０は、０．１ＭＶ／ｃｍから０．５ＭＶ／ｃｍの範囲の電界強度および１ｎｓから１０μｓの範囲の期間を有する第２の正のパルス電界（上記で定義された）を印加する。さらに、ステップ１０１２は、第２の電界に応じて全体の抵抗を１００ｏｈｍから１キロオーム（ｋｏｈｍ）の範囲に形成する。
いくつかの局面では、パルス電界に応じてマンガナイト間の全体の抵抗を変化させるステップ（ステップ１０１２）は、サブステップを包含する。ステップ１０１２ａは、酸素の不足したマンガナイト領域の抵抗を変化させる。ステップ１０１２ｂは、酸素の豊富なマンガナイト領域の抵抗を一定に保つ。
図１１は、メモリ抵抗またはメモリセルの抵抗特性を制御する本発明の方法を示すフローチャートである。この方法は、ステップ１１００からスタートする。ステップ１１０２は、下部電極を形成する。ステップ１１０４は、下部電極上に載るマンガナイトを形成する。ステップ１１０６は、マンガナイト上に載る上部電極を形成する。ステップ１１０８は、酸素雰囲気中のマンガナイトをアニーリングする。例えば、ステップ１１０８は、６００℃よりも低い温度で１時間よりも短い期間、マンガナイトをアニーリングし得る。ステップ１１１０は、アニーリングに応じてマンガナイトの酸素含有量を制御する。ステップ１１１２は、酸素含有量に応じてマンガナイト間の抵抗を制御する。
ステップ１１０４においてマンガナイトを形成するステップは、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択される１つの材料からマンガナイトを形成するステップを包含し、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にある。マンガナイトは、上述されたように、ＰＶＤ、ＭＯＣＶＤ、またはＭＯＤのようなプロセスによって形成され得る。
ステップ１１０６における上部電極を形成するステップは、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、またはＩｒのような材料から上部電極を形成するステップを包含する。同様に、ステップ１１０２における下部電極を形成するステップは、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、またはＩｒのような材料から下部電極を形成するステップを包含する。上部電極および下部電極材料は、必ずしも同一である必要はない。
いくつかの局面では、ステップ１１１０におけるアニーリングに応じてマンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より大きい）を形成するステップを包含する。さらに、ステップ１１１２における酸素含有量に応じてマンガナイト間の抵抗を制御するステップは、酸素の豊富なマンガナイト領域において低抵抗を形成するステップを包含する。他の局面では、ステップ１１１０におけるアニーリングに応じてマンガナイト中の酸素含有量を制御するステップは、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より小さい）を形成するステップを包含する。さらに、ステップ１１１２における酸素含有量に応じてマンガナイト間の抵抗を制御するステップは、酸素の不足したマンガナイト領域において高抵抗を形成するステップを包含する。
通常、ステップ１１１０は、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より大きい）と、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域（ここでｙは３より小さい）とを形成する。さらに、ステップ１１１２は、酸素の豊富なマンガナイト領域において第１の低抵抗を形成し、酸素の不足したマンガナイト領域において第１の抵抗よりも大きい第２の抵抗を形成する。より詳細には、酸素の豊富なマンガナイト領域は、上に載るか、または下に敷かれるかのどちらかの状態で、酸素の不足したマンガナイト領域と隣接する。
ステップ１１１４は、マンガナイトにパルス電界を印加する。ステップ１１１６は、パルス電界に応じてマンガナイト間の全体の抵抗を変化させる。
いくつかの局面では、ステップ１１１４におけるマンガナイトにパルス電界を印加するステップは、０．１ＭＶ／ｃｍから０．５ＭＶ／ｃｍの範囲の電界強度および１ｎｓから１０μｓの範囲の期間を有する第１の負のパルス電界（ここで、電界の向きは、酸素の豊富な領域と接触する電極の側から定義される）を印加するステップを包含する。さらに、ステップ１１１６におけるパルス電界に応じてマンガナイト間の全体の抵抗を変化させるステップは、第１の電界に応じて全体の抵抗を１００ｏｈｍから１０Ｍｏｈｍの範囲に形成するステップを包含する。
他の局面では、ステップ１１１４は、０．１ＭＶ／ｃｍから０．５ＭＶ／ｃｍの範囲の電界強度および１ｎｓから１０μｓの範囲の期間を有する第２の正のパルス電界（上記で定義された）を印加する。さらに、ステップ１１１６は、第２の電界に応じて全体の抵抗を１００ｏｈｍから１ｋｏｈｍの範囲に形成する。
いくつかの局面では、パルス電界に応じてマンガナイト間の全体の抵抗を変化させるステップ（ステップ１１１６）は、サブステップを包含する。ステップ１１１６ａは、酸素の不足したマンガナイト領域の抵抗を変化させる。ステップ１１１６ｂは、酸素の豊富なマンガナイト領域の抵抗を一定に保つ。
メモリ特性がメモリ抵抗材料中の酸素含有量に応じるメモリセルと、このようなメモリセルを製造する方法が、提供された。本発明の特徴を説明するために、いくつかの例がなされた。以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
（要約）
本発明により、メモリ材料の抵抗特性を制御するメモリセルおよび方法を提供される。この方法は、マンガナイトを形成するステップと、酸素雰囲気中でマンガナイトをアニーリングするステップと、アニーリングするステップに応じて、マンガナイト中の酸素含有量を制御するステップと、酸素含有量に応じて、マンガナイト間の抵抗を制御するステップとを包含する。このマンガナイトは、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドであり、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にある。マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ｙは３より大きい、領域を形成するステップを含む。結果として、低抵抗は、酸素の豊富なマンガナイト領域を生じる。ｙが３より小さい場合、高抵抗が形成される。より具体的には、このプロセスは、酸素の不足した高抵抗マンガナイト領域に隣接する低抵抗酸素の豊富なマンガナイト領域を形成する。
図１Ａは、プログラミング動作中のメモリセルの部分的断面図である。 図１Ｂは、消去動作中のメモリセルの部分的断面図である。 図２Ａは、メモリ抵抗が筒状の形状を有し、オキサイドまたは任意の適切な絶縁体に組み込まれた、メモリセルの部分的断面図である。 図２Ｂは、メモリ抵抗が筒状の形状を有し、オキサイドまたは任意の適切な絶縁体に組み込まれた、メモリセルの部分的断面図である。 図３は、酸素含有量が制御された本発明のメモリ抵抗膜の部分的断面図である。 図４は、酸素含有量が制御された本発明のメモリ抵抗セルの部分的断面図である。 図５は、図５（ａ）において、図４のプログラミング動作中のメモリセルの部分的断面図を示し、図５（ｂ）において、図４の消去動作中のメモリセルの部分的断面図を示す。 図６は、メモリ抵抗のＡＥＳデータの図である。 図７は、メモリ抵抗のＡＥＳデータの図である。 図８は、メモリ抵抗のＡＥＳデータの図である。 図９は、メモリ抵抗のＡＥＳデータの図である。 図１０は、メモリ材料の抵抗特性を制御する本発明の方法を示すフローチャートである。 図１１は、メモリ抵抗またはメモリセルの抵抗特性を制御する本発明の方法を示すフローチャートである。
符号の説明
３００ メモリ抵抗膜
３０２ 酸素の不足したマンガナイト領域
３０４ 酸素の豊富なマンガナイト領域
３０６ 酸素の豊富なマンガナイト領域の厚さ
３０８ 酸素の不足したマンガナイト領域の厚さ
４００ メモリセル
４０２ 下部電極
４０４ 酸素の不足したマンガナイト領域
４０６ 酸素の豊富なマンガナイト領域
４０８ 上部電極
４１０ 酸素の豊富なマンガナイト領域の厚さ
４１２ 酸素の不足したマンガナイト領域の厚さ

Claims (54)

  1. メモリ材料の抵抗特性を制御する方法であって、該方法は、
    マンガナイトを形成するステップと、
    酸素雰囲気中で該マンガナイトをアニーリングするステップと、
    該アニーリングするステップに応じて、該マンガナイト中の酸素含有量を制御するステップと
    を包含する、方法。
  2. 前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップ
    をさらに包含する、請求項１に記載の方法。
  3. マンガナイトを形成するステップは、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択される１つの材料からマンガナイトを形成するステップを含み、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にある、請求項２に記載の方法。
  4. マンガナイトを形成するステップは、物理的気相成長（ＰＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、および有機金属スピンコーティング（ＭＯＤ）からなる群から選択される１つのプロセスにより、マンガナイトを形成するステップを含む、請求項１に記載の方法。
  5. 前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域を形成するステップを含み、ここでｙは３より大きい、請求項３に記載の方法。
  6. 前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップは、前記酸素の豊富なマンガナイト領域において低抵抗を形成するステップを含む、請求項５に記載の方法。
  7. 前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より小さい、領域を形成するステップを含む、請求項３に記載の方法。
  8. 前記酸素含有量に応じて、前記マンガナイト中の抵抗を制御するステップは、前記酸素の不足した領域において高抵抗を形成するステップを含む、請求項７に記載の方法。
  9. 前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より大きい、領域と、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より小さい、領域とを形成するステップを含む、請求項３に記載の方法。
  10. 前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップは、前記酸素の豊富なマンガナイト領域において第１の低抵抗を形成し、かつ前記酸素の不足したマンガナイト領域において該第１の抵抗よりも大きい第２の抵抗を形成するステップを含む、請求項９に記載の方法。
  11. 酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域を形成するステップは、該酸素の不足したマンガナイト領域に隣接する該酸素の豊富なマンガナイト領域を形成するステップを含む、請求項１０に記載の方法。
  12. 前記マンガナイト領域にパルス電界を印加するステップと、
    該パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップと
    をさらに包含する、請求項１１に記載の方法。
  13. 前記マンガナイトにパルス電界を印加するステップは、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界を印加するステップを含み、
    前記パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップは、該第１の電界に応じて、全体の抵抗を１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲に形成するステップを含む、請求項１２に記載の方法。
  14. 前記マンガナイトにパルス電界を印加するステップは、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第２の正のパルス電界を印加するステップを含み、
    前記パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップは、該第２の電界に応じて、全体の抵抗を１００ｏｈｍから１キロオーム（ｋｏｈｍ）の範囲に形成するステップを含む、請求項１３に記載の方法。
  15. 前記パルス電界に応じて、前記マンガナイト間の全体の抵抗を変化させるステップは、
    前記酸素の不足したマンガナイト領域の抵抗を変化させるステップと、
    前記酸素の豊富なマンガナイト領域の抵抗を一定に保つステップと
    を含む、請求項１２に記載の方法。
  16. 酸素雰囲気中で前記マンガナイトをアニーリングするステップは、
    ６００℃よりも低い温度で１時間よりも短い期間、該マンガナイトをアニーリングするステップを含む、請求項１に記載の方法。
  17. メモリ抵抗の抵抗特性を制御する方法であって、該方法は、
    下部電極を形成するステップと、
    該下部電極上に載るマンガナイトを形成するステップと、
    該マンガナイト上に載る上部電極を形成するステップと、
    酸素雰囲気中で該マンガナイトをアニーリングするステップと、
    該アニーリングするステップに応じて、該マンガナイト中の酸素含有量を制御するステップと
    を包含する、方法。
  18. 前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップ
    をさらに包含する、請求項１７に記載の方法。
  19. マンガナイトを形成するステップは、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択される１つの材料からマンガナイトを形成するステップを含み、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にある、請求項１８に記載の方法。
  20. マンガナイトを形成するステップは、物理的気相成長（ＰＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、および有機金属スピンコーティング（ＭＯＤ）からなる群から選択される１つのプロセスにより、マンガナイトを形成するステップを含む、請求項１７に記載の方法。
  21. 前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より大きい、領域を形成するステップを含む、請求項１９に記載の方法。
  22. 前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップは、前記酸素の豊富なマンガナイト領域において低抵抗を形成するステップを含む、請求項２１に記載の方法。
  23. 前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より小さい、領域を形成するステップを含む、請求項１９に記載の方法。
  24. 前記酸素含有量に応じて、前記マンガナイト中の抵抗を制御するステップは、前記酸素の不足した領域において高抵抗を形成するステップを含む、請求項２３に記載の方法。
  25. 前記アニーリングするステップに応じて、前記マンガナイト中の酸素含有量を制御するステップは、酸素の豊富なＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より大きい、領域と、酸素の不足したＲＥ１−ｘＡＥｘＭｎＯｙ領域であって、ここでｙは３より小さい、領域とを形成するステップを含む、請求項１９に記載の方法。
  26. 前記酸素含有量に応じて、前記マンガナイト間の抵抗を制御するステップは、前記酸素の豊富なマンガナイト領域において第１の低抵抗を形成し、かつ前記酸素の不足したマンガナイト領域において該第１の抵抗よりも大きい第２の抵抗を形成するステップを含む、請求項２５に記載の方法。
  27. 酸素の豊富なマンガナイト領域および酸素の不足したマンガナイト領域を形成するステップは、該酸素の不足したマンガナイト領域に隣接する該酸素の豊富なマンガナイト領域を形成するステップを含む、請求項２６に記載の方法。
  28. 前記マンガナイト領域にパルス電界を印加するステップと、
    該パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップと
    をさらに包含する、請求項２７に記載の方法。
  29. 前記マンガナイトにパルス電界を印加するステップは、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界を印加するステップを含み、
    前記パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップは、該第１の電界に応じて、全体の抵抗を１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲に形成するステップを含む、請求項２８に記載の方法。
  30. 前記マンガナイトにパルス電界を印加するステップは、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第２の正のパルス電界を印加するステップを含み、
    前記パルス電界に応じて、該マンガナイト間の全体の抵抗を変化させるステップは、該第２の電界に応じて、全体の抵抗を１００ｏｈｍから１キロオーム（ｋｏｈｍ）の範囲に形成するステップを含む、請求項２９に記載の方法。
  31. 前記パルス電界に応じて、前記マンガナイト間の全体の抵抗を変化させるステップは、
    前記酸素の不足したマンガナイト領域の抵抗を変化させるステップと、
    前記酸素の豊富なマンガナイト領域の抵抗を一定に保つステップと
    を含む、請求項２８に記載の方法。
  32. 酸素雰囲気中で前記マンガナイトをアニーリングするステップは、
    ６００℃よりも低い温度で１時間よりも短い期間、該マンガナイトをアニーリングするステップを含む、請求項１７に記載の方法。
  33. 上部電極を形成するステップは、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、およびＩｒからなる群から選択される１つの材料から上部電極を形成するステップを含み、
    下部電極を形成するステップは、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、およびＩｒからなる群から選択される１つの材料から下部電極を形成するステップを含む、請求項１７に記載の方法。
  34. 酸素含有量が制御されたメモリ抵抗膜であって、該膜は、
    酸素の不足したマンガナイト領域と、
    該酸素の不足したマンガナイト領域に隣接する、酸素の豊富なマンガナイト領域と
    を含む、メモリ抵抗膜。
  35. 前記酸素の豊富なマンガナイト領域は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にあり、ｙは３より大きく、
    前記酸素の不足したマンガナイト領域は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでｙは３より小さい、請求項３４に記載のメモリ抵抗膜。
  36. 前記酸素の豊富なマンガナイト領域は、前記酸素の不足したマンガナイト領域の抵抗よりも低い抵抗を有する、請求項３５に記載のメモリ抵抗膜。
  37. 前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、全体で負の電界に応じる第１の抵抗を有し、
    前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、全体で正の電界に応じる、該第１の抵抗よりも低い第２の抵抗を有する、請求項３６に記載のメモリ抵抗膜。
  38. 前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界に応じて、１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲にある第１の抵抗を有する、請求項３７に記載のメモリ抵抗膜。
  39. 前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第２の正のパルス電界に応じて、１００オーム（ｏｈｍ）から１０キロオーム（ｋｏｈｍ）の範囲にある第２の抵抗を有する、請求項３８に記載のメモリ抵抗膜。
  40. 前記酸素の不足したマンガナイト領域は、電界に応じて抵抗を変化させ、
    前記酸素の豊富なマンガナイト領域は、電界に応じて抵抗を一定に保つ、請求項３７に記載のメモリ抵抗膜。
  41. 前記酸素の豊富なマンガナイト領域は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さを有する、請求項３４に記載のメモリ抵抗膜。
  42. 前記酸素の不足したマンガナイト領域は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さを有する、請求項３４に記載のメモリ抵抗膜。
  43. 前記酸素の不足したマンガナイト領域は、前記酸素の豊富なマンガナイト領域の０．５から１．５倍の範囲の厚さを有する、請求項３４に記載のメモリ抵抗膜。
  44. 酸素含有量が制御されたメモリセルであって、該セルは、
    下部電極と、
    該下部電極上に載る酸素の不足したマンガナイト領域と、
    該酸素の不足したマンガナイト領域に隣接する、酸素の豊富なマンガナイト領域と、
    該酸素の豊富なマンガナイト領域および該酸素の不足したマンガナイト領域上に載る上部電極と
    を含む、メモリセル。
  45. 前記酸素の豊富なマンガナイト領域は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでＲＥは希土類イオンであり、ＡＥはアルカリ土類イオンであり、かつｘは０．１から０．５の範囲にあり、ｙは３より大きく、
    前記酸素の不足したマンガナイト領域は、一般式ＲＥ１−ｘＡＥｘＭｎＯｙを有するペロブスカイト型マンガンスオキサイドからなる群から選択され、ここでｙは３より小さい、請求項４４に記載のメモリセル。
  46. 前記酸素の豊富なマンガナイト領域は、前記酸素の不足したマンガナイト領域の抵抗よりも低い抵抗を有する、請求項４５に記載のメモリセル。
  47. 前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、全体で負の電界に応じる第１の抵抗を有し、
    前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、全体で正の電界に応じる、該第１の抵抗よりも低い第２の抵抗を有する、請求項４６に記載のメモリセル。
  48. 前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第１の負のパルス電界に応じて、１００オーム（ｏｈｍ）から１０メガオーム（Ｍｏｈｍ）の範囲にある第１の抵抗を有する、請求項４７に記載のメモリセル。
  49. 前記酸素の豊富なマンガナイト領域および前記酸素の不足したマンガナイト領域は、０．１メガボルト／センチメートル（ＭＶ／ｃｍ）から０．５ＭＶ／ｃｍの範囲にある電界強度および１ナノ秒（ｎｓ）から１０マイクロ秒（μｓ）の範囲の期間を有する第２の正のパルス電界に応じて、１００オーム（ｏｈｍ）から１０キロオーム（ｋｏｈｍ）の範囲にある第２の抵抗を有する、請求項４８に記載のメモリセル。
  50. 前記酸素の不足したマンガナイト領域は、電界に応じて抵抗を変化させ、
    前記酸素の豊富なマンガナイト領域は、電界に応じて抵抗を一定に保つ、請求項４７に記載のメモリセル。
  51. 前記酸素の豊富なマンガナイト領域は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さを有する、請求項４４に記載のメモリセル。
  52. 前記酸素の不足したマンガナイト領域は、２０から１５０ナノメートル（ｎｍ）の範囲の厚さを有する、請求項４４に記載のメモリセル。
  53. 前記酸素の不足したマンガナイト領域は、前記酸素の豊富なマンガナイト領域の０．５から１．５倍の範囲の厚さを有する、請求項４４に記載のメモリセル。
  54. 前記上部電極は、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、およびＩｒからなる群から選択される１つの材料であり、
    前記下部電極は、Ｐｔ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ａｇ、Ａｕ、およびＩｒからなる群から選択される１つの材料である、請求項４４に記載のメモリセル。
JP2004132265A 2003-05-21 2004-04-27 メモリ抵抗特性を制御する酸素含有量システムおよび方法 Expired - Lifetime JP4895070B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/442,628 US6972238B2 (en) 2003-05-21 2003-05-21 Oxygen content system and method for controlling memory resistance properties
US10/442,628 2003-05-21

Publications (2)

Publication Number Publication Date
JP2004349690A true JP2004349690A (ja) 2004-12-09
JP4895070B2 JP4895070B2 (ja) 2012-03-14

Family

ID=33450250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004132265A Expired - Lifetime JP4895070B2 (ja) 2003-05-21 2004-04-27 メモリ抵抗特性を制御する酸素含有量システムおよび方法

Country Status (7)

Country Link
US (2) US6972238B2 (ja)
EP (1) EP1498952B1 (ja)
JP (1) JP4895070B2 (ja)
KR (1) KR100706014B1 (ja)
CN (1) CN1574215A (ja)
DE (1) DE602004011585T2 (ja)
TW (1) TWI246711B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
JP2006344875A (ja) * 2005-06-10 2006-12-21 Sharp Corp 可変抵抗素子の製造方法
JP2007005609A (ja) * 2005-06-24 2007-01-11 Sharp Corp メモリセル及び半導体記憶装置及びその製造方法
JP2008235427A (ja) * 2007-03-19 2008-10-02 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2009072213A1 (ja) * 2007-12-07 2009-06-11 Fujitsu Limited 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009125777A1 (ja) * 2008-04-07 2009-10-15 日本電気株式会社 抵抗変化素子及びその製造方法
JP2010028001A (ja) * 2008-07-24 2010-02-04 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
US7692178B2 (en) 2006-03-08 2010-04-06 Panasonic Corporation Nonvolatile memory element, nonvolatile memory apparatus, and method of manufacture thereof
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
US7960770B2 (en) 2006-10-16 2011-06-14 Panasonic Corporation Nonvolatile memory element array with storing layer formed by resistance variable layers
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
US8350245B2 (en) 2008-12-10 2013-01-08 Panasonic Corporation Variable resistance element and nonvolatile semiconductor memory device using the same

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
WO2005069378A2 (en) * 2004-01-10 2005-07-28 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US7029982B1 (en) * 2004-10-21 2006-04-18 Sharp Laboratories Of America, Inc. Method of affecting RRAM characteristics by doping PCMO thin films
US8530963B2 (en) * 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor
KR100693409B1 (ko) * 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
US7580276B2 (en) 2005-03-23 2009-08-25 National Institute Of Advanced Industrial Science And Technology Nonvolatile memory element
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
KR100657966B1 (ko) * 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
KR100647333B1 (ko) * 2005-08-31 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7656003B2 (en) * 2006-08-25 2010-02-02 Hvvi Semiconductors, Inc Electrical stress protection apparatus and method of manufacture
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7888746B2 (en) * 2006-12-15 2011-02-15 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
CN100550459C (zh) * 2007-01-12 2009-10-14 中国科学院上海硅酸盐研究所 提高脉冲触发电阻式随机存储器抗疲劳特性的方法
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
WO2009025037A1 (ja) * 2007-08-22 2009-02-26 Fujitsu Limited 抵抗変化型素子
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US8345465B2 (en) * 2008-09-30 2013-01-01 Panasonic Corporation Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device
US8263420B2 (en) * 2008-11-12 2012-09-11 Sandisk 3D Llc Optimized electrodes for Re-RAM
US8027215B2 (en) 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
WO2010082922A1 (en) * 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
KR101039191B1 (ko) 2009-01-19 2011-06-03 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법
CN102365750B (zh) * 2009-03-27 2014-03-12 惠普开发有限公司 具有本征二极管的可切换结
WO2011025506A1 (en) * 2009-08-31 2011-03-03 Hewlett-Packard Development Company, L.P. Low-power nanoscale switching device with an amorphous switching material
US8045364B2 (en) 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US7832090B1 (en) 2010-02-25 2010-11-16 Unity Semiconductor Corporation Method of making a planar electrode
DE102010011646A1 (de) * 2010-03-10 2011-09-15 Technische Universität Bergakademie Freiberg Verfahren zur Herstellung eines nichtflüchtigen elektronischen Datenspeichers auf Grundlage eines kristallinen Oxids mit Perowskitstruktur
US8542518B2 (en) 2010-03-31 2013-09-24 Hewlett-Packard Development Company, L.P. Photo-responsive memory resistor and method of operation
CN102237309B (zh) * 2010-05-06 2013-06-12 复旦大学 氧化锰基电阻型存储器与铜互连后端工艺集成的方法
US9508425B2 (en) * 2010-06-24 2016-11-29 The Regents Of The University Of Michigan Nanoscale metal oxide resistive switching element
CN102544354B (zh) * 2010-08-25 2014-04-02 复旦大学 集成于铜互连后端结构的CuxO电阻型存储器及其制备方法
JP2013187336A (ja) * 2012-03-07 2013-09-19 Toshiba Corp 不揮発性半導体記憶装置
KR101925448B1 (ko) * 2012-12-17 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
CN108091870B (zh) 2016-11-23 2021-02-26 清华大学 含氢过渡金属氧化物、制备方法及原电池
CN108091759B (zh) 2016-11-23 2019-07-09 清华大学 相变电子器件
CN108091760B (zh) 2016-11-23 2019-11-22 清华大学 调控含氢过渡金属氧化物相变的方法
CN108091913B (zh) 2016-11-23 2020-01-21 清华大学 固态燃料电池及固态电解质的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117571A (en) * 1997-03-28 2000-09-12 Advanced Technology Materials, Inc. Compositions and method for forming doped A-site deficient thin-film manganate layers on a substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870755B2 (en) * 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6856536B2 (en) * 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
KR20040036404A (ko) * 2002-10-25 2004-04-30 주식회사 마이크로 세미콘 멀티드레싱 척테이블

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117571A (en) * 1997-03-28 2000-09-12 Advanced Technology Materials, Inc. Compositions and method for forming doped A-site deficient thin-film manganate layers on a substrate

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
JP2006344875A (ja) * 2005-06-10 2006-12-21 Sharp Corp 可変抵抗素子の製造方法
JP2007005609A (ja) * 2005-06-24 2007-01-11 Sharp Corp メモリセル及び半導体記憶装置及びその製造方法
US7919774B2 (en) 2006-03-08 2011-04-05 Panasonic Corporation Nonvolatile memory element, nonvolatile memory apparatus, and method of manufacture thereof
US7692178B2 (en) 2006-03-08 2010-04-06 Panasonic Corporation Nonvolatile memory element, nonvolatile memory apparatus, and method of manufacture thereof
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
US7960770B2 (en) 2006-10-16 2011-06-14 Panasonic Corporation Nonvolatile memory element array with storing layer formed by resistance variable layers
JP2008235427A (ja) * 2007-03-19 2008-10-02 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2009072213A1 (ja) * 2007-12-07 2009-06-11 Fujitsu Limited 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
US8338814B2 (en) 2007-12-07 2012-12-25 Fujitsu Limited Resistive random access memory, nonvolatile memory, and method of manufacturing resistive random access memory
JP5170107B2 (ja) * 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009125777A1 (ja) * 2008-04-07 2009-10-15 日本電気株式会社 抵抗変化素子及びその製造方法
US8373149B2 (en) 2008-04-07 2013-02-12 Nec Corporation Resistance change element and manufacturing method thereof
JP2010028001A (ja) * 2008-07-24 2010-02-04 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
JP4633199B2 (ja) * 2008-10-01 2011-02-16 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
US8441060B2 (en) 2008-10-01 2013-05-14 Panasonic Corporation Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US8350245B2 (en) 2008-12-10 2013-01-08 Panasonic Corporation Variable resistance element and nonvolatile semiconductor memory device using the same

Also Published As

Publication number Publication date
EP1498952B1 (en) 2008-01-30
TWI246711B (en) 2006-01-01
EP1498952A3 (en) 2006-05-24
EP1498952A2 (en) 2005-01-19
KR100706014B1 (ko) 2007-04-11
JP4895070B2 (ja) 2012-03-14
US20040235200A1 (en) 2004-11-25
US7148533B2 (en) 2006-12-12
US20060011897A1 (en) 2006-01-19
TW200511367A (en) 2005-03-16
DE602004011585D1 (de) 2008-03-20
KR20040101069A (ko) 2004-12-02
CN1574215A (zh) 2005-02-02
US6972238B2 (en) 2005-12-06
DE602004011585T2 (de) 2009-02-19

Similar Documents

Publication Publication Date Title
US6972238B2 (en) Oxygen content system and method for controlling memory resistance properties
KR100731936B1 (ko) 비대칭 결정 구조의 메모리 셀 및 그 형성 방법
CN109256161B (zh) 非易失性存储器件以及操作非易失性存储器件的方法
US7029924B2 (en) Buffered-layer memory cell
US7569459B2 (en) Nonvolatile programmable resistor memory cell
US8009454B2 (en) Resistance random access memory device and a method of manufacturing the same
US6965137B2 (en) Multi-layer conductive memory device
JP2010123989A (ja) 非対称メモリセル
Lin et al. Improvement of Resistive Switching Characteristics in $\hbox {SrZrO} _ {3} $ Thin Films With Embedded Cr Layer
WO2016099525A1 (en) Negative differential resistance (ndr) device based on fast diffusive metal atoms
KR20180108025A (ko) 선택기능층을 포함하는 저항변화 메모리
WO2017019068A1 (en) Non-volatile resistance memory devices including a volatile selector with copper and tantalum oxide
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법
US20240023466A1 (en) Forming-free random-access memory (rram) devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Ref document number: 4895070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250