KR101039191B1 - 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents
비휘발성 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101039191B1 KR101039191B1 KR1020090004116A KR20090004116A KR101039191B1 KR 101039191 B1 KR101039191 B1 KR 101039191B1 KR 1020090004116 A KR1020090004116 A KR 1020090004116A KR 20090004116 A KR20090004116 A KR 20090004116A KR 101039191 B1 KR101039191 B1 KR 101039191B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide thin
- ion implantation
- lower electrode
- nonvolatile memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 108
- 239000010408 film Substances 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 230000006378 damage Effects 0.000 claims description 2
- 230000008707 rearrangement Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 4
- 150000001875 compounds Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- 239000007772 electrode material Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000005137 deposition process Methods 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 239000006185 dispersion Substances 0.000 description 8
- 229910010413 TiO 2 Inorganic materials 0.000 description 7
- 229910002367 SrTiO Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 241000877463 Lanio Species 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
본 발명에 따른 비휘발성 메모리 소자는 기판 상에 형성된 하부 전극막, 하부 전극막 상에 위치하는 이온 주입 산화물 박막 및 이온 주입 산화물 박막 상에 위치하는 상부 전극막을 포함한다.
본 발명에 의하면, ReRAM 소자용 산화물 박막의 안정화를 위해 이온 주입을 실시하기 때문에 공정이 간단하고 산화막내의 점결함(point defect)들을 제어할 수 있어 종래의 페로브스카이트계 및 이원산화물계 등을 포함하는 ReRAM 소자용 산화박막 고효율을 가지며 재현성이 우수한 비휘발성 메모리 소자를 구현할 수 있다.
비휘발성 메모리, ReRAM, 이온 주입 산화물 박막
Description
본 발명은 비휘발성 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 이온 주입 산화물 박막을 이용한 비휘발성 ReRAM 소자 및 그 제조 방법에 관한 것이다.
모바일 및 디지털 정보 통신사업, 가전 산업의 급속한 발달로 인하여 기존 전자의 전하 제어에 기반을 둔 소자 연구는 수년 후 한계점에 이를 것으로 전망되므로, 이제는 기존의 전자 전하 소자의 개념이 아닌 새로운 개념의 신기능성 메모리 소자 개발이 요구되고 있다. 또한, 현재 PC 위주의 시장 구조가 향후 비 PC 위주의 전자 제품군으로 바뀔 가능성이 있으며, 이는 주요 정보 기기의 메모리가 대용량화되는 것을 의미한다. 따라서, 이를 고려한 차세대 대용량 초고속, 초저전력 메모리 소자의 원천 기술 개발이 필요하다.
비휘발성 메모리의 대표격인 플래시 메모리(Flash Memory)의 경우 데이터의 쓰기 및 지우기 동작에서 높은 동작 전압을 필요로 하고 있다. 이에 따라 65㎚ 이 하로 스케일다운(scale down)시 이웃하는 셀(cell)들 간의 잡음으로 인하여 스케일 다운에 한계가 있으며, 느린 속도와 더불어 큰 소비 전력을 필요로 한다. 또한, FREM(ferro-electric memory)의 경우 재료의 안정성에 문제가 있으며, MRAM(magnetic memory)의 경우 복잡한 공정 및 다층 구조, 작은 읽기/쓰기 마진 등의 한계가 있다. 따라서, 이들을 대체할 수 있는 차세대 비휘발성 메모리 기술의 개발은 향후 국가 경쟁력을 높이기 위하여 필수적인 핵심 연구 분야라 할 수 있다.
거대저항 변화 메모리(resistive random access memory device: 이하, "ReRAM"이라 함)는 박막에 인가되는 특정 전압에 따라 박막의 저항 상태가 급격히 변화하는 것을 이용하여 비휘발성 메모리로 사용하고자 하는 소자를 말한다. ReRAM 소자는 무한대의 기록 및 재생에 대한 열화가 없고, 고온 동작이 가능하며 비휘발성으로 데이터의 안정성 등 탁월한 장점이 있다. 또한, 입력 펄스 인가시 1000배 이상 저항 변화에 10 내지 20㎱ 정도로 고속 동작이 가능하다. 그리고, ReRAM 소자의 저항층은 공정상 단일막 구조를 갖기 때문에 고집적화 및 고속화가 가능할 뿐만 아니라 기존의 CMOS 공정과 집적 공정(integration process) 기술이 사용 가능함으로 소비 에너지를 최소화 할 수 있다.
ReRAM 소자의 저항층의 재질로는 산화물(oxide)이 사용되고 있으며, 구체적으로 산화물로는 이원 산화물(binary oxides)과 페로브스카이트 산화물이 사용되고 있으며, 최근에는 페로브스카이트 산화물에 금속을 도핑하거나 함유시켜 사용하고 있다.
대한민국 공개특허 제2006-83368호는 저항층으로 조성비가 서로 다른 금속 산화물을 포함하는 다층막이 형성된 ReRAM 소자를 제안하고 있다. 금속 산화물로는 ZrOx, NiOx, HfOx, TiOx, Ta2Ox, Al2Ox, La2Ox, Nb2Ox, SrTiOx, Cr-도핑된 SrTiOx, 또는 Cr-도핑된 SrZrOx (이때 x는 1.5∼1.9)를 사용하고 있다.
또한, 대한민국 공개특허 제2006-106035호는 저항층으로 Cr이 도핑된 SrZrO3의 페로브스카이트 산화물을 포함하는 ReRAM 소자를 제시하고 있다.
그리고, 대한민국 공개특허 제2004-63600호는 Ir 기판 상에 Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl, 또는 TiAlN의 장벽층을 형성하고, 상기 장벽층 상에 저항층으로 Pr0.7Ca0.3MnO3(이하,"PCMO"이라 함) 박막을 형성하는 ReRAM 소자를 언급하고 있다. 상기 ReRAM 소자는 여러 번의 PCMO층이 원하는 두께가 될 때까지 코팅, 베이킹 및 어닐링 공정을 반복하고 있어 전체 공정이 매우 복잡하다. 또한, 주요 공정이 대기 상태에서 이루어지므로 산화 및 표면 오염으로 인해 ReRAM 특성에 영향을 줄 수 있으며, 박막의 고-결정성만을 결정하는 것으로 안정화에 한계를 가져온다.
더욱이 상기 발명들과 같이 제작된 ReRAM용 산화물 박막내 점결함 구조의 안정성 제어의 한계로 인한 동작 전압 및 저항 상태의 불안정성으로 인하여 우수한 재현성을 확보하기 어려울 뿐만 아니라, 공정상의 한계로 소자 동작의 안정화에 한계를 가져오게 된다.
본 발명은 공정이 단순하고, 산화물 박막내의 점결함(point defect)들을 제어할 수 있으며, 표면 오염의 우려가 없는 비휘발성 메모리 소자 및 그 제조 방법을 제공한다.
본 발명은 산화물 박막 내에 이온을 주입함으로써 산화물 박막의 안정성이 우수한 비휘발성 메모리 소자 및 그 제조 방법을 제공한다.
본 발명의 일 양태에 따른 비휘발성 메모리 소자는 기판; 상기 기판 상에 형성된 하부 전극막; 상기 하부 전극막 상에 형성된 이온 주입 산화물 박막; 및 상기 이온 주입 산화물 박막 상에 형성된 상부 전극막을 포함한다.
상기 이온 주입 산화물 박막은 전압에 따라 저저항 또는 고저항 상태로 변화된다.
상기 이온 주입 산화물 박막은 MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, HfO2, V2O5 또는 PCMO, LCMO에서 선택된 적어도 1종을 이용하고, 10 내지 500㎚의 두께로 형성한다.
상기 이온 주입 산화물 박막은 N2, O2, He, H2를 포함하는 그룹에서 선택된 적어도 1종의 이온이 주입된다.
본 발명의 다른 양태에 따른 비휘발성 메모리 소자의 제조 방법은 기판 상에 하부 전극막을 형성하는 단계; 상기 하부 전극막 상에 산화물 박막을 형성하는 단계; 상기 산화물 박막에 이온 주입을 실시하는 단계; 및 상기 이온 주입 산화물 박막 상에 상부 전극막을 형성하는 단계를 포함한다.
상기 이온 주입은 10 내지 100KeV의 에너지와 1×1012 내지 1×1018 도우즈의 조건으로 실시하고, 상기 산화물 박막이 n-type인 경우 p-type 이온을 주입하고, 상기 산화물 박막이 p-type인 경우 n-type 이온을 주입한다.
상기 하부 전극막 형성, 상기 산화물 박막 형성, 상기 이온 주입 및 상기 상부 전극막 형성 공정은 진공파괴없이 인시투로 실시한다.
상기 하부 전극막 및 이온 주입 산화물 박막이 형성된 기판을 열처리하는 단계를 더 포함하며, 상기 열처리는 100 내지 1000℃의 온도와 질소 분위기에서 실시한다.
본 발명은 비휘발성 메모리 소자, 특히 ReRAM 소자의 저항층으로 이온 주입 산화물 박막을 이용함으로써 보다 우수한 고효율의 비휘발성 메모리 소자를 구현할 수 있다. 즉, 기판 상에 하부 전극막, 이온 주입 산화물 박막 및 상부 전극막을 적층하여 비휘발성 ReRAM 소자를 제조한다.
본 발명에 따른 비휘발성 ReRAM 소자는 산화물 박막에 이온 주입되면 결함이 있는 댕글링 결합에 이온화된 원자들이 결합하여 전하 포획 및 이탈을 조절하거나, 공공을 안정적으로 배열함으로써 소자 동작의 안정화를 이룰 수 있다.
또한, 이온 주입 산화물 박막은 ReRAM 소자의 산화물 박막의 형성 공정과 이온 주입 공정을 진공 분위기에서 실시할 수 있으므로 대기 상태로의 이동이 없어 표면 오염의 문제가 없으며, ReRAM 소자 동작 시 안정된 셋/리셋 전압으로 소자 동작의 안정성을 확보할 수 있다.
그리고, 동작 전압의 변화율 및 저항값의 변화율이 크게 향상되어 ReRAM 소자의 활용성을 크게 향상시킬 수 있고, 제조 공정이 간단하고 단순한 장점이 있다.
또한, 본 발명에 따른 비휘발성 ReRAM 소자는 저전력을 소모하면서 무한대의 기록/재생이 가능하며, 비휘발성으로 인한 PC의 빠른 리부팅 및 대량의 데이터를 안전하게 보관할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현 되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 개략도로서, ReRAM 소자의 개략 단면도이다.
도 1을 참조하면, 본 발명에 따른 비휘발성 ReRAM 소자는 기판(11), 기판(11) 상에 위치하는 하부 전극막(12), 하부 전극막(12) 상에 위치하는 이온 주입 산화물 박막(13) 및 이온 주입 산화물 박막(13) 상에 위치하는 상부 전극막(14)을 포함한다.
기판(11)은 통상의 반도체 메모리 소자에 적용되는 것이면 어느 것이든 가능하며, 본 발명에서는 특별히 한정하지 않는다. 예를들어 기판(11)은 Si 기판, SiO2 기판, Si/SiO2의 다층 기판, 폴리실리콘 기판 등을 이용할 수 있다.
하부 전극막(12)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군과 TiN, WN 등을 포함하는 질화물 전극 물질, In2O3:Sn(ITO), SnO2:F(FTO), SrTiO3, LaNiO3 등을 포함하는 산화물 전극 물질에서 선택된 적어도 1종을 이용할 수 있으며, 전극 물질의 종류에 따라 5∼500㎚의 두께로 형성할 수 있다.
이온 주입 산화물 박막(13)은 전압에 따라 저저항 또는 고저항 상태로 변화되며, MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, HfO2, V2O5 등의 이원산화물 또는 PCMO, LaCaMnO(LCMO) 등의 페로브스카이트 물질을 포함하는 모든 ReRAM 소자용 산화물 박 막으로 구성되는 그룹에서 선택된 적어도 1종을 이용할 수 있으며, TiO2를 이용하는 것이 바람직하다. 이온 주입 산화물 박막(13)은 10∼500㎚의 두께로 형성할 수 있으며, 바람직하게는 50∼200㎚의 두께로 형성할 수 있다. 여기서, 이온 주입 산화물 박막(13)의 두께가 상기 범위 미만이면 하부 전극막(12)에 손상을 줄 수 있으며, 이와 반대로 상기 범위를 초과하면 이온 주입이 일정하지 않은 문제가 발생하므로, 상기 범위 내에서 적절하게 조절한다. 또한, 이온 주입 산화물 박막(13)을 형성하기 위해 일반적인 이온 주입 장비를 이용한 다양한 이온 주입 방법을 이용하여 산화물 박막에 이온을 주입할 수 있다. 이온 주입 시 이용되는 가스로는 N2, O2, He, H2 등을 포함하는 가스중에서 적어도 1종을 이용할 수 있다. 또한, 산화물 박막이 p-type의 특성을 가지면 n-type의 가스를 주입하고, 산화물 박막이 n-type의 특성을 가지면 p-type의 가스를 주입하는 것이 바람직하며, 가장 바람직하게는 N2를 이용한다. 여기서, p-type 및 n-type 산화물 박막은 예를들어 박막 내에 금속 물질 및 산소가 많이 함유된 것이고, n-type 및 p-type 가스는 산소 및 질소를 포함하는 가스이다. 그리고, 이온 주입 공정은 상온에서 10∼100KeV의 에너지와 1×1012∼1×1018 도우즈(dose)의 조건으로 실시할 수 있으며, 50∼70KeV의 에너지와 1×1014∼1×1017 도우즈의 조건으로 실시하는 것이 바람직하다.
상부 전극막(14)은 하부 전극막(12)과 동일하거나 다른 물질로 형성할 수 있다. 예를들어 상부 전극막(14)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군과 TiN, WN 등을 포함하는 질화물 전극 물질, In2O3:Sn(ITO), SnO2:F(FTO), SrTiO3, LaNiO3 등을 포함하는 산화물 전극 물질에서 선택된 적어도 1종을 이용할 수 있으며, 전극 물질의 종류에 따라 5∼500㎚의 두께로 형성할 수 있다. 이러한 상부 전극막(14)은 쉐도우 마스크 또는 드라이 에칭 공정을 통해 패턴화된 구조를 갖는다.
ReRAM 소자의 일반적인 산화물 박막 내에는 불안정한 댕글링 결합에 의해 전자 부족과 공공 현상이 발생한다. 그런데, 산화물 박막에 이온이 주입된 이온 주입 산화물 박막(13)을 이용하면 상기와 같은 결함이 있는 댕글링 결합에 이온화된 원자들이 결합하여 전하 포획 및 이탈을 조절하거나, 공공을 안정적으로 배열함으로써 소자 동작을 안정화시킬 수 있다. 또한, 이온 주입 산화물 박막(13)은 ReRAM 소자의 산화물 박막의 증착 공정과 이온 주입 공정을 진공 분위기에서 실시할 수 있다. 따라서, 대기 상태로의 이동이 없어 표면 오염의 문제가 없으며, ReRAM 소자 동작 시 안정된 셋/리셋 전압으로 소자 동작의 안정성을 확보할 수 있다.
도 2(a) 내지 도 2(e)는 본 발명의 일 실시 예에 따른 비휘발성 ReRAM 소자의 제조 방법을 설명하기 위한 단면도이다.
도 2(a)를 참조하면, 기판(11) 상부에 하부 전극막(11)을 형성한다. 하부 전극막(12)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군과 TiN, WN 등을 포함하는 질화물 전극 물질, In2O3:Sn(ITO), SnO2:F(FTO), SrTiO3, LaNiO3 등을 포함하는 산화물 전극 물질에서 선택된 적어도 1종을 이용하며, 증착 공정으로 형성한다. 하부 전극막(11)을 형성하기 위한 증착 공정으로는 물리 기상 증착(physical vapor deposition; PVD), 화학 기상 증착(chemical vapor deposition; CVD), 스퍼터링(sputtering), 펄스 레이저 증착(pulsed laser deposition; PLD), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착(atomic layer deposition; ALD) 및 분자선 에피택시 증착(molecular beam epitaxy; MBE) 등을 이용할 수 있다.
이어서, 도 2(b)에 도시된 바와 같이 하부 전극막(12) 상부에 산화물 박막(13A)을 형성한다. 산화물 박막(13A)은 하부 전극막(12)을 형성하기 위한 상기 증착 공정을 이용하여 형성할 수 있으나, 하부 전극막(12)을 형성하기 위한 증착 공정과 동일한 증착 공정을 이용하여 산화물 박막(13A)을 형성하는 것이 바람직하다. 그런데, 이러한 산화물 박막(13A) 내에는 불안정한 댕글링 결합에 의해 전자 부족과 공공 현상이 발생한다
이어서, 도 2(c)에 도시된 바와 같이 산화물 박막(13A)에 이온 주입 공정을 실시한다. 본 발명은 통상적인 이온 주입 공정을 ReRAM 소자에 적용하여 산화물 박막(13A)의 안정성을 도모한다. 산화물 박막(13A)에 주입된 이온이 산화물 박막(13A) 내의 댕글링 결합에 결속되어 불안정한 댕글링 결합에 존재하는 결함을 제어하여 산화물 박막(13A)의 안정성을 도모한다. 따라서, 안정적인 댕글링 결합을 갖는 이온 주입 산화물 박막(13)이 형성된다. 산화물 박막(13A)의 이온 주입 공정은 N2, O2, He, H2 등을 포함하는 가스중에서 선택된 적어도 1종이 이용될 수 있으며, 산화물 박막(13A)이 p-type의 특성을 가지면 n-type의 가스를 주입하고, 산화물 박막(13A)이 n-type의 특성을 가지면 p-type의 가스를 주입하는 것이 바람직하다. 더욱 바람직하게는 N2를 포함하는 가스를 이용한다. 이온 주입 공정은 10∼100KeV의 에너지와 1×1012∼1×1018 도우즈의 조건으로 실시할 수 있으며, 바람직하게는 50∼70KeV의 에너지와 1×1014∼1×1017 도우즈의 조건으로 실시한다.
이이서, 도 2(d)에 도시된 바와 같이 하부 전극막(12) 및 이온 주입 산화물 박막(13)이 형성된 기판(11)을 열처리한다. 열처리는 100∼1000℃ 온도에서 1분∼24시간 동안 실시할 수 있으며, 바람직하게는 400∼700℃의 온도에서 30분∼3시간동안 실시한다. 이때, 열처리 공정은 100∼500Torr의 질소 분압이 인가되는 질소 분위기 또는 진공 하에서 실시한다. 이러한 열처리를 통하여 이온 주입 산화물 박막(13) 내에 주입된 이온들이 일정하게 재배열한다. 열처리 공정을 상기 범위 미만에서 실시하면 이온 주입 산화물 박막(13) 내의 이온들이 산화물 박막과 안정적인 재결합을 이루지 못하게 되고, 이와 반대로 상기 범위를 초과하여 실시하면 이온 주입 산화물 박막(13) 내의 이온 또는 산소들이 빠져나오는 문제가 발생한다.
이어서, 도 2(e)에 도시된 바와 같이 이온 주입 산화물 박막(13) 상에 상부 전극막(14)을 형성한다. 상부 전극막(14)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으 로 이루어진 군과 TiN, WN 등을 포함하는 질화물 전극 물질, In2O3:Sn(ITO), SnO2:F(FTO), SrTiO3, LaNiO3 등을 포함하는 산화물 전극 물질에서 선택된 적어도 1종을 이용하여 형성한다. 상부 전극막(14)은 다양한 증착 공정을 이용하여 형성할 수 있는데, 바람직하게는 하부 전극막(12) 및 산화물 박막(13A)의 증착 공정과 동일한 증착 공정을 이용하여 형성한다. 그리고, 상부 전극막(14)을 쉐도우 마스크 또는 드라이 에칭 공정을 통해 패터닝한다.
한편, 이러한 단계를 거쳐 제조된 비휘발성 ReRAM 소자는 필요에 따라 추가로 베이킹 처리와 어닐링(post-annealing) 공정을 실시한다. 또한, 상기 박막들의 형성 공정 및 이온 주입 공정은 진공 분위기에서 인시투로 실시할 수 있다.
상기한 바와 같은 본 발명에 따른 ReRAM 소자의 제조 방법은 하부 전극막(12), 산화물 박막(13A) 및 상부 전극막(14)을 증착 공정을 이용하여 형성하므로 제조 공정이 간단하고, 동일 방법을 이용하여 증착할 수 있기 때문에 공정을 단순화시킬 수 있다. 또한, 이온 주입 산화물 박막(13)을 진공 분위기에서 형성하여 종래 페로브스카이트계 산화물이나 이원 산화물 도입 시 사용되는 대기 상태로의 이동이 없어 산소에 따른 박막 구조물 표면의 오염을 최소화할 수 있다.
또한, 본 발명에 따른 비휘발성 ReRAM 소자는 저항층으로 이온 주입 산화물 박막(13)을 이용하며, 이러한 비휘발성 ReRAM 소자는 전기저항 변화비율(resistance ratio = on/off ratio)이 50 내지 1000배의 범위를 갖는다.
본 발명을 하기 실시 예를 통하여 더욱 상세히 설명하겠으며, 이러한 실시 예는 본 발명을 설명하기 위한 일 실시 예일 뿐이고, 이들에 의해 본 발명이 한정되는 것은 아니다.
실시 예
Si 기판 상에 Pt를 스퍼터링하여 하부 전극막을 100㎚의 두께로 형성하고, 하부 전극막 상에 TiO2를 스퍼터링하여 100㎚의 두께로 산화물 박막을 형성하였다. 그리고, 산화물 박막에 질소 이온을 70KeV의 에너지와 1017 도우즈의 양으로 이온 주입하였으며, 200Torr의 질소 분압 및 400℃에서 30분간 열처리를 실시하였다. 이이서, 질소 이온이 주입된 TiO2 산화물 박막 상에 Pt를 스퍼터링하여 100㎚ 두께의 상부 전극막을 형성하고 패터닝하여 박막 구조물을 제조하였다.
비교 예
질소 이온 주입 공정 및 열처리 공정을 제외하고 상기 실시 예와 동일하게 박막 구조물을 제조하였다.
실험 예
상기 실시 예 및 비교 예에서 얻어진 박막 구조물의 전압-전류 특성을 측정하여 도 3 및 도 4에 나타내었고, 동작 전압의 변화율을 도 5 및 도 6에 나타내었으며, 저항 상태의 변화값을 도 7 및 도 8에 나타내었다.
도 3에 도시된 바와 같이, 실시 예에 따른 박막 구조물은 전류가 증가하다 갑자기 떨어지는 리셋 전압(A)과 리셋 전압(A) 이후에 전류가 증가하다 갑자기 올라가는 셋 전압(B)이 각각 약 0.2V 및 약 0.7V의 구간으로 집중 분포한다. 그러나, 도 4에 도시된 바와 같이, 비교 예에 따른 박막 구조물은 리셋 전압(A) 및 셋 전압(B)이 각각 약 0.3V 및 약 1V의 구간으로 넓게 분포한다. 따라서, 실시 예에 따른 박막 구조물의 셋 전압 및 리셋 전압의 분포가 비교 예보다 개선됨을 알 수 있다. 또한, 도 3의 전류 레벨은 약 0.4V의 구간으로 분포하지만, 도 4의 전류 레벨은 약 1V의 구간으로 분포한다.
한편, 도 5 및 도 6은 실시 예 및 비교 예에 따른 박막 구조물의 동작 전압의 변화율을 각각 나타낸 그래프이다. 이온 주입 산화물 박막을 이용하는 실시 예에 따른 박막 구조물의 경우 도 5에 도시된 바와 같이 셋 전압(Vset) 및 리셋 전압(Vreset)의 평균이 각각 1.69 및 0.586이고, 이에 따라 셋 전압(Vset)의 평균과 리셋 전압(Vreset)의 평균의 차가 약 1.104이다. 또한, 실시 예에 따른 박막 구조물의 셋 전압(Vset)의 표준 분산은 0.279이고, 리셋 전압(Vreset)의 표준 분산은 0.036이다. 따라서, 동작 전압의 변화율(셋 전압과 리셋 전압 차이의 평균값/셋 전압과 리셋 전압 각각의 표준 분산)이 3.96(set) 및 30.67(reset)이다. 이에 비해, 기존의 산화물 박막을 이용하는 비교 예에 따른 박막 구조물의 도 6에 도시된 바와 같이 셋 전압(Vset) 및 리셋 전압(Vreset)의 평균이 각각 1.655 및 0.715이고, 이에 따라 셋 전압(Vset)의 평균과 리셋 전압(Vreset)의 평균의 차가 약 0.94이다. 또한, 비교 예에 따른 박막 구조물의 셋 전압(Vset)의 표준 분산은 0.27이고, 리셋 전압(Vreset)의 표준 분산은 0.076이다. 따라서, 동작 전압의 변화율이 3.48(set) 및 12.37(reset)이다. 이에 따라, 기존에 비해 질소 도핑 산화물 박막을 이용하는 경우 동작 전압의 변화율이 3.48(set) 및 12.37(reset)에서 3.96(set) 및 30.67(reset)로 향상되었음을 알 수 있다.
또한, 도 7 및 도 8은 실시 예 및 비교 예에 따른 박막 구조물의 저항 상태의 변화를 각각 나타낸 그래프이다. 이온 주입 산화물 박막을 이용하는 실시 예에 따른 박막 구조물의 경우 도 7에 도시된 바와 같이 고저항 상태(HRS) 및 저저항 상태(LRS)의 평균이 각각 5.47 및 1.47이고, 이에 따라 고저항 상태(HRS)와 저저항 상태(LRS)의 평균의 차가 약 4이다. 또한, 실시 예에 따른 박막 구조물의 고저항 상태(HRS)의 표준 분산은 0.237이고, 저저항 상태(LRS)의 표준 분산은 0.059이다. 따라서, 저저항 상태(LRS)와 고저항 상태(HRS) 사이의 저항값의 변화율(resistance distribution)(저저항 상태와 고저항 상태의 차이의 평균값/저저항 상태와 고저항 상태 각각의 표준 분산)이 16.88(HRS) 및 67.8(LRS)이다. 이에 비해, 기존의 산화물 박막을 이용하는 비교 예에 따른 박막 구조물의 경우 도 8에 도시된 바와 같이 고저항 상태(HRS) 및 저저항 상태(LRS)의 평균이 각각 4.82 및 1.46이고, 이에 따라 고저항 상태(HRS)의 평균 및 저저항 상태(LRS)의 평균의 차가 약 3.36이다. 또한, 비교 예에 따른 박막 구조물의 고저항 상태(HRS)의 표준 분산은 0.538이고, 저저항 상태(LRS)의 표준 분산은 0.084이다. 따라서, 저저항 상태(LRS)와 고저항 상태(HRS) 사이의 저항값의 변화율이 6.25(HRS) 및 40(LRS)이다. 이에 따라, 기존에 비해 질소 도핑 산화물 박막을 이용하는 경우 저항값의 변화율이 6.25(HRS) 및 40(LRS)에서 16.88(HRS) 및 67.8(LRS)로 향상되었음을 알 수 있다.
상기한 바와 같이 바람직한 실험 예에 따르면, 이온 주입된 TiO2 박막을 저항층으로 이용함에 따라 종래의 산화물(TiO2)과 비교하여 셋/리셋 전압 특성이 향상되고, 저저항 상태(low resistance state; LRS)와 고저항 상태(high resitance state; HRS) 사이의 저항값의 변화율(resistance distribution)이 6.25(HRS) 및 40(LRS)에서 16.88(HRS) 및 67.8((LRS)로 향상되었으며, 동작 전압의 변화율(voltage distribution)이 3.48(set)및 12.37(reset)에서 3.96(set) 및 30.67(reset)으로 향상되었다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 비휘발성 ReRAM 소자의 단면도.
도 2(a) 내지 도 2(e)는 본 발명의 일 실시 예에 따른 비휘발성 ReRAM 소자의 제조 방법을 설명하기 위한 단면도.
도 3은 본 발명의 실시 예에 따른 비휘발성 ReRAM 소자의 전압-전류 특성 그래프.
도 4는 종래의 비교 예에 따른 비휘발성 ReRAM 소자의 전압-전류 특성 그래프.
도 5는 본 발명의 실시 예에 따른 비휘발성 ReRAM 소자의 동작 전압의 변화 특성 그래프.
도 6은 종래의 비교 예에 따른 비휘발성 ReRAM 소자의 동작 전압의 변화 특성 그래프.
도 7은 본 발명의 실시 예에 따른 비휘발성 ReRAM 소자의 저항 변화 특성 그래프.
도 8은 종래의 비교 예에 따른 비휘발성 ReRAM 소자의 저항 변화 특성 그래프.
<도면의 주요 부분에 대한 부호의 설명>
11 : 기판 12 : 하부 전극막
13A : 산화물 박막 13 : 이온 주입 산화물 박막
14 : 상부 전극막
Claims (11)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 상에 Pt, Au, Al, Cu, Ti 또는 이들의 합금으로 이루어진 하부 전극막을 형성하는 단계;상기 하부 전극막 상에 산화물 박막을 형성하는 단계;상기 산화물 박막에 O2, He 또는 H2 이온을 주입하여 상기 산화물 박막 내의 댕글링 결합에 상기 이온을 결합시켜서 이온 주입 산화물 박막을 형성하는 단계;상기 기판을 열처리하여 상기 이온 주입 산화물 박막의 격자들을 재배열하는 단계; 및상기 이온 주입 산화물 박막 상에 상부 전극막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 이온 주입은 10KeV 내지 100KeV의 에너지와 1×1012 내지 1×1018 도우즈의 조건으로 실시하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 삭제
- 제 6 항에 있어서, 상기 하부 전극막 형성, 상기 산화물 박막 형성, 상기 이온 주입 산화물 박막의 형성, 상기 기판의 열처리에 의한 격자의 재배열 및 상기 상부 전극막 형성 공정은 진공파괴없이 인시투로 실시하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 삭제
- 제 6 항에 있어서, 상기 열처리는 100℃ 내지 1000℃의 온도와 질소 분위기에서 실시하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090004116A KR101039191B1 (ko) | 2009-01-19 | 2009-01-19 | 비휘발성 메모리 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090004116A KR101039191B1 (ko) | 2009-01-19 | 2009-01-19 | 비휘발성 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100084789A KR20100084789A (ko) | 2010-07-28 |
| KR101039191B1 true KR101039191B1 (ko) | 2011-06-03 |
Family
ID=42643979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090004116A KR101039191B1 (ko) | 2009-01-19 | 2009-01-19 | 비휘발성 메모리 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101039191B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1498952A2 (en) | 2003-05-21 | 2005-01-19 | Sharp Kabushiki Kaisha | Oxygen content system and method for controlling memory resistance properties |
| JP2007048779A (ja) * | 2005-08-05 | 2007-02-22 | Sharp Corp | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 |
| KR20070092503A (ko) * | 2006-03-10 | 2007-09-13 | 삼성전자주식회사 | 금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자 |
| US20080278990A1 (en) * | 2007-05-09 | 2008-11-13 | Pragati Kumar | Resistive-switching nonvolatile memory elements |
-
2009
- 2009-01-19 KR KR1020090004116A patent/KR101039191B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1498952A2 (en) | 2003-05-21 | 2005-01-19 | Sharp Kabushiki Kaisha | Oxygen content system and method for controlling memory resistance properties |
| JP2007048779A (ja) * | 2005-08-05 | 2007-02-22 | Sharp Corp | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 |
| KR20070092503A (ko) * | 2006-03-10 | 2007-09-13 | 삼성전자주식회사 | 금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자 |
| US20080278990A1 (en) * | 2007-05-09 | 2008-11-13 | Pragati Kumar | Resistive-switching nonvolatile memory elements |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100084789A (ko) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1905086B1 (en) | Method for forming multi-layered binary oxide film for use in resistance random access memory | |
| KR100693409B1 (ko) | 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 | |
| US9818939B2 (en) | Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof | |
| US7943920B2 (en) | Resistive memory structure with buffer layer | |
| KR101338360B1 (ko) | 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법 | |
| KR100982424B1 (ko) | 저항 메모리 소자의 제조 방법 | |
| KR101206036B1 (ko) | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 | |
| US8749023B2 (en) | Resistance-variable memory device and a production method therefor | |
| KR101457812B1 (ko) | 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 | |
| US20170352807A1 (en) | Method of fabricating switching element and method of manufacturing resistive memory device | |
| US20080094885A1 (en) | Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States | |
| US20080185687A1 (en) | Memory device and method for fabricating the same | |
| KR101450093B1 (ko) | 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법 | |
| US20130214235A1 (en) | Resistive memory having rectifying characteristics or an ohmic contact layer | |
| WO2012169195A1 (ja) | 抵抗変化素子及びその製造方法 | |
| KR101136886B1 (ko) | 비휘발성 저항 변화 메모리 소자의 제조방법 | |
| KR20100084790A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101481920B1 (ko) | 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀 | |
| US20090050868A1 (en) | Nonvolatile Memory Element | |
| KR20120059195A (ko) | 자체 선택 특성을 가지는 3층 저항변화 메모리 | |
| KR101176422B1 (ko) | 비휘발성 저항 변화 메모리 소자 | |
| KR101039191B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100785509B1 (ko) | ＲｅＲＡＭ 소자 및 그 제조 방법 | |
| KR20120022218A (ko) | 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법 | |
| KR100694316B1 (ko) | 플라즈마 가스처리를 이용한 산화박막의 안정성이 우수한ＲｅＲＡＭ 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140312 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170403 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190415 Year of fee payment: 9 |