KR20070092503A - 금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자 - Google Patents

Abstract

동작 특성이 안정화되고 멀티 비트 동작의 구현이 가능한 저항성 메모리 소자(resistance random access memory; RRAM)가 개시된다. 본 발명의 양호한 실시예에 따른 메모리 소자는, 스위칭 소자와 상기 스위칭 소자에 연결된 스토리지 노드를 구비하며, 상기 스토리지 노드는, 제 1 전극과 제 2 전극; 및 상기 제 1 전극과 제 2 전극 사이에 개재되는 것으로, 금속 도핑된 ZnO 박막층;을 포함하는 것을 특징으로 한다.

Description

금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자{Resistance random access memory using a metal doped ZnO film}

도 1은 저항성 메모리 소자(resistance random access memory; RRAM)에서 사용되는 저항 변환 물질의 NDR(negative differential resistance) 현상에 따른 이상적인 저항 변화 특성을 도시하는 I-V 그래프이다.

도 2a 및 도 2b는 종래의 RRAM에서 사용되는 저항 변환 물질의 실제 저항 변화 특성을 나타내는 것으로, 도 2a는 I-V 특성을 나타내는 그래프이고, 도 2b는 셋 상태와 리셋 상태에서 스위칭 횟수에 따른 전류 변화를 나타내는 그래프이다.

도 3은 일반적인 메모리 소자의 구조를 예시적으로 나타내는 단면도이다.

도 4는 본 발명의 양호한 실시예에 따른 Al 도핑된 ZnO 박막의 전압 변화에 따른 스위칭 특성을 나타내는 그래프이다.

도 5는 본 발명의 양호한 실시예에 따른 Al 도핑된 ZnO 박막의 스위칭 횟수에 따른 두 저항값의 변화를 나타내는 그래프이다.

도 6은 본 발명의 양호한 실시예에 따른 Al 도핑된 ZnO 박막의 스위칭 횟수에 따른 두 전류값의 변화를 나타내는 그래프이다.

도 7은 본 발명의 양호한 실시예에 따른 Al 도핑된 ZnO 박막의 멀티-비트 스위칭 특성을 보여주는 스위칭 횟수에 따른 네 가지 저항값의 변화를 나타내는 그래 프이다.

도 8은 본 발명의 양호한 실시예에 따른 Al 도핑된 ZnO 박막의 멀티-비트 스위칭 특성을 보여주는 인가 전압에 따른 네 가지 전류값의 변화를 나타내는 I-V 그래프이다.

※ 도면의 주요 부분에 대한 부호의 설명 ※

10.....기판 11a.....제 1 불순물 영역

11b....제 2 불순물 영역 12......게이트 절연층

13.....게이트 전극층 14......층간 절연층

15.....전도성 플러그 21......하부 전극

22.....저항 변환 물질층 23......상부 전극

본 발명은 저항성 메모리 소자(resistance random access memory; RRAM)에 관한 것으로, 보다 상세하게는, 동작 특성이 안정화되고 멀티 비트 동작의 구현이 가능한 저항성 메모리 소자에 관한 것이다.

반도체 메모리 소자는 단위 면적당 메모리 셀의 수(즉, 집적도)가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔으며, 다양한 종류의 메모리 소자들이 개발되고 있다.

일반적으로 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포 함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, DRAM은 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 휘발성 메모리라는 단점이 있다.

반면, 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래시 메모리이다. 플래시 메모리는 비휘발성의 특성을 갖는 장점을 지니고 있으나, DRAM에 비해 동작 속도가 느리다는 단점이 있다. 이에 따라, 위와 같은 플래시 메모리의 단점을 극복하기 위하여 많은 연구가 진행되고 있다. 그 결과, 예컨대, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 및 PRAM(Phase-change Random Access Memory) 등과 같은 비휘발성 메모리 소자가 개발되고 있다.

MRAM은 자기 터널 접합(mignetic tunnel junction; MTJ)에서 자화 방향의 변화에 따른 저항값의 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 또한, PRAM은 특정 물질의 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식이다. 예컨대, 캘코게나이드(calcogenide) 저항체는 온도에 따라 결정질 상태와 비정질 상태 사이의 상변화가 쉽게 일어나는 데, 비정질 상태에서의 저항이 결정질 상태에서의 저항 보다 높으므로 이를 이용하여 메모리 소자를 형성하는 것이다.

최근에는, NDR(negative differential resistance) 현상에 따른 저항 변환 물질의 저항 변환 특성을 이용한 저항성 메모리 소자(resistance random access memory; RRAM)가 개발되고 있다. 즉, RRAM은 일부 금속산화물에 적당한 전기적 신호를 가하면 저항이 큰 상태(OFF state)에서 저항이 작은 상태(ON state)로 바뀌는 현상을 이용한 것이다. 예컨대, 도 1에 도시된 바와 같이, 저항 변환 물질에 셋 전압(set voltage; SV) 이상의 전압을 인가하면 저항이 작아져 ON 상태가 되고, 저항 변환 물질에 리셋 전류(reset current; RC) 이상의 전류를 인가하면 다시 저항이 커져서 OFF 상태가 되는 특징을 이용하는 것이 RRAM의 원리이다.

이러한 RRAM은 종래의 비휘발성 기억소자인 플래시 메모리 보다 동작 속도가 10⁵ 배 이상 빠르고, DRAM과 같이 2~5V 이하의 낮은 전압에서 구동이 가능하다는 장점이 있다. 또한, 간단한 구조를 가지기 때문에 공정상의 결함을 현저히 줄일 수 있어 생산단가가 현재의 DRAM 만큼 낮아질 수 있다. 더욱이, 10¹⁰ 회 이상 반복해서 정보를 쓰고 지울 수 있어서 저장매체가 필요한 모든 기기에 사용이 가능할 것으로 기대되고 있다.

이러한 RRAM을 구현하기 위해 다양한 저항 변환 물질들이 연구되고 있다. 현재까지 연구된 대표적인 저항 변환 물질로는, 예컨대, ZrO_x, NiO_x, Nb₂O_5-x 등과 같은 비화학양론 조성을 가진 전이금속 산화물이나, Cr 도핑된 SrTiO₃ 나 Pr_1-xCa_xMnO₃ 등과 같은 삼성분계 산화물이 있다. 그러나, ZrO_x, NiO_x, Nb₂O_5-x 등과 같은 전이금속 산화물의 경우, 동작 전압 및　 전류의 산포가 크고, 동작 특성이 균일하지 않다는 문제가 있다. 예컨대, 도 2a에 도시된 바와 같이, 동일한 물질에 대해 측정시 마다 셋 전압(SV)과 리셋 전류(RC)가 크게 달라지고, 도 2b에 도시된 바와 같이, 셋 상태와 리셋 상태에서 스위칭 횟수에 따른 전류의 변화폭이 매우 커서 안정적인 동작을 얻기가 어렵다. 또한, 삼성분계 산화물의 경우, 인가 전압 또는 전류에 따라 여러 저항 상태를 갖는 멀티 비트(multi-bit) 특성을 갖는 장점이 있으나, 조성비가 복잡하여 조성을 균일하게 유지하기가 어렵다. 더욱이, 기존의 반도체 양산 장비로는 증착이나 식각이 어려워서, 통상적인 메모리 제조 공정과 호환되지 않는다는 문제가 있다.

본 발명은 상술한 종래의 문제점을 개선하기 위한 것으로, 동작 특성이 안정화되고 멀티 비트 동작의 구현이 가능할 뿐만 아니라 기존의 메모리 제조 공정과 호환될 수 있는 저항 변환 물질을 이용한 저항성 메모리 소자를 제공하는 것이다.

본 발명의 양호한 실시예에 따른 메모리 소자는, 스위칭 소자와 상기 스위칭 소자에 연결된 스토리지 노드를 구비하며, 상기 스토리지 노드는, 제 1 전극과 제 2 전극; 및 상기 제 1 전극과 제 2 전극 사이에 개재되는 것으로, 금속 도핑된 ZnO 박막층;을 포함하는 것을 특징으로 한다.

본 발명에 따르면, 상기 금속은 전이금속일 수 있다. 예컨대, 상기 전이금속은 Al, Mn, Co, Bi 중 적어도 하나를 포함할 수 있다. 바람직하게는, 상기 금속 도핑된 ZnO 박막층은 Al_xZnO (0.01 ≤ x ≤ 0.1)인 것을 특징으로 한다. 특히, 바람직 하게는, 상기 금속 도핑된 ZnO 박막층은 Al_0.03ZnO 이다.

또한, 본 발명에 따르면, 상기 금속은 란탄계 금속일 수도 있다. 예컨대, 상기 란탄계 금속은 La, Sm, Gd, Pr 중 적어도 하나를 포함할 수 있다.

상기 금속의 도핑 농도는, 예컨대, 1 ~ 10 atomic % 의 범위에 있는 것이 바람직하다.

또한, 본 발명에 따르면, 상기 금속 도핑된 ZnO 박막층의 두께는 10nm 내지 300nm 의 범위에 있는 것이 적당하다.

본 발명의 양호한 실시예에 따르면, 상기 금속 도핑된 ZnO 박막층은 적어도 네 개의 저항 상태를 가질 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명의 양호한 실시예에 따른 저항성 메모리 소자(RRAM)의 구성 및 동작에 대해 상세하게 설명한다.

도 3은 일반적인 메모리 소자의 구조를 예시적으로 나타내는 단면도이다. 일반적으로 메모리 소자는 스토리지 노드 및 상기 스토리지 노드의 ON/OFF 상태를 스위칭하기 위한 스위칭 소자를 구비한다. 도 3의 경우, 스위칭 소자의 예로서 트랜지스터를 사용하는 경우를 예시적으로 나타낸다. 도 3을 참조하면, 상기 트랜지스터는, 제 1 불순물 영역(11a) 및 제 2 불순물 영역(11b)이 형성된 기판(10), 상기 제 1 및 제 2 불순물 영역(11a,11b) 사이의 채널 영역(11c) 상에 순차적으로 형성된 게이트 절연층(12)과 게이트 전극층(13), 상기 기판(10)과 게이트(12,13)의 전면에 형성된 층간 절연층(14), 및 상기 층간 절연층(14)을 관통하여 상기 제 2 불 순물 영역(11b)에 연결되는 전도성 플러그(15)를 포함한다.

또한, 도 3에 도시된 바와 같이, 스토리지 노드(20)는 하부 및 상부 전극(21,23)과 상기 하부 및 상부 전극 사이에 개재된 저항 변환 물질층(22)을 구비한다. 하부 전극(21)은 전도성 플러그(15)를 통해 제 2 불순물 영역(11b)에 연결된다. 앞서 설명한 바와 같이, 종래에는 상기 저항 변환 물질층(22)으로서 ZrO_x, NiO_x, Nb₂O_5-x 등과 같은 비화학양론 조성을 가진 전이금속 산화물이나, Cr 도핑된 SrTiO₃ 나 Pr_1-xCa_xMnO₃ 등과 같은 삼성분계 산화물을 사용하였다. 그러나, 이러한 물질들은 상술한 문제점이 있었다.

상기 종래의 물질들에서 발생하는 문제점을 개선하기 위하여, 본 발명의 양호한 실시예에 따른 RRAM은 상기 저항 변환 물질층(22)으로서 금속 도핑된 ZnO 박막층을 사용한다. 여기서, 금속은, 예컨대, Al, Mn, Co, Bi 등과 같은 전이금속을 사용할 수도 있으며, 또는 La, Sm, Gd, Pr 등과 같은 란탄계 금속을 사용할 수도 있다. 특히, 도핑 금속으로서 알루미늄(Al)을 사용하는 것이 가장 바람직하다. 도핑 금속으로서 Al을 사용하는 경우, 조성비는 Al_xZnO (0.01 ≤ x ≤ 0.1)인 것이 적당하며, 특히 x = 0.03 인 것이 가장 적당하다.

본 발명에 따른 금속 도핑된 ZnO 박막의 경우, 도 1에 도시된 NDR 스위칭 특성과는 다르게, 보다 안정된 히스테리시스(hysteresis)형의 스위칭 거동을 하는 것이 확인되었다. 예컨대, ZnO에 Al을 도핑하여 형성된 Al_0.03ZnO 박막에 인가되는 전 압을 0V → +5V → -5V → 0V 의 순으로 연속적으로 변화시켜 주면, 도 4에 도시된 것과 같은 I-V 그래프가 얻어진다. 즉, 0V에서 +5V까지 전압을 차차 증가시키면, 약 +1.7V까지는 저항의 변화 없이 "A"로 표시된 경로를 따라 전류가 비례하여 증가한다. 그러다가, 약 +1.7V에서 저항이 급격하게 낮아지면서 "B"로 표시된 경로를 따라 전류가 증가하게 된다(low resistance state). 그런 후, 전압을 -5V까지 점차 감소시키면, 약 -2V까지는 저항의 변화 없이 "C"로 표시된 경로를 따라 전류가 비례하여 감소한다. 그러다가, 약 -2V에서 경로 "D"로 표시된 바와 같이 저항이 급격하게 증가하게 된다(high resistance state). 그 후에는, 다시 전압을 다시 0V까지 증가시키더라도, 경로 "E"로 표시된 바와 같이 저항의 변화 없이 전류가 비례하여 증가하게 된다.

위와 같이, 본 발명에 따른 금속 도핑된 ZnO 박막이 안정된 히스테리시스형의 스위칭 거동을 함에 따라, 스위칭 횟수에 따른 저항값과 전류값의 변화폭도 종래에 비하여 크게 감소될 수 있다. 5는 본 발명의 양호한 실시예에 따른 Al 도핑된 ZnO 박막의 스위칭 횟수에 따른 두 저항값의 변화를 나타내는 그래프이고, 도 6은 본 발명의 양호한 실시예에 따른 Al 도핑된 ZnO 박막의 스위칭 횟수에 따른 두 전류값의 변화를 나타내는 그래프이다. 도 5 및 도 6에서, 저항 변환 물질은 실리콘(Si) 위에 형성된 Al_0.03ZnO 박막을 사용하였으며, Al_0.03ZnO 박막의 상면에는 백금(Pt)을 상부 전극으로서 사용하였다. 도 5 및 도 6의 그래프를 통해 알 수 있듯이, 본 발명에 따른 Al 도핑된 ZnO 박막의 경우, 고저항 상태와 저저항 상태에서의 저 항값과 전류값이 각각 스위칭 횟수와는 관계 없이 거의 일정하게 유지됨을 알 수 있다. 따라서, 전이금속 산화물을 이용하는 종래의 메모리 소자와 달리 매우 안정된 동작 특성을 갖는 메모리 소자를 구현하는 것이 가능하다.

한편, 본 발명에 따른 금속 도핑된 ZnO 박막을 이용한 메모리 소자는, 펄스 전류를 적절하게 인가하면, 삼성분계 산화물을 이용하는 종래의 메모리 소자와 같이 멀티 비트 동작의 구현이 가능하다. 도 7은 본 발명의 양호한 실시예에 따른 Al_0.03ZnO 박막의 멀티 비트 스위칭 특성을 보여주는 그래프이다. 도 7의 경우에도, 상기 Al_0.03ZnO 박막의 하부 전극으로 Si을 사용하고, 상부 전극으로 Pt를 사용하였다. 도 7의 그래프에 나타난 바와 같이, -20㎂, 100㎲ 의 펄스를 Al_0.03ZnO 박막에 인가하면 고저항 상태(R₀)가 된다. 그리고, 20㎂, 20ns 의 펄스를 Al_0.03ZnO 박막에 인가하면 제 1 저저항 상태(R₁)가 되며, 20㎂, 100ns 의 펄스를 인가하면 제 2 저저항 상태(R₂)가 되고, 20㎂, 500ns 의 펄스를 인가하면 가장 낮은 제 3 저저항 상태(R₃)가 된다. 도 7의 그래프와 같이, 이러한 4개의 저항 상태는 스위칭 횟수에 관계 없이 안정되게 유지된다. 또한, 도 8은 Al_0.03ZnO 박막의 4개의 저항 상태에서 인가 전압에 따른 전류값의 변화를 나타내는 I-V 그래프이다. 도 8에 도시된 바와 같이, 4개의 저항 상태에서 4개의 전류값은 비교적 작은 0.6V 정도의 전압에서도 명확하게 구분될 수 있으며, 인가 전압에 따른 전류값의 변화가 매우 안정적이다.

만약 고저항 상태(R₀)를 "00"으로 정의하고, 제 1 저저항 상태(R₁)를 "01", 제 2 저저항 상태(R₂)를 "10", 제 3 저저항 상태(R₃)를 "11"로 정의한다면, 하나의 Al_0.03ZnO 박막은 2비트의 데이터를 표현할 수 있다. 따라서, 본 발명에 따른 금속 도핑된 ZnO 박막을 메모리 소자의 스토리지 노드로서 사용할 경우, 전이금속 산화물을 이용하는 종래의 메모리 소자 보다 기록 밀도가 2배 증가할 수 있다.

또한, 본 발명에 따른 금속 도핑된 ZnO 박막은, 종래의 삼성분계 산화물과 달리, 기존의 반도체 양산 장비로 증착이나 식각이 가능하기 때문에, 통상적인 반도체 메모리 제조 공정을 그대로 이용하여 형성될 수 있다.

예컨대, Al_xZnO (0.01 ≤ x ≤ 0.1) 박막은, 챔버 내에 산소와 아르곤이 혼합된 분위기에서 약 400℃ 정도의 저온 스퍼터링 공정을 이용하여, Al 도핑된 ZnO 타겟(target)을 사용하여 형성될 수 있다. 이때, 타겟에서 Al의 농도는 약 1 ~ 10 atomic % 의 범위에 있는 것이 적당하며, 바람직하게는 3 at.% 정도인 것이 좋다. 다른 방법으로는, 개별적인 Al 타겟과 ZnO 타겟을 사용하여 Co-sputtering 방법으로 Al 도핑된 ZnO 박막을 제조하는 것도 가능하다. 지금까지 Al을 ZnO 에 도핑하는 것에 대해 예시적으로 설명하였으나, Al 이외에 Mn, Co, Bi 등과 같은 다른 전이금속이나, 또는 La, Sm, Gd, Pr 등과 같은 란탄계 금속에 대해서도 동일하게 적용될 수 있다. 상술한 방법을 이용하여 최종적으로 형성된 금속 도핑된 ZnO 박막의 두께는 메모리 소자의 제조 공정에 따라 달라질 수 있으나, 예컨대, 10nm 내지 300nm 의 범위에 있는 것이 적당하다.

또한, 상기 스퍼티링 방법 이외에도, 예컨대, Pulse Laser Deposition(PLD), E-beam evaporation, Molecular beam epitaxy(MBE), Atomic layer deposition (ALD), chemical vapor deposition(CVD) 공정을 이용하여 금속 도핑된 ZnO 을 형성하는 것이 가능하다.

상술한 바와 같이, 본 발명에 따른 금속 도핑된 ZnO을 이용한 메모리 소자는, 전이금속 산화물을 이용한 종래의 메모리 소자와 비교할 때, 매우 안정된 동작 특성을 갖는다는 장점이 있다. 또한, 전이금속 산화물을 이용한 종래의 메모리 소자가 한 셀당 1비트의 정보만을 기록할 수 있는 데 반하여, 금속 도핑된 ZnO을 이용한 메모리 소자는 한 셀당 2비트 이상의 정보를 기록할 수 있기 때문에, 기록 밀도를 증가시킬 수 있다. 더욱이, 멀티 비트 동작을 구현할 수 있는 종래의 삼성분계 산화물과 비교할 때, 본 발명은 금속을 쉽게 도핑할 수 있는 이성분계 산화물인 ZnO 을 사용하기 때문에, 조성을 균일하게 유지하는 것이 비교적 용이하다. 더욱이, 본 발명에 따른 금속 도핑된 ZnO은 기존의 반도체 양산 장비로 증착이나 식각이 가능하기 때문에, 통상적인 반도체 메모리 제조 공정을 그대로 이용할 수 있다.

Claims (10)

1. 스위칭 소자와 상기 스위칭 소자에 연결된 스토리지 노드를 구비하는 메모리 소자에 있어서,

   상기 스토리지 노드는:

   제 1 전극과 제 2 전극; 및

   상기 제 1 전극과 제 2 전극 사이에 개재되는 것으로, 금속 도핑된 ZnO 박막층;을 포함하는 것을 특징으로 하는 메모리 소자.
2. 제 1 항에 있어서,

   상기 금속은 전이금속인 것을 특징으로 하는 메모리 소자.
3. 제 2 항에 있어서,

   상기 전이금속은 Al, Mn, Co, Bi 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 소자.
4. 제 3 항에 있어서,

   상기 금속 도핑된 ZnO 박막층은 Al_xZnO (0.01 ≤ x ≤ 0.1)인 것을 특징으로 하는 메모리 소자.
5. 제 4 항에 있어서,

   상기 금속 도핑된 ZnO 박막층은 Al_0.03ZnO 인 것을 특징으로 하는 메모리 소자.
6. 제 1 항에 있어서,

   상기 금속은 란탄계 금속인 것을 특징으로 하는 메모리 소자.
7. 제 6 항에 있어서,

   상기 란탄계 금속은 La, Sm, Gd, Pr 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 소자.
8. 제 1 항 내지 제 7 항에 있어서,

   상기 금속의 도핑 농도는 1 ~ 10 atomic % 의 범위에 있는 것을 특징으로 하는 메모리 소자.
9. 제 1 항 내지 제 7 항에 있어서,

   상기 금속 도핑된 ZnO 박막층의 두께는 10nm 내지 300nm 의 범위에 있는 것을 특징으로 하는 메모리 소자.
10. 제 1 항 내지 제 7 항에 있어서,

    상기 금속 도핑된 ZnO 박막층은 적어도 네 개의 저항 상태를 갖는 것을 특징으로 하는 메모리 소자.

Images