JP4365737B2 - 可変抵抗素子の駆動方法及び記憶装置 - Google Patents

可変抵抗素子の駆動方法及び記憶装置 Download PDF

Info

Publication number
JP4365737B2
JP4365737B2 JP2004194799A JP2004194799A JP4365737B2 JP 4365737 B2 JP4365737 B2 JP 4365737B2 JP 2004194799 A JP2004194799 A JP 2004194799A JP 2004194799 A JP2004194799 A JP 2004194799A JP 4365737 B2 JP4365737 B2 JP 4365737B2
Authority
JP
Japan
Prior art keywords
voltage pulse
pulse
variable resistance
voltage
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004194799A
Other languages
English (en)
Other versions
JP2006019444A (ja
Inventor
康成 細井
幸夫 玉井
数也 石原
慎司 小林
信義 粟屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004194799A priority Critical patent/JP4365737B2/ja
Priority to EP05254028A priority patent/EP1612805A1/en
Priority to US11/169,535 priority patent/US7236388B2/en
Priority to TW094121699A priority patent/TWI284320B/zh
Priority to CNA2005101038045A priority patent/CN1767049A/zh
Priority to KR1020050057571A priority patent/KR100769538B1/ko
Publication of JP2006019444A publication Critical patent/JP2006019444A/ja
Application granted granted Critical
Publication of JP4365737B2 publication Critical patent/JP4365737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Description

本発明は、第１電極と第２電極の間にペロブスカイト型酸化物を設けてなり、両電極間に一定極性の電圧パルスを印加することにより電気抵抗が変化する可変抵抗素子の駆動方法、及び、該可変抵抗素子を備えた記憶装置に関する。
近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ(ＮＶＲＡＭ：Ｎｏｎｖｏｌａｔｉｌｅ Ｒａｎｄｏｍ Ａｃｃｅｓ ｓ Ｍｅｍｏｒｙ) として、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ)等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。
これら既存技術に対し、米国ヒューストン大のＳｈａｎｇｑｕｉｎｇ ＬｉｕやＡｌｅｘ Ｉｇｎａｔｉｅｖ等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献１及び非特許文献１に開示されている。これは超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。この現象を利用した可変抵抗素子を用いた抵抗性不揮発性メモリＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）はＭＲＡＭと異なり磁場を一切必要としないため消費電力が極めて低く、微細化、高集積化も容易であり、抵抗変化のダイナミックレンジがＭＲＡＭに比べ格段に広いため多値記憶が可能であるという優れた特徴を有する。実際のデバイスにおける基本構造は極めて単純で、基板垂直方向に下部電極材料、ペロブスカイト型酸化物、上部電極材料の順に積層された構造となっている。尚、特許文献１に例示する素子構造では、下部電極材料はランタン・アルミニウム酸化物ＬａＡｌＯ３（ＬＡＯ）の単結晶基板上に堆積されたイットリウム・バリウム・銅酸化物ＹＢａ２Ｃｕ３Ｏ７（ＹＢＣＯ）膜、ペロブスカイト型酸化物は結晶性プラセオジウム・カルシウム・マンガン酸化物Ｐｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）膜、上部電極材料はスパッタリングで堆積されたＡｇ膜で、夫々形成されている。この記憶素子の動作は、上部及び下部電極間に印加する電圧パルスを５1ボルトとして正、負に印加することにより抵抗を可逆的に変化させることができることが報告された。この可逆的な抵抗変化動作（以下、適宜「スイッチング動作」と称す。）における抵抗値を読み出すことによって、新規な不揮発性記憶装置が可能であることを意味している。
米国特許第６２０４１３９号明細書 Ｌｉｕ，Ｓ．Ｑ．ほか、"Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ Ｒｅｓｉｓｔａｎｃｅ ｃｈａｎｇｅ ｅｆｆｅｃｔ ｉｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ， Ｖｏｌ．７６，ｐｐ．２７４９−２７５１，２０００年
しかしながら、本発明者らが電圧パルスにより抵抗が変化するペロブスカイト型酸化物、特に、ＰＣＭＯ膜を用いて様々な検討を行ったところ、電圧パルスにより抵抗が変化するもののスイッチング動作を行わないケースや、抵抗値が変化しないケース等、必ずスイッチング動作をさせることができるというものではないという問題に遭遇しており、実用化に向けて大きな障壁となっていた。つまり、安定したスイッチング動作が確保できない場合は、繰り返し書き換え可能な不揮発性記憶装置を実現できないことを意味している。
本発明は、上記問題点に対する１つのブレイクスルーとしてなされたもので、その目的は、電圧パルス印加により電気抵抗が変化するペロブスカイト型酸化物を備えてなる可変抵抗素子に対して可逆的な抵抗変化動作が安定して持続可能な駆動方法を提供することにある。また、当該可変抵抗素子を備え記憶データの書き換えが安定して可能な新規な記憶装置を提供することにある。
上記目的を達成するための本発明に係る可変抵抗素子の駆動方法は、第１電極と第２電極の間にペロブスカイト型酸化物を設けてなり、前記第１電極と前記第２電極間に一定極性の電圧パルスを印加することにより前記第１電極と前記第２電極間の電気抵抗が変化する可変抵抗素子の駆動方法であって、前記可変抵抗素子は、前記電圧パルスの印加における累積パルス印加時間の増加に対して抵抗値の変化率が正から負へと変化する抵抗履歴特性を有し、前記抵抗履歴特性に基づいて、前記可変抵抗素子に前記電圧パルスを印加することを特徴とする。
また、本発明に係る可変抵抗素子の駆動方法は、前記累積パルス印加時間が、前記抵抗履歴特性における前記累積パルス印加時間の増加に対する前記抵抗値の変化率が正から負へと変化する特定累積パルス印加時間を越えないように前記電圧パルスの印加を行うことを特徴とする。
尚、本発明において、可変抵抗素子に電圧パルスを印加すると、可変抵抗素子の抵抗値が無限大に高抵抗状態でない限り、電圧パルス印加期間に可変抵抗素子を通して電流が流れるので、上記電圧パルスは電流パルスとして捉えることもできる。パルス印加時間は、パルス幅とも言い、１回の電圧パルス印加における電圧振幅がパルス状に増加している期間を意味し、累積パルス印加時間は１回または複数回の同一極性の電圧パルス印加における各パルス印加時間の合計時間を意味する。
上記各特徴の駆動方法によれば、累積パルス印加時間の増加に対して抵抗値の変化率が正から負へと変化する抵抗履歴特性に基づいて、可変抵抗素子に電圧パルスを印加することにより、累積パルス印加時間を調整することにより多様な抵抗値の制御が可能となる。
また、本発明者らの鋭意検討によって、ペロブスカイト型酸化物を有する可変抵抗素子が安定したスイッチング動作を行える一つの条件として、上記抵抗履歴特性において累積パルス印加時間が上記特定累積パルス印加時間を越えないことが必要であると判明した。従って、累積パルス印加時間が特定累積パルス印加時間を越えないように電圧パルスの印加を行うことにより、可変抵抗素子が安定したスイッチング動作を行える制御が可能となる。これにより、メモリセルとしてペロブスカイト型酸化物を有する可変抵抗素子を備えて不揮発性記憶装置を構成した場合に、上記特徴の駆動方法を適用することで、安定した書き替え動作が可能な実用的な不揮発性記憶装置が実現できる。
上記目的を達成するための本発明に係る記憶装置は、第１電極と第２電極の間にペロブスカイト型酸化物を設けてなり、前記第１電極と前記第２電極間に電圧パルスを印加することにより前記第１電極と前記第２電極間の電気抵抗が変化する可変抵抗素子を有するメモリセルと、前記可変抵抗素子に印加する前記電圧パルスを発生する電圧パルス発生回路を備えてなる記憶装置であって、前記可変抵抗素子が、前記電圧パルスの印加における累積パルス印加時間の増加に対して抵抗値の変化率が正から負へと変化する抵抗履歴特性を有し、前記電圧パルス発生回路が、前記抵抗履歴特性に基づいて、前記可変抵抗素子に印加する前記電圧パルスを発生することを特徴とする。
また、本発明に係る記憶装置は、前記電圧パルス発生回路が、前記累積パルス印加時間が前記抵抗履歴特性における前記累積パルス印加時間の増加に対する前記抵抗値の変化率が正から負へと変化する特定累積パルス印加時間を越えないように、前記電圧パルスの印加を行うことを特徴とする。
上記各特徴の記憶装置によれば、電圧パルス発生回路が、累積パルス印加時間の増加に対して抵抗値の変化率が正から負へと変化する抵抗履歴特性に基づいて、可変抵抗素子に印加する電圧パルスの累積パルス印加時間を調整することにより、多様な抵抗値の制御が可能となる。これにより、可変抵抗素子の抵抗値を変化させてメモリセルにデータを記憶することが可能となり、更に、メモリセルに対する書き込み、消去動作条件として多様な選択が可能となる。
また、電圧パルス発生回路が、累積パルス印加時間が特定累積パルス印加時間を越えないように電圧パルスの累積パルス印加時間を調整することにより、可変抵抗素子が安定したスイッチング動作を行える制御が可能となる。これにより、メモリセルとして安定した書き替え動作が可能となり実用的な不揮発性記憶装置が実現できる。
更に、本発明に係る可変抵抗素子の駆動方法及び記憶装置は、前記電圧パルスの電圧振幅を制御することによって、前記特定累積パルス印加時間を制御することを特徴とする。
更に、本発明に係る可変抵抗素子の駆動方法及び記憶装置は、前記電圧パルスのパルス印加時間または累積パルス印加時間を制御することによって、前記電圧パルス印加後の前記可変抵抗素子の抵抗値を制御することを特徴とする。
更に、本発明に係る可変抵抗素子の駆動方法及び記憶装置は、前記抵抗履歴特性における前記累積パルス印加時間の増加に対する前記抵抗値の変化率が正の領域で、前記可変抵抗素子の抵抗値を可逆的に変化させることを特徴とする。
上記特徴の本発明に係る可変抵抗素子の駆動方法または記憶装置によれば、電圧パルスの電圧振幅を制御することによって、特定累積パルス印加時間を制御することにより、例えば、上記抵抗履歴特性における特定累積パルス印加時間を短くすることで、短期間の電圧パルス印加で可変抵抗素子の大きな抵抗変化を得ることが可能となり、読み出しマージンが大きく、且つ、高速読み出し可能な不揮発性記憶装置が実現できる。
また、前記電圧パルスのパルス印加時間または累積パルス印加時間を制御することによって、前記電圧パルス印加後の前記可変抵抗素子の抵抗値を制御することで、例えば、パルス印加時間または累積パルス印加時間の増加に対して抵抗値が一様に変化している時間領域で、パルス印加時間または累積パルス印加時間を調整することで、きめ細かな抵抗値の制御が可能となり、３値以上の多値レベルのデータ記憶が可能となる。また、パルス印加時間または累積パルス印加時間を上記抵抗履歴特性における特定累積パルス印加時間に等しいか、或いは、僅かに短い時間に設定することで、可変抵抗素子の大きな抵抗変化を得ることが可能となり、読み出しマージンの大きい不揮発性記憶装置が実現できる。
また、上記抵抗履歴特性における累積パルス印加時間の増加に対する抵抗値の変化率が正の領域で、可変抵抗素子の抵抗値を可逆的に変化させることにより、例えば、２つの記憶レベルを想定した場合に、低抵抗側と高抵抗側の２つの抵抗値として任意の値を選択でき、且つ、可変抵抗素子が安定したスイッチング動作を行える制御が可能となる。これにより、メモリセルとしてペロブスカイト型酸化物を有する可変抵抗素子を備えて不揮発性記憶装置を構成した場合に、上記特徴の駆動方法を適用することで、或いは、上記特徴の記憶装置を用いることで、安定した書き替え動作が可能な実用的な不揮発性記憶装置が実現できる。
更に、本発明に係る記憶装置は、前記メモリセルをマトリクス状に配列してなるメモリセルアレイを備え、前記電圧パルス発生回路が、前記可変抵抗素子の抵抗値を増加させて前記メモリセルにデータを書き込む書き込み時において、所定の極性と電圧振幅の書き込み電圧パルスを発生し、前記可変抵抗素子の抵抗値を減少させて前記メモリセルからデータを消去する消去時において、前記書き込み電圧パルスと逆極性で所定の電圧振幅の消去電圧パルスを発生し、前記可変抵抗素子の抵抗値を検出して前記メモリセルの記憶データを読み出す読み出し時において、前記書き込み電圧パルスと前記消去電圧パルスの何れかの極性で何れの電圧振幅よりも小さい電圧振幅の読み出し電圧パルスを、各別に発生可能に構成されていることを特徴とする。
上記特徴の記憶装置によれば、具体的に、メモリセルアレイ中の特定のメモリセルの可変抵抗素子に対して、書き込み電圧パルス、消去電圧パルス、または、読み出し電圧パルスを選択的に印加できるので、任意のメモリセルに対してデータの書き込み、消去、読み出しが行え、基本的なメモリ動作が可能となる。また、電圧パルス発生回路が、書き込み電圧パルスの累積パルス印加時間が抵抗履歴特性における特定累積パルス印加時間を越えないように制御することで、安定した書き込みと消去を可逆的に繰り返すことができ、実用的な不揮発性記憶装置が実現できる。
更に、本発明に係る可変抵抗素子の駆動方法及び記憶装置は、前記可変抵抗素子は、前記第１電極と前記第２電極間に印加する電圧パルスの極性に拘わらず、前記累積パルス印加時間の増加に対して前記抵抗値の変化率が正から負へと変化する前記抵抗履歴特性を呈することを特徴とする。
上記特徴によれば、印加する電圧パルスの極性に拘わらず、抵抗値を変化させる動作を安定して可逆的に実行することができる。従って、記憶装置として実用化する場合の設計自由度が高くなる。
更に、本発明に係る可変抵抗素子の駆動方法及び記憶装置は、前記可変抵抗素子に用いるペロブスカイト酸化物が、Ｐｒ，Ｃａ，Ｌａ，Ｓｒ，Ｇｄ，Ｎｄ，Ｂｉ，Ｂａ，Ｙ，Ｃｅ，Ｐｂ，Ｓｍ，Ｄｙの内から選択された少なくとも１種の元素と、Ｔａ，Ｔｉ，Ｃｕ，Ｍｎ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの内から選択された少なくとも１種の元素を含んで構成される酸化物であること特徴とし、更に好ましくは、前記ペロブスカイト酸化物が、Ｐｒ１−ＸＣａＸ［Ｍｎ１−ＺＭＺ］Ｏ３系（但し、ＭはＴａ，Ｔｉ，Ｃｕ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの中から選択される何れかの元素)、Ｌａ１−ＸＡＥＸＭｎＯ３系（但し、ＡＥはＣａ，Ｓｒ，Ｐｂ，Ｂａの中から選択される何れかの２価のアルカリ土類金属）、ＲＥ１−ＸＳｒＸＭｎＯ３系（但し、ＲＥはＳｍ，Ｌａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｄｙの中から選択される何れかの３価の希土類元素）、Ｌａ１−ＸＣｏＸ［Ｍｎ１−ＺＣｏＺ］Ｏ３系、Ｇｄ１−ＸＣａＸＭｎＯ３系、及び、Ｎｄ１−ＸＧｄＸＭｎＯ３系、の内の何れか１つの一般式（０≦ｘ≦１，０≦ｚ＜１）で表される系の酸化物であることを特徴とする。
上記特徴によれば、可変抵抗素子として大きな抵抗変化を得ることができ、当該可変抵抗素子を含むメモリセルを構成した場合に、メモリセルの読み出しマージンが大きくなり、安定したメモリ動作が可能となる。
また、本発明に係る可変抵抗素子の駆動方法及び記憶装置において、前記第２電極は、白金族金属の貴金属単体、該貴金属をベースとした合金、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの中から選択される酸化物導電体、及び、ＳＲＯ（ＳｒＲｕＯ３），ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ３），ＹＢＣＯ（ＹｂＢａ２Ｃｕ３Ｏ７）の中から選択される酸化物導電体の内の少なくとも１種類を含んでいることが好ましい。更に、前記第１電極は、白金族金属の貴金属，Ａｇ，Ａｌ，Ｃｕ，Ｎｉ，Ｔｉ，Ｔａの中から選択される金属単体またはその合金、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの中から選択される酸化物導電体、及び、ＳＲＯ（ＳｒＲｕＯ３），ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ３），ＹＢＣＯ（ＹｂＢａ２Ｃｕ３Ｏ７）の中から選択される酸化物導電体の内の少なくとも１種類を含んでいることが好ましい。
以下、本発明に係る可変抵抗素子の駆動方法及び記憶装置（以下、夫々を適宜「本発明方法」及び「本発明装置」と称す。）の実施の形態を、図面に基づいて説明する。
図１は、本発明方法及び装置に用いられる可変抵抗素子の基本的な構造を示す斜視図である。可変抵抗素子は、基本素子構造として、第２電極となる下部電極３とペロブスカイト型結晶構造の可変抵抗体２と第１電極となる上部電極１が順番に積層した積層構造となっている。
可変抵抗体２となるペロブスカイト型酸化物としては、化学式では「ＡＢＯ３」 で表示し、代表的にはチタン酸鉛(ＰｂＴｉＯ３)、チタン酸バリウム（ＢａＴｉＯ３）等があげられる。例えば、Ｐｒ，Ｍｎ系ペロブスカイト型酸化物も上記「ＡＢＯ３」の化学式で、「Ａ」の位置にＰｒが一部または全部置換され、「Ｂ」の位置にＭｎが一部または全部置換された場合となり、例えば、ＰｒＸＡ１−ＸＭｎＯ３系（０≦ｘ≦１） のような簡単な形態となることもでき、また、（ＰｒＸＡ１−Ｘ）（ＭｎｙＢ１-ｙ）Ｏ３系（０≦ｘ≦１，０≦ｙ＜１）等のようなＡまたはＢに置換される原子の数が増加する形態となることもできる。Ａは、Ｃａ，Ｌａ，Ｓｒ，Ｇｄ，Ｎｄ，Ｂｉ，Ｃｅの内から選択した少なくとも１種の元素、ＢはＴａ，Ｔｉ，Ｃｕ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの内から選択した少なくとも１種の元素を用いることができる。
可変抵抗体２となるペロブスカイト型構造の酸化物として、代表的には、（Ｐｒ，Ｃａ）ＭｎＯ３，ＳｒＴｉＯ３，（Ｂａ，Ｓｒ）ＴｉＯ３，ＬａＭｎＯ３，ＬａＴｉＯ３，（Ｎｄ，Ｓｒ）ＭｎＯ３，（Ｌａ，Ｓｒ）ＭｎＯ３等が挙げられる。
この種の材料は、電圧パルスの印加により電気抵抗が変化する現象を呈するが、その中でもＰｒ１−ｘＣａｘＭｎＯ３系の材料（ＰＣＭＯ膜）がより大きな電圧パルスによる抵抗値変化を示し、更に、ｘ＝０．３付近の組成が、本発明の可変抵抗体２として好ましい。
また、下部電極３としては、ペロブスカイト型酸化物との格子整合性が高く、高導電性及び高耐酸化性をもつＰｔ，Ｉｒ，Ｐｈ，Ｐｄに代表される白金族金属の貴金属単体或いは貴金属をベースとした合金、或いは、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの酸化物導電体、或いは、ＳＲＯ（ＳｒＲｕＯ３）やＬＳＣＯ（（ＬａＳｒ）ＣｏＯ３）やＹＢＣＯ（ＹｂＢａ２Ｃｕ３Ｏ７）等の酸化物導電体を利用することが好ましい。
一方、上部電極１は高温酸素雰囲気下に必ずしも晒されないため、これらＰｔ、Ｉｒ，Ｒｕ等のような貴金属元素に限定されず、Ａｇ、Ａｌ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ等の金属や酸化物導電体等の様々な材料が適用可能である。
図１に示す基本構造の可変抵抗素子の形成方法は、本実施形態では以下のとおりである。
下地基板上（図示せず）に、スパッタリング法にて下部電極３としてＰｔ膜を形成した。本実施形態では、スパッタリング法で行ったが、真空蒸着法等の各種手法を適宜用いても構わないが、配向性制御、応力制御の観点から成長パラメータを広範囲で設定できるスパッタリング法が好ましい。
尚、下部電極３と下地基板との間には、密着性改善或いは反応防止のための密着層或いはバリア層を適宜挿入してもよい。例えば、ＢＰＳＧ膜或いはシリコン酸化膜上に下部電極３を形成する場合、Ｔｉ、ＴｉＯｘ、ＡｌｘＯｙ等を挿入することが有効である。また、シリコン基板を用いて基板−下部電極間と電気的接続を確保する場合、Ｐｔ−Ｓｉ間或いはＰｔ−タングステンプラグで顕著な合金化や界面で酸化反応が生ずるため、導電性且つバリア性を有するＴｉ、ＴｉＮ、Ｔｉ１−ＸＡｌＸＮ、ＴａＮ、ＴｉＳｉＮ、ＴａＳｉＮ等を下部電極３とＳｉ基板間或いは下部電極とタングステンプラグ間に挿入することが有効である。
次に、スパッタリング法にて、可変抵抗体２となるＰＣＭＯ膜を成膜温度５００℃で下部電極３上に形成した。この時、ＰＣＭＯ膜の形状は下部電極の電極面サイズより小さく、但し上部電極１より大きくなるように設計し、ＰＣＭＯ膜の膜厚を１００ｎｍとした。
更に、可変抵抗体２上にスパッタリング法にて上部電極１としてＰｔ膜を、可変抵抗体２のサイズより更に小さくなる形状に形成した。上記のようにして、基本構造となる可変抵抗素子を作成した。本実施形態においては、上部電極１、可変抵抗体２、及び、下部電極３の大きさを順次変更した形状に設計した。上下両電極１，３のサイズは異なっていることが好ましく、可変抵抗体２は小さい電極より大きくすることが好ましい。
次に、図１に示した可変抵抗素子に印加する電圧パルスの累積パルス印加時間とその抵抗値との関係について説明する。先ず、図２に、上述の要領で作製された可変抵抗素子４１への電圧パルスの印加に対する抵抗値、及び、Ｉ−Ｖ特性を測定するための測定系の構成を示す。当該測定系は、パルスジェネレータ４２、デジタルオシロスコープ４３、パラメータアナライザ４４、及び、切り替えスイッチ４５を備えて構成される。パラメータアナライザ４４は、例えば、アジレントテクノロジー社製の型番４１５６Ｂを用い、電流電圧測定器として使用する。可変抵抗素子４１に、パルスジェネレータ４２とデジタルオシロスコープ４３及びパラメータアナライザ４４を、切替スイッチ４５を介して接続する。電圧パルス印加時には、切替スイッチ４５を操作してパルスジェネレータ４２と可変抵抗素子４１を電気的に接続して電圧パルスを印加する。この時発生させる電圧パルスをデジタルオシロスコープ４３にて監視する。続いて、切替スイッチ４５をパラメータアナライザ４４に接続して（パルスジェネレータ４２とは切断して）、可変抵抗素子４１のＩ−Ｖ特性を測定する。
可変抵抗素子４１の上部電極にパルスジェネレータ４２からの電圧パルスとして印加電圧−４Ｖ（電圧振幅４Ｖの負極性パルス）、パルス幅（パルス印加時間）１０ｎ秒で印加し、印加後の抵抗値をパラメータアナライザ４４でＩ−Ｖ特性を測定して求める。測定後、再び、可変抵抗素子４１にパルスジェネレータ４２からの電圧パルスを印加電圧−４Ｖ、パルス幅１０ｎ秒で印加して、印加後の抵抗値をパラメータアナライザ４４でＩ−Ｖ特性を測定して求める。次に、測定時間を短縮するために、印加電圧−４Ｖで電圧パルスのパルス幅のみを３０ｎ秒に変更して同様に電圧パルスを印加し、Ｉ−Ｖ特性を測定することを数回繰り返す。同様に、電圧パルスのパルス幅を、１００ｎ秒、３００ｎ秒、１μ秒、３μ秒、１０μ秒、３０μ秒、１００μ秒と、順次延長しながら印加し、Ｉ−Ｖ特性の測定を行った。
Ｉ−Ｖ特性の測定は、上記電圧パルスの印加毎に行い、−１Ｖから＋１Ｖまで０．１Ｖステップで電圧を印加し、各ステップの電流値を測定する。本実施形態で用いた可変抵抗素子は、−４Ｖの電圧パルスを印加することで抵抗値は変化するが、−１Ｖから＋１Ｖの比較的低い電圧を印加しても抵抗値が殆ど変化しないため、電圧パルス印加後の可変抵抗素子の抵抗値を、以降の電圧パルス印加に影響を与えずに測定できる。
尚、上記抵抗値の測定において、電圧パルスの印加を複数回に分けて断続的に行い、電圧パルスの印加毎に抵抗値の測定を実施したとしても、抵抗値測定時に可変抵抗素子に印加する電圧は、可変抵抗素子に対して実質的に抵抗変化を来たさない電圧であるため、抵抗値変化率測定のために印加した各電圧パルスは、可変抵抗素子にとっては順次累積加算される。従って、上述のように短いパルス幅の電圧パルスの印加に代えて、それらのパルス幅の合計のパルス幅を有する単発の電圧パルスを印加しても、可変抵抗素子は後述する抵抗履歴特性に従って対応する抵抗値を呈する。
図３に、上記の測定により得られた、印加した電圧パルスのパルス印加時間の累積値（累積パルス印加時間）と対応する可変抵抗素子の抵抗値をプロットしたものを示す。図３の横軸は印加した電圧パルスの累積パルス印加時間を対数表示し、縦軸は抵抗値を示している。縦軸の抵抗値は、上記各時点での−１Ｖから＋１Ｖの電圧範囲でＩ−Ｖ特性を測定した値から、代表的に＋０．８Ｖを印加した時の電流値より抵抗値に換算して導出した。以下、この抵抗値の換算に用いる電圧を「抵抗測定電圧」と称す。尚、本実施形態では、下部電極を基準として、上部電極に、電圧パルスとして正の電圧を印加する場合を正極性の電圧パルス、負の電圧を印加する場合を負極性の電圧パルスと定義する。従って、正極性の電圧パルスの場合、下部電極に０Ｖを印加し上部電極に正電圧を印加する場合、上部電極に０Ｖを印加し下部電極に負電圧を印加する場合、下部電極に負電圧を印加し上部電極に正電圧を印加する場合の３通りの電圧印加パターンが考えられる。また同様に、負極性の電圧パルスの場合も３通りの電圧印加パターンが考えられる。
このように電圧パルスの印加時間を累積して抵抗値測定した結果、可変抵抗素子は、累積パルス印加時間と抵抗値との関係において、図３に示すように、電圧パルス印加当初は、可変抵抗素子が作製された状態が有する抵抗値の状態をほぼ維持し（以下、この抵抗値が電圧パルス印加にも拘わらず殆ど変化せず、低抵抗状態が維持されている状態を「初期状態」と称す。）、続いて、正の抵抗値変化率を有する期間（つまり、累積パルス印加時間の増加に対し抵抗値が増加する領域）があり、その後、抵抗値の変化率が正から負へ変化する極大点（図３中（Ｃ）で表示）を経過し、当該極大点を経過後、電圧パルスの印加に伴い、抵抗値は逆に低下することが判明した。以下、当該極大点となる累積パルス印加時間を「特定累積パルス印加時間」と称する。本実施形態で用いる可変抵抗素子の場合には、累積パルス印加時間が５×１０−７秒以下では抵抗値が約１．０×１０４Ωのままであり、１×１０−６秒を超えてから７×１０−５秒の間に抵抗値が約７．０×１０４Ωまで上昇する。そして、累積パルス印加時間が７×１０−５秒以上となると抵抗値が減少し始め、１×１０−２秒では約１．０×１０４Ω程度まで下がる。
可変抵抗素子が示す抵抗値の変化率が正から負へ変化する極大点を呈する形状、つまり山のようなピーク形状は、可変抵抗素子の製造方法や素子構造、素子を構成する材料、形成方法及び印加する電圧パルス等によりその極大点の位置（特定累積パルス印加時間）や極大点における抵抗値は異なるが、ペロブスカイト型酸化物からなる電圧パルスの印加で抵抗値が変化し得る可変抵抗素子では、抵抗値の変化率が正から負へ変化する形状、つまり山のようなピーク形状となることが判明した。尚、この特性曲線を本発明者らは「抵抗履歴曲線」と称し、また、当該特性を「抵抗履歴特性」と称す。
また、図３に示す結果は上述したように比較的幅の短い電圧パルスを累積して印加した時の抵抗値の変化であるが、電圧パルスを累積する方法ではなく、累積パルス印加時間に相当するパルス幅を有する単一の電圧パルスとして印加することにより測定した場合にも略同じ抵抗履歴特性となることも確認した。
図４に、Ｉ−Ｖ特性から抵抗値を換算する際の電圧値（抵抗測定電圧）をパラメータとする抵抗履歴曲線を示す。横軸及び縦軸の表示は図３と同じである。縦軸の抵抗値は、Ｉ−Ｖ特性から各抵抗測定電圧において算出した抵抗値であり、各抵抗履歴曲線は抵抗測定電圧０．２Ｖ、０．４Ｖ、０．６Ｖ、０．８Ｖ、１．０Ｖにおける抵抗値を夫々プロットしたものである。抵抗測定電圧の違いにより抵抗の変化率も変化し、特に初期状態から極大点までの抵抗変化は、抵抗測定電圧が高電圧になるほど減少することを確認した。
図５に、可変抵抗素子の３つの異なる累積パルス印加時間におけるＩ−Ｖ特性を示す。縦軸は電流値を示し、横軸は−１Ｖから＋１Ｖの電圧を示す。図３の抵抗履歴曲線において、累積パルス印加時間が２×１０−７秒の抵抗値変化が殆ど無い初期状態（ａ）の場合と、累積パルス印加時間が８×１０−６秒の正の抵抗値変化率で変化している途中（ｂ）の場合と、特定累積パルス印加時間４×１０−５秒において略抵抗値変化率がゼロに達した（ｃ）の場合の夫々のＩ−Ｖ特性を、図５に示している。即ち、可変抵抗素子は、図３に示す抵抗履歴曲線の各累積パルス印加時間において固有のＩ−Ｖ特性を示すことが明確になった。低抵抗の初期状態領域（ａ）の場合には、略線形なＩ−Ｖ特性を示しているが、抵抗履歴曲線の山の中腹（ｂ）の場合には（ａ）の場合に比べてＩ−Ｖ特性の傾きが小さくなり、且つ、非線形性が現れている。更に、抵抗履歴曲線の極大点（ｃ）の場合には（ｂ）の場合に比べてＩ−Ｖ特性の傾きが小さくなり、且つ、非線形性がより強く現れている。
本発明者らは、上記抵抗履歴特性について更に検討を進めることにより、新たな知見を得たので以下説明する。
図６は、抵抗履歴特性の可逆性を説明する図である。また、図７（ａ）は、図６の２つの抵抗履歴曲線における低抵抗状態と高抵抗状態での夫々のＩ−Ｖ特性を測定した図である。
図３に示した抵抗履歴特性の測定と同様に、上部電極に負極性の−４Ｖの電圧パルスを繰り返し印加して、抵抗の変化率が正から負に変化する極大点を見出すまで、抵抗履歴曲線を導出した。この結果を図６（ａ）に示す。本測定で用いた可変抵抗素子では、累積パルス印加時間１×１０−５秒まで初期状態の抵抗値８×１０３Ωのまま殆ど変化せず、累積パルス印加時間１×１０−５秒から抵抗値が上昇し始め、７×１０−５秒で最大抵抗値５．７×１０４Ωまで上昇し、高抵抗状態になった。尚、上記各抵抗値をＩ−Ｖ特性から換算した抵抗測定電圧は０．８Ｖである。
次に、高抵抗状態から初期状態の低抵抗状態に戻すため、抵抗履歴特性の特定累積パルス印加時間より短いパルス印加時間で逆極性の電圧パルスを複数回印加し、略初期状態の抵抗値になるようにした。具体的には＋４Ｖで数μ秒の正極性の電圧パルスを上部電極に２〜３回印加することにより初期状態の抵抗値である８×１０−３Ω程度に略復帰した。
更に、略初期状態の抵抗値に戻ったところから先程と同様に再び負極性の−４Ｖの電圧パルスを繰り返し印加して、抵抗履歴曲線を導出した。この結果を図６（ｂ）に示す。図６（ｂ）に示すように、累積パルス印加時間１×１０−５秒付近まで初期状態の抵抗値８×１０３Ωで殆ど抵抗変化を示さず、１×１０−５秒付近から上昇し始め、累積パルス印加時間７×１０−５秒で最大抵抗値５．７×１０４Ωまで上昇した。その後、累積パルス印加時間２×１０−３秒に４．０×１０３Ω程度まで抵抗値が漸次減少した。尚、上記各抵抗値をＩ−Ｖ特性から換算した抵抗測定電圧は０．８Ｖである。
図６に示すように、極大点に達するまで順次１回目の負極性の電圧パルスを印加して導出した抵抗履歴曲線（図６（ａ））と、極大点近傍にまで高抵抗状態に至った後、一旦初期状態の低抵抗状態に戻し、次に２回目の負極性の電圧パルスを印加して導出した抵抗履歴曲線（図６（ｂ））では、略同じ抵抗履歴曲線が得られた。
また、図７（ａ）に、図６（ａ）及び（ｂ）に示す各抵抗履歴曲線における低抵抗状態と高抵抗状態の２つの累積パルス印加時間での計４つのＩ−Ｖ特性を示す。１回目の電圧パルスを印加する前における初期状態でのＩ−Ｖ特性を曲線ａとして示し、−４Ｖの負極性の１回目の電圧パルスを印加し、抵抗履歴曲線が極大点となったときの特定累積パルス印加時間でのＩ−Ｖ特性を曲線ｃとして示す。また、正極性の＋４Ｖの電圧パルスを印加して略初期状態の抵抗値に復帰した時のＩ−Ｖ特性を曲線Ａとして示し、再び−４Ｖの負極性の２回目の電圧パルスを印加し、抵抗履歴曲線が極大点となったときの特定累積パルス印加時間でのＩ−Ｖ特性を曲線Ｃとして示す。この時の抵抗履歴曲線上での測定箇所を示したのが図７（ｂ）である。図７（ａ）に示した４つのＩ−Ｖ特性は、図７（ｂ）に示した４つの測定時点でのＩ−Ｖ特性である。図７（ａ）に示すように、曲線ａと曲線Ａは略同じ形状となっており、曲線ｃと曲線Ｃも略同じ形状となっていることが明らかである。つまり、負極性の電圧パルスを印加して抵抗値を変化させて高抵抗状態にした時も、正極性の電圧パルスの印加により低抵抗状態に戻してから、再び負極性の電圧パルスを印加した時も、抵抗値を高抵抗状態に変化させるための累積パルス印加時間が特定累積パルス印加時間に達するまでであれば、可変抵抗素子は、低抵抗状態と高抵抗状態間のスイッチング動作を繰り返しても、各抵抗状態でのＩ−Ｖ特性は、初期の特性が維持されることが分かった。
図８は、抵抗履歴曲線の非可逆性を説明する図である。また、図９（ａ）は、図８の２つの抵抗履歴曲線における低抵抗状態と高抵抗状態での夫々のＩ−Ｖ特性を測定した図である。
図６に示す抵抗履歴曲線の導出と同様に、負極性の−４Ｖの電圧パルスを繰り返し印加して、抵抗履歴曲線の極大点を越えて、抵抗値が下がるまで抵抗履歴曲線を導出した。この結果を図８（ａ）に示す。本測定で用いた可変抵抗素子では、累積パルス印加時間１×１０−５秒まで初期状態の抵抗値８×１０３Ωのまま殆ど変化せず、累積パルス印加時間１×１０−５秒から抵抗値が上昇し始め、７×１０−５秒で最大抵抗値５．７×１０４Ωまで上昇した。その後、累積パルス印加時間を長くすることで抵抗値は低下するが、更に累積パルス印加時間が３×１０−４秒になるまで測定を続けた。累積パルス印加時間が３×１０−４秒となった時、抵抗値は約２．５×１０４Ωまで低下した。次に、先程と同様に、抵抗履歴曲線の特定累積パルス印加時間より短いパルス印加時間で逆極性の電圧パルスを複数回印加し、略初期状態の抵抗値になるようにした。具体的には＋４Ｖで数μ秒の正極性の電圧パルスを上部電極に２〜３回印加することにより初期状態の抵抗値である８×１０−３Ω程度に略復帰した。
更に、略初期状態の抵抗値に戻ったところから先程と同様に再び負極性の−４Ｖの電圧パルスを繰り返し印加して、抵抗履歴曲線を導出した。この結果を図８（ｂ）に示す。図８（ｂ）に示すように、抵抗値が初期状態の８×１０３Ωから、累積パルス印加時間３×１０−６秒付近までは略抵抗変化を呈さず、３×１０−６秒を過ぎた付近から抵抗値が僅かに上昇し始め、５×１０−５秒の時に抵抗値が最大値となったが、その抵抗値は２．５×１０４Ωまでしか上昇しなかった。その後、累積パルス印加時間２×１０−３秒に１．０×１０３Ω位まで抵抗値が漸次低下した。尚、上記各抵抗値をＩ−Ｖ特性から換算した抵抗測定電圧は０．８Ｖである。
図８に示すように、１回目の負極性の電圧パルス印加で導出した抵抗履歴曲線（図８（ａ））と、抵抗履歴曲線の極大点を越えた後に初期状態の低抵抗状態に戻して２回目の負極性の電圧パルスを印加して導出した抵抗履歴曲線（図８（ｂ））では大きく異なる結果となった。
また、図９（ａ）に、図８（ａ）及び（ｂ）に示す各抵抗履歴曲線における低抵抗状態と高抵抗状態の２つの累積パルス印加時間での計４つのＩ−Ｖ特性を示す。１回目の電圧パルスを印加する前における初期状態でのＩ−Ｖ特性を曲線ａとして示し、−４Ｖの負極性の１回目の電圧パルスを印加し、抵抗履歴曲線が極大点となったときの特定累積パルス印加時間でのＩ−Ｖ特性を曲線ｃとして示す。また、正極性の＋４Ｖの電圧パルスを印加して略初期状態の抵抗値に復帰した時のＩ−Ｖ特性を曲線Ａとして示し、再び−４Ｖの負極性の２回目の電圧パルスを印加し、抵抗履歴曲線が極大点となったときの累積パルス印加時間でのＩ−Ｖ特性を曲線Ｃとして示す。この時の抵抗履歴曲線上での測定箇所を示したのが図９（ｂ）である。図９（ａ）に示した４つのＩ−Ｖ特性は、図９（ｂ）に示した４つの測定時点でのＩ−Ｖ特性である。図９（ａ）に示すように、曲線ａと曲線Ａは略同じ形状をしているが、高抵抗状態である曲線ｃと曲線Ｃとは相違しており、曲線Ｃの非線形性の特徴がより顕著に現れていることが分かった。つまり、累積パルス印加時間を抵抗履歴曲線の抵抗値の変化率が正から負となる極大点（特定累積パルス印加時間）を越えて、抵抗値が下がったところまで長くすると、逆極性の電圧パルスを印加して、抵抗値を初期状態の低抵抗状態としても、再度、負極性の電圧パルスを印加して得られる抵抗履歴曲線は極大点を与える累積パルス印加時間も極大点での抵抗値及びＩ−Ｖ特性も変化している。即ち、可変抵抗素子に印加する電圧パルスの累積パルス印加時間を特定累積パルス印加時間よりも長くすることによって、可変抵抗素子の特性になんらかの変化が生じていると推測される。
かかる可変抵抗素子について見出した新規な特性から、本発明者らは可変抵抗素子について以下の示す本発明方法及び本発明装置に至った。
図１０は、可変抵抗素子の抵抗履歴特性に基づいて可変抵抗素子に電圧パルスを印加した場合の、本発明方法における可変抵抗素子のスイッチング動作の一例を説明する図である。
上述の製造方法で作製した可変抵抗素子は、電圧パルス印加前には低抵抗状態Ａ（約１．０×１０４Ω）となっている。この状態から所望の高抵抗状態、例えば２．５×１０４Ωの抵抗値にするためには、単発の電圧パルスのパルス幅を、抵抗履歴特性の特定累積パルス印加時間（図１０に示す実施例では５０μ秒）以下である３μ秒に設定する。つまり、−４Ｖの印加電圧の負極性の電圧パルスのパルス幅を３μ秒に設定することにより、高抵抗状態Ｂとすることができる。
また、＋４Ｖの印加電圧の正極性の電圧パルスを印加することにより、再び低抵抗状態Ａに戻すことができる。ここで、再び負極性の電圧パルスのパルス幅を３μ秒に設定することにより、高抵抗状態Ｂとすることができる。即ち可逆的に抵抗値が低抵抗状態Ａと高抵抗状態Ｂの間で変化し、抵抗履歴曲線における各抵抗値は、次に電圧パルスが印加されるまでその値が維持される。
本実施例ではパルス幅を３μ秒に設定したが、パルス幅１μ秒の電圧パルスを３回連続印加することで所望の抵抗値にしても構わない。
次に、図１１（ａ）に、上述の製造方法で作成した可変抵抗素子に、印加電圧−４Ｖの負極性電圧パルスをパルス幅１０μ秒で印加した後に、パルス幅１μ秒の印加電圧４Ｖの正極性電圧パルス、パルス幅５μ秒の印加電圧−４Ｖの負極性電圧パルスを交互に印加した時の抵抗値の変化を示す。図１１（ａ）において、電圧パルス印加前は、初期状態の低抵抗状態（約１．０×１０４Ω）、つまり、図１１（ｂ）に示す抵抗履歴曲線上の低抵抗状態Ａであるが、パルス幅１０μ秒の印加電圧−４Ｖの負極性電圧パルスを印加したことによって高抵抗状態（５．５×１０４Ω）に変化し、つまり抵抗履歴曲線の抵抗値の変化率が正から負へ変化する領域近くの高抵抗状態Ｂにすることができる。パルス幅１μ秒の印加電圧４Ｖの正極性電圧パルスを引き続き印加することによって、約３．０×１０４Ωの抵抗に変化し、つまり抵抗履歴曲線の抵抗値の変化率が正の領域の中央部分或いはそれより低抵抗側にある低抵抗状態Ｃに移動する。更に、パルス幅５μ秒の印加電圧−４Ｖの負極性電圧パルスとパルス幅１μ秒の印加電圧４Ｖの正極性電圧パルスを交互に印加することによって、可変抵抗素子の抵抗値は高抵抗状態Ｂと低抵抗状態Ｃの間を移動する。
以上より、抵抗履歴特性を利用するスイッチング動作は、図１０に示すように、初期状態の低抵抗状態Ａと正の抵抗変化率を示す抵抗履歴曲線の傾斜領域での高抵抗状態Ｂの間で行うこともできるが、図１１に示すように、抵抗履歴曲線の正の抵抗変化率を示す傾斜領域内にスイッチング動作の高抵抗状態Ｂと低抵抗状態Ｃの両状態を設定することも可能である。
図１２は、可変抵抗素子にパルス幅３μ秒の正極性と負極性の電圧パルスを交互に印加した時の抵抗値の変化を実線で示している。図１０で説明したように、負極性の電圧パルスの印加により高抵抗状態（約２．５×１０４Ω）となり、続いて印加した正極性の電圧パルスにより低抵抗状態（１．２×１０４Ω程度）にすることができた。各抵抗状態は次の電圧パルスが印加されるまで、その抵抗状態が維持される。このことは、可変抵抗素子が不揮発性の記憶素子としてスイッチング動作できることを示している。尚、図１２に示す実施例では、これまでに示した実施例と異なり、初期状態の低抵抗状態から正極性の電圧パルスの印加により高抵抗状態に抵抗値が変化する場合を示している。
上記スイッチング動作は同じ電圧パルスの印加条件により継続可能であるが、電圧パルスの累積パルス印加時間が抵抗履歴特性の特定累積パルス印加時間を越えた時点での特性を確認したので説明する。
図１２において、−４Ｖ／＋４Ｖの両極性の電圧パルス印加による安定したスイッチング動作の後、抵抗履歴特性の特定累積パルス印加時間よりも長いパルス幅の１００μ秒の負極性の電圧パルスを印加する。この長い印加時間で負極性の電圧パルスを印加しても高抵抗状態Ｂ（２.５×１０４Ω）とすることができる。次に、正極性（印加電圧＋４Ｖ）の電圧パルスをパルス幅３μ秒で印加することにより、再び低抵抗状態（１.０×１０４Ω）に戻すことができる。しかし、更に、再び負極性（印加電圧−４Ｖ）の電圧パルスをパルス幅３μ秒に設定して印加しても、抵抗値は１.３×１０４Ω程度の低抵抗状態（１.０×１０４Ω）に近い値にしかならず、高抵抗状態（約２.５×１０４Ω）とすることができないことが判明した。これ以降に正極性、負極性の電圧パルスを交互に印加しても１．２×１０４から１．４×１０４Ω程度に抵抗値が変動するだけであり、抵抗履歴特性の特定累積パルス印加時間を超えない状態でのスイッチング動作と同程度の高抵抗状態にすることができなかった。
従って、本実施例で用いた可変抵抗素子に印加する電圧パルスのパルス幅を抵抗履歴特性の特定累積パルス印加時間（初期状態から極大点に至るまでの累積パルス印加時間）以下に設定することによって、可変抵抗素子の抵抗値を可逆的に変化させることができる。このような可変抵抗素子を用いて不揮発性メモリセルを構成した場合には、データを書き込むための書き込み電圧パルスのパルス幅を抵抗履歴特性の特定累積パルス印加時間以下に設定し、書き込みデータを消去する時には、書き込み電圧パルスとは逆極性の消去電圧パルスを印加すればよい。このように設定することにより、書き込みと消去を交互に繰り返し行える不揮発性記憶装置を提供することができる。
次に、図１３を用いて可変抵抗素子の抵抗履歴特性の電圧依存性について説明する。
図１に示す基本構造の可変抵抗素子を用いて、図３に示す抵抗履歴曲線を測定したのと同様の方法で、電圧パルスの印加電圧を、−４．０Ｖ、−５．０Ｖ、−６．０Ｖ、−７．０Ｖと変えて測定した抵抗履歴曲線を、図１３に示す。
図１３に示す例での可変抵抗素子では、印加する電圧パルスの電圧により下記のような抵抗履歴曲線が測定された。
印加電圧−４．０Ｖの電圧パルスでは、累積パルス印加時間４×１０−６秒付近から抵抗値が上昇し始め、累積パルス印加時間１×１０−４秒で最大抵抗値７２０００Ωとなり、その後電圧パルスを継続して印加することによって抵抗値が低下し始め、累積パルス印加時間１．０×１０−３秒で１．５×１０４Ωとなり略初期状態の抵抗値となる抵抗履歴曲線が得られた。
印加電圧−５．０Ｖの電圧パルスでは累積パルス印加時間２×１０−７秒付近から抵抗値が上昇し始め、累積パルス印加時間７．０×１０−６秒で最大抵抗値９．８×１０４Ωとなり、その後電圧パルスを継続して印加することによって抵抗値が低下し始め、累積パルス印加時間６．０×１０−５秒で１．５×１０４Ωとなり略初期状態の抵抗値となる抵抗履歴曲線が得られた。
印加電圧−６．０Ｖの電圧パルスでは累積パルス印加時間１×１０−７秒付近から抵抗値が上昇し始め、累積パルス印加時間２×１０−６秒で最大抵抗値１．１×１０５Ωとなり、その後電圧パルスを継続して印加することによって抵抗値が低下し始め、累積パルス印加時間１．０×１０−５秒で１．８×１０４Ωとなり略初期状態の抵抗値となる抵抗履歴曲線が得られた。
印加電圧−７．０Ｖの電圧パルスでは累積パルス印加時間１×１０−７秒付近から抵抗値が上昇し始め、累積パルス印加時間１×１０−６秒で最大抵抗値１．３×１０５Ωとなり、その後電圧パルスを継続して印加することによって抵抗値が低下し始め、累積パルス印加時間６．０×１０−６秒で１．５×１０４Ωとなり略初期状態の抵抗値となる抵抗履歴曲線が得られた。
図１３に示すように、印加する電圧パルスの電圧振幅が高ければ抵抗値も大きくなる傾向にあり、また、極大値に至るまでの特定累積パルス印加時間が短くなる傾向があることが判明した。従って、印加する電圧パルスの電圧振幅に応じた抵抗履歴特性における特定累積パルス印加時間よりも短いパルス幅に設定した電圧パルスを印加しないと安定したスイッチング動作が得られないことが判明した。
次に、図１４に、パルス幅３μ秒の単発の電圧パルス印加時における電圧振幅（絶対値）と抵抗値の関係を示す。図１４において、Ｉ−Ｖ特性から抵抗値を換算する際の抵抗測定電圧は０．８Ｖである。図１４に示す例では、電圧振幅が２．０Ｖ以下の場合には抵抗値は殆ど変化しないが、電圧振幅が２．５Ｖを超えると抵抗値が大きく増大し始めることが判明した。従って、本実施例において可変抵抗素子として用いるためには、電圧パルスの電圧振幅を２．５Ｖ以上に設定する必要があることが分かった。本実施例では、略２．５Ｖが書き込み動作を可能とする電圧振幅の閾値電圧となる。尚、本実施例では抵抗値が変化し始める閾値電圧は２．５Ｖ以上であったが、可変抵抗素子の製造プロセスや素子構造の変更により当該閾値電圧が変化することが分かっている。本発明における可変抵抗素子を用いてメモリセルを形成して記憶装置を構成する場合において、メモリセルの集積化、メモリセルに対する書き込み、消去、読み出し等の各種動作における低消費電力化を考慮すれば、更に低い閾値電圧にすることが望ましい。また、本実施例では、可変抵抗素子の抵抗値を導出するために０．８Ｖの電圧で行ったが、抵抗測定電圧は閾値電圧以下であればよい。
つまり、可変抵抗素子を用いてメモリセルを形成して記憶装置を構成する場合において、書き込み電圧パルスとして閾値電圧以上の電圧振幅のものを印加することによって、抵抗値を変化させることができ、パルス幅を抵抗履歴特性の特定累積パルス印加時間より短くすることによって、繰り返し書き込み、消去を行うことができ、閾値電圧以下の電圧振幅で記憶データの抵抗値に影響を及ぼさずにメモリセルの読み出しを行うことができる。
以上、主として、初期状態から負極性の電圧パルスを継続的に印加した場合の可変抵抗素子が示す抵抗履歴特性に関する知見について説明したが、以下、初期状態から正極性の電圧パルスを継続的に印加した場合の可変抵抗素子が示す抵抗履歴特性について説明する。
図１５に、図３に示す抵抗履歴特性の測定と同じ試料を用いて、可変抵抗素子に正極性の印加電圧＋４Ｖの電圧パルスを印加した時の結果を示す。
図１で示した基本構造に対して、負極性の印加電圧−４Ｖの電圧パルスの代わりに正極性の印加電圧＋４Ｖの電圧パルスを印加して、図３に示した抵抗履歴特性を測定した時と同様にして、抵抗履歴特性の測定を行った。図１５に示すように、負極性の電圧パルスを印加した時と同様の山型の抵抗履歴曲線を示す抵抗履歴特性が得られることが判明した。しかしながら、累積パルス印加時間が１．０×１０−５秒から抵抗値が増加し始め、極大点である特定累積パルス印加時間が９．０×１０−５秒の時に抵抗値が９．３×１０４Ωとなり、負極性の電圧パルスを印加した時とは異なる抵抗値となった。
また、正極性の電圧パルスを印加した場合においても、負極性の電圧パルスを印加した場合と同様に、本実施例で用いた可変抵抗素子に印加する電圧パルスのパルス幅を、抵抗履歴特性の特定累積パルス印加時間以下に設定することによって、スイッチング動作することが確認できた。つまり、初期状態から最初に正極性（印加電圧＋４Ｖ）の電圧パルスを印加することによって抵抗値は抵抗履歴曲線を辿って高抵抗状態になり、次に、逆極性である負極性（印加電圧−４Ｖ）の電圧パルスを印加することによって初期状態の低抵抗状態に戻る。
従って、本発明方法では、最初に印加する電圧パルスの極性により、負極性の電圧パルス印加時に可変抵抗素子を高抵抗状態とする電圧パルスの極性、及び、電圧パルス印加時に可変抵抗素子を低抵抗状態とする電圧パルスの極性を制御することが可能となる。
次に、以上詳細に説明した極めて特徴的な抵抗履歴特性を有する可変抵抗素子を用いた本発明装置について説明する。
図１６に、本発明装置１０の一実施形態の概略のブロック構成を示す。図１６に示すように、本発明装置１０は、上記可変抵抗素子を有するメモリセルを行方向及び列方向にマトリクス状に配列してなるメモリセルアレイ１１を備え、各メモリセルにおいて可変抵抗素子の抵抗値の変化によりデータを記憶し、読み出すことができる構成となっている。詳細には、メモリセルアレイ１１は、同一列に配列した各メモリセルの可変抵抗素子の下部電極を互いに接続して列方向に延伸させてビット線を形成し、同一行に配列した各メモリセルの可変抵抗素子の上部電極を行方向に延伸する共通のワード線に接続して構成される。従って、本実施形態では、メモリセルは可変抵抗素子だけを備え、メモリセルを選択するための選択トランジスタ等の素子を備えていない形態を例示するが、例えば、メモリセルを可変抵抗素子と選択トランジスタで構成しても構わない。
図１６に示すように、本発明装置１０は、メモリセルアレイ１１の周辺回路として、制御回路１２、読み出し回路１３、ワード線デコーダ１４、ビット線デコーダ１５、電圧パルス発生回路１６を備える。
制御回路１２は、メモリセルアレイ１１の書き込み、消去、読み出しの制御を行う。アドレス信号に対応したメモリセルアレイ１１内の特定のメモリセルにデータが記憶され、そのデータは読み出し回路１３を介し、外部装置に出力される。制御回路１２は、アドレス信号、書き込み時のデータ入力、制御入力信号に基づいて、ワード線デコーダ１４、ビット線デコーダ１５、電圧パルス発生回路１６を制御して、メモリセルアレイ１１の読み出し動作、書き込み動作、及び、消去動作を制御する。図１６に示す例では、制御回路１２は、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
ワード線デコーダ１４は、メモリセルアレイ１１の各ワード線に接続し、アドレス信号に対応するメモリセルアレイ１１のワード線を選択し、ビット線デコーダ１５は、メモリセルアレイ１１の各ビット線に接続し、アドレス信号に対応するメモリセルアレイ１１のビット線を選択する。
電圧パルス発生回路１６は、メモリセルアレイ１１の読み出し動作、書き込み動作、及び、消去動作に必要なビット線、ワード線の各電圧を発生する。書き込み動作時には、アドレス信号により選択されるメモリセルの可変抵抗素子の上部電極と下部電極間にのみ閾値電圧より大きな電圧の電圧パルスが印加されるようにビット線、ワード線の各電圧が設定され、選択・非選択ビット線及び選択・非選択ワード線に対して、電圧パルス発生回路１６からビット線デコーダ１５とワード線デコーダ１４を夫々介して印加される。書き込み電圧パルスは、制御回路１２により設定されたパルス幅で印加時間が制御され、選択メモリセルの可変抵抗素子に印加されて書き込みが行われる。ここで、パルス幅は、可変抵抗素子の抵抗履歴特性の特定累積パルス印加時間よりも短くする必要がある。パルス幅が長い場合には繰り返し書き換え可能な記憶装置として動作しないためである。
本実施形態において、選択メモリセルの可変抵抗素子にのみ、閾値電圧より大きい電圧振幅の電圧パルスを印加し、その他の非選択メモリセルの可変抵抗素子に閾値電圧を超える電圧印加がなされないように、選択的に書き込みを行う一例を以下に説明する。ここで、閾値電圧が２．５Ｖ、書き込み電圧パルスの電圧振幅が４Ｖ、パルス極性が正極性の場合を想定する。
先ず、全てのワード線とビット線に閾値電圧より低電圧の中間電圧２Ｖを印加する。この状態では、全てのメモリセルに対して電圧が印加されていない状態である。次に、選択ビット線の印加電圧を接地電位に下げる。この時点で、選択ビット線に接続する１列のメモリセルの可変抵抗素子には２Ｖの中間電圧が印加されるが、当該印加電圧では書き込みは発生しない。次に、選択ワード線の印加電圧を設定されたパルス幅で４Ｖに増加する。この結果、選択ワード線と非選択ビット線に接続する非選択メモリセルの可変抵抗素子の上部電極に４Ｖ、下部電極に２Ｖが印加され、電圧差として２Ｖが印加されることになり、書き込みは発生しない。これに対し、選択ワード線と選択ビット線に接続する選択メモリセルの可変抵抗素子の上部電極に４Ｖ、下部電極に０Ｖが、パルス幅で設定された印加時間だけ印加され、電圧振幅が４Ｖとなって閾値電圧を超えるため、抵抗履歴特性に応じた書き込みが行われる。
尚、上記中間電圧を、ワード線側とビット線側で異ならせても構わない。つまり、書き込み電圧パルスを印加する側のワード線またはビット線に印加する中間電圧を、書き込み電圧パルスの電圧振幅の３分の１とし、他方のワード線またはビット線に印加する中間電圧を書き込み電圧パルスの電圧振幅の３分の２とすることで、非選択メモリセルの可変抵抗素子に印加される電圧を電圧振幅の３分の１となって、非選択メモリセルに対する電圧ストレスをより軽減できる。
本実施形態では、抵抗履歴特性の特定累積パルス印加時間が１００μ秒に対して、パルス幅を３μ秒とし、閾値電圧が２．５Ｖ、書き込み電圧パルスの電圧振幅が４Ｖの場合を想定したが、可変抵抗素子の材料、組成、製造方法、素子構造などを変えることにより異なる印加電圧及びパルス幅を選択することになる。
次に、消去動作について説明する。データ書き込みされたメモリセルに対して、当該メモリセルを選択して書き込まれたデータを消去する動作は、基本的に上述した書き込み動作と同じである。相違点は、選択メモリセルの可変抵抗素子に印加される消去電圧パルスの極性が、書き込み電圧パルスの極性と逆になる点である。従って、本実施形態では、消去電圧パルスとして、例えば、書き込み電圧パルスとは逆極性の印加電圧−４Ｖの負極性電圧パルスをパルス幅３μ秒で印加する。尚、消去電圧パルスの電圧振幅及びパルス幅は、抵抗状態を低抵抗状態にできれば、必ずしも書き込み電圧パルスの電圧振幅、パルス幅と同じに設定する必要はない。
次に、読み出し動作について説明する。メモリセルからのデータの読み出しは、アドレス信号により選択されるメモリセルの可変抵抗素子の上部電極と下部電極間に閾値電圧より低電圧の読み出し電圧を印加し、選択メモリセルを流れるメモリセル電流をワード線デコーダ１４で電圧変換して、読み出し回路１３が当該電圧値を判定して、その判定結果を制御回路１２に転送し、外部へ出力する。尚、読み出し電圧の極性は正負何れであっても構わない。
読み出し動作は、メモリセルの構成、例えば、選択トランジスタの有無等により大きく異なるため、メモリセルの構成に適合した方法で、選択・非選択ビット線及び選択・非選択ワード線に対して、所定の電圧が電圧パルス発生回路１６からビット線デコーダ１５とワード線デコーダ１４を夫々介して印加される。例えば、一例として、全てのワード線及びビット線に閾値電圧より低電圧の１Ｖが印加され、引き続き、選択ビット線に接地電位が印加される。ここで、非選択ビット線に接続するメモリセルには、非選択ビット線に印加される電圧とワード線電圧が同じであるため原則として電流が流れない。従って、選択ビット線に接続する一列のメモリセルの可変抵抗素子にのみ１Ｖの読み出し電圧が印加され、各メモリセルは、夫々の可変抵抗素子の書き込み状態、つまり、抵抗状態に応じたメモリセル電流を、夫々が接続するワード線を介して流すことになる。ワード線デコーダ１４は選択したワード線上を流れるメモリセル電流を選択的に電圧変換して、読み出し回路１３に出力することができる。従って、選択メモリセルの可変抵抗素子の抵抗状態が高抵抗であれば、メモリセル電流が小さく、逆に該抵抗状態が低抵抗であれば、メモリセル電流が大きいため、かかる電流差を電圧変換することでデータの読み出しが行われる。
尚、図１３に示した電圧パルスの電圧振幅と抵抗履歴特性の関係に基づいて、書き込み電圧パルスの電圧振幅を大きくすることにより、低抵抗状態と高抵抗状態の抵抗値の差を大きくすることが可能なため、読み出し動作のマージンを大きくすることができる。
更に、記憶装置として書き込み動作の高速化が要求されるような用途についても、印加する書き込み電圧パルスの電圧振幅を大きくすれば、短いパルス幅でも抵抗値を大きく変化させることができ、書き込み速度の高速化が図れる。
次に、本発明装置の構造及び製造方法について、図１７に示す概略の断面構造図を参照して説明する。
図１７において、１０１は例えばシリコン等の半導体基板、１０２は素子分離領域、１０３はゲート絶縁膜、１０４はソース、ドレイン拡散層、１０５はゲート電極を示し、夫々は半導体製造技術によって可変抵抗素子を駆動するに必要な回路、周辺回路等が組み込まれる。
また、半導体基板１０１上の１０６は第１層間絶縁膜、１０７はタングステンプラグ、１０８は密着層ＴｉＯｘ、１０９はＰｔ或いはＩｒで形成された下部電極、１１０は可変抵抗体であるＰＣＭＯ膜、１１１はＰｔ或いはＩｒで形成された上部電極、１１２は第２層間絶縁膜、１１３はＡｌ−Ｓｉ／ＴｉＮ／Ｔｉで形成された第１配線、１１４は第３層間絶縁膜、１１５はＡｌ−Ｓｉ／ＴｉＮ／Ｔｉで形成された第２配線、１１６は表面保護膜を示す。
下部電極１０９とＰＣＭＯ膜１１０と上部電極１１１で形成される可変抵抗素子をメモリセルとして用いた本発明装置の製造方法は、以下に説明するとおりである。
先ず、半導体基板１０１に本発明装置の周辺回路を構成するトランジスタを公知の方法によって形成し、ＢＰＳＧからなる第１層間絶縁膜１０６形成する。 次に、下部電極１０９の密着層１０８としてスパッタリング法によって膜厚４０ｎｍのＴｉＯｘ膜を形成する。このＴｉＯｘ密着層１０８上に下部電極１０９のＰｔ或いはＩｒを膜厚１００〜２００ｎｍで形成した後、可変抵抗体となるＰＣＭＯ膜１１０をスパッタリング法により膜厚１００ｎｍで形成する。ＰＣＭＯ膜１１０の成膜は３００〜５００℃に基板を加熱し、成膜圧力５〜２０ｍＴｏｒｒ．において、ＰＣＭＯ焼結体のターゲットをＡｒイオンでスパッタリングし、反応性ガスとして導入した酸素と反応させて基板上に成膜する。ＰＣＭＯ膜１１０の成膜はスパッタリング法に限定されるものではなく、ＣＶＤ法、Ｓｏｌ−Ｇｅ法、ＭＯＤ法を用いても良い。このＰＣＭＯ膜１１０上にスパッタリング法により上部電極１１１のＰｔ或いはＩｒを膜厚１００ｎｍで形成する。
次に、公知のリソグラフィー法とドライエッチング法により上部電極１１１、ＰＣＭＯ膜１１０、下部電極１０９を順次異なるマスクで加工し、可変抵抗素子が完成する。この可変抵抗素子上に第２層間絶縁膜１１２を５０〜６０ｎｍ形成し、可変抵抗素子と周辺回路を接続するために周辺回路のトランジスタのソース・ドレイン拡散領域１０４にコンタクトホールを開口し、公知の方法によってタングステンプラグ１０７を形成する。次に、上部電極１１１上にのみコンタクトホールを開口し、スパッタリング法により第１配線１１３のＡｌ／ＴｉＮ／Ｔｉ膜を形成し、公知のリソグラフィー法とドライエッチング法により加工して可変抵抗素子と周辺回路を接続する。
尚、可変抵抗素子と周辺回路との接続に関し、トランジスタを形成後にタングステンプラグ或いはポリシリコンプラグを形成した後に可変抵抗素子を形成しても良い。この場合、下部電極１０９とタングステンプラグ１０７或いはポリシリコンプラグとの電気的接続を確保する場合、Ｐｔ−Ｓｉ間で顕著な合金化が生ずるため、導電性且つバリア性を持つＴｉ、ＴｉＮ、Ｔｉ１−ＸＡｌＸＮ、ＴａＮ、ＴｉＳｉＮ、ＴａＳｉＮ等を挿入することが有効である。
次に、第３層間絶縁膜１１４を形成し、スイッチングトランジスタのソース拡散層１０４上にコンタクトホールを開口し、第２配線１１５となるＡｌ／ＴｉＮ／Ｔｉ膜をＤＣマグネトロンスパッタ法により堆積する。膜厚構成比はＡｌ／ＴｉＮ／Ｔｉ＝５００／３００／５０ｎｍである。次に、公知のリソグラフィー法とドライエッチング法によりＡｌ／ＴｉＮ／Ｔｉ膜を加工パターニングし、第２配線１１５を形成した。最後に、プラズマＣＶＤ法により表面保護膜１１６としてＳｉＮ膜を形成し、可変抵抗素子と周辺回路で構成された本発明装置が完成する。
以上、可変抵抗素子の駆動方法、並びに、可変抵抗素子をメモリセルとして用いた記憶装置について、具体的な数値を示して説明したが、可変抵抗素子の材料、組成、構造が異なれば、例示した数値は異なることは確認済みであり、本発明方法及び本発明装置は、上記実施形態で例示した数値に限定されるものではない。
また、本発明装置の機能的な構成及び断面構造を具体的に説明したが、かかる構成及び構造は、一例であり、本発明の趣旨に基づいて適宜変更可能である。
例えば、図１６に示すブロック構成において、メモリセルアレイ１１のワード線とビット線の関係を反転した場合、ワード線デコーダ１４とビット線デコーダ１５の配置が入れ替わる。また、図１６に示す構成では、読み出しデータはワード線デコーダ１４を介して読み出される場合を示したが、ビット線デコーダ１５を介して読み出すようにしても構わない。例えば、メモリセルが選択トランジスタを含む場合は、ワード線は選択トランジスタのゲート電極に接続される構成となるため、データはビット線を介して読み出されることになる。同様に、メモリセルが選択トランジスタを含む場合の断面構造は、図１７に示す断面構造とは異なるものとなる。
また、図１６に示す電圧パルス発生回路は、書き込み、消去、読み出しの各動作の電圧パルスを１つの回路ブロックで発生する形態を示しているが、上記各動作用の電圧パルスを個別に発生する電圧パルス発生回路を夫々備えても構わない。更に、読み出し用の電圧パルスを発生する電圧パルス発生回路は、ワード線デコーダ１４とビット線デコーダ１５内に設けても構わない。
本発明に係る可変抵抗素子の駆動方法及び記憶装置に用いられる可変抵抗素子の基本的な構造を示す斜視図 可変抵抗素子への電圧パルスの印加に対する抵抗値、及び、Ｉ−Ｖ特性を測定するための測定系の構成を示す図 可変抵抗素子の抵抗値と印加した電圧パルスの累積パルス印加時間の関係を示す抵抗履歴特性図 可変抵抗素子の抵抗値と印加した電圧パルスの累積パルス印加時間の関係を、抵抗測定電圧をパラメータとして示す抵抗履歴特性図 可変抵抗素子の３つの異なる累積パルス印加時間におけるＩ−Ｖ特性を示すＩ−Ｖ特性図 可変抵抗素子の抵抗履歴特性の可逆性を説明するための２つの抵抗履歴特性図 （ａ）：図６の２つの抵抗履歴曲線における可変抵抗素子の低抵抗状態と高抵抗状態での夫々のＩ−Ｖ特性を示すＩ−Ｖ特性図、 （ｂ）：図６の２つの抵抗履歴曲線を合成した抵抗履歴特性図 可変抵抗素子の抵抗履歴特性の非可逆性を説明するための２つの抵抗履歴特性図 （ａ）：図８の２つの抵抗履歴曲線における可変抵抗素子の低抵抗状態と高抵抗状態での夫々のＩ−Ｖ特性を示すＩ−Ｖ特性図、 （ｂ）：図８の２つの抵抗履歴曲線を合成した抵抗履歴特性図 本発明に係る可変抵抗素子の駆動方法における可変抵抗素子のスイッチング動作の一例を説明する抵抗履歴特性図 （ａ）：本発明に係る可変抵抗素子の駆動方法における可変抵抗素子への正負両極性の電圧パルスの印加と抵抗変化を示す図、 （ｂ）：（ａ）に示すスイッチング動作を説明する抵抗履歴特性図 可変抵抗素子の抵抗履歴特性の可逆性と非可逆性を説明するための可変抵抗素子への正負両極性の電圧パルスの印加と抵抗変化を示す図 可変抵抗素子の抵抗値と印加した電圧パルスの累積パルス印加時間の関係を、電圧パルスの電圧振幅をパラメータとして示す抵抗履歴特性図 可変抵抗素子の抵抗値と印加した電圧パルスの電圧振幅の関係を示す図 可変抵抗素子の抵抗値と印加した正極性電圧パルスの累積パルス印加時間の関係を示す抵抗履歴特性図 本発明に係る記憶装置の一実施形態における概略のブロック構成を示すブロック図 本発明に係る記憶装置の一実施形態における概略の断面構造を示す断面構造図
符号の説明
１： 上部電極
２： 可変抵抗体（ペロブスカイト型酸化物）
３： 下部電極
１０： 本発明に係る記憶装置
１１： メモリセルアレイ
１２： 制御回路
１３： 読み出し回路
１４： ワード線デコーダ
１５： ビット線デコーダ
１６： 電圧パルス発生回路
４１： 可変抵抗素子
４２： パルスジェネレータ
４３： デジタルオシロスコープ
４４： パラメータアナライザ
４５： 切替スイッチ
１０１： 半導体基板
１０２： 素子分離領域
１０３： ゲート絶縁膜
１０４： ソース、ドレイン拡散層
１０５： ゲート電極
１０６： 第１層間絶縁膜
１０７： タングステンプラグ
１０８： 密着層
１０９： 下部電極
１１０： 可変抵抗体（ＰＣＭＯ膜）
１１１： 上部電極
１１２： 第２層間絶縁膜
１１３： 第１配線
１１４： 第３層間絶縁膜
１１５： 第２配線
１１６： 表面保護膜

Claims (17)

  1. 第１電極と第２電極の間にペロブスカイト型酸化物を設けてなり、前記第１電極と前記第２電極間に一定極性の電圧パルスを印加することにより前記第１電極と前記第２電極間の電気抵抗が変化する可変抵抗素子の駆動方法であって、
    前記可変抵抗素子は、前記電圧パルスの印加における累積パルス印加時間の増加に対して抵抗値の変化率が正から負へと変化する抵抗履歴特性を有し、
    前記電圧パルスの電圧振幅を制御することによって、前記抵抗履歴特性における前記累積パルス印加時間の増加に対する前記抵抗値の変化率が正から負へと変化する特定累積パルス印加時間を制御し、
    前記累積パルス印加時間が前記特定累積パルス印加時間を越えないように、前記電圧パルスの印加を行うことを特徴とする可変抵抗素子の駆動方法。
  2. 前記電圧パルスのパルス印加時間または累積パルス印加時間を制御することによって、前記電圧パルス印加後の前記可変抵抗素子の抵抗値を制御することを特徴とする請求項１に記載の可変抵抗素子の駆動方法。
  3. 前記抵抗履歴特性における前記累積パルス印加時間の増加に対する前記抵抗値の変化率が正の領域で、前記可変抵抗素子の抵抗値を可逆的に変化させることを特徴とする請求項１または２に記載の可変抵抗素子の駆動方法。
  4. 前記可変抵抗素子は、前記第１電極と前記第２電極間に印加する電圧パルスの極性に拘わらず、前記累積パルス印加時間の増加に対して前記抵抗値の変化率が正から負へと変化する前記抵抗履歴特性を呈することを特徴とする請求項１〜３の何れか１項に記載の可変抵抗素子の駆動方法。
  5. 前記可変抵抗素子に用いるペロブスカイト酸化物が、Ｐｒ，Ｃａ，Ｌａ，Ｓｒ，Ｇｄ，Ｎｄ，Ｂｉ，Ｂａ，Ｙ，Ｃｅ，Ｐｂ，Ｓｍ，Ｄｙの内から選択された少なくとも１種の元素と、Ｔａ，Ｔｉ，Ｃｕ，Ｍｎ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの内から選択された少なくとも１種の元素を含んで構成される酸化物であること特徴とする請求項１〜４の何れか１項に記載する可変抵抗素子の駆動方法。
  6. 前記ペロブスカイト酸化物が、
    Ｐｒ１−ＸＣａＸ［Ｍｎ１−ＺＭＺ］Ｏ３系（但し、ＭはＴａ，Ｔｉ，Ｃｕ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの中から選択される何れかの元素)、
    Ｌａ１−ＸＡＥＸＭｎＯ３系（但し、ＡＥはＣａ，Ｓｒ，Ｐｂ，Ｂａの中から選択される何れかの２価のアルカリ土類金属）、
    ＲＥ１−ＸＳｒＸＭｎＯ３系（但し、ＲＥはＳｍ，Ｌａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｄｙの中から選択される何れかの３価の希土類元素）、
    Ｌａ１−ＸＣｏＸ［Ｍｎ１−ＺＣｏＺ］Ｏ３系、
    Ｇｄ１−ＸＣａＸＭｎＯ３系、及び、
    Ｎｄ１−ＸＧｄＸＭｎＯ３系、
    の内の何れか１つの一般式（０≦ｘ≦１，０≦ｚ＜１）で表される系の酸化物であることを特徴とする請求項５に記載の可変抵抗素子の駆動方法。
  7. 前記第２電極は、白金族金属の貴金属単体、該貴金属をベースとした合金、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの中から選択される酸化物導電体、及び、ＳＲＯ（ＳｒＲｕＯ３），ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ３），ＹＢＣＯ（ＹｂＢａ２Ｃｕ３Ｏ７）の中から選択される酸化物導電体の内の少なくとも１種類を含んでいることを特徴とする請求項１〜６の何れか１項に記載の可変抵抗素子の駆動方法。
  8. 前記可変抵抗素子は前記第２電極上にペロブスカイト型酸化膜を設けるものであって、
    前記第１電極は、白金族金属の貴金属，Ａｇ，Ａｌ，Ｃｕ，Ｎｉ，Ｔｉ，Ｔａの中から選択される金属単体またはその合金、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの中から選択される酸化物導電体、及び、ＳＲＯ（ＳｒＲｕＯ３），ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ３），ＹＢＣＯ（ＹｂＢａ２Ｃｕ３Ｏ７）の中から選択される酸化物導電体の内の少なくとも１種類を含んでいることを特徴とする請求項１〜７の何れか１項に記載の可変抵抗素子の駆動方法。
  9. 第１電極と第２電極の間にペロブスカイト型酸化物を設けてなり、前記第１電極と前記第２電極間に電圧パルスを印加することにより前記第１電極と前記第２電極間の電気抵抗が変化する可変抵抗素子を有するメモリセルと、前記可変抵抗素子に印加する前記電圧パルスを発生する電圧パルス発生回路を備えてなる記憶装置であって、
    前記可変抵抗素子が、前記電圧パルスの印加における累積パルス印加時間の増加に対して抵抗値の変化率が正から負へと変化する抵抗履歴特性を有し、
    前記電圧パルス発生回路が発生する前記電圧パルスの電圧振幅を制御することによって、前記抵抗履歴特性における前記累積パルス印加時間の増加に対する前記抵抗値の変化率が正から負へと変化する特定累積パルス印加時間が制御され、
    前記電圧パルス発生回路が、前記累積パルス印加時間が前記特定累積パルス印加時間を越えないように、前記電圧パルスの印加を行うことを特徴とする記憶装置。
  10. 前記電圧パルスのパルス印加時間または累積パルス印加時間を制御することによって、前記電圧パルス印加後の前記可変抵抗素子の抵抗値を制御することを特徴とする請求項９に記載の記憶装置。
  11. 前記メモリセルをマトリクス状に配列してなるメモリセルアレイを備え、
    前記電圧パルス発生回路が、前記可変抵抗素子の抵抗値を増加させて前記メモリセルにデータを書き込む書き込み時において、所定の極性と電圧振幅の書き込み電圧パルスを発生し、前記可変抵抗素子の抵抗値を減少させて前記メモリセルからデータを消去する消去時において、前記書き込み電圧パルスと逆極性で所定の電圧振幅の消去電圧パルスを発生し、前記可変抵抗素子の抵抗値を検出して前記メモリセルの記憶データを読み出す読み出し時において、前記書き込み電圧パルスと前記消去電圧パルスの何れかの極性で何れの電圧振幅よりも小さい電圧振幅の読み出し電圧パルスを、各別に発生可能に構成されていることを特徴とする請求項９または１０に記載の記憶装置。
  12. 前記抵抗履歴特性における前記累積パルス印加時間の増加に対する前記抵抗値の変化率が正の領域で、前記可変抵抗素子の抵抗値を可逆的に変化させることを特徴とする請求項９〜１１の何れか１項に記載の記憶装置。
  13. 前記可変抵抗素子は、前記第１電極と前記第２電極間に印加する電圧パルスの極性に拘わらず、前記累積パルス印加時間の増加に対して前記抵抗値の変化率が正から負へと変化する前記抵抗履歴特性を呈することを特徴とする請求項９〜１２の何れか１項に記載の記憶装置。
  14. 前記可変抵抗素子に用いるペロブスカイト酸化物が、Ｐｒ，Ｃａ，Ｌａ，Ｓｒ，Ｇｄ，Ｎｄ，Ｂｉ，Ｂａ，Ｙ，Ｃｅ，Ｐｂ，Ｓｍ，Ｄｙの内から選択された少なくとも１種の元素と、Ｔａ，Ｔｉ，Ｃｕ，Ｍｎ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの内から選択された少なくとも１種の元素を含んで構成される酸化物であること特徴とする請求項９〜１３の何れか１項に記載する記憶装置。
  15. 前記ペロブスカイト酸化物が、
    Ｐｒ１−ＸＣａＸ［Ｍｎ１−ＺＭＺ］Ｏ３系（但し、ＭはＴａ，Ｔｉ，Ｃｕ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの中から選択される何れかの元素)、
    Ｌａ１−ＸＡＥＸＭｎＯ３系（但し、ＡＥはＣａ，Ｓｒ，Ｐｂ，Ｂａの中から選択される何れかの２価のアルカリ土類金属）、
    ＲＥ１−ＸＳｒＸＭｎＯ３系（但し、ＲＥはＳｍ，Ｌａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｄｙの中から選択される何れかの３価の希土類元素）、
    Ｌａ１−ＸＣｏＸ［Ｍｎ１−ＺＣｏＺ］Ｏ３系、
    Ｇｄ１−ＸＣａＸＭｎＯ３系、及び、
    Ｎｄ１−ＸＧｄＸＭｎＯ３系、
    の内の何れか１つの一般式（０≦ｘ≦１，０≦ｚ＜１）で表される系の酸化物であることを特徴とする請求項１４に記載の記憶装置。
  16. 前記第２電極は、白金族金属の貴金属単体、該貴金属をベースとした合金、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの中から選択される酸化物導電体、及び、ＳＲＯ（ＳｒＲｕＯ３），ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ３），ＹＢＣＯ（ＹｂＢａ２Ｃｕ３Ｏ７）の中から選択される酸化物導電体の内の少なくとも１種類を含んでいることを特徴とする請求項９〜１５の何れか１項に記載の記憶装置。
  17. 前記可変抵抗素子は前記第２電極上にペロブスカイト型酸化膜を設けるものであって、
    前記第１電極は、白金族金属の貴金属，Ａｇ，Ａｌ，Ｃｕ，Ｎｉ，Ｔｉ，Ｔａの中から選択される金属単体またはその合金、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの中から選択される酸化物導電体、及び、ＳＲＯ（ＳｒＲｕＯ３），ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ３），ＹＢＣＯ（ＹｂＢａ２Ｃｕ３Ｏ７）の中から選択される酸化物導電体の内の少なくとも１種類を含んでいることを特徴とする請求項９〜１６の何れか１項に記載の記憶装置。
JP2004194799A 2004-06-30 2004-06-30 可変抵抗素子の駆動方法及び記憶装置 Active JP4365737B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004194799A JP4365737B2 (ja) 2004-06-30 2004-06-30 可変抵抗素子の駆動方法及び記憶装置
EP05254028A EP1612805A1 (en) 2004-06-30 2005-06-28 Writing method of variable resistance memory device
US11/169,535 US7236388B2 (en) 2004-06-30 2005-06-28 Driving method of variable resistance element and memory device
TW094121699A TWI284320B (en) 2004-06-30 2005-06-28 Driving method of variable resistance element and memory device
CNA2005101038045A CN1767049A (zh) 2004-06-30 2005-06-30 可变电阻元件的驱动方法及存储装置
KR1020050057571A KR100769538B1 (ko) 2004-06-30 2005-06-30 가변저항소자의 구동방법 및 기억장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004194799A JP4365737B2 (ja) 2004-06-30 2004-06-30 可変抵抗素子の駆動方法及び記憶装置

Publications (2)

Publication Number Publication Date
JP2006019444A JP2006019444A (ja) 2006-01-19
JP4365737B2 true JP4365737B2 (ja) 2009-11-18

Family

ID=35079318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194799A Active JP4365737B2 (ja) 2004-06-30 2004-06-30 可変抵抗素子の駆動方法及び記憶装置

Country Status (6)

Country Link
US (1) US7236388B2 (ja)
EP (1) EP1612805A1 (ja)
JP (1) JP4365737B2 (ja)
KR (1) KR100769538B1 (ja)
CN (1) CN1767049A (ja)
TW (1) TWI284320B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3894030B2 (ja) * 2002-04-17 2007-03-14 ソニー株式会社 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US7372726B2 (en) * 2004-04-08 2008-05-13 Renesas Technology Corp. Semiconductor memory
DE102004018859B3 (de) * 2004-04-19 2005-09-15 Infineon Technologies Ag Verwendung einer Speicherschaltung zum Bereitstellen einer Information für eine vorgegebene Zeitdauer
WO2006009218A1 (ja) 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation ２安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
JP2006269688A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 不揮発性メモリ素子
JP4313372B2 (ja) * 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
JP4469319B2 (ja) * 2005-06-17 2010-05-26 シャープ株式会社 半導体記憶装置
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US20070045694A1 (en) * 2005-08-30 2007-03-01 Sharp Laboratories Of America, Inc. Method of selecting a RRAM memory material and electrode material
KR100655440B1 (ko) * 2005-08-30 2006-12-08 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
KR101239962B1 (ko) 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR100727650B1 (ko) * 2006-06-13 2007-06-13 광주과학기술원 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) * 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
JP4655000B2 (ja) * 2006-08-01 2011-03-23 セイコーエプソン株式会社 可変抵抗素子および抵抗変化型メモリ装置
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
KR101206036B1 (ko) 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
JP5266632B2 (ja) * 2006-11-29 2013-08-21 富士通株式会社 Ｍｉｍ素子および電子装置、電子装置の製造方法
KR100809339B1 (ko) 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
WO2008123139A1 (ja) * 2007-03-26 2008-10-16 Murata Manufacturing Co., Ltd. 抵抗記憶素子
JP4252110B2 (ja) 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
WO2008153124A1 (ja) * 2007-06-15 2008-12-18 Nec Corporation 半導体装置及びその駆動方法
KR20090026580A (ko) * 2007-09-10 2009-03-13 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
CN101568971B (zh) * 2007-09-28 2012-11-07 松下电器产业株式会社 非易失性存储元件和半导体存储装置及其读写方法
KR100912252B1 (ko) * 2007-10-24 2009-08-17 한국과학기술연구원 높은 소자 수율을 갖는 저항 변화 기억 소자용 박막 구조물
CN101627438B (zh) 2007-10-29 2013-10-09 松下电器产业株式会社 非易失性存储装置以及非易失性数据记录介质
US7706168B2 (en) * 2007-10-30 2010-04-27 Spansion Llc Erase, programming and leakage characteristics of a resistive memory device
TWI517156B (zh) * 2008-02-29 2016-01-11 Toshiba Kk Semiconductor memory device
WO2010026663A1 (ja) * 2008-09-08 2010-03-11 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
WO2010087211A1 (ja) * 2009-02-02 2010-08-05 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
WO2010095296A1 (ja) 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
WO2010095295A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
JP4977158B2 (ja) * 2009-03-23 2012-07-18 株式会社東芝 情報記録再生装置
JP4642942B2 (ja) * 2009-04-27 2011-03-02 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
WO2010143396A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
CN101847688B (zh) * 2010-04-29 2012-07-04 北京大学 一种减小阻变存储器阻值离散性的方法
KR101744757B1 (ko) 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US8872542B2 (en) 2010-09-21 2014-10-28 Nec Corporation Semiconductor device and semiconductor device control method
DE102011012738B3 (de) * 2011-02-24 2012-02-02 Forschungszentrum Jülich GmbH Verfahren zum nichtdestruktiven Auslesen resistiver Speicherelemente und Speicherelement
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
JP2012253450A (ja) * 2011-05-31 2012-12-20 Fujitsu Ltd 断続的通信環境におけるデータ転送装置、その方法及びそのためのプログラム
US8592795B2 (en) 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US8804399B2 (en) 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
JP6084521B2 (ja) * 2013-06-20 2017-02-22 株式会社日立製作所 相変化デバイス
US9934855B2 (en) * 2015-02-03 2018-04-03 Crossbar, Inc. Node retainer circuit incorporating RRAM
CN105355714B (zh) * 2015-11-06 2017-03-22 南京理工大学 一种具有铁电和半导体光伏效应的双层钙钛矿薄膜
CN107170884A (zh) * 2017-06-30 2017-09-15 广东工业大学 一种半导体器件及其制备方法
CN113628652B (zh) * 2020-05-08 2024-01-23 华邦电子股份有限公司 电阻式存储装置及其写入电压的调整方法
CN111854646B (zh) * 2020-06-30 2022-02-22 维沃移动通信有限公司 电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
JP4113493B2 (ja) 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US6939724B2 (en) 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer
TWI355661B (en) 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure

Also Published As

Publication number Publication date
CN1767049A (zh) 2006-05-03
JP2006019444A (ja) 2006-01-19
TW200623127A (en) 2006-07-01
US20060002174A1 (en) 2006-01-05
KR100769538B1 (ko) 2007-10-23
EP1612805A1 (en) 2006-01-04
US7236388B2 (en) 2007-06-26
TWI284320B (en) 2007-07-21
KR20060048740A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4365737B2 (ja) 可変抵抗素子の駆動方法及び記憶装置
US10833125B2 (en) Memory element with a reactive metal layer
JP3889023B2 (ja) 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
KR100723420B1 (ko) 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
KR100680563B1 (ko) 불휘발성 반도체 기억장치
US7045840B2 (en) Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure
US6965137B2 (en) Multi-layer conductive memory device
US7095644B2 (en) Conductive memory array having page mode and burst mode read capability
US7948789B2 (en) Resistance variable element, nonvolatile switching element, and resistance variable memory apparatus
JPWO2007026509A1 (ja) 可変抵抗素子及びその製造方法
CN101159309A (zh) 一种低功耗电阻存储器的实现方法
US20050135147A1 (en) Conductive memory array having page mode and burst mode write capability
JP4939414B2 (ja) 可変抵抗素子
CN101101960A (zh) 一种可降低复位操作电流的电阻存储器
KR20070092503A (ko) 금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4365737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250