JP4189395B2 - 不揮発性半導体記憶装置及び読み出し方法 - Google Patents
不揮発性半導体記憶装置及び読み出し方法 Download PDFInfo
- Publication number
- JP4189395B2 JP4189395B2 JP2005193329A JP2005193329A JP4189395B2 JP 4189395 B2 JP4189395 B2 JP 4189395B2 JP 2005193329 A JP2005193329 A JP 2005193329A JP 2005193329 A JP2005193329 A JP 2005193329A JP 4189395 B2 JP4189395 B2 JP 4189395B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- column
- row
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000000034 method Methods 0.000 title claims description 63
- 230000002441 reversible effect Effects 0.000 claims description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical group 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 8
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000011575 calcium Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Read Only Memory (AREA)
Description
図8に、本発明装置の一構成例を示す。尚、図8において、従来の不揮発性半導体記憶装置と共通する部分については、共通の符号を付して説明する。図8に示すように、本発明装置は、1R型メモリセル(図示せず)をマトリクス状に配列したメモリセルアレイ15の周辺に、ビット線デコーダ16、ワード線デコーダ17、電圧スイッチ回路22a、読み出し回路23、及び、制御回路20aを備えて構成される。基本的には、図5に示す1R型メモリセルのメモリセルアレイを備えた従来の不揮発性半導体記憶装置の構成と同じである。図5の従来の不揮発性半導体記憶装置との相違点は、電圧スイッチ回路22aからメモリセルアレイ15に印加される電圧とそのタイミング動作、及び、電圧スイッチ回路22aの動作を制御する制御回路20aの動作である。
先ず、データの読み出し動作のために選択メモリセルに読み出し電圧を印加し、その後に、選択メモリセルの抵抗変化を抑制するためのダミー読み出し電圧を印加する場合の第1の実施例について、図9及び図10を参照して説明する。
次に、データの読み出し動作のために選択メモリセルに読み出し電圧を印加し、その後に、選択メモリセルの抵抗変化を抑制するためのダミー読み出し電圧を印加する場合の第2の実施例について、図9及び図11を参照して説明する。この場合、図8に示す本発明装置の電圧スイッチ回路22aには、電圧V1の2倍より大きい電圧値の電圧V2が供給される。
次に、データの読み出し動作のために選択メモリセルに読み出し電圧を印加し、その後に、選択メモリセルの抵抗変化を抑制するためのダミー読み出し電圧を印加する場合の第3の実施例について、図13〜図15を参照して説明する。
次に、データの読み出し動作のために選択メモリセルに読み出し電圧を印加し、その後に、選択メモリセルの抵抗変化を抑制するためのダミー読み出し電圧を印加する場合の第4の実施例について、図16〜図18を参照して説明する。この場合、図16に示す本発明装置の電圧スイッチ回路22cには、上記実施例1及び2で使用した電圧V2に代えて、電圧V1より大きい電圧値の電圧V3が供給される。
図19に、本発明装置の第2実施形態におけるブロック構成例を示す。尚、図19において、図8、図13、及び、図16に示す第1実施形態と共通する部分については、共通の符号を付して説明する。図19に示すように、本発明装置は、1R型メモリセル(図示せず)をマトリクス状に配列したメモリセルアレイ15の周辺に、ビット線デコーダ16、ワード線デコーダ17、電圧スイッチ回路22d、読み出し回路23、制御回路20d、及び、遅延回路24を備えて構成される。図13に示す第1実施形態の本発明装置に遅延回路24を追加した構成となっている。遅延回路24を除く各部の機能は、第1実施形態と同様であるので、重複する説明は割愛する。
次に、本発明装置の第3実施形態について説明する。図23に、本発明装置の第3実施形態におけるブロック構成例を示す。尚、図23において、従来の不揮発性半導体記憶装置と共通する部分については、共通の符号を付して説明する。第3実施形態では、1T/1R型メモリセル(図示せず)をマトリクス状に配列したメモリセルアレイ1の周辺に、ビット線デコーダ5、ソース線デコーダ6、ワード線デコーダ7、電圧スイッチ回路12a、読み出し回路13、及び、制御回路10aを備えて構成される。アドレス線8から制御回路10aに入力された、アドレス入力に対応したメモリセルアレイ1内の特定のメモリセルが、ビット線デコーダ5、ソース線デコーダ6、及び、ワード線デコーダ7によって選択され、データの書き込み、消去、読み出しの各動作が実行され、選択されたメモリセルにデータが記憶され、且つ、読み出される。外部装置(図示せず)との間のデータの入出力は、データ線9を介して行われる。基本的には、図2に示す1T/1R型メモリセルのメモリセルアレイを備えた従来の不揮発性半導体記憶装置の構成と同じである。図2の従来の不揮発性半導体記憶装置との相違点は、電圧スイッチ回路12aからメモリセルアレイ1に印加される電圧とそのタイミング動作、及び、電圧スイッチ回路12aの動作を制御する制御回路10aの動作である。
2、14: メモリセル
3: 可変抵抗素子
4: 選択トランジスタ
5、16: ビット線デコーダ
6: ソース線デコーダ
7、17: ワード線デコーダ
8、18: アドレス線
9、19: データ線
10、10a、20、20a〜20d: 制御回路
11、21: 制御信号線
12、12a、22、22a〜22d: 電圧スイッチ回路
13、23: 読み出し回路
24: 遅延回路
BL1〜BLm: ビット線(列選択線)
WL1〜WLn: ワード線(行選択線)
SL1〜SLn: ソース線
Vcc: 電源電圧
Vss: 接地電圧
Vpp: 書き込みまたは消去用の電圧
V1、V2、V3:読み出し電圧
Tr: 読み出し期間
Td: 再生期間
Claims (23)
- 電気抵抗の変化により情報を記憶する可変抵抗素子を備えてなるメモリセルを行方向及び列方向に夫々複数配列してなるメモリセルアレイを有する不揮発性半導体記憶装置であって、
前記可変抵抗素子が、電気的パルス印加により前記電気抵抗の抵抗値が可逆的に変化する金属酸化物であり、
前記メモリセルアレイの中から前記メモリセルを行単位、列単位、または、メモリセル単位で選択するメモリセル選択回路と、
前記メモリセル選択回路により選択された選択メモリセルの前記可変抵抗素子に読み出し電圧を印加する読み出し電圧印加回路と、
前記選択メモリセルの内の読み出し対象の前記メモリセルに対し当該可変抵抗素子の抵抗値に応じて流れる読み出し電流の大小を検知して、前記読み出し対象メモリセルに記憶されている情報を読み出す読み出し回路と、を備え、
前記読み出し電圧印加回路は、前記読み出し電圧とは逆極性のダミー読み出し電圧を前記選択メモリセルの前記可変抵抗素子に印加することを特徴とする不揮発性半導体記憶装置。 - 前記メモリセル選択回路が、前記選択メモリセルの選択を他の選択メモリセルに切り替えるまでの1選択期間内に、前記読み出し電圧印加回路は、同じ前記選択メモリセルに対して、前記読み出し電圧と前記ダミー読み出し電圧の両方を印加することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記メモリセル選択回路が、前記選択メモリセルの選択を他の選択メモリセルに切り替えるまでの1選択期間内に、前記読み出し電圧印加回路は、同じ前記選択メモリセルに対して、前記読み出し電圧を印加した後に、前記ダミー読み出し電圧を印加することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記メモリセル選択回路が、前記選択メモリセルの選択を他の選択メモリセルに切り替えるまでの1選択期間内に、前記読み出し電圧印加回路は、同じ前記選択メモリセルに対して、前記読み出し電圧を印加する前に、前記ダミー読み出し電圧を印加することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記可変抵抗素子が、ペロブスカイト型金属酸化物であることを特徴とする請求項1〜4の何れか1項に記載の不揮発性半導体記憶装置。
- 前記可変抵抗素子の材料である金属酸化物が、遷移金属酸化物であることを特徴とする請求項1〜4の何れか1項に記載の不揮発性半導体記憶装置。
- 前記可変抵抗素子の材料である金属酸化物が、Pr、Mnを含むことを特徴とする請求項1〜4の何れか1項に記載の不揮発性半導体記憶装置。
- 前記選択メモリセルの前記可変抵抗素子に対する前記ダミー読み出し電圧の印加期間が、前記読み出し電圧の印加期間より短く、
前記ダミー読み出し電圧の印加時に前記選択メモリセルの前記可変抵抗素子を流れる電流が、前記読み出し電圧の印加時に流れる電流より大きいことを特徴とする請求項1〜7の何れか1項に記載の不揮発性半導体記憶装置。 - 前記メモリセルアレイが、行方向に延伸する複数の行選択線と列方向に延伸する複数の列選択線を備え、同一行の前記メモリセルの夫々が、前記可変抵抗素子の一端側を同じ前記行選択線に接続し、同一列の前記メモリセルの夫々が、前記可変抵抗素子の他端側を同じ前記列選択線に接続して構成され、
前記メモリセル選択回路は、前記メモリセルアレイの中から1列または1行の前記メモリセルを選択すること特徴とする請求項1〜8の何れか1項に記載する不揮発性半導体記憶装置。 - 前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して第1電圧を印加し、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して第2電圧を印加することにより、前記メモリセル選択回路が選択した1列または1行の選択メモリセルの前記可変抵抗素子に前記読み出し電圧を印加し、
前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して第3電圧を印加し、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して前記第2電圧を印加することにより、前記メモリセル選択回路が選択した1列または1行の選択メモリセルの前記可変抵抗素子に前記ダミー読み出し電圧を印加し、
前記第2電圧が、前記第1電圧と前記第3電圧の間の電圧値であり、前記第1電圧と前記第2電圧の電圧差の絶対値と、前記第3電圧と前記第2電圧の電圧差の絶対値が等しいことを特徴とする請求項9に記載の不揮発性半導体記憶装置。 - 前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して第1電圧を印加し、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して第2電圧を印加することにより、前記メモリセル選択回路が選択した1列または1行の選択メモリセルの前記可変抵抗素子に前記読み出し電圧を印加し、
前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して第3電圧を印加し、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して前記第2電圧を印加することにより、前記メモリセル選択回路が選択した1列または1行の選択メモリセルの前記可変抵抗素子に前記ダミー読み出し電圧を印加し、
前記第2電圧が、前記第1電圧と前記第3電圧の間の電圧値であり、前記第1電圧と前記第2電圧の電圧差の絶対値が、前記第3電圧と前記第2電圧の電圧差の絶対値より小さく、前記読み出し電圧の印加期間が、前記ダミー読み出し電圧の印加期間より長いことを特徴とする請求項9に記載の不揮発性半導体記憶装置。 - 前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して第1電圧を印加し、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して第2電圧を印加することにより、前記メモリセル選択回路が選択した1列または1行の選択メモリセルの前記可変抵抗素子に前記読み出し電圧を印加し、
前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して前記第2電圧を印加し、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して前記第1電圧を印加することにより、前記メモリセル選択回路が選択した1列または1行の選択メモリセルの前記可変抵抗素子に前記ダミー読み出し電圧を印加することを特徴とする請求項9に記載の不揮発性半導体記憶装置。 - 前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して第1電圧を印加し、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して第2電圧を印加することにより、前記メモリセル選択回路が選択した1列または1行の選択メモリセルの前記可変抵抗素子に前記読み出し電圧を印加し、
前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して前記第2電圧と同極性の第4電圧を印加し、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して前記第1電圧を印加することにより、前記メモリセル選択回路が選択した1列または1行の選択メモリセルの前記可変抵抗素子に前記ダミー読み出し電圧を印加し、
前記第1電圧と前記第4電圧の電圧差の絶対値が、前記第1電圧と前記第2電圧の電圧差の絶対値より大きく、前記読み出し電圧の印加期間が、前記ダミー読み出し電圧の印加期間より長いことを特徴とする請求項9に記載の不揮発性半導体記憶装置。 - 前記メモリセル選択回路が、前記選択メモリセルの選択を他の前記メモリセルに切り替えるまでの1選択期間内に、前記読み出し電圧の印加期間と、前記ダミー読み出し電圧の印加期間が存在し、前記両印加期間の間に、全ての前記列選択線と全ての前記行選択線が同電位となるプリチャージ期間が存在することを特徴とする請求項9〜13の何れか1項に記載の不揮発性半導体記憶装置。
- 前記メモリセル選択回路が、前記選択メモリセルの選択を他の前記メモリセルに切り替えるまでの1選択期間内に、前記読み出し電圧印加回路は、全ての前記列選択線と全ての前記行選択線に第2電圧を印加した状態から、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して第1電圧を印加し、第1遅延時間の経過後、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して前記第1電圧を印加して、全ての前記列選択線と全ての前記行選択線に前記第1電圧を印加したプリチャージ期間経過後、前記メモリセル選択回路が選択した1列または1行に対応する1本の前記列選択線または前記行選択線に対して前記第2電圧を印加し、第2遅延時間の経過後、前記メモリセル選択回路が選択した1列または1行以外の列及び行に対応する前記列選択線及び前記行選択線に対して前記第2電圧を印加し、
前記第1遅延時間と前記第2遅延時間の各経過期間中の一方が、前記読み出し電圧の印加期間であり、他方が、前記ダミー読み出し電圧の印加期間であることを特徴とする請求項9に記載の不揮発性半導体記憶装置。 - 前記読み出し電圧の印加期間と前記プリチャージ期間の合計期間を規定する第1パルスと、前記ダミー読み出し電圧の印加期間と前記プリチャージ期間の合計期間を規定する第2パルスの一方が、他方の時間遅延によって生成されることを特徴とする請求項14または15に記載の不揮発性半導体記憶装置。
- 前記メモリセルが、前記可変抵抗素子と選択トランジスタの直列回路を備えて構成され、
前記メモリセルアレイが、行方向に延伸する複数の行選択線と列方向に延伸する複数の列選択線を備え、同一行の前記メモリセルの夫々が、前記選択トランジスタのゲートを同じ前記行選択線に接続し、同一列の前記メモリセルの夫々が、前記直列回路の一方端を同じ前記列選択線に接続し、前記メモリセルの夫々が前記直列回路の他方端をソース線に接続して構成され、
前記メモリセル選択回路は、前記メモリセルアレイの中から同一行の前記メモリセルを少なくとも1つ選択し、
前記読み出し電圧印加回路は、前記メモリセル選択回路が選択した選択メモリセルに接続する前記行選択線に前記選択トランジスタが導通する電圧を印加し、前記選択メモリセルに接続する前記列選択線と前記ソース線の間に、前記読み出し電圧と前記ダミー読み出し電圧を各別に印加すること特徴とする請求項1〜8の何れか1項に記載する不揮発性半導体記憶装置。 - 電気抵抗の変化により情報を記憶する可変抵抗素子を備えてなるメモリセルに対する前記情報の読み出し方法であって、
前記可変抵抗素子が、電気的パルス印加により前記電気抵抗の抵抗値が可逆的に変化する金属酸化物であり、
読み出し対象の前記メモリセルの前記可変抵抗素子に所定の読み出し電圧を印加して、前記可変抵抗素子に流れる電流の大小を判定する第1処理と、
前記第1処理で前記読み出し電圧が印加される前記メモリセルの前記可変抵抗素子に前記読み出し電圧とは逆極性のダミー読み出し電圧を印加する第2処理を行うことを特徴とする読み出し方法。 - 前記第1処理で前記読み出し電圧が印加される前記メモリセルが選択されている期間内に、前記第1処理と前記第2処理を時間的に相前後して実行することを特徴とする請求項18に記載の読み出し方法。
- 前記可変抵抗素子が、ペロブスカイト型金属酸化物であることを特徴とする請求項18または19に記載の読み出し方法。
- 前記可変抵抗素子の材料である金属酸化物が、遷移金属酸化物であることを特徴とする請求項18または19に記載の読み出し方法。
- 前記可変抵抗素子の材料である金属酸化物が、Pr、Mnを含むことを特徴とする請求項18または19に記載の読み出し方法。
- 電気抵抗の変化により情報を記憶する可変抵抗素子を備えてなるメモリセルに対する前記情報の読み出し装置であって、
前記可変抵抗素子が、電気的パルス印加により前記電気抵抗の抵抗値が可逆的に変化する金属酸化物であり、
読み出し対象の前記メモリセルの前記可変抵抗素子に所定の読み出し電圧を印加して、前記可変抵抗素子に流れる電流の大小を判定する判定回路と、
前記判定回路による処理で前記読み出し電圧が印加される前記メモリセルの前記可変抵抗素子に前記読み出し電圧とは逆極性のダミー読み出し電圧を印加するダミー読み出し電圧印加回路とを備えたことを特徴とする読み出し装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005193329A JP4189395B2 (ja) | 2004-07-28 | 2005-07-01 | 不揮発性半導体記憶装置及び読み出し方法 |
KR1020050065632A KR100745516B1 (ko) | 2004-07-28 | 2005-07-20 | 비휘발성 반도체 기억장치 및 판독방법 |
DE602005012028T DE602005012028D1 (de) | 2004-07-28 | 2005-07-27 | Nichtflüchtige Halbleiterspeicheranordnung und Leseverfahren |
US11/191,900 US7535746B2 (en) | 2004-07-28 | 2005-07-27 | Nonvolatile semiconductor memory device and read method |
EP05254692A EP1622163B1 (en) | 2004-07-28 | 2005-07-27 | Nonvolatile semiconductor memory device and read method |
TW094125604A TWI277973B (en) | 2004-07-28 | 2005-07-28 | Nonvolatile semiconductor memory device and read method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004219810 | 2004-07-28 | ||
JP2005193329A JP4189395B2 (ja) | 2004-07-28 | 2005-07-01 | 不揮発性半導体記憶装置及び読み出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006066052A JP2006066052A (ja) | 2006-03-09 |
JP4189395B2 true JP4189395B2 (ja) | 2008-12-03 |
Family
ID=35311289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005193329A Active JP4189395B2 (ja) | 2004-07-28 | 2005-07-01 | 不揮発性半導体記憶装置及び読み出し方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7535746B2 (ja) |
EP (1) | EP1622163B1 (ja) |
JP (1) | JP4189395B2 (ja) |
KR (1) | KR100745516B1 (ja) |
DE (1) | DE602005012028D1 (ja) |
TW (1) | TWI277973B (ja) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6962648B2 (en) * | 2003-09-15 | 2005-11-08 | Global Silicon Net Corp. | Back-biased face target sputtering |
US20060171200A1 (en) | 2004-02-06 | 2006-08-03 | Unity Semiconductor Corporation | Memory using mixed valence conductive oxides |
US7082052B2 (en) | 2004-02-06 | 2006-07-25 | Unity Semiconductor Corporation | Multi-resistive state element with reactive metal |
US7425504B2 (en) * | 2004-10-15 | 2008-09-16 | 4D-S Pty Ltd. | Systems and methods for plasma etching |
US20060081466A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | High uniformity 1-D multiple magnet magnetron source |
US20060081467A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | Systems and methods for magnetron deposition |
KR100576369B1 (ko) * | 2004-11-23 | 2006-05-03 | 삼성전자주식회사 | 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법 |
US8314024B2 (en) * | 2008-12-19 | 2012-11-20 | Unity Semiconductor Corporation | Device fabrication |
US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
US20070084717A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile caching data storage |
US20070084716A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile data storage |
US7366040B2 (en) * | 2005-10-28 | 2008-04-29 | Elite Semicondutor Memory Technology, Inc. | Method of reducing settling time in flash memories and improved flash memory |
WO2007088626A1 (ja) * | 2006-02-02 | 2007-08-09 | Renesas Technology Corp. | 半導体装置 |
US8395199B2 (en) * | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
US7606075B2 (en) * | 2006-04-19 | 2009-10-20 | Micron Technology, Inc. | Read operation for NAND memory |
US8896045B2 (en) * | 2006-04-19 | 2014-11-25 | Infineon Technologies Ag | Integrated circuit including sidewall spacer |
US7932548B2 (en) * | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
US8454810B2 (en) * | 2006-07-14 | 2013-06-04 | 4D-S Pty Ltd. | Dual hexagonal shaped plasma source |
US20080011603A1 (en) * | 2006-07-14 | 2008-01-17 | Makoto Nagashima | Ultra high vacuum deposition of PCMO material |
JP2008033788A (ja) * | 2006-07-31 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置、データ記憶システム、およびデータ記憶方法 |
US8003972B2 (en) | 2006-08-30 | 2011-08-23 | Micron Technology, Inc. | Bottom electrode geometry for phase change memory |
US8308915B2 (en) | 2006-09-14 | 2012-11-13 | 4D-S Pty Ltd. | Systems and methods for magnetron deposition |
KR101258983B1 (ko) | 2006-09-19 | 2013-04-29 | 삼성전자주식회사 | 가변저항 소자를 이용한 반도체 메모리 장치 및 그 동작방법 |
KR100819099B1 (ko) * | 2006-10-02 | 2008-04-03 | 삼성전자주식회사 | 가변저항 반도체 메모리 장치 |
JP5156023B2 (ja) * | 2006-11-08 | 2013-03-06 | シメトリックス・コーポレーション | 相関電子メモリ |
US7852662B2 (en) * | 2007-04-24 | 2010-12-14 | Magic Technologies, Inc. | Spin-torque MRAM: spin-RAM, array |
US8737151B2 (en) | 2007-07-26 | 2014-05-27 | Unity Semiconductor Corporation | Low read current architecture for memory |
US7701791B2 (en) * | 2007-07-26 | 2010-04-20 | Unity Semiconductor Corporation | Low read current architecture for memory |
JP5159224B2 (ja) | 2007-09-21 | 2013-03-06 | 株式会社東芝 | 抵抗変化メモリ装置 |
JP2009117003A (ja) | 2007-11-09 | 2009-05-28 | Toshiba Corp | 不揮発性メモリ装置のデータ読み出し方法 |
US8194433B2 (en) * | 2008-02-20 | 2012-06-05 | Ovonyx, Inc. | Method and apparatus for accessing a bidirectional memory |
US7952928B2 (en) * | 2008-05-27 | 2011-05-31 | Sandisk Il Ltd. | Increasing read throughput in non-volatile memory |
JP5268481B2 (ja) * | 2008-07-31 | 2013-08-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8553444B2 (en) * | 2008-08-20 | 2013-10-08 | Panasonic Corporation | Variable resistance nonvolatile storage device and method of forming memory cell |
US8159858B2 (en) | 2008-12-19 | 2012-04-17 | Unity Semiconductor Corporation | Signal margin improvement for read operations in a cross-point memory array |
JP4653260B2 (ja) | 2009-04-10 | 2011-03-16 | パナソニック株式会社 | 不揮発性記憶素子の駆動方法 |
JP5347806B2 (ja) * | 2009-07-29 | 2013-11-20 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその動作方法 |
CN103367452B (zh) * | 2009-09-11 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 绿色晶体管、电阻随机存储器及其驱动方法 |
US8638636B2 (en) * | 2009-09-21 | 2014-01-28 | Macronix International Co., Ltd. | Word line decoder circuit apparatus and method |
KR101094918B1 (ko) * | 2009-12-23 | 2011-12-15 | 주식회사 하이닉스반도체 | 글로벌 비트 라인을 구비한 상변화 메모리 장치 및 그 구동방법 |
JP2011138571A (ja) * | 2009-12-26 | 2011-07-14 | Elpida Memory Inc | 不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置の制御方法 |
US9450177B2 (en) | 2010-03-10 | 2016-09-20 | Tohoku University | Magnetoresistive element and magnetic memory |
JP5725735B2 (ja) | 2010-06-04 | 2015-05-27 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
US8934293B1 (en) * | 2010-06-29 | 2015-01-13 | Contour Semiconductor, Inc. | Means and method for operating a resistive array |
WO2012102734A1 (en) * | 2011-01-28 | 2012-08-02 | Hewlett-Packard Development Company, L.P. | Methods, systems and apparatus for resistive memory |
DE102011012738B3 (de) * | 2011-02-24 | 2012-02-02 | Forschungszentrum Jülich GmbH | Verfahren zum nichtdestruktiven Auslesen resistiver Speicherelemente und Speicherelement |
US8482955B2 (en) * | 2011-02-25 | 2013-07-09 | Micron Technology, Inc. | Resistive memory sensing methods and devices |
CN103415889B (zh) | 2011-03-10 | 2017-02-15 | 国际商业机器公司 | 相变存储器中的单元状态确定 |
JP5404683B2 (ja) | 2011-03-23 | 2014-02-05 | 株式会社東芝 | 抵抗変化メモリ |
US10333064B2 (en) * | 2011-04-13 | 2019-06-25 | Micron Technology, Inc. | Vertical memory cell for high-density memory |
KR20140063759A (ko) * | 2011-09-02 | 2014-05-27 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 데이터를 저장하기 위한 장치 및 메모리셀을 판독하는 방법 |
JP5763004B2 (ja) * | 2012-03-26 | 2015-08-12 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2014100024A1 (en) * | 2012-12-18 | 2014-06-26 | The Regents Of The University Of Michigan | Resistive memory structure for single or multi-bit data storage |
KR102115427B1 (ko) * | 2013-02-28 | 2020-05-28 | 에스케이하이닉스 주식회사 | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 |
US9343133B1 (en) | 2014-10-27 | 2016-05-17 | Micron Technology, Inc. | Apparatuses and methods for setting a signal in variable resistance memory |
WO2016139926A1 (ja) * | 2015-03-03 | 2016-09-09 | 日本電気株式会社 | クロスバースイッチ型メモリ回路、ルックアップテーブル回路、及び、プログラム方法 |
US9997239B1 (en) * | 2017-05-02 | 2018-06-12 | Everspin Technologies, Inc. | Word line overdrive in memory and method therefor |
US10074436B1 (en) * | 2017-06-13 | 2018-09-11 | Winbound Electronics Corp. | Memory device and data reading method thereof |
KR102401183B1 (ko) * | 2017-12-05 | 2022-05-24 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
WO2019191393A1 (en) * | 2018-03-28 | 2019-10-03 | University Of Cincinnati | Systems and methods for gated-insulator reconfigurable non-volatile memory devices |
JP2020149736A (ja) * | 2019-03-11 | 2020-09-17 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3761896A (en) * | 1972-04-18 | 1973-09-25 | Ibm | Memory array of cells containing bistable switchable resistors |
US5312684A (en) * | 1991-05-02 | 1994-05-17 | Dow Corning Corporation | Threshold switching device |
US6259644B1 (en) | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
US6181450B1 (en) * | 1998-05-12 | 2001-01-30 | Harris Corporation | System and method for free space optical communications |
US6204139B1 (en) | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
US6072716A (en) * | 1999-04-14 | 2000-06-06 | Massachusetts Institute Of Technology | Memory structures and methods of making same |
US20030168223A1 (en) | 2000-07-03 | 2003-09-11 | Bergren Frank Edward | Method and system for stepwisevarying fluid flow in well |
JP4656720B2 (ja) * | 2000-09-25 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6473332B1 (en) | 2001-04-04 | 2002-10-29 | The University Of Houston System | Electrically variable multi-state resistance computing |
JP4731041B2 (ja) * | 2001-05-16 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6759249B2 (en) * | 2002-02-07 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory |
US6903965B2 (en) * | 2002-07-18 | 2005-06-07 | Renesas Technology Corp. | Thin film magnetic memory device permitting high precision data read |
US6850429B2 (en) * | 2002-08-02 | 2005-02-01 | Unity Semiconductor Corporation | Cross point memory array with memory plugs exhibiting a characteristic hysteresis |
JP4187148B2 (ja) * | 2002-12-03 | 2008-11-26 | シャープ株式会社 | 半導体記憶装置のデータ書き込み制御方法 |
JP4205938B2 (ja) * | 2002-12-05 | 2009-01-07 | シャープ株式会社 | 不揮発性メモリ装置 |
JP4355136B2 (ja) * | 2002-12-05 | 2009-10-28 | シャープ株式会社 | 不揮発性半導体記憶装置及びその読み出し方法 |
JP4124635B2 (ja) * | 2002-12-05 | 2008-07-23 | シャープ株式会社 | 半導体記憶装置及びメモリセルアレイの消去方法 |
JP4285082B2 (ja) * | 2003-05-27 | 2009-06-24 | ソニー株式会社 | 記憶装置 |
JP2005032401A (ja) * | 2003-06-17 | 2005-02-03 | Sharp Corp | 不揮発性半導体記憶装置及びその書き込み方法と消去方法 |
JP3752589B2 (ja) * | 2003-06-25 | 2006-03-08 | 松下電器産業株式会社 | 不揮発性メモリを駆動する方法 |
JP4365737B2 (ja) * | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
DE102004041330B3 (de) * | 2004-08-26 | 2006-03-16 | Infineon Technologies Ag | Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen |
JP2006099866A (ja) * | 2004-09-29 | 2006-04-13 | Sony Corp | 記憶装置及び半導体装置 |
JP2006185477A (ja) * | 2004-12-27 | 2006-07-13 | Fujitsu Ltd | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
US7289351B1 (en) * | 2005-06-24 | 2007-10-30 | Spansion Llc | Method of programming a resistive memory device |
US7233520B2 (en) * | 2005-07-08 | 2007-06-19 | Micron Technology, Inc. | Process for erasing chalcogenide variable resistance memory bits |
-
2005
- 2005-07-01 JP JP2005193329A patent/JP4189395B2/ja active Active
- 2005-07-20 KR KR1020050065632A patent/KR100745516B1/ko active IP Right Grant
- 2005-07-27 US US11/191,900 patent/US7535746B2/en active Active
- 2005-07-27 EP EP05254692A patent/EP1622163B1/en active Active
- 2005-07-27 DE DE602005012028T patent/DE602005012028D1/de active Active
- 2005-07-28 TW TW094125604A patent/TWI277973B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR100745516B1 (ko) | 2007-08-02 |
EP1622163B1 (en) | 2008-12-31 |
JP2006066052A (ja) | 2006-03-09 |
TWI277973B (en) | 2007-04-01 |
US7535746B2 (en) | 2009-05-19 |
EP1622163A1 (en) | 2006-02-01 |
DE602005012028D1 (de) | 2009-02-12 |
TW200620276A (en) | 2006-06-16 |
KR20060053918A (ko) | 2006-05-22 |
US20060023497A1 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4189395B2 (ja) | 不揮発性半導体記憶装置及び読み出し方法 | |
US11615844B2 (en) | Apparatuses and methods including memory and operation of same | |
JP4313372B2 (ja) | 不揮発性半導体記憶装置 | |
JP4427464B2 (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
TWI492231B (zh) | 可變電阻記憶體裝置及其驅動方法 | |
JP5161946B2 (ja) | 不揮発性半導体記憶装置 | |
JP4344011B2 (ja) | 不揮発性記憶装置 | |
JP4469319B2 (ja) | 半導体記憶装置 | |
JP2012203944A (ja) | 抵抗変化型メモリ | |
JP4546842B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
JP5069339B2 (ja) | 不揮発性可変抵抗素子の抵抗制御方法 | |
JP2010218603A (ja) | 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法 | |
JP2006190376A (ja) | 不揮発性半導体記憶装置 | |
CN100485811C (zh) | 非易失性半导体存储装置及读出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4189395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |