CN103415889B - 相变存储器中的单元状态确定 - Google Patents

相变存储器中的单元状态确定 Download PDF

Info

Publication number
CN103415889B
CN103415889B CN201280012580.5A CN201280012580A CN103415889B CN 103415889 B CN103415889 B CN 103415889B CN 201280012580 A CN201280012580 A CN 201280012580A CN 103415889 B CN103415889 B CN 103415889B
Authority
CN
China
Prior art keywords
read
time
voltage
rank
read voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280012580.5A
Other languages
English (en)
Other versions
CN103415889A (zh
Inventor
A.潘塔齐
N.帕潘德里奥
C.波齐迪斯
A.塞巴斯蒂安
U.弗雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103415889A publication Critical patent/CN103415889A/zh
Application granted granted Critical
Publication of CN103415889B publication Critical patent/CN103415889B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

提供了用于确定相变储存器单元（10）的状态的方法和装置。用时间变化的读取电压（Vread）偏置单元（10），然后进行测量（TM）。测量（TM）依赖于满足预定条件。该条件依赖于施加读取电压（Vread）期间的单元电流。然后测量（TM）用于确定单元（10）的状态。

Description

相变存储器中的单元状态确定
技术领域
本发明一般地涉及相变存储器，并且更具体地涉及用于确定相变存储器单元的状态的方法和装置。
背景技术
相变存储器（PCM）是新的、非易失性固态存储器技术，其利用具有不同导电性的至少两个状态之间特定硫化物材料的可逆切换。PCM是快速的，并且具有好的保持和耐久特性，并且已经显示扩展到未来的光刻结点。
在单层单元（SLC）PCM器件中，基础存储单元（cell）可以存储一比特的二进制信息。该单元可以通过施加热量，设为两个状态（晶体或非晶）之一。在代表二进制0的非晶状态下，单元的电阻为高。当加热到高于其结晶点的温度然后冷却时，硫化物材料转换为导电、晶体状态。该低电阻状态代表二进制1。如果该单元然后加热到硫化物熔点的高温，那么硫化物材料在迅速冷却时重回其非晶状态。
在多层单元（MLC）PCM器件中，存储器单元可以设为不同状态（其中，s>2），允许每个单元多于一比特的存储。通过利用PCM单元的部分非晶状态实现MLC操作。通过改变硫化物材料中非晶区域的大小，设置不同的单元状态。这转而改变单元电阻。因此，每个单元状态对应于不同非晶体积，其转而对应于不同电阻级别。
为了写入数据到PCM单元，施加电压或电流脉冲到该单元，以便加热硫化物材料到适当的温度以在冷却时引起希望的单元状态。使用单元电阻作为对于单元状态的度量（metric），执行PCM单元的读取。以各种方式（通常通过将单元偏置于特定恒定电压电平并且测量流过它的电流），可以测量单元的电阻。美国专利No.7,505,334B1公开了一种替代方法，据此从其中单元作为电阻器的RC（电阻器-电容器）电路的放电时间检测单元电阻。然而，测量得到的电阻根据电阻级别和单元状态之间的预定对应指示单元状态。
在单元的电流对电压（I/V）特性的子阈值区域中（即，在低于单元状态在其可能出现改变的阈值切换电压的区域中），执行用于读取操作的电阻测量。因为阈值切换在固定电场出现，所以对应于低非晶尺寸的状态在较低偏置电压经历阈值切换。低的并且因而安全的偏置电压因此用于读取所有单元。在该低场区域，可以读取所有单元而不影响单元状态。
发明内容
本发明的第一方面的实施例提供一种用于确定相变储存器单元的状态的方法。所述方法包括：
用时间变化的读取电压偏置单元；
进行依赖于满足预定条件的测量，该条件依赖于施加读取电压期间的单元电流；以及
依赖于所述测量确定单元的状态。
在本发明的实施例中，替代施加恒定读取电压，可以用随时间变化的读取电压偏置单元。在施加该时间变化的读取电压期间，进行测量。该测量依赖于满足预定条件，该预定条件依赖于流过单元的电流。例如，在一些实施例中，测量指示满足依赖电流的条件的读取电压级别。在其他实施例中，测量指示要满足依赖电流的条件花费的时间。在任何情况下，得到的测量然后可以用于确定单元状态。由于在本发明的实施例中读取电压变化，依赖于考虑的单元状态的I/V特性，单元电流相应地变化。通过获得依赖于满足预定条件的单元电流的测量，体现本发明的方法可以以有效方式利用以用于不同单元状态的I/V特性的形式的差别。得到的测量提供对于非晶尺寸（基本编程实体）并且因此对于单元状态的良好度量。该度量可以用于探测单元操作的高场区域，并且可以有效地区分具有高非晶形态的状态。这可以增加可用编程空间，允许具有更多级别的操作，并且因此每个单元更多位的存储。该度量还可以提供具有对于偏移和低频噪声的改进容限的MLC操作的预期。
在一些优选实施例中，读取电压的形式是预定的。特别地，在这些实施例中，用在电压级别的范围上随着时间变化的预定读取电压偏置单元。在这样的预定读取电压的情况下，进行的测量可以指示满足预定条件花费的时间。这提供用于确定单元状态的基于时间的度量。然而，可以设想实施例，其中读取电压不以预定方式随着时间变化。在这些实施例中，进行的测量可以指示满足预定条件的读取电压级别。作为示例，读取电压级别可以以基本随机方式变化，直到确定满足依赖电流的条件，在此情况下测量满足依赖电流的条件出现的读取电压级别。这在下面将进一步讨论。
通常，读取电压可以以模拟或数字方式变化。在采用预定读取电压的实施例中，读取电压优选地随着时间增加。特别地，根据本发明的实施例，读取电压随着增加的时间逐渐增加，并且根据进一步的实施例随着时间单调增加。读取电压可以是时间的线性函数，或者时间的非线性函数，并且下面将讨论两种情况的示例。尽管读取电压随着时间变化的方式可以是对于读取操作预定的，但是读取电压施加的持续时间可以对于不同读取操作不同。特别地，优选实施例包括当满足预定条件时，停止读取电压的施加。因此，读取电压的持续时间可以对于不同测量变化。这可以不但增加读取带宽，还可以使得能够进行单元操作的更高场区域的探测，而没有扰动状态（级别切换）的危险。特别地，可以设置下面进一步讨论的检测条件，使得读取电压范围可以对于至少一些较低级别穿过阈值切换电压，同时仍避免级别切换。
在采用基于时间的度量的实施例中，可以以多种方式进行指示时间的测量，并且可以直接或间接指示考虑的时间。一些实施例可以以一些方式测量时间本身。其他实施例可以测量指示时间的其他参数。例如，在预定读取电压是时间的线性函数的情况下，可以测量满足预定条件的读取电压级别作为时间指示器。在读取电压不是预定的实施例中，指示读取电压级别的测量可以类似地测量读取电压本身，或者指示其的任何方便的参数。
预定条件可以以各种方式依赖于单元电流。条件可以是单元电流到达预定电流级别（特别地，其等于或穿过预定检测阈值）。作为另一示例，当读取电压的形式是预定的时，条件可以是单元电流从第一预定电流级别变为第二预定电流级别。在这些示例中采用的预定电流级别可以是或可以不是读取电压的函数。在这样的电流级别是读取电压的函数的情况下，可以采用跨越读取电压范围具有增加的和/或减小的轮廓部分各种函数。下面将描述这些和其他实施例的示例。
已经获得时间或电压级别测量，使用该测量确定单元状态的特定方式在不同实施例中可以变化。该步骤可以使用基本测量作为单元状态度量，或者可以通过以一些方式处理测量导出最终度量。除了基本测量方法外，可能示例在此包括一些形式的平均处理或基于可能采用的技术的进一步处理，例如任何额外校正技术以进一步提升读取精度。在优选实施例中，可以通过比较依赖于测量的度量与一个或多个指示不同单元状态的参考值，确定单元状态。本发明的实施例可以应用于两级PCM单元以及多级单元。当用于确定多级单元（级，s级单元，其中s>2）的状态时，优选的方法可以包括通过比较依赖于测量的度量与指示单元的s个级别的多个参考值，确定单元的状态。度量在此可以是测量本身，或者通过如上所述处理测量获得的一些其他度量。参考值可以以多种方式限定单元级别，例如，根据限定映射到不同单元状态的测量范围的边界的阈值。
本发明的第二方面的实施例提供一种用于确定相变储存器单元的状态的装置。所述装置包括：
测量电路，用于用时间变化的读取电压偏置单元，并且用于进行依赖于满足预定条件的测量，该条件依赖于施加读取电压期间的单元电流；以及
控制器，用于依赖于所述测量确定单元的状态。
本发明的另一方面的实施例提供一种相变储存器器件，包括：
储存器，其包括多个相变储存器单元；以及
读取/写入装置，用于在相变储存器单元中读取和写入数据，其中读取/写入装置包括根据本发明的第二方面的用于确定所述储存器单元的状态的装置。
通常，在在此参照体现本发明的方法描述特性的情况下，相应的特征可以提供在体现本发明的装置或器件中，并且反之亦然。
附图说明
现在参照附图，将通过示例的方式描述本发明的优选实施例，附图中：
图1图示PCM单元的不同电阻级别的模拟I/V特性；
图2是体现本发明的相变存储器器件的示意性框图；
图3示出四级PCM单元的平均编程曲线；
图4是PCM单元的示意性图示；
图5是图2器件的读取测量电路的示意性框图；
图6图示在图5的读取测量电路中使用的偏置电压；
图7a和7b图示在用于生成单元状态的时间度量的读取测量电路中使用的电流阈值技术；
图8比较用该时间度量和传统低场电阻度量获得的单元编程曲线；
图9a和9b分别图示在电阻度量和时间度量的情况下相同单元状态区域的编程曲线；
图10示出作为非晶厚度的函数的时间度量；
图11a和11b图示本发明实施例中用于生成时间度量的不同技术；
图12图示对于图7a和7b的时间度量生成技术的修改；
图13a和13b图示对于时间度量生成技术的其他可能修改；以及
图14图示本发明实施例中用于生成时间度量的进一步技术。
具体实施方式
附图中的图1示出基于从PCM单元获得的测量数据，16个不同电阻级别（单元状态）的模拟I/V特性。箭头指示非晶状态的增加的厚度（ua），并且垂直线指示读回时用于测量低场电阻的典型偏置电压Vread。低场电阻技术的I/V曲线趋于随着非晶厚度增加，在低场融合。换句话说，低场电阻趋于随着增加的非晶尺寸而饱和。由于单元几何效果的该现象用于在使用电阻度量来确定单元状态时，掩饰非晶趋于的增加的尺寸。
图2是体现本发明的相变存储器器件的简化示意图。器件1包括用于在多级PCM单元的一个或多个集成阵列中存储数据的相变存储器2。尽管在该图中示出为单个块，但是通常储存器2可以包括PCM存储单元的任何希望配置，例如从单个芯片或模子到每个包含存储芯片的多个封装的多个存储库的范围。通过读取/写入装置3执行对于储存器2的数据的读取和写入。装置3包括数据写入和读取测量电路4，用于写入数据到PCM单元并且用于进行允许确定单元状态并且因此读回存储数据的单元测量。电路4可以通过施加适当电压到储存器集合2中字和位线的阵列，处理用于写入和读取目的的个别PCM单元。该过程可以以公知方式执行，除了如下文中详述的。读取/写入控制器5一般地控制装置3的操作，并且包括用于基于由电路4进行的测量确定单元状态（即，级别检测）的功能。通常，控制器5的功能可以以硬件或软件或其组合实施，尽管为了操作速度的原因，硬布线逻辑电路的使用通常是优选的。根据在此的描述，合适的实施将对于本领域的技术人员显而易见。如由图中的块6指示的，输入到器件1的用户数据典型地在作为写入数据提供到读取/写入装置3之前，经历一些形式的写入处理，诸如用于纠错目的的编码。类似地，由装置3输出的读回数据通常由读取处理模块7处理，例如，执行代码字检测和纠错操作，以恢复原始输入用户数据。通过模块6和7的这种处理不依赖于要描述的单元状态度量系统，并且不需要在此详细讨论。
储存器2中的多级单元的每个可以设为对应于单元的不同非晶/晶体状态的s个电阻级别之一，其中，s>2。对应于不同级别的电阻值通常不均等间隔，典型地在于对数域。为了写入数据到给定单元，电路4施加电压脉冲，以设置单元为对应于适当级别的状态。图3图示对于PCM单元，单元电阻如何随着施加的电压变化。该图示出对于PCM单元阵列的平均编程曲线（从“设置的”状态（最大结晶化的状态）开始），作为对于增加幅度Vprog的施加电压脉冲获得的（平均）单元电阻R的对数。随着施加电压增加，硫化物材料的增加融化导致单元内非晶相的增加的尺寸。这转而使得编程电阻沿着示出的曲线增加。对于MLC操作预定对应于不同可编程单元状态的电阻级别。通过示例的方式，由该图中的水平线指示四个级别，以及相关联的写入脉冲幅度Vprog，诸如可以对于四级PCM操作定义，每单元提供两位的存储。
读取存储器单元涉及确定单元的单元，即，检测单元设为的哪个预定级别。图2的器件1采用用于基于对于PCM单元中基础编程实体的改进度量（即非晶尺寸）确定单元状态的方法。图4是典型的PCM单元10的示意性图示。该单元包括夹在底部电极12和顶部电极13之间的相变材料（例如，锗锑碲（GST））的层11。顶部电极13连接到储存器单元阵列的位线BL。底部电极12具有大约20nm的半径r，并且使用亚光刻手段。晶体管14典型地用作存取期间，该晶体管的栅极触点连接到阵列的字线WL。非晶趋于15可以通过如之前所述在位线BL或字线WL施加电压脉冲，在结晶GST中创建。当在位线施加脉冲时，该技术已知为电压模式编程，并且晶体管用作选择器件。当在字线施加脉冲时，该技术已知为电流模式编程，并且晶体管用作电压控制电流源。在该图中由非晶厚度ua指示的得到的非晶趋于的尺寸依赖于编程脉冲的幅度，如已经描述的。在图2器件的读取操作中，执行的测量提供对于该非晶尺寸并且因此对于单元状态的度量。现在将参照图5到7b描述读取操作。
图5是用于在储存器器件1的电路4中使用的示例性读取测量电路20的示意性框图。测量电路20包括如图所示连接的计数器21、数字到模拟转换器（DAC）22、电压调节器23、电流检测器24和比较器25。这些电路组件可以使用数字或模拟电路以任何便利的方式实施，并且适当的实施对于本领域的技术人员是明显。示出读取测量电路20连接到PCM单元10（图中表示为可变电阻），用于读取操作。在读取操作开始，计数器21初始化时间计数，并且响应于来自读取/写入装置的控制器5的周期性定时信号，递增该计数。计数提供到DAC22，从而随着时间计数连续递增，在DAC的输出的电压以固定阶梯增加。通过电压调节器23平滑该电压，并且作为偏置电压Vread施加到PCM单元10的位线。组件21到23的效果因此是生成预定读取电压，其随着时间计数连续递增，在电压级别的范围上增加。在该实施例中，读取电压作为时间的线性函数单调增加，如在图6中示意性图示的（其中为了简化由直线代表阶梯函数）。
通过电流检测器24测量施加读取电压期间流过单元10的电流。检测到的电流级别由检测器24输出到比较器25的一个输入。比较器25比较电流级别与预定电流阈值ID。如果I≥ID，那么比较器输出控制信号到定时器21，其终止时间计数，于是停止读取电压的施加。在时间计数终止时的计数值提供单元电流到达阈值ID花费时间的直接测量。该计数值作为时间度量TM提供到器件1的控制器5，并且单元测量完成。
图7a和7b更详细图示该实施例的操作。图7a指示在读取电压施加期间，单元电流如何随着时间变化直到电流阈值ID。在本发明的该第一实施例中，电流阈值ID设为恒定值，其选择为小于所有单元状态的阈值切换电流ITH。图7b指示对于图1中示出的16级单元的模拟I/V曲线的电流阈值ID。因为在该实施例中读取电压与时间呈线性，所以图7b中的电压比例类比于时间，并且每条曲线到达电流阈值ID的电压是由电路20测量的时间度量TM的直接模拟。时间度量TM相对于图1的电阻度量的优势的一个方面从该图显而易见。所有单元级别在阈值ID处在时间上良好地分离，所以即使高ua单元状态也可以精确地用度量TM区分。鉴于几何效果使得电阻度量在高非晶厚度处饱和，而时间度量继续对于高ua状态提供有效的级别区分。
由储存器器件1的控制器5执行单元状态的确定。在对于单元的读取测量之后，由测量电路20输出的度量TM提供到控制器5，如上所述。在该简单实施例中，由控制器5直接使用度量TM，以检测编程单元级别。可以简单地通过比较度量TM与多个预定参考值，在控制器5中执行级别检测。例如，参考值可以对应于限定不同单元级别的预先计算的度量值，或者限定被认为映射到不同单元级别的度量值的各个范围之间的边界的阈值。控制器5中计算的度量与参考值的比较因此产生存储的单元级别。得到的读回数据然后由控制器5输出，用于进一步的读取处理，以便恢复如上所讨论的用户数据。
作为用于单元状态的度量，度量TM比传统的低场电阻度量具有非常显著的优点。如已经由图7b所示的，限制电阻度量的性能的几何效应不显著影响度量TM。因此该度量可以有效地捕获高ua单元状态。描述的技术还允许度量TM探测高场区域而没有扰动单元状态（级别切换）的危险。作为这些特征的结果，当使用度量TM确定单元状态时，可用的编程空间可以显著地提升。这从图8是显而易见的，其比较了用归一化到相同有效窗口的电阻度量（logR）和度量TM测量的平均编程曲线。坐标轴在此指示归一化的平均单位（a.u.）。在上面高场区域Vprog=2V中，LogR测量饱和，而时间度量曲线继续显示强线性和良好的级别区分。这用度量TM提供可用编程范围上的实质增加。这在图9a和9b中进一步展示。图9a示出使用电阻度量测量编程状态的四级PCM单元的编程曲线。图9b示出在相同单元状态区域中使用度量TM的等价曲线。坐标轴在此指示根据在上述图5电路中获得的计数值（电压阶梯的数目）的TM。在图中的L1到L4指示四个单元级别。图9b示出度量TM在该场景下比电阻度量多提供两个可用可编程级别。
使用Poole-Frenkel型传导模型的PCM单元的分析进一步展示度量TM的优点。假设GST层夹在半径r的两个圆形电极之间，那么流过GST层的电流由以下给出。
其中q是基本电荷，τ0是捕获电子试图逃逸时间特性，Δz是平均陷阱间距离，k是Boltzmann常数，并且T是温度。Ec-Ef是活化能。使用有效非晶厚度uaeff和有效半径reff，应用该模型到图4的单元几何，低场电阻可以表达为：
相反地，上面实施例的时间度量TM可以表达为：
其中kslope是读取电压斜坡的斜率。从等式（2）可见电阻度量是单元的活化能的强函数。活化能强烈地受到缺陷密度和像压力和张力的物理属性的影响。在电阻度量中通常观察到的偏移行为以及低频波动归因于活化能的类似变化。然而，可见的是这些不希望的属性与作为非晶尺寸以及相应的有效非晶厚度的基本编程实体不相关。如由等式（3）指示的，度量TM是有效非晶厚度的强函数，而较少依赖于活化能。鉴于电阻度量与等式（2）中的活化能项成比例，而该项对于度量TM仅出现在等式（3）中的1/sinh项中。这指示显著减少偏移和低频噪声对于度量TM的影响。
等式（3）还指示时间度量是有效非晶厚度的强函数，而仅仅是有效接触半径reff的弱函数。这指示时间度量不应在非晶厚度的高值处饱和，如上面已经讨论的。这进一步由图10中从模拟结果获得的TM相对于非晶厚度的图确认。这示出TM与非晶厚度的强线性度以及跨越该范围的良好级别区分。
相对电阻度量的更进一步优点是度量TM直接测量，并且所以不存在1/x压缩。因此，总体上，将看到度量TM提供对于非晶尺寸并且因此单元状态的改进度量。
尽管上面已经描述简单实施例，但是可以设想各种替代实施例。通过示例的方式，下面将参照图11a到14描述用于导出基于时间的度量的一些替代方法。
图11a和11b使用与图7a和7b类似形式的图，图示第一替代方法。在此，进行时间测量时要由单元电流满足的条件不同于第一实施例的条件。在此，条件是单元电流I从第一、较低电流级别ID1改变为第二、较高电流级别ID2。测量单元电流从较低到较高阈值的时间作为度量TM。基于上面等式（3）的分析指示该“时间差别度量”可以展现对于偏移和低频噪声的更大容限。
图12图示对于图7a技术的修改，其中偏置电压Vread是时间的非线性函数。由于许多原因，这可能是所希望的。例如，可以剪裁电压斜坡以校正双曲正弦行为，双曲正弦行为导致时间度量在低电压从指数形式偏离。非线性还可能用于增加读取带宽和/或增加度量的余量。通常，读取电压的时间依赖性可以以各种方式改变，以便在不同实施例中实现希望的效果。
在前述实施例中使用的电流阈值不依赖于读取电压Vread。替代实施例可以使用作为读取电压函数的电流阈值。例如，在时间测量依赖于增加到预定电流级别的电流I的情况下，在限制情况下，预定电流级别可以是阈值切换电流。这随着级别变化，在非晶厚度的低级别趋于更高。在此情况下，读取电压将增加，直到单元电流到达考虑中级别的切换阈值，并且测量电路将记录单元切换的时间。然而，然后将需要恢复原始单元状态。切换阈值中的随机性也可能限制在此情况下的精度。因此，通常可能优选的是限定任何电流阈值，以便避免级别切换。在一些实施例中，这可以通过确保对于所有单元状态在任意读取电压的阈值级别小于阈值切换电流来进行。然而，在一些实施例中，阈值可以随着读取电压变化，以便保持在任何给定电压级别可获得的潜在切换阈值之下，而不必对于所有状态在切换阈值之下，特别地在那些开关处于较高电压级别的状态。在这些实施例中，在任何读取电压级别，阈值电流级别对于具有直到该读取电压级别的阈值切换电压的任何单元状态，应该小于阈值切换电流。
图13a和13b图示作为读取电压的函数的电流阈值的两个示例。在阈值ID1的情况下，电流阈值在高电压更高，以便增加高场区域中的信噪比（SNR）。在阈值ID2的情况下，电流阈值在低电压更高，以便增加低场区域中的分辨率。（该阈值说明在给定读取电压级别的阈值级别对于具有该读取电压级别之上的阈值切换电压的单元状态，如何可以高于阈值切换电流）。在低级别的非晶厚度，实验上观察到阈值切换电流显著较高。因此，在低电压级别可以采用增加的电流阈值ID2，以提高SNR。在较高电压级别，ID2仍足够低以便避免对应于高非晶厚度的级别的切换。
图14图示替代实施例，其中对于时间测量要满足的条件是依赖于单元电流的积分的参数到达预定级别。在该示例中，度量TM对应于单元电流充电电容器（电容=C）到预定电压级别VD花费的时间。此外，可以适当地设置该阈值级别，以便避免阈值切换。在此，使用恒定阈值电压级别VD，尽管如果希望则可以使得阈值依赖于读取电压。在其他实施例中，也可以监视依赖于单元电流的其他参数。
尽管上面时间测量TM直接用作用于区分级别的度量，但是如果需要，时间测量可以经历进一步的处理（例如，基于额外的校正技术），以导出最终的单元状态度量。此外，在一些情况下，可以测量指示时间的其他参数，例如，在一些实施例中的读取电压级别。此外，尽管优选的是预定读取电压是单调增加函数，如在描述的实施例中，但是可以设想替代实施例，其中电压逐渐尽管不是单调增加，或者甚至随着时间减小。例如，可以设想使用与图11a类似的时间差别度量的实施例，其中读取电压从预定（子切换阈值）级别缓降，并且单元电流从较高减小到较低阈值。
在上述实施例中，当进行时间测量时停止读取电压扫描。尽管这由于已经讨论的原因可能是优选的，但是不需要必定如此。例如，如果读取电压总是扫描通过整个电压范围，而不管测量完成，那么其状态在检测之后然后改变的单元可以立即重新编程。我们同时提交的申请人参考号CH9-2010-0093的欧洲专利申请（在此通过引用并入其内容）公开了用于在编程单元状态中使用的利用这种类型的方法的技术。
在上述优选实施例中，读取电压以预定方式随着时间变化，并且单元状态度量基于对于依赖于要满足的单元电流的条件花费的时间的测量。然而，可以设想替代实施例。特别地，可以设想这样的实施例，其中读取电压不以预定方式随着时间变化。例如，读取电压可以以基本随机方式变化，直到确定满足依赖电流的条件。作为对于这种“随机搜索”过程的替代，可以选择（可能任意的）读取电压级别作为起始点，并且该级别然后可以根据一些预定算法变化直到确定满足依赖电流的条件。在此特定示例将是以反馈方式改变读取电压。可以基于单元电流确定随后的读取电压级别。因此，可以使得读取电压级别逐渐会聚在特定级别，在该特定级别满足依赖电流的条件。在诸如读取电压随着时间的变化没有预定的情况的实施例中，用作对于单元状态的度量的测量可以是（直接或间接）指示读取电压级别的测量，在该偏置电压级别满足依赖电流的条件。由于与上面结合时间度量讨论的那些理由等价的理由，这样的度量优于传统的电阻度量。
还可以设想前述实施例的各种组合。用于实施各种实施例的对于测量电路的适当修改对于本领域的普通技术人员是明显的。
可以对于描述的特定实施例进行许多其他改变和修改，而不背离本发明的范围。

Claims (16)

1.一种用于确定相变储存器单元(10)的状态的方法，所述方法包括：
用时间变化的读取电压(Vread)偏置单元(10)；
进行依赖于满足预定条件的时间测量(TM)，该条件依赖于施加读取电压期间的单元电流；以及
依赖于所述时间测量确定单元(10)的状态，
其中所述时间测量(TM)指示满足所述预定条件花费的时间，所述预定条件是单元电流从第一预定电流级别(IDL)变为第二预定电流级别(IDH)。
2.如权利要求1所述的方法，其中所述时间测量指示满足所述预定条件的读取电压级别。
3.如权利要求1所述的方法，包括用在电压级别的范围上随着时间变化的预定读取电压(Vread)偏置单元(10)。
4.如权利要求3所述的方法，其中读取电压(Vread)随着时间增加。
5.如权利要求3或4所述的方法，其中读取电压(Vread)是时间的线性函数。
6.如权利要求3或4所述的方法，其中读取电压(Vread)是时间的非线性函数。
7.如权利要求1到4的任一项所述的方法，其中所述预定条件是单元电流到达预定电流级别(ID,ID1,ID2)。
8.如权利要求7所述的方法，其中所述预定电流级别(ID,ID1,ID2,IDL,IDH)不依赖于读取电压(Vread)。
9.如从属于权利要求3时的权利要求7所述的方法，其中所述预定电流级别(ID,ID1,ID2,IDL,IDH)是读取电压(Vread)的函数。
10.如权利要求7所述的方法，其中所述预定电流级别(ID,ID1,ID2,IDL,IDH)小于对于所有单元状态的阈值切换电流。
11.如从属于权利要求3时的权利要求7所述的方法，其中所述预定电流级别(ID,ID1,ID2,IDL,IDH)是读取电压(Vread)的函数，并且在任何读取电压级别，该电流级别小于对于任何单元状态的阈值切换电流，任何单元状态具有直到该读取电压级别的阈值切换电压。
12.如权利要求1到4的任一所述的方法，其中所述预定条件是依赖于单元电流的积分的参数到达预定级别(VD)。
13.如权利要求1到4的任一项所述的方法，包括当满足所述预定条件时，停止施加读取电压(Vread)。
14.如权利要求1到4的任一项所述的方法，用于确定s级相变储存器单元(10)的状态，其中s>2，所述方法包括比较依赖于所述时间测量(TM)的度量与指示单元的s个级别的多个参考值，以确定单元的状态。
15.一种用于确定相变储存器单元(10)的状态的装置，所述装置包括：
测量电路(20)，用于用时间变化的读取电压(Vread)偏置单元，并且用于进行依赖于满足预定条件的时间测量(TM)，该条件依赖于施加读取电压期间的单元电流；以及
控制器(5)，用于依赖于所述时间测量确定单元的状态，
其中所述时间测量(TM)指示满足所述预定条件花费的时间，所述预定条件是单元电流从第一预定电流级别(IDL)变为第二预定电流级别(IDH)。
16.一种相变储存器器件(1)，包括：
储存器(2)，其包括多个相变储存器单元(10)；以及
读取/写入装置(3)，用于在相变储存器单元中读取和写入数据，其中读取/写入装置包括如权利要求15所述的用于确定所述储存器单元的状态的装置。
CN201280012580.5A 2011-03-10 2012-02-24 相变存储器中的单元状态确定 Expired - Fee Related CN103415889B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11157698 2011-03-10
EP11157698.9 2011-03-10
PCT/IB2012/050848 WO2012120401A1 (en) 2011-03-10 2012-02-24 Cell-state determination in phase-change memory

Publications (2)

Publication Number Publication Date
CN103415889A CN103415889A (zh) 2013-11-27
CN103415889B true CN103415889B (zh) 2017-02-15

Family

ID=46795462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280012580.5A Expired - Fee Related CN103415889B (zh) 2011-03-10 2012-02-24 相变存储器中的单元状态确定

Country Status (4)

Country Link
US (2) US8755214B2 (zh)
EP (1) EP2684193B1 (zh)
CN (1) CN103415889B (zh)
WO (1) WO2012120401A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2502553A (en) * 2012-05-30 2013-12-04 Ibm Read measurements of resistive memory cells
GB201215339D0 (en) * 2012-08-29 2012-10-10 Ibm Level placement in solid-state memory
GB2510339A (en) * 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells
GB2518632A (en) * 2013-09-26 2015-04-01 Ibm Estimation of level-thresholds for memory cells
GB2524534A (en) * 2014-03-26 2015-09-30 Ibm Determining a cell state of a resistive memory cell
WO2016068980A1 (en) 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory
US9666273B2 (en) * 2015-06-18 2017-05-30 International Business Machines Corporation Determining a cell state of a resistive memory cell
TWI595334B (zh) * 2015-08-03 2017-08-11 旺宏電子股份有限公司 計時裝置及計時方法
US9520189B1 (en) 2015-10-29 2016-12-13 International Business Machines Corporation Enhanced temperature compensation for resistive memory cell circuits
KR102619682B1 (ko) * 2016-12-13 2023-12-28 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10269413B1 (en) 2017-10-17 2019-04-23 R&D 3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US11501826B2 (en) 2017-10-17 2022-11-15 R&D3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US12014770B2 (en) 2017-10-17 2024-06-18 R&D3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1699054A1 (en) * 2005-03-03 2006-09-06 STMicroelectronics S.r.l. A memory device with a ramp-like voltage biasing structure and reduced number of reference cells
US7505334B1 (en) * 2008-05-28 2009-03-17 International Business Machines Corporation Measurement method for reading multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
DE10297767T5 (de) * 2002-08-14 2005-08-04 Intel Corporation, Santa Clara Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
JP4189395B2 (ja) 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US7247547B2 (en) 2005-01-05 2007-07-24 International Business Machines Corporation Method of fabricating a field effect transistor having improved junctions
US7573775B2 (en) 2006-02-09 2009-08-11 Fujitsu Limited Setting threshold voltages of cells in a memory block to reduce leakage in the memory block
US7535756B2 (en) * 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
JP5539610B2 (ja) 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
KR100895400B1 (ko) * 2007-12-03 2009-05-06 주식회사 하이닉스반도체 상 변화 메모리 장치
US7986549B1 (en) * 2008-12-29 2011-07-26 Micron Technology, Inc. Apparatus and method for refreshing or toggling a phase-change memory cell
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
KR101528886B1 (ko) * 2009-04-09 2015-06-16 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR101571148B1 (ko) * 2009-09-02 2015-11-23 삼성전자주식회사 저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템
JP4838399B2 (ja) 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
US8743605B2 (en) * 2011-09-14 2014-06-03 Apple Inc. High-resolution readout of analog memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1699054A1 (en) * 2005-03-03 2006-09-06 STMicroelectronics S.r.l. A memory device with a ramp-like voltage biasing structure and reduced number of reference cells
US7505334B1 (en) * 2008-05-28 2009-03-17 International Business Machines Corporation Measurement method for reading multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Reliability Impact of Chalcogenide-Structure Relaxation in Phase-Change Memory(PCM) Cells-Part I: Experimental Study;Daniele Ielmini等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20090501;第56卷(第5期);第1070~1077页 *

Also Published As

Publication number Publication date
EP2684193B1 (en) 2019-08-14
EP2684193A4 (en) 2014-11-05
US8755214B2 (en) 2014-06-17
CN103415889A (zh) 2013-11-27
EP2684193A1 (en) 2014-01-15
US20120307554A1 (en) 2012-12-06
WO2012120401A1 (en) 2012-09-13
US8780611B2 (en) 2014-07-15
US20120230097A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
CN103415889B (zh) 相变存储器中的单元状态确定
CN110036444B (zh) 自适应存储器单元写入条件
US9070438B2 (en) Programming of phase-change memory cells
US20120314481A1 (en) Cell-state measurement in resistive memory
US20090161415A1 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US7602632B2 (en) Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
TWI543160B (zh) 電阻可變記憶體感測
KR20140024304A (ko) 멀티비트 메모리 셀의 조건부 프로그래밍
Le et al. RADAR: A fast and energy-efficient programming technique for multiple bits-per-cell RRAM arrays
Merkel et al. Reconfigurable N-level memristor memory design
GB2498018A (en) Drift mitigation for multi-bit phase change material (PCM) memory cell.
US7995381B2 (en) Method of programming resistivity changing memory
US9747980B2 (en) Semiconductor memory device and method for temperature compensation using temperature-resistance-voltage functions
US9293198B2 (en) Programming of gated phase-change memory cells
US9236120B2 (en) Read measurement of resistive memory cells
US20120327709A1 (en) Programming of phase-change memory cells
JP5705321B2 (ja) 相変化メモリ・セルの状態を判定するための方法および装置
JP2008537272A (ja) カルコゲニドデバイスのためのエラー低減回路
Bits-Per-Cell RADAR: A Fast and Energy-Efficient Programming Technique for Multiple
KR20170083770A (ko) 저항변화 메모리 소자 모델링 장치
GB2525397A (en) Device and method for determining a cell level of a resistive memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171116

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171116

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

Termination date: 20190224

CF01 Termination of patent right due to non-payment of annual fee