TWI595334B - 計時裝置及計時方法 - Google Patents

計時裝置及計時方法 Download PDF

Info

Publication number
TWI595334B
TWI595334B TW104125144A TW104125144A TWI595334B TW I595334 B TWI595334 B TW I595334B TW 104125144 A TW104125144 A TW 104125144A TW 104125144 A TW104125144 A TW 104125144A TW I595334 B TWI595334 B TW I595334B
Authority
TW
Taiwan
Prior art keywords
memory device
electrical parameter
value
time
initial value
Prior art date
Application number
TW104125144A
Other languages
English (en)
Other versions
TW201706737A (zh
Inventor
李明修
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW104125144A priority Critical patent/TWI595334B/zh
Publication of TW201706737A publication Critical patent/TW201706737A/zh
Application granted granted Critical
Publication of TWI595334B publication Critical patent/TWI595334B/zh

Links

Landscapes

  • Read Only Memory (AREA)

Description

計時裝置及計時方法
本發明是有關於一種計時裝置及一種計時方法。
對於電子電路來說，通常會需要計算一特定事件的經過時間。一種測量經過時間的典型的方法是使用一計時電路去計算經過的時間。然而，這種方法需要提供電力到計時電路以持續計算時間。而只要計時電路被中斷或經歷一電源損失事件(power loss event)，所追蹤的經過時間就會遺失。避免電源損失事件造成的問題的進一步的做法是加上一電池或一電容以持續追蹤時間。然而，當電池有錯誤或者電力用完時，此系統仍會面對相似的問題，特別是在電源損失週期超過一段長時間的時候。因此，有必要提供一種新的方法以在不需要提供電源的情況下得到經過時間。
根據本揭露的一實施例，提供一種計時裝置。計時裝置包含一記憶體裝置以及一處理器。記憶體裝置包含一第一電性參數。處理器用以感測記憶體裝置的第一電性參數的一初始值，以及感測記憶體裝置經過一第一時間的第一電性參數的一第一值。處理器更用以根據記憶體裝置的第一電性參數的初始值及記憶體裝置的第一電性參數的第一值計算第一時間。
根據本揭露的一實施例，提供一種使用一記憶體裝置的計時 方法。此計時方法包含以下步驟。感測記憶體裝置的一第一電性參數的一初始值，並感測記憶體裝置經過一第一時間的第一電性參數的一第一值。此計時方法更包含根據記憶體裝置的第一電性參數的初始值及記憶體裝置的第一電性參數的第一值計算第一時間。
以下所附的圖式，構成了本說明書的一部份，用以配合下文的描述以說明揭露的實施例，為了解釋揭露的實施例。
10‧‧‧計時裝置
100‧‧‧記憶體裝置
110‧‧‧上部電極
120‧‧‧底部電極
130‧‧‧相變化材料
140‧‧‧相變化區域
150‧‧‧處理器
R0、R1、Rmax‧‧‧電阻值
t0、t1、tx‧‧‧時間
Rth、Rth1、Rth2‧‧‧臨界值
A1、A2‧‧‧漂移模式
B1、B2、B3‧‧‧記憶體裝置
700‧‧‧浮閘記憶體
Vt、Vt0‧‧‧臨界電壓
710‧‧‧控制閘極
720‧‧‧多晶矽間電介質
730‧‧‧浮動閘極
740‧‧‧穿隧氧化層
750‧‧‧汲極
760‧‧‧源極
770‧‧‧基底
S111‧‧‧感測記憶體裝置的第一電性參數的一初始值
S120‧‧‧感測記憶體裝置經過一第一時間的第一電性參數的一第一值
S130‧‧‧根據記憶體裝置的第一電性參數的初始值及記憶體裝置的第一電性參數的第一值計算第一時間
S140‧‧‧判斷記憶體裝置的第一電性參數的第一值是否大於一第一臨界值
S150‧‧‧重設記憶體裝置的第一電性參數到初始值
S160‧‧‧感測記憶體裝置的第一電性參數的初始值以及第二電性參數的初始值
S170‧‧‧感測記憶體裝置經過第一時間的第一電性參數的第一值以及經過第一時間的第二電性參數的第一值
S180‧‧‧根據記憶體裝置的第一電性參數的初始值、記憶體裝置的第一電性參數的第一值、記憶體裝置的第二電性參數的初始值及記憶體裝置的第二電性參數的第一值計算第一時間
S190‧‧‧感測記憶體裝置的第一電性參數的初始值以及第二記憶體裝置的第一電性參數的初始值
S200‧‧‧感測記憶體裝置經過第一時間的第一電性參數的第一值以及第二記憶體裝置經過第一時間的第一電性參數的第一值
S210‧‧‧根據記憶體裝置的第一電性參數的初始值、記憶體裝置的第一電性參數的第一值、第二記憶體裝置的第一電性參數的初始值及第二記憶體裝置的第一電性參數的第一值計算第一時間
S220‧‧‧判斷記憶體裝置的第一電性參數的第一值是否大於一第一臨界值
S230‧‧‧根據第二記憶體裝置的第一電性參數的初始值及第二記憶體裝置的第一電性參數的第一值計算第一時間
第1圖繪示依據本揭露第一實施例的計時裝置的示意圖。
第2圖繪示依據本揭露第一實施例的相變化記憶體的電阻值隨時間漂移的示意圖。
第3圖繪示一例的鍺銻碲相變化記憶體的電阻值在一重設操作後隨時間漂移的實驗結果圖。
第4圖繪示依據本揭露另一實施例的兩種組成的相變化記憶體的電阻值隨時間漂移的示意圖。
第5圖繪示依據本揭露又一實施例的多個相變化記憶體的電阻值隨時間漂移的示意圖。
第6圖繪示依據本揭露另一實施例的具有不同漂移係數的多個相變化記憶體的電阻值隨時間漂移的示意圖。
第7圖繪示依據本揭露第二實施例的計時裝置的示意圖。
第8圖繪示依據本揭露第二實施例的浮閘記憶體的臨界電壓隨時間漂移的示意圖。
第9圖繪示依據本揭露使用第一實施例的記憶體裝置的一計時方法的一流程圖。
第10圖繪示依據本揭露使用第一實施例的記憶體裝置的另一計時方法的流程圖。
第11圖繪示依據本揭露使用第一實施例的記憶體裝置的又一計時方法的流程圖。
在本揭露中，提供一種計時裝置及一種計時方法以避免電源損失事件造成的經過時間的消失。在本文中提供多個實施例，並參照所附圖式以描述相關結構及流程。然而，本揭露並不以此為限。相同的參考符號將使用來表示附圖中相同或相似的部分。
請參照第1圖及第2圖。第1圖繪示依據本揭露第一實施例的計時裝置10的示意圖。計時裝置10包含一記憶體裝置100以及一處理器150。在第一實施例中，記憶體裝置100為一相變化記憶體。且此項變化記憶體有一第一電性參數，例如為一電阻。第2圖繪示依據本揭露第一實施例的相變化記憶體的電阻值隨時間漂移(drift)的示意圖。處理器150感測記憶體裝置100的初始電阻值R0。並在一第一時間t1後，處理器150感測記憶體裝置100的第一電阻值R1。之後處理器150根據記憶體裝置100的初始電阻值R0以及記憶體裝置100的第一電阻值R1計算第一時間t1。
詳細地說，相變化記憶體為一具有兩端點的裝置，並藉由控制相變化材料的微結構：非結晶的高阻抗狀態(HRS)以及結晶的低阻抗狀態(LRS)以儲存資料。請再參照第1圖，記憶體裝置100包含一上部電極110、 一底部電極120、一相變化材料130以及一相變化區域140。而相變化記憶體的電阻漂移跟隨一可預測的模式。舉例來說，電阻會先漂移上升(即一結構鬆弛(structural relaxation)階段)，之後在相變化記憶體的重設(RESET)狀態的一段時間過後再下降(即一再結晶階段)。在一編程脈衝之後，例如一重設(RESET)脈衝，相變化記憶體的電阻在沒有電源供應的情況下會漂移一段時間。這種相變化記憶體的電阻的漂移通常跟隨著一可預測的模型，例如電阻R=R0+A*log(t)，其中R0為時間點t0的電阻值，A為漂移係數，而t為經過時間。
第3圖繪示一例的鍺銻碲相變化記憶體的電阻值在一重設操作後隨時間漂移的實驗結果圖。因此，可根據初始電阻值R0及經過一段時間的電阻值R由上述公式計算經過時間。並且，計時裝置可隨時被重設。舉例來說，計算裝置可藉由施加一重設操作到相變化記憶體而被重設，在此狀況下電阻值的漂移會回到R0，因此計時裝置可重新計時。
然而，由於相變化記憶體的電阻在一段時間後，例如tx之後會下降，此時我們無法得知測量到的電阻值是對應到tx之前或是tx之後的時間。因此，在一些實施例中，處理器150判斷記憶體裝置100的電阻值是否大於一第一臨界值Rth，此第一臨界值例如為最大的電阻值Rmax的90%。並且當記憶體裝置100的電阻值大於一第一臨界值Rth時，處理器150重設記憶體裝置100的電阻值回到初始值R0。
在一些實施例中，可以調整漂移係數A。第4圖繪示依據本揭露另一實施例的兩種組成的相變化記憶體的電阻值隨時間漂移的示意圖。舉例來說，可根據鍺：銻：碲的組成比例、摻雜的相變化材料、相變 化記憶體的尺寸、相變化記憶體上的覆蓋材料(capping material)、編程演算法(設定SET或重設RESET)、以及時間點t0的電阻位準等而調整鍺銻碲相變化記憶的漂移係數。藉由調整相變化記憶體的漂移係數，相變化記憶體的漂移模式可從A1改變為A2。也就是說，電阻漂移模式可從A1改變為A2，而計時裝置可在需要被重設之前感測更長的時間。另一方面，電阻漂移模式可從A2改變為A1以使處理器150可感測計時裝置並更精準地計算出經過時間。
在一些實施例中，計時裝置可包含多個記憶體裝置。第5圖繪示依據本揭露又一實施例的多個相變化記憶體的電阻值隨時間漂移的示意圖。在此例中，處理器150可感測所有記憶體裝置的多個電性參數並分別計算出對應的時間點，之後再將個別計算出的時間點平均以得到更精準的經過時間。
此外，計時裝置也可包含具有不同漂移係數的多個記憶體裝置。第6圖繪示依據本揭露另一實施例的具有不同漂移係數的多個相變化記憶體的電阻值隨時間漂移的示意圖。在此例中，處理器可根據第一記憶體裝置B1的測量電阻值及第二記憶體裝置B2的測量電阻值而得知電阻值是對應到tx1之前或是tx1之後的時間。在一些實施例中，處理器可判斷第一記憶體裝置B1的電阻值是否大於一第一臨界值Rth1，且當第一記憶體裝置B1的電阻值大於一第一臨界值Rth1時，處理器感測第二記憶體裝置B2在第一時間後的電阻值並據以計算第一時間。
並且，計時裝置更可包含一第三記憶體裝置B3。處理器更可判斷第二記憶體裝置B2的電阻值是否大於一第二臨界值Rth2，且當第二 記憶體裝置B2的電阻值大於一第二臨界值Rth2時，處理器感測第三記憶體裝置B3在第一時間後的電阻值並據以計算第一時間。
在一些實施例中，相變化記憶體的設定(SET)狀態的電阻值也會以一可預測的模式隨著時間漂移。因此相變化記憶體的設定狀態也可用來當作計時裝置。
在一些實施例中，相變化記憶體100可以為一氧化物電阻變化裝置(oxide resistance change device)、一導電橋裝置(conductive bridge device)、一浮閘裝置及一電荷擷取裝置、或者其他具有一隨著時間變化的電性參數的記憶體裝置。而在一些實施例中，第一電性參數可以為一臨界電壓、一電容、一電感或一電容中的電荷數目、或其他隨著時間變化的電性參數。並且處理可感測記憶體裝置的上述其中一個電性參數的初始值並感測記憶體裝置經過一第一時間後的電性參數的第一值。據此，處理器根據記憶體裝置的第一電性參數的初始值、記憶體裝置的第一電性參數的第一值、記憶體裝置的第二電性參數的初始值及記憶體裝置的第二電性參數的第一值計算第一時間。
第7圖繪示依據本揭露第二實施例的計時裝置的示意圖。在此實施例中，記憶體裝置為浮閘記憶體700。第8圖繪示依據本揭露第二實施例的浮閘記憶體700的臨界電壓Vt隨時間漂移的示意圖。詳細地說，浮閘記憶體700包含一控制閘極710、一多晶矽間電介質(inter-poly dielectric)720、一浮動閘極730、一穿隧氧化層740、一汲極750、一源極760及一基底770。且浮閘記憶體的臨界電壓Vt以一可預測的模式隨時間漂移。
並且，浮閘記憶體的臨界電壓Vt的漂移係數也可被調整。 舉例來說，可根據穿隧氧化層740的厚度、多晶矽間電介質720的厚度及組合、及穿隧氧化層740的摻雜物等而調整浮閘記憶體的臨界電壓Vt的漂移係數。而在此實施例中，可藉由施加一熱電子編程(hot-electron programming)步驟到浮閘記憶體以重設計時裝置，在此時浮閘記憶體的臨界電壓Vt會重置回時間點t0的臨界電壓Vt0。
第9圖繪示依據本揭露使用第一實施例的記憶體裝置的一計時方法的一流程圖。使用記憶體裝置的計時方法包含以下步驟。首先，執行步驟S111以感測記憶體裝置的第一電性參數的一初始值。之後執行步驟S120以感測記憶體裝置經過一第一時間的第一電性參數的一第一值。最後，執行步驟S130以根據記憶體裝置的第一電性參數的初始值及記憶體裝置的第一電性參數的第一值計算第一時間。
在一些實施例中，計時方法執行步驟S140以判斷記憶體裝置的第一電性參數的第一值是否大於一第一臨界值。如果沒有大於第一臨界值，則執行步驟S130以計算第一時間。然而，如果記憶體裝置的第一電性參數的第一值大於一第一臨界值，則執行步驟S150以重設記憶體裝置的第一電性參數到初始值。之後執行步驟S111以重新感測。
在一些實施例中，計時方法可感測記憶體裝置的第二電性參數計算經過時間。第10圖繪示依據本揭露使用第一實施例的記憶體裝置的另一計時方法的流程圖。首先，執行步驟S160以感測記憶體裝置的第一電性參數的初始值以及第二電性參數的初始值。之後執行步驟S170以感測記憶體裝置經過第一時間的第一電性參數的第一值以及經過第一時間的第二電性參數的第一值。再執行步驟S180以根據記憶體裝置的第一電性參數的 初始值、記憶體裝置的第一電性參數的第一值、記憶體裝置的第二電性參數的初始值及記憶體裝置的第二電性參數的第一值計算第一時間。
在一些實施例中，計時方法更感測一第二記憶體裝置的第一電性參數計算經過時間。第11圖繪示依據本揭露使用第一實施例的記憶體裝置的又一計時方法的流程圖。首先，執行步驟S190以感測記憶體裝置的第一電性參數的初始值以及第二記憶體裝置的第一電性參數的初始值。之後執行步驟S200以感測記憶體裝置經過第一時間的第一電性參數的第一值以及第二記憶體裝置經過第一時間的第一電性參數的第一值。再執行步驟S210以根據記憶體裝置的第一電性參數的初始值、記憶體裝置的第一電性參數的第一值、第二記憶體裝置的第一電性參數的初始值及第二記憶體裝置的第一電性參數的第一值計算第一時間。
相似於步驟S140，計時方法可包含步驟S220以判斷記憶體裝置的第一電性參數的第一值是否大於一第一臨界值。如果沒有大於第一臨界值，則執行步驟S210以計算第一時間。然而，如果記憶體裝置的第一電性參數的第一值大於一第一臨界值，則執行步驟230以根據第二記憶體裝置的第一電性參數的初始值及第二記憶體裝置的第一電性參數的第一值計算第一時間。值得注意的是，第9圖、第10圖和第11圖的步驟可視設計而重複執行。並且如上所述的，上述流程可在多個具有不同電性參數的記憶體上或在不同種類的記憶體裝置上重複執行。
根據上述實施例，提供了多個可在不需要提供電源裝置到計時裝置而得到經過時間的計時裝置以及多個計時方法。因此即使在包含計時裝置的系統遭受電源損失事件時仍可輕易的測量到經過時間。藉由上述 的計時方法，也可降低包含計時裝置的系統的電源功耗。
綜上所述，雖然本發明已以多個實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S111‧‧‧感測記憶體裝置的第一電性參數的一初始值
S120‧‧‧感測記憶體裝置經過一第一時間的第一電性參數的一第一值
S130‧‧‧根據記憶體裝置的第一電性參數的初始值及記憶體裝置的第一電性參數的第一值計算第一時間
S140‧‧‧判斷記憶體裝置的第一電性參數的第一值是否大於一第一臨界值
S150‧‧‧重設記憶體裝置的第一電性參數到初始值

Claims (10)

  1. 一種計時裝置，包含：一記憶體裝置，具有一第一電性參數；以及一處理器，用以：感測該記憶體裝置的該第一電性參數的一初始值；感測該記憶體裝置經過一第一時間的該第一電性參數的一第一值；以及根據該記憶體裝置的該第一電性參數的該初始值及該記憶體裝置的該第一電性參數的該第一值計算該第一時間。
  2. 如申請專利範圍第1項所述的計時裝置，其中該處理器更用以：判斷該記憶體裝置的該第一電性參數的該第一值是否大於一第一臨界值；以及當該記憶體裝置的該第一電性參數的該第一值大於一第一臨界值時重設該記憶體裝置的該第一電性參數為該初始值。
  3. 如申請專利範圍第1項所述的計時裝置，其中該記憶體裝置更具有一第二電性參數，且該處理器更用以：感測該記憶體裝置的一第二電性參數的一初始值；感測該記憶體裝置經過該第一時間的該第二電性參數的一第一值；以及根據該記憶體裝置的該第一電性參數的該初始值、該記憶體裝置的該第一電性參數的該第一值、該記憶體裝置的該第二電性參數的該初始值及該記憶體裝置的該第二電性參數的該第一值計算該第一時間。
  4. 如申請專利範圍第1項所述的計時裝置，更包含：一第二記憶體裝置，具有該第一電性參數；其中該處理器更用以：感測該第二記憶體裝置的該第一電性參數的一初始值；感測該第二記憶體裝置經過該第一時間的該第一電性參數的一第一值；以及根據該記憶體裝置的該第一電性參數的該初始值、該記憶體裝置的該第一電性參數的該第一值、該第二記憶體裝置的該第一電性參數的該初始值及該第二記憶體裝置的該第一電性參數的該第一值計算該第一時間。
  5. 如申請專利範圍第1項所述的計時裝置，更包含：一第二記憶體裝置，具有該第一電性參數；其中該處理器更用以：感測該第二記憶體裝置的該第一電性參數的一初始值；判斷該記憶體裝置的該第一電性參數的該第一值是否大於一第一臨界值；當該記憶體裝置的該第一電性參數的該第一值大於一第一臨界值時，感測該第二記憶體裝置經過該第一時間的該第一電性參數的一第一值，並根據該第二記憶體裝置的該第一電性參數的該初始值及該第二記憶體裝置的該第一電性參數的該第一值計算該第一時間。
  6. 一種使用一記憶體裝置的計時方法，包含： 感測該記憶體裝置的一第一電性參數的一初始值；感測該記憶體裝置經過一第一時間的該第一電性參數的一第一值；以及根據該記憶體裝置的該第一電性參數的該初始值及該記憶體裝置的該第一電性參數的該第一值計算該第一時間。
  7. 如申請專利範圍第6項所述的計時方法，更包含：判斷該記憶體裝置的該第一電性參數的該第一值是否大於一第一臨界值；以及當該記憶體裝置的該第一電性參數的該第一值大於一第一臨界值時重設該記憶體裝置的該第一電性參數為該初始值。
  8. 如申請專利範圍第6項所述的計時方法，更包含：感測該記憶體裝置的一第二電性參數的一初始值；感測該記憶體裝置經過該第一時間的該第二電性參數的一第一值；以及根據該記憶體裝置的該第一電性參數的該初始值、該記憶體裝置的該第一電性參數的該第一值、該記憶體裝置的該第二電性參數的該初始值及該記憶體裝置的該第二電性參數的該第一值計算該第一時間。
  9. 如申請專利範圍第6項所述的計時方法，更包含：感測一第二記憶體裝置的該第一電性參數的一初始值；感測該第二記憶體裝置經過該第一時間的該第一電性參數的一第一值；以及根據該記憶體裝置的該第一電性參數的該初始值、該記憶體裝置的該 第一電性參數的該第一值、該第二記憶體裝置的該第一電性參數的該初始值及該第二記憶體裝置的該第一電性參數的該第一值計算該第一時間。
  10. 如申請專利範圍第6項所述的計時方法，更包含：感測一第二記憶體裝置的該第一電性參數的一初始值；判斷該記憶體裝置的該第一電性參數的該第一值是否大於一第一臨界值；當該記憶體裝置的該第一電性參數的該第一值大於一第一臨界值時，感測該第二記憶體裝置經過該第一時間的該第一電性參數的一第一值，並根據該第二記憶體裝置的該第一電性參數的該初始值及該第二記憶體裝置的該第一電性參數的該第一值計算該第一時間。
TW104125144A 2015-08-03 2015-08-03 計時裝置及計時方法 TWI595334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104125144A TWI595334B (zh) 2015-08-03 2015-08-03 計時裝置及計時方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104125144A TWI595334B (zh) 2015-08-03 2015-08-03 計時裝置及計時方法

Publications (2)

Publication Number Publication Date
TW201706737A TW201706737A (zh) 2017-02-16
TWI595334B true TWI595334B (zh) 2017-08-11

Family

ID=58609065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125144A TWI595334B (zh) 2015-08-03 2015-08-03 計時裝置及計時方法

Country Status (1)

Country Link
TW (1) TWI595334B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626893B2 (en) * 2005-05-02 2009-12-01 Acreo Ab Timer switch
US8755214B2 (en) * 2011-03-10 2014-06-17 International Business Machines Corporation Determining cell-state in phase-change memory
TWI444791B (zh) * 2011-02-16 2014-07-11

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626893B2 (en) * 2005-05-02 2009-12-01 Acreo Ab Timer switch
TWI444791B (zh) * 2011-02-16 2014-07-11
US8755214B2 (en) * 2011-03-10 2014-06-17 International Business Machines Corporation Determining cell-state in phase-change memory

Also Published As

Publication number Publication date
TW201706737A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
US10951114B2 (en) Apparatuses and methods for charge pump regulation
JP2004200461A (ja) 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ
US10558172B2 (en) Timing device using electrodeposit growth
KR102641648B1 (ko) 미리 결정된 프로그램 상태에서 최종 베이크를 사용하여 아날로그 비휘발성 메모리에서 판독 전류 안정성을 개선하는 방법
US8572546B2 (en) Methods of modeling a transistor and apparatus used therein
WO2017206545A1 (zh) 电容值校准装置、方法和触摸显示设备
CN111220888B (zh) 晶体管的开启电压的测试方法及测试装置
De Blauwe et al. SILC-related effects in flash E/sup 2/PROM's-Part I: A quantitative model for steady-state SILC
TWI595334B (zh) 計時裝置及計時方法
CN109900965B (zh) 一种mos晶体管的接点电阻的计测方法
JP2018045742A (ja) 記憶装置及び記憶装置の管理方法
US9501042B1 (en) Timing device and method thereof
JP2010139241A (ja) 温度測定回路、及び、方法
US9952268B1 (en) Method for accurate measurement of leaky capacitors using charge based capacitance measurements
US20160341604A1 (en) Thermal Oscillator
CN106383436B (zh) 计时装置及计时方法
JP6238622B2 (ja) ガス感応性の電界効果トランジスタを用いてガスパラメータを測定するための方法および制御装置
US10867680B2 (en) Data erasure device for erasing data from non-volatile semiconductor memory device and method for manufacturing non-volatile semiconductor memory device
US8963647B2 (en) Self-powered timer apparatus
US20100161262A1 (en) Method for Calculating Capacitance of High Voltage Depletion Capacitor
TWI579848B (zh) 記憶體寫入裝置以及方法
Lee et al. Threshold voltage instability of nanoscale charge trapping non-volatile memory at steady phase
CN113436659B (zh) 基于浮栅电荷泄漏的信息记录方法及装置
KR102654589B1 (ko) 강유전체 트랜지스터의 스위칭 전하 측정 방법 및 장치
Hellwig et al. Resolving the Relaxation of Volatile Valence Change Memory