TWI579848B - 記憶體寫入裝置以及方法 - Google Patents
記憶體寫入裝置以及方法 Download PDFInfo
- Publication number
- TWI579848B TWI579848B TW104121981A TW104121981A TWI579848B TW I579848 B TWI579848 B TW I579848B TW 104121981 A TW104121981 A TW 104121981A TW 104121981 A TW104121981 A TW 104121981A TW I579848 B TWI579848 B TW I579848B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- write
- voltage
- less
- random access
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
本發明係有關於一種記憶體寫入裝置以及方法,特別係有關於一種將電阻式隨機存取記憶體重置(reset)之裝置以及方法。
在積體電路中,電阻式隨機存取記憶體(resistive random access memory,RRAM)係為下一代非揮發性記憶體元件之整合技術。電阻式隨機存取記憶體係為包括複數電阻式隨機存取記憶體單元之架構,其中每一電阻式隨機存取記憶體單元係利用阻抗值,而非利用電荷,儲存一位元的資料。特別的是,每一電阻式隨機存取記憶體單元包括一電阻式金屬層,其阻抗值能夠調整以代表邏輯「0」或邏輯「1」,也就是低阻抗狀態代表邏輯「0」,高阻抗狀態代表邏輯「1」。電阻式隨機存取記憶體裝置的操作原則係為,通常作為絕緣之介電材料可在夠高的電壓之作用下而形成導電絲(filament)或導電路徑(conduction path)。導電絲或導電路徑的形成係為電阻式隨機存取記憶體之形成操作(forming operation),該夠高的電壓稱之為形成電壓。
導電路徑的形成可經由不同的機制,包括缺陷、
金屬遷移及其他的機制所產生。各種不同的介電材料皆可用於電阻式隨機存取記憶體,就算導電絲或導電路徑形成,也可被重置(reset)(也就是,打斷導電絲或導電路徑而產生高阻抗)或利用適當的偏壓而設置(set)(也就是重新形成導電絲或導電路徑,而產生較低的阻抗)。
本發明提出一種記憶體寫入裝置,包括:一電壓產生器、一電阻式隨機存取記憶體、一電流偵測器以及一控制器。上述電壓產生器用以產生一寫入電壓。上述電阻式隨機存取記憶體接收上述寫入電壓而產生一寫入電流。上述電流偵測器偵測上述電阻式隨機存取記憶體之上述寫入電流。上述控制器執行一寫入程序,其中上述寫入程序包括:利用上述電壓產生器逐步增加上述寫入電壓,並利用上述電流偵測器偵測上述寫入電流;找出上述寫入電流之最大值並設為一參考電流;利用上述電壓產生器繼續增加上述寫入電壓,並判斷上述電流偵測器偵測之上述寫入電流是否不小於上述參考電流;當上述寫入電流不小於上述參考電流時,上述控制器利用上述電壓產生器停止輸出上述寫入電壓。
根據本發明之一實施例,上述利用上述電壓產生器逐步增加上述寫入電壓,並利用上述電流偵測器偵測上述寫入電流之步驟包括:當上述寫入電壓係為一第一電壓時,利用上述電流偵測器偵測上述寫入電流係為一第一電流;將上述第一電流儲存於一第一暫存器;以及利用上述電壓產生器將上述第一電壓增加一既定增量。
根據本發明之一實施例,上述找出上述寫入電流之最大值並設為上述參考電流之步驟包括:當上述寫入電壓係為一第二電壓時,利用上述電流偵測器偵測上述寫入電流係為一第二電流,其中上述第二電壓係為上述第一電壓加上上述既定增量;判斷上述第二電流是否小於上述第一電流;以及當上述第二電流小於上述第一電流時,將上述第一電流設為上述參考電流並儲存於一第二暫存器。
根據本發明之一實施例,上述找出上述寫入電流之最大值並設為上述參考電流之步驟更包括:當上述第二電流並未小於上述第一電流時,將上述第二電流儲存於上述第一暫存器;以及利用上述電壓產生器將上述第二電壓增加上述既定增量。
根據本發明之一實施例,當上述寫入電流小於上述參考電流時,利用上述電壓產生器繼續增加上述寫入電壓。
本發明更提出一種記憶體寫入方法,適用於對一電阻式隨機存取記憶體施加一寫入電壓而產生一寫入電流,包括:逐步增加上述寫入電壓並偵測對應之上述寫入電流;找出上述寫入電流之最大值並設為一參考電流;繼續增加上述寫入電壓並判斷對應之上述寫入電流是否不小於上述參考電流;以及當上述寫入電流不小於上述參考電流時,停止輸出上述寫入電壓。
根據本發明之一實施例,上述逐步增加上述寫入電壓並偵測對應之上述寫入電流之步驟包括:當上述寫入電壓係為一第一電壓時,偵測上述寫入電流係為一第一電流;將上
述第一電流儲存於一第一暫存器;以及將上述第一電壓增加一既定增量。
根據本發明之一實施例,上述找出上述寫入電流之最大值並設為上述參考電流之步驟包括:當上述寫入電壓係為一第二電壓時,偵測上述寫入電流係為一第二電流,其中上述第二電壓係為上述第一電壓加上上述既定增量;判斷上述第二電流是否小於上述第一電流;以及當上述第二電流小於上述第一電流時,將上述第一電流設為上述參考電流並儲存於一第二暫存器。
根據本發明之一實施例,上述找出上述寫入電流之最大值並設為上述參考電流之步驟包括:當上述第二電流並未小於上述第一電流時,將上述第二電流儲存於上述第一暫存器;以及將上述第二電壓增加上述既定增量。
根據本發明之一實施例,當上述寫入電流小於上述參考電流時,繼續增加上述寫入電壓。
101‧‧‧寫入曲線
200‧‧‧記憶體寫入裝置
201‧‧‧電壓產生器
202‧‧‧電阻式隨機存取記憶體
203‧‧‧電流偵測器
204‧‧‧控制器
VL‧‧‧寫入電壓
VW‧‧‧第一電壓
VX‧‧‧第二電壓
VY‧‧‧第三電壓
VZ‧‧‧第四電壓
IL‧‧‧寫入電流
IM‧‧‧最大電流
IS‧‧‧最小電流
A‧‧‧第一狀態點
B‧‧‧第二狀態點
C‧‧‧第三狀態點
D‧‧‧第四狀態點
S1~S9‧‧‧步驟流程
第1圖係顯示根據本發明之一實施例所述之電阻式隨機存取記憶體之寫入電流以及寫入電壓之關係圖;第2圖係顯示根據本發明之一實施例所述之記憶體寫入裝置之方塊圖;以及第3圖係顯示根據本發明之一實施例所述之記憶體寫入方法之流程圖。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特例舉一較佳實施例,並配合所附圖式,來作詳細說明如下:以下將介紹係根據本發明所述之較佳實施例。必須要說明的是,本發明提供了許多可應用之發明概念,在此所揭露之特定實施例,僅是用於說明達成與運用本發明之特定方式,而不可用以侷限本發明之範圍。
第1圖係顯示根據本發明之一實施例所述之電阻式隨機存取記憶體之寫入電流以及寫入電壓之關係圖。如第1圖所示,寫入曲線101係顯示電阻式隨機存取記憶體進行重置(reset)操作時,寫入電壓VL與寫入電流IL之關係,其中寫入電壓VL係為施加於電阻式隨機存取記憶體之兩電極之重置電壓,寫入電流IL係為因施加寫入電壓VL於電阻式隨機存取記憶體之兩電極時所產生之電流。
當重置電阻式隨機存取記憶體時,寫入電壓VL自0V開始逐步增加,由於寫入電壓VL為0V時即具有寫入電流IL,因此代表該電阻式隨機存取記憶體係位於低阻抗狀態。隨著寫入電壓VL增加至第一電壓VW,寫入電流IL也在第一狀態點A達到最大電流IM。
如寫入曲線101所示,當寫入電壓VL繼續增加至第二電壓VX時,寫入電流IL卻下降至最小電流IS,代表電阻式隨機存取記憶體進行重置操作打斷導電絲後而使得阻抗增加,並且電阻式隨機存取記憶體於第二狀態點B達到高阻抗狀態。
當電阻式隨機存取記憶體位於第二狀態點B且寫
入電壓VL繼續增加至第三電壓VY時,寫入電流IL係與寫入電壓VL成正比,也就是在第二狀態點B以及第三狀態點C之間時,電阻式隨機存取記憶體係遵守歐姆定律。並且,當電阻式隨機存取記憶體於第三狀態點C時,寫入電流IL再次回到了最大電流IM。
此外,由於電阻式隨機存取記憶體在第二狀態點B之後,寫入電流IL便與寫入電壓VL成正比,代表電阻式隨機存取記憶體在第二狀態點B以及第三狀態點C所造成的阻抗變化量趨近於零。換句話說,電阻式隨機存取記憶體位於第二狀態點B以及第三狀態點C之間時,已經被完美地重置,也就是導電絲已打斷而使得電阻式隨機存取記憶體係為高阻抗狀態。
當寫入電壓VL繼續增加至第四電壓VZ而到達第四狀態點D時,寫入電流IL與寫入電壓VL之間的關係不再遵守歐姆定律而出現阻抗下降的情況,此時電阻式隨機存取記憶體之阻抗係位於高阻抗狀態以及低阻抗狀態之間,我們稱之為過度重置(over reset)。由於電阻式隨機存取記憶體會因為過度的重置電壓而產生焦耳熱(Joule Heat),使得導電絲附近的氧產生熱分解而使得斷裂的導電絲又重新組合成其他的導電絲,此時電阻式隨機存取記憶體之阻抗狀態發生了反轉現象(complementary switching)。
為了準確地重置電阻式隨機存取記憶體並避免發生過度重置,必須限制寫入電壓VL的增加,使得電阻式隨機存取記憶體落於第二狀態點B以及第三狀態點C之間,以達到最佳的重置效果。若是超過第三狀態點C的話,電阻式隨機存取記
憶體將有可能發生過度重置的現象。因此,電阻式隨機存取記憶體之重置操作必須控制於第三狀態點C結束,也就是持續偵測寫入電流IL,當寫入電流IL不小於最大電流IM時,隨即停止重置操作。
第2圖係顯示根據本發明之一實施例所述之記憶體寫入裝置之方塊圖。如第2圖所示,記憶體寫入裝置200包括電壓產生器201、電阻式隨機存取記憶體202、電流偵測器203以及控制器204。電壓產生器201產生寫入電壓VL,用以重置電阻式隨機存取記憶體202。
電阻式隨機存取記憶體202根據電壓產生器201所產生之寫入電壓VL以及接地端所產生之跨壓,而產生寫入電流IL。電流偵測器203用以偵測電阻式隨機存取記憶體202所產生之寫入電流IL。根據本發明之一實施例,電流偵測器203之跨壓為0V,也就是電壓產生器201所產生之寫入電壓VL係直接作用於電阻式隨機存取記憶體202,以下並不考慮電流偵測器203所造成之跨壓。
控制器204用以執行一寫入程序,根據本發明之一實施例,該寫入程序用以對電阻式隨機存取記憶體202進行重置操作。根據本發明之另一實施例,寫入程序可包括對電阻式隨機存取記憶體202進行重置操作以及設定(set)操作。
根據本發明之一實施例,當控制器204執行寫入程序對電阻式隨機存取記憶體202進行重置操作時,控制器204首先利用電壓產生器201逐步增加寫入電壓VL,並利用電流偵測器2023持續偵測寫入電流IL。
根據本發明之一實施例,控制器204利用電壓產生器201自0V開始,以一既定增量逐步增加寫入電壓VL。根據本發明之一實施例,既定增量係為0.2V。根據本發明之另一實施例,控制器204係以既定時間增加既定增量的斜率,利用電壓產生器201連續地增加寫入電壓VL。
當控制器204根據電流偵測器203發現寫入電流IL到達最大值時,將該最大值設定為參考電流。也就是,當控制器204發現隨著寫入電壓VL增加,電阻式隨機存取記憶體202到達第1圖之第一狀態點A時,控制器204將第1圖之第一電壓VW所對應之電流設定為參考電流。
接著,控制器204利用電壓產生器201繼續增加寫入電壓VL,並且判斷電流偵測器203所偵測之寫入電流IL是否不小於參考電流。當電流偵測器203所偵測之寫入電流IL不小於參考電流時,也就是當寫入電流IL大於或等於參考電流時,代表電阻式隨機存取記憶體202已經到達了第1圖之第三狀態點C,應立即結束寫入程序之重置操作。因此,控制器204隨即利用電壓產生器201停止輸出寫入電壓VL,故寫入程序之重置操作隨即停止。詳細動作流程,將如下所述。
第3圖係顯示根據本發明之一實施例所述之記憶體寫入方法之流程圖。根據本發明之一實施例,第3圖所述之記憶體寫入方法適用於對一電阻式隨機存取記憶體進行重置操作。以下針對第3圖之流程圖的敘述,將搭配第2圖予以詳細說明。
首先,第2圖之控制器204利用電壓產生器201,輸
出寫入電壓VL的初始值(步驟S1),開始對電阻式隨機存取記憶體202進行重置操作。根據本發明之一實施例,寫入電壓VL之初始值係為0V;根據本發明之另一實施例,使用者能夠自行設定寫入電壓VL之初始值。
接著,控制器204利用電流偵測器203,用以即時偵測電阻式隨機存取記憶體202因寫入電壓VL而產生之寫入電流IL(步驟S2),並且將偵測之寫入電流存入第一暫存器(第2圖並未顯示)而為第一電流(步驟S3)。
隨後,控制器204將寫入電壓VL增加一既定增量(步驟S4)。根據本發明之一實施例,既定增量係為0.2V。根據本發明之另一實施例,控制器204係以既定時間增加既定增量的斜率,利用電壓產生器201連續地增加寫入電壓VL。
控制器204利用電流偵測器203偵測寫入電流IL而為第二電流(步驟S5),並且控制器204判斷第二電流是否小於第一電流(步驟S6)。根據本發明之一實施例,第二電流代表目前時間點所偵測之寫入電流IL,第一電流代表上一時間點所偵測之寫入電流IL。若是第二電流小於第一電流,代表目前時間點所偵測到的寫入電流IL小於上一時間點所偵測到的寫入電流IL,也就是寫入電流IL於目前時間點開始降低,也意味著上一時間點所偵測到的寫入電流IL(即,第一電流)係為最大電流。
當控制器204判斷第二電流的確小於第一電流時,代表第一電流係為第1圖之第一狀態點A之最大電流IM,因此將第一電流存入第二暫存器(第2圖中並未顯示)而為參
考電流(步驟S7)。
回到步驟S6,當控制器204判斷第二電流並未小於第一電流時,代表尚未到達第1圖之第一狀態點A,因此將第二電流(即,利用電流偵測器203偵測之寫入電流IL)存入第一暫存器而替代第一電流,並持續進行步驟S3至步驟S6,直到找到第1圖之第一狀態點A之最大電流IM。
回到步驟S7,當找到第1圖之第一狀態點A之最大電流IM並將其存入第二暫存器而為參考電流後,控制器204繼續增加寫入電壓VL一既定增量(步驟S8)。接著,控制器204判斷寫入電流IL是否不小於參考電流(步驟S9)。根據本發明之一實施例,在步驟S7、步驟S8以及步驟S9中,第2圖之電阻式隨機存取記憶體202正在經歷由低阻抗狀態轉變為高阻抗狀態的過程。
在步驟S9中,當寫入電流IL不小於參考電流時,代表第2圖之電阻式隨機存取記憶體202位於第1圖之第三狀態點C,若是電阻式隨機存取記憶體202承受超過第三狀態點C之寫入電壓VL的話,有可能進入第四狀態點D而發生過度重置(over reset),進而發生了非理想之反轉現象(complementary switching)。
因此,當步驟S9中控制器204判斷寫入電流IL不小於參考電流時,控制器204隨即利用電壓產生器201停止輸出寫入電壓VL(步驟S10)。回到步驟S9,當控制器204判斷寫入電流IL仍小於參考電流時,代表此時電阻式隨機存取記憶體202尚未到達第1圖之第三狀態點C,故回到步驟S7繼續增加寫入電
壓VL一既定增量,使得電阻式隨機存取記憶體202能夠最佳地重置。
根據本發明之一實施例,使用者可增加寫入電壓來編程電阻式隨機存取記憶體,以增加電阻式隨機存取記憶體之資料保存性(data retention)。根據本發明之一實施例,被高寫入電壓編程之電阻式隨機存取記憶體,亦可利用第3圖所示之記憶體寫入方法而重置(reset)。因此,電阻式隨機存取記憶體可利用提高寫入電壓編程以及本發明所述之記憶體寫入方法,以達到作為多次寫入保險絲(multi-time program eFuse)之目的。
以上敘述許多實施例的特徵,使所屬技術領域中具有通常知識者能夠清楚理解本說明書的形態。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容為基礎以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。
200‧‧‧記憶體寫入裝置
201‧‧‧電壓產生器
202‧‧‧電阻式隨機存取記憶體
203‧‧‧電流偵測器
204‧‧‧控制器
VL‧‧‧寫入電壓
IL‧‧‧寫入電流
Claims (10)
- 一種記憶體寫入裝置,包括:一電壓產生器,用以產生一寫入電壓;一電阻式隨機存取記憶體,接收上述寫入電壓而產生一寫入電流;一電流偵測器,偵測上述電阻式隨機存取記憶體之上述寫入電流;以及一控制器,執行一寫入程序,其中上述寫入程序包括:利用上述電壓產生器逐步增加上述寫入電壓,並利用上述電流偵測器偵測上述寫入電流;找出上述寫入電流之最大值並設為一參考電流;利用上述電壓產生器繼續增加上述寫入電壓,並判斷上述電流偵測器偵測之上述寫入電流是否不小於上述參考電流;當上述寫入電流不小於上述參考電流時,上述控制器利用上述電壓產生器停止輸出上述寫入電壓。
- 如申請專利範圍第1項所述之記憶體寫入裝置,其中上述利用上述電壓產生器逐步增加上述寫入電壓,並利用上述電流偵測器偵測上述寫入電流之步驟包括:當上述寫入電壓係為一第一電壓時,利用上述電流偵測器偵測上述寫入電流係為一第一電流;將上述第一電流儲存於一第一暫存器;以及利用上述電壓產生器將上述第一電壓增加一既定增量。
- 如申請專利範圍第2項所述之記憶體寫入裝置,其中上述 找出上述寫入電流之最大值並設為上述參考電流之步驟包括:當上述寫入電壓係為一第二電壓時,利用上述電流偵測器偵測上述寫入電流係為一第二電流,其中上述第二電壓係為上述第一電壓加上上述既定增量;判斷上述第二電流是否小於上述第一電流;以及當上述第二電流小於上述第一電流時,將上述第一電流設為上述參考電流並儲存於一第二暫存器。
- 如申請專利範圍第3項所述之記憶體寫入裝置,其中上述找出上述寫入電流之最大值並設為上述參考電流之步驟更包括:當上述第二電流並未小於上述第一電流時,將上述第二電流儲存於上述第一暫存器;以及利用上述電壓產生器將上述第二電壓增加上述既定增量。
- 如申請專利範圍第1項所述之記憶體寫入裝置,其中當上述寫入電流小於上述參考電流時,利用上述電壓產生器繼續增加上述寫入電壓。
- 一種記憶體寫入方法,適用於對一電阻式隨機存取記憶體施加一寫入電壓而產生一寫入電流,包括:逐步增加上述寫入電壓並偵測對應之上述寫入電流;找出上述寫入電流之最大值並設為一參考電流;繼續增加上述寫入電壓並判斷對應之上述寫入電流是否不小於上述參考電流;以及當上述寫入電流不小於上述參考電流時,停止輸出上述寫 入電壓。
- 如申請專利範圍第6項所述之記憶體寫入方法,其中上述逐步增加上述寫入電壓並偵測對應之上述寫入電流之步驟包括:當上述寫入電壓係為一第一電壓時,偵測上述寫入電流係為一第一電流;將上述第一電流儲存於一第一暫存器;以及將上述第一電壓增加一既定增量。
- 如申請專利範圍第7項所述之記憶體寫入方法,其中上述找出上述寫入電流之最大值並設為上述參考電流之步驟包括:當上述寫入電壓係為一第二電壓時,偵測上述寫入電流係為一第二電流,其中上述第二電壓係為上述第一電壓加上上述既定增量;判斷上述第二電流是否小於上述第一電流;以及當上述第二電流小於上述第一電流時,將上述第一電流設為上述參考電流並儲存於一第二暫存器。
- 如申請專利範圍第8項所述之記憶體寫入方法,其中上述找出上述寫入電流之最大值並設為上述參考電流之步驟包括:當上述第二電流並未小於上述第一電流時,將上述第二電流儲存於上述第一暫存器;以及將上述第二電壓增加上述既定增量。
- 如申請專利範圍第6項所述之記憶體寫入方法,其中當上 述寫入電流小於上述參考電流時,繼續增加上述寫入電壓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104121981A TWI579848B (zh) | 2015-07-07 | 2015-07-07 | 記憶體寫入裝置以及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104121981A TWI579848B (zh) | 2015-07-07 | 2015-07-07 | 記憶體寫入裝置以及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201703041A TW201703041A (zh) | 2017-01-16 |
TWI579848B true TWI579848B (zh) | 2017-04-21 |
Family
ID=58401133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104121981A TWI579848B (zh) | 2015-07-07 | 2015-07-07 | 記憶體寫入裝置以及方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI579848B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI640006B (zh) * | 2017-08-16 | 2018-11-01 | 華邦電子股份有限公司 | 電阻式記憶體儲存裝置及其寫入方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080062740A1 (en) * | 2006-08-28 | 2008-03-13 | In-Gyu Baek | Methods of programming a resistive memory device |
US20080165572A1 (en) * | 2007-01-09 | 2008-07-10 | Macronix International Co., Ltd. | Method, Apparatus and Computer Program Product for Stepped Reset Programming Process on Programmable Resistive Memory Cell |
US20100328995A1 (en) * | 2009-06-25 | 2010-12-30 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US7920405B2 (en) * | 2006-12-20 | 2011-04-05 | Samsung Electronics Co., Ltd. | Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices |
US8111539B2 (en) * | 2008-06-27 | 2012-02-07 | Sandisk 3D Llc | Smart detection circuit for writing to non-volatile storage |
US20130235648A1 (en) * | 2012-03-12 | 2013-09-12 | Samsung Semiconductor Co., Ltd. | Resistive memory device and related method of operation |
US8848421B2 (en) * | 2010-03-30 | 2014-09-30 | Panasonic Corporation | Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
TWI486960B (zh) * | 2008-10-06 | 2015-06-01 | Sandisk 3D Llc | 用於可逆電阻切換記憶體材料之設置及重置偵測電路 |
-
2015
- 2015-07-07 TW TW104121981A patent/TWI579848B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080062740A1 (en) * | 2006-08-28 | 2008-03-13 | In-Gyu Baek | Methods of programming a resistive memory device |
US7920405B2 (en) * | 2006-12-20 | 2011-04-05 | Samsung Electronics Co., Ltd. | Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices |
US20080165572A1 (en) * | 2007-01-09 | 2008-07-10 | Macronix International Co., Ltd. | Method, Apparatus and Computer Program Product for Stepped Reset Programming Process on Programmable Resistive Memory Cell |
US8111539B2 (en) * | 2008-06-27 | 2012-02-07 | Sandisk 3D Llc | Smart detection circuit for writing to non-volatile storage |
TWI486960B (zh) * | 2008-10-06 | 2015-06-01 | Sandisk 3D Llc | 用於可逆電阻切換記憶體材料之設置及重置偵測電路 |
US20100328995A1 (en) * | 2009-06-25 | 2010-12-30 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US8848421B2 (en) * | 2010-03-30 | 2014-09-30 | Panasonic Corporation | Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
US20130235648A1 (en) * | 2012-03-12 | 2013-09-12 | Samsung Semiconductor Co., Ltd. | Resistive memory device and related method of operation |
Also Published As
Publication number | Publication date |
---|---|
TW201703041A (zh) | 2017-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6190903B2 (ja) | 書き込みおよびベリファイ回路、ならびにその抵抗性メモリの書き込みおよびベリファイ方法 | |
WO2017124873A1 (zh) | 阻变存储器的操作方法及阻变存储器装置 | |
US9865348B2 (en) | Devices and methods for selecting a forming voltage for a resistive random-access memory | |
TWI530950B (zh) | 電阻式記憶體及其修補方法 | |
TWI564896B (zh) | 操作記憶胞的方法及整合電路 | |
JP2008124471A (ja) | 不揮発性記憶装置及びその動作方法 | |
US9620208B2 (en) | Devices and methods for programming a resistive random-access memory | |
WO2019027702A1 (en) | PUF WITH SOLUBLE CONDUCTIVE PATHS | |
US10839899B2 (en) | Power on reset method for resistive memory storage device | |
TWI608484B (zh) | 電阻式記憶胞的操作方法及電阻式記憶體 | |
US9508435B1 (en) | Writing method for resistive memory apparatus | |
TWI534807B (zh) | 電阻式記憶體之形成以及測試方法 | |
TWI579848B (zh) | 記憶體寫入裝置以及方法 | |
TWI579850B (zh) | 電阻式記憶胞的寫入方法及電阻式記憶體 | |
TWI647704B (zh) | 電阻式記憶體儲存裝置的上電復位方法 | |
TWI633558B (zh) | 電阻式記憶體元件的操作方法 | |
TWI643194B (zh) | 電阻式記憶體儲存裝置的操作方法 | |
JP2019061732A (ja) | 抵抗性メモリ素子の操作方法 | |
JP2017037698A (ja) | 抵抗性メモリ装置及びその読み取り方法 | |
TWI574263B (zh) | 電阻式記憶體裝置及其讀取方法 | |
TWI812094B (zh) | 電阻式記憶體單元的阻絲成型方法 | |
TWI740467B (zh) | 電阻式記憶裝置及其寫入電壓的調整方法 | |
TWI661423B (zh) | 電阻式隨機存取記憶胞的檢測方法 | |
KR102203953B1 (ko) | 상변화 메모리의 읽기 산포를 줄이기 위한 방법 및 회로 | |
US20230282279A1 (en) | Filament forming method for resistive memory unit |