TWI640006B - 電阻式記憶體儲存裝置及其寫入方法 - Google Patents

Abstract

一種電阻式記憶體儲存裝置的寫入方法，包括：對記憶體晶胞施加第一設定電壓，並且取得記憶體晶胞的第一讀取電流；對記憶體晶胞施加第一擾動電壓，並且取得記憶體晶胞的第二讀取電流；以及依據第一讀取電流以及第二讀取電流的大小關係，決定對記憶體晶胞施加第二設定電壓或第二擾動電壓。第一擾動電壓的絕對值小於重置電壓的絕對值，並且第二擾動電壓的絕對值小於第二設定電壓的絕對值。另外，一種電阻式記憶體儲存裝置亦被提出。

Description

電阻式記憶體儲存裝置及其寫入方法

本發明是有關於一種記憶體儲存裝置及其寫入方法，且特別是有關於一種電阻式記憶體儲存裝置及其寫入方法。

近年來電阻式記憶體（諸如電阻式隨機存取記憶體（Resistive Random Access Memory，RRAM））的發展極為快速，是目前最受矚目之未來記憶體的結構。由於電阻式記憶體具備低功耗、高速運作、高密度以及相容於互補式金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）製程技術之潛在優勢，因此非常適合作為下一世代之非揮發性記憶體元件。

現行的電阻式記憶體通常包括相對配置的上電極與下電極以及位於上電極與下電極之間的介電層。當對現行的電阻式記憶體進行設定（set）時，我們首先需進行燈絲形成（filament forming）的程序。對電阻式記憶體施加正偏壓，使電流從上電極流至下電極，使得介電層中產生氧空缺（oxygen vacancy）或氧離子（oxygen ion）而形成電流路徑，且此時燈絲形成。在所形成的燈絲中，鄰近上電極處的部分的直徑會大於鄰近下電極處的部分的直徑。此外，當對現行的電阻式記憶體進行重置（reset）時，對電阻式記憶體施加負偏壓，使電流從下電極流至上電極。此時，鄰近下電極處的氧空缺或氧離子脫離電流路徑，使得燈絲在鄰近下電極處斷開。

然而，在現有技術中，在對現行的電阻式記憶體進行設定完成之後，雖然可以得到低阻態（low resistance state，LRS）的記憶體晶胞（cell），且其讀取電流大，但是大讀取電流無法得知低阻態的記憶體晶胞的燈絲是否強健到足以符合高溫資料保持能力（High Temperature Data Retention，HTDR）及耐久性（endurance）的檢測。

本發明提供一種電阻式記憶體儲存裝置及其寫入方法，其燈絲強健，且高溫資料保持能力良好及耐久性佳。

本發明的電阻式記憶體儲存裝置的寫入方法包括：對記憶體晶胞施加第一設定電壓，並且取得記憶體晶胞的第一讀取電流；對記憶體晶胞施加第一擾動電壓，並且取得記憶體晶胞的第二讀取電流；以及依據第一讀取電流以及第二讀取電流的大小關係，決定對記憶體晶胞施加第二設定電壓或第二擾動電壓。第一擾動電壓的絕對值小於重置電壓的絕對值，並且第二擾動電壓的絕對值小於第二設定電壓的絕對值。

本發明的電阻式記憶體儲存裝置包括記憶體晶胞陣列以及記憶體控制電路。記憶體晶胞陣列包括記憶體晶胞。記憶體控制電路耦接至記憶體晶胞陣列。記憶體控制電路對記憶體晶胞施加第一設定電壓，並且取得記憶體晶胞的第一讀取電流。記憶體控制電路對記憶體晶胞施加第一擾動電壓，並且取得記憶體晶胞的第二讀取電流。依據第一讀取電流以及第二讀取電流的大小關係，記憶體控制電路決定對記憶體晶胞施加第二設定電壓或第二擾動電壓。第一擾動電壓的絕對值小於重置電壓的絕對值，並且第二擾動電壓的絕對值小於第二設定電壓的絕對值。

基於上述，在本發明的示範實施例中，記憶體控制電路依據施加第一擾動電壓前後的記憶體晶胞的讀取電流的大小關係來決定對記憶體晶胞施加第二設定電壓或第二擾動電壓，以維持記憶體儲存裝置的高溫資料保持能力以及優化記憶體儲存裝置的耐久性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本申請說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、電磁波或任何其他一或多個訊號。

請參考圖1及圖2，本實施例之記憶體儲存裝置100包括記憶體控制器110以及記憶體晶胞陣列120。記憶體晶胞陣列120耦接至記憶體控制器110。記憶體晶胞陣列120包括多個以陣列方式排列的記憶體晶胞122。在本實施例中，電阻式記憶體元件122包括上電極210、下電極220以及設置在上電極210以及下電極220之間的介電層230。介電層230包括介電材料，例如包括過渡金屬氧化物（Transition Metal Oxide，TMO）。此種結構的記憶體晶胞122至少具有兩種阻值狀態，利用在電極兩端施加不同的電壓來改變電阻式記憶體元件122的阻值狀態，以提供儲存資料的功能。

在本實施例中，記憶體控制器110用以對記憶體晶胞122進行形成程序（forming procedure）。所述形成程序是指對記憶體晶胞122進行初始化的過程。在此過程中，記憶體晶胞122的電極兩端持續被施加偏壓V1（形成電壓），以對介電層230產生一個外加電場。在本實施例中，在上電極210施加其值為V1伏特的正電壓，在下電極220施加0伏特的電壓。此外加電場會將氧原子222分離成氧離子212及氧空缺232。氧空缺232在介電層230中形成燈絲（filament），作為電流傳遞路徑。當外加電場超過臨界值時，介電層230會產生介電崩潰現象，從而由高阻態（High Resistance State，HRS）轉變為低阻態（Low Resistance State，LRS）。此種崩潰並非永久，其阻值仍可改變。

經形成程序的記憶體晶胞122具有低阻態。在重置操作時，記憶體晶胞122的上電極210被施加0伏特的電壓，下電極220被施加其值為V2伏特的正電壓。此電壓差值是重置電壓，例如-V2伏特。經重置操作的記憶體晶胞122其狀態由低阻態轉變為高阻態。接著，在設定操作時，記憶體晶胞122的上電極210被施加其值為V3伏特的正電壓，下電極220被施加0伏特的電壓。此電壓差值是設定電壓，例如+V3伏特。經設定操作的記憶體晶胞122其狀態由高阻態轉變為低阻態。在本實施例中，重置電壓及設定電壓的大小及極性僅用以例示說明，不用以限定本發明。

另一方面，對可靠度測試以及商業化而言，記憶體儲存裝置100的高溫資料保持能力及耐久性具有決定性的影響。記憶體儲存裝置100的高溫資料保持能力之所以會漏失的原因之一在於氧離子212從電極層（例如上電極210）漂移至介電層230，與其中的氧空缺232再次結合，從而可能阻斷介電層230中的電流傳遞路徑，亦即造成其中的燈絲斷裂。

圖3A至圖3C所繪示的三種燈絲模型均表示記憶體晶胞具有低阻態，且三者的晶胞電流在實際進行量測時可能都大於預設的電流值並且都相等。因此，僅依據記憶體晶胞的晶胞電流值的大小無法判斷其品質的良窳。例如，圖3A及圖3B的記憶體晶胞的燈絲過於孱弱（weak），可能無法通過高溫資料保持能力及耐久性的驗證。圖3C的記憶體晶胞的燈絲足夠強健（robust），其可靠度高，是較佳的低阻態燈絲模型。

請參考圖4，本實施例之記憶體晶胞122被施加擾動電壓之前的初始狀態例如為第一模型，其電阻值大於在被施加擾動電壓之後的記憶體晶胞122。在本實施例中，擾動電壓的絕對值小於設定電壓的絕對值，且其極性與設定電壓不相同。在記憶體晶胞122被施加第一擾動電壓之後，其中的氧空缺232重新分布，改變了燈絲的形態。接著，記憶體晶胞122被施加設定電壓，使氧空缺232再次重新分布。在記憶體晶胞122被施加設定電壓前後，其燈絲的電阻值大致上相同。被施加設定電壓之後的記憶體晶胞122，其中的燈絲足夠強健，是較佳的低阻態燈絲模型。因此，在本實施例中，對記憶體晶胞122施加擾動電壓可使其內部的氧空缺232重新分布，使燈絲足夠強健。

請參考圖5，本實施例之記憶體晶胞122被施加第一擾動電壓之前的初始狀態例如為第二模型，其中的氧空缺232的分布狀態與第一模型不相同。在本實施例中，第一擾動電壓的絕對值小於設定電壓的絕對值，且其極性與設定電壓不相同。在記憶體晶胞122被施加擾動電壓之後，其中的氧空缺232重新分布，改變了燈絲的形態。接著，記憶體晶胞122被施加第二擾動電壓，使氧空缺232再次重新分布。被施加設定電壓之後的記憶體晶胞122，其中的燈絲足夠強健，是較佳的低阻態燈絲模型。因此，在本實施例中，對記憶體晶胞122施加擾動電壓可使其內部的氧空缺232重新分布，使燈絲足夠強健。

在本發明的示範實施例中，電阻式記憶體儲存裝置的寫入方法在記憶體晶胞122進行設定操作時，對記憶體晶胞122施加擾動電壓，並且比較被施加擾動電壓前後的記憶體晶胞的讀取電流，以決定再對記憶體晶胞122施加設定電壓或擾動電壓。此種寫入方式有助於維持記憶體儲存裝置100的高溫資料保持能力以及優化記憶體儲存裝置100的耐久性。以下例示多個示範實施例以說明電阻式記憶體儲存裝置的寫入方法。

請參考圖1及圖6，在步驟S100中，記憶體控制電路110對記憶體晶胞122施加第一設定電壓，並且取得記憶體晶胞122的第一讀取電流I1。在本實施例中，第一設定電壓的電壓值的大小例如是取決於記憶體晶胞122的閘極電壓或位元線電壓，或者取決於第一設定電壓的脈衝寬度。並且，在本實施例中，取得記憶體晶胞122的第一讀取電流I1的方式之一例如是對記憶體晶胞122施加讀取電壓或驗證電壓，以偵測記憶體晶胞122的電流值的大小。

接著，在步驟S110中，記憶體控制電路110對記憶體晶胞122施加第一擾動電壓，並且取得記憶體晶胞122的第二讀取電流I2。第二讀取電流I2的取得方式類似於第一讀取電流I1，可以此類推。在步驟S120中，記憶體控制電路110依據第一讀取電流I1以及第二讀取電流I2的大小關係，決定對記憶體晶胞122施加第二設定電壓或第二擾動電壓。舉例而言，若第二讀取電流I2小於第一讀取電流I1，記憶體控制電路110對記憶體晶胞122施加第二設定電壓。若第二讀取電流I2大於或等於第一讀取電流I1，對記憶體晶胞施加第二擾動電壓。

在本實施例中，第一擾動電壓的絕對值小於重置電壓的絕對值，並且第一擾動電壓的電壓極性與重置電壓的電壓極性相同。舉例而言，在步驟S120中，若記憶體晶胞122被施加正的第二設定電壓，則在步驟S110中，記憶體控制電路110對記憶體晶胞122施加一個絕對值小於重置電壓且電壓極性為相同的第一擾動電壓，或可稱之為反向操作機制（reverse read disturbance），一般而言，重置電壓的極性與設定電壓的極性設定相同。另一方面，在本實施例中，第二擾動電壓的絕對值小於第二設定電壓的絕對值，並且第二擾動電壓的電壓極性與第二設定電壓的電壓極性相同。舉例而言，若第二設定電壓為正電壓，則第二擾動電壓是絕對值小於第二設定電壓且電壓極性為正的電壓。在本實施例中，第一擾動電壓以及第二擾動電壓的絕對值大於改變記憶體晶胞122的電阻值的臨界電壓。也就是說，第一擾動電壓以及第二擾動電壓可以對記憶體晶胞122中的氧離子212造成擾動，以改變其燈絲的電阻值，但不改變記憶體晶胞122的狀態。

因此，在本實施例中，記憶體儲存裝置100的寫入方法在記憶體晶胞122進行設定操作時，記憶體控制電路110會對記憶體晶胞122施加第一擾動電壓，並且依據被施加第一擾動電壓前後的記憶體晶胞122的讀取電流的大小關係，來判斷對記憶體晶胞122施加第二設定電壓或第二擾動電壓。此種寫入方式有助於維持記憶體儲存裝置100的高溫資料保持能力以及優化記憶體儲存裝置100的耐久性。

在本實施例中，記憶體儲存裝置100的寫入方法也可作為檢測記憶體晶胞122的燈絲是否強健的方法。例如，在施加第一擾動電壓之後，若記憶體晶胞122前後的讀取電流不符合預設關係，表示記憶體晶胞122的燈絲不夠強健，而在後續的設定操作時，記憶體控制電路110可對記憶體晶胞122施加第二擾動電壓，以使其中的氧空缺再次重新分布，使燈絲強健。

請參考圖1及圖7，在本實施例中，在步驟S702中，記憶體控制電路110設定第三設定電壓的電壓值。第三設定電壓的電壓值的大小例如是依據記憶體晶胞122的閘極電壓或位元線電壓，或者依據第三設定電壓的脈衝寬度來決定。接著，在步驟S704中，記憶體控制電路110對記憶體晶胞122施加第三設定電壓。在步驟S706中，記憶體控制電路110取得記憶體晶胞122的第四讀取電流I4。第四讀取電流I4的取得方式類似於第一讀取電流I1，可以此類推。

在步驟S710中，記憶體控制電路110判斷第四讀取電流I4是否小於第三參考電流Iref3，並且依據判斷結果來決定對記憶體晶胞122施加第一擾動電壓或者調整第一設定電壓。在本實施例中，第三參考電流Iref3例如被設定為30微安培（microampere，μA）。在本實施例中，若第四讀取電流I4小於第三參考電流Iref3（亦即，I4＜Iref3），代表設定（set）不足，記憶體控制電路110須再執行步驟S722；若第四讀取電流I4大於或等於第三參考電流Iref3，記憶體控制電路110執行步驟S742。

在步驟S722中，記憶體控制電路110調整第一設定電壓。在本實施例中，記憶體控制電路110調整第一設定電壓的方式之一例如是步階化（stepping）第一設定電壓。接著，在步驟S724中，記憶體控制電路110對記憶體晶胞122施加第一設定電壓，並且在步驟S726中，取得記憶體晶胞122的第一讀取電流I1。

在步驟S730中，記憶體控制電路110判斷第一讀取電流I1是否大於或等於第二參考電流Iref2，並且依據判斷結果來決定對記憶體晶胞122施加第一擾動電壓或者重置電壓。在本實施例中，第二參考電流Iref2例如被設定為30微安培，此值並不用以限定本發明。第二參考電流Iref2的電流值可與第三參考電流Iref3的電流值相同或不相同。在本實施例中，若第一讀取電流I1小於第二參考電流Iref2（亦即，I1＜Iref2），記憶體控制電路110執行步驟S790；若第一讀取電流I1大於或等於第二參考電流Iref2（亦即，I1≧Iref2），代表設定（set）已達到目標，記憶體控制電路110執行步驟S742，對記憶體晶胞122施加第一擾動電壓。

在步驟S790中，記憶體控制電路110對記憶體晶胞122施加重置電壓，並且接著執行步驟S704，再次對記憶體晶胞122施加第三設定電壓，重新再對記憶體晶胞122進行設定操作。

在步驟S742中，記憶體控制電路110對記憶體晶胞122施加第一擾動電壓，並且在步驟S744中，取得記憶體晶胞122的第二讀取電流I2。在步驟S750中，記憶體控制電路110依據第一讀取電流I1以及第二讀取電流I2的大小關係，決定對記憶體晶胞122施加第二設定電壓或第二擾動電壓。在本實施例中，若第二讀取電流I2小於第一讀取電流I1（亦即，I2＜I1），表示記憶體晶胞122的燈絲狀態例如為圖3C所示，記憶體控制電路110執行步驟S760，對記憶體晶胞122施加第二設定電壓，並且結束寫入方法。若第二讀取電流I2大於或等於第一讀取電流I1（亦即，I2≧I1），記憶體控制電路110執行步驟S772，對記憶體晶胞122施加第二擾動電壓。

在步驟S772中，記憶體控制電路110對記憶體晶胞122施加第二擾動電壓，並且在步驟S774中，取得記憶體晶胞122的第三讀取電流I3。在步驟S780中，記憶體控制電路110判斷第三讀取電流I3是否大於或等於第一參考電流Iref1，並且依據判斷結果來決定是否結束寫入方法或者對記憶體晶胞122施加重置電壓。在本實施例中，第一參考電流Iref1例如被設定為30微安培，此值並不用以限定本發明。第一參考電流Iref1的電流值可與第二參考電流Iref2或第三參考電流Iref3的電流值相同或不相同。在本實施例中，若第三讀取電流I3大於或等於第一參考電流Iref1（亦即，I3≧Iref1），記憶體控制電路110結束寫入方法。若第三讀取電流I3小於第一參考電流Iref1（亦即，I3＜Iref1），記憶體控制電路110執行步驟S790，對記憶體晶胞122施加重置電壓。

在步驟S790中，記憶體控制電路110對記憶體晶胞122施加重置電壓，並且接著執行步驟S704，再次對記憶體晶胞122施加第三設定電壓，重新再對記憶體晶胞122進行設定操作。

在本實施例中，第三設定電壓的電壓值以及訊號波形可與第一設定電壓小於或相同或者與第二設定電壓相同，本發明並不加以限制。在本實施例中，重置電壓的電壓極性與第一設定電壓不相同，本發明並不加以限制。在本實施例中，第一擾動電壓的絕對值小於重置電壓的絕對值，並且第二擾動電壓的絕對值小於第二設定電壓的絕對值。第一擾動電壓的電壓極性與第二設定電壓的電壓極性不相同，並且第二擾動電壓的電壓極性與第二設定電壓的電壓極性相同。在本實施例中，第一擾動電壓的絕對值小於重置電壓的絕對值，並且第二擾動電壓的絕對值小於第二設定電壓的絕對值。第一擾動電壓的電壓極性與重置電壓的電壓極性相同，並且第二擾動電壓的電壓極性與重置電壓的電壓極性不相同。在本發明的示範實施例中，設定電壓、重置電壓以及擾動電壓的電壓值、電壓極性以及訊號波形僅用以例示說明，不用以限定本發明。

綜上所述，在本發明的示範實施例中，記憶體控制電路依據施加第一擾動電壓前後的記憶體晶胞的讀取電流的大小關係來決定施加第二設定電壓或第二擾動電壓。在記憶體控制電路對記憶體晶胞進行設定操作時，擾動電壓可使記憶體晶胞中的氧空缺重新排列，以使燈絲強健，從而可維持記憶體儲存裝置的高溫資料保持能力以及優化記憶體儲存裝置的耐久性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧記憶體儲存裝置

110‧‧‧記憶體控制器

120‧‧‧記憶體晶胞陣列

122‧‧‧記憶體晶胞

210‧‧‧上電極

212‧‧‧氧離子

220‧‧‧下電極

222‧‧‧氧原子

230‧‧‧介電層

232‧‧‧氧空缺

LRS‧‧‧低阻態

S100、S110、S120、S702、704、706、S710、S722、S724、S726、S730、S742、S744、S750、S760、S772、S774、S780、S790‧‧‧方法步驟

圖1繪示本發明一實施例之記憶體儲存裝置的概要示意圖。 圖2繪示本發明一實施例之記憶體晶胞中的燈絲經形成程序、重置操作及設定操作的概要示意圖。 圖3A及圖3B繪示本發明一相關例之記憶體晶胞其內部的燈絲的概要示意圖。 圖3C繪示本發明一實施例之記憶體晶胞其內部的燈絲的概要示意圖。 圖4繪示本發明另一實施例之記憶體晶胞被施第一擾動電壓以及設定電壓，其內部燈絲形態變化的概要示意圖。 圖5繪示本發明另一實施例之記憶體晶胞被施第一擾動電壓以及第二擾動電壓，其內部燈絲形態變化的概要示意圖。 圖6繪示本發明一實施例之記憶體儲存裝置的寫入方法的步驟流程圖。 圖7繪示本發明另一實施例之記憶體儲存裝置的寫入方法的步驟流程圖。

Claims (10)

1. 一種電阻式記憶體儲存裝置的寫入方法，包括： 對一記憶體晶胞施加一第一設定電壓，並且取得該記憶體晶胞的一第一讀取電流； 對該記憶體晶胞施加一第一擾動電壓，並且取得該記憶體晶胞的一第二讀取電流；以及 依據該第一讀取電流以及該第二讀取電流的大小關係，決定對該記憶體晶胞施加一第二設定電壓或一第二擾動電壓， 其中該第一擾動電壓的絕對值小於一重置電壓的絕對值，並且該第二擾動電壓的絕對值小於該第二設定電壓的絕對值。
2. 如申請專利範圍第1項所述的電阻式記憶體儲存裝置的寫入方法，其中該第一擾動電壓的電壓極性與該重置電壓極性相同且與該第二設定電壓的電壓極性不相同，並且該第二擾動電壓的電壓極性與該第二設定電壓的電壓極性相同。
3. 如申請專利範圍第1項所述的電阻式記憶體儲存裝置的寫入方法，其中依據該第一讀取電流以及該第二讀取電流的大小關係，決定對該記憶體晶胞施加該第二設定電壓或該第二擾動電壓的步驟包括： 若該第二讀取電流大於或等於該第一讀取電流，對該記憶體晶胞施加該第二擾動電壓；以及 若該第二讀取電流小於該第一讀取電流，對該記憶體晶胞施加該第二設定電壓，並且結束該寫入方法。
4. 如申請專利範圍第3項所述的電阻式記憶體儲存裝置的寫入方法，更包括： 在對該記憶體晶胞施加該第二擾動電壓之後，取得該記憶體晶胞的一第三讀取電流；以及 判斷該第三讀取電流是否大於或等於一第一參考電流，並且依據判斷結果來決定是否結束該寫入方法或者對該記憶體晶胞施加該重置電壓。
5. 如申請專利範圍第4項所述的電阻式記憶體儲存裝置的寫入方法，其中依據判斷結果來決定是否結束該寫入方法或者對該記憶體晶胞施加該重置電壓的步驟包括： 若該第三讀取電流大於或等於該第一參考電流，結束該寫入方法；以及 若該第三讀取電流小於該第一參考電流，對該記憶體晶胞施加該重置電壓。
6. 如申請專利範圍第4項所述的電阻式記憶體儲存裝置的寫入方法，其中該第一擾動電壓的電壓極性與該重置電壓的電壓極性相同，並且該第二擾動電壓的電壓極性與該重置電壓的電壓極性不相同。
7. 如申請專利範圍第4項所述的電阻式記憶體儲存裝置的寫入方法，更包括： 在對該記憶體晶胞施加該第一設定電壓，並且取得該記憶體晶胞的該第一讀取電流之後，判斷該第一讀取電流是否大於或等於一第二參考電流，並且依據判斷結果來決定對該記憶體晶胞施加該第一擾動電壓或該重置電壓， 其中依據判斷結果來決定對該記憶體晶胞施加該第一擾動電壓或該重置電壓的步驟包括： 若該第一讀取電流大於或等於該第二參考電流，對該記憶體晶胞施加該第一擾動電壓；以及 若該第一讀取電流小於該第二參考電流，對該記憶體晶胞施加該重置電壓。
8. 如申請專利範圍第7項所述的電阻式記憶體儲存裝置的寫入方法，更包括： 在對該記憶體晶胞施加該第一設定電壓之前，設定一第三設定電壓的電壓值；以及 在對該記憶體晶胞施加該第一設定電壓之前，對該記憶體晶胞施加該第三設定電壓，並且取得該記憶體晶胞的一第四讀取電流。
9. 如申請專利範圍第8項所述的電阻式記憶體儲存裝置的寫入方法，更包括： 判斷該第四讀取電流是否小於一第三參考電流，並且依據判斷結果來決定對該記憶體晶胞施加該第一擾動電壓或者在對該記憶體晶胞施加該第一設定電壓之前調整該第一設定電壓， 其中依據判斷結果來決定對該記憶體晶胞施加該第一擾動電壓或者在對該記憶體晶胞施加該第一設定電壓之前調整該第一設定電壓的步驟包括： 若該第四讀取電流小於該第三參考電流，在對該記憶體晶胞施加該第一設定電壓之前調整該第一設定電壓；以及 若該第四讀取電流大於或等於該第三參考電流，對該記憶體晶胞施加該第一擾動電壓。
10. 如申請專利範圍第8項所述的電阻式記憶體儲存裝置的寫入方法，更包括： 在對該記憶體晶胞施加該重置電壓之後，再次對該記憶體晶胞施加該第三設定電壓。