TWI629682B

TWI629682B - 電阻式記憶體儲存裝置及其寫入方法

Info

Publication number: TWI629682B
Application number: TW106129861A
Authority: TW
Inventors: 林立偉; 鄭隆吉; 劉名晏; 江煥銘
Original assignee: 華邦電子股份有限公司
Priority date: 2017-09-01
Filing date: 2017-09-01
Publication date: 2018-07-11
Also published as: TW201913672A

Abstract

一種電阻式記憶體儲存裝置的寫入方法，包括：對記憶體晶胞施加設定電壓以及重置電壓當中的其中一者以作為第一選中電壓，並且取得記憶體晶胞的第一讀取電流；對記憶體晶胞施加擾動電壓，並且取得記憶體晶胞的第二讀取電流；以及判斷第一讀取電流以及第二讀取電流的大小關係是否符合預設關係，當第一讀取電流以及第二讀取電流的大小關係不符合預設關係，對記憶體晶胞施加設定電壓以及重置電壓當中的另一者以作為第二選中電壓，並且再次對記憶體晶胞施加第一選中電壓。擾動電壓的極性與第一選中電壓的極性相反，且擾動電壓的絕對值小於第二選中電壓的絕對值。另外，一種電阻式記憶體儲存裝置亦被提出。

Description

電阻式記憶體儲存裝置及其寫入方法

本發明是有關於一種記憶體儲存裝置及其寫入方法，且特別是有關於一種電阻式記憶體儲存裝置及其寫入方法。

近年來電阻式記憶體(諸如電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM))的發展極為快速，是目前最受矚目之未來記憶體的結構。由於電阻式記憶體具備低功耗、高速運作、高密度以及相容於互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)製程技術之潛在優勢，因此非常適合作為下一世代之非揮發性記憶體元件。

現行的電阻式記憶體通常包括相對配置的上電極與下電極以及位於上電極與下電極之間的介電層。在現行的電阻式記憶體可反覆地在高低電阻狀態間切換以記憶資料前，首先需進行通道形成(forming)的程序。形成的程序包括對電阻式記憶體施加一偏壓，例如正偏壓，使電流從上電極流至下電極，使得介電層中產生氧空缺(oxygen vacancy)和氧離子(oxygen ion)而形成電流路徑，使電阻式記憶體自高阻態(high resistance state，HRS)變為低阻態(low resistance state，LRS)，以形成導電燈絲(filament)。通常，在所形成的燈絲中，鄰近上電極處的部分的直徑會小於鄰近下電極處的部分的直徑。之後，可對電阻式記憶體進行重置(reset)或設定(set)，使電阻式記憶體分別切換為高阻態與低阻態，以完成資料的記憶。此外，當對現行的電阻式記憶體進行重置時，包括對電阻式記憶體施加與設定時極性相反的反向偏壓，使電流從下電極流至上電極。此時，鄰近上電極處的氧空缺與部份氧離子結合而中斷電流路徑，使得燈絲在鄰近上電極處斷開。當對現行的電阻式記憶體進行設定時，包括可對電阻式記憶體施加與燈絲成形的程序時極性相同的偏壓，使電流從上電極流至下電極。此時，鄰近上電極處的氧離子脫離，重新形成氧空缺，使得燈絲在鄰近上電極處重新形成。

然而，在現有技術中，在對現行的電阻式記憶體進行設定完成之後，雖然可以得到低阻態的記憶體晶胞(cell)，且其讀取電流大，但是大讀取電流無法得知低阻態的記憶體晶胞的燈絲是否強健到足以符合高溫資料保持能力(High Temperature Data Retention，HTDR)及耐久性(endurance)的檢測。類似地，在對現行的電阻式記憶體進行重置完成之後，雖然可以得到高阻態的記憶體晶胞，且其讀取電流小，但是小讀取電流無法得知高阻態的記憶體晶胞的燈絲是否強健到足以符合高溫資料保持能力及耐久性的檢測。

本發明提供一種電阻式記憶體儲存裝置及其寫入方法，其燈絲強健，且高溫資料保持能力良好及耐久性佳。

本發明的電阻式記憶體儲存裝置的寫入方法包括：對記憶體晶胞施加設定電壓以及重置電壓當中的其中一者以作為第一選中電壓，並且取得記憶體晶胞的第一讀取電流；對記憶體晶胞施加擾動電壓，並且取得記憶體晶胞的第二讀取電流；以及判斷第一讀取電流以及第二讀取電流的大小關係是否符合預設關係，當第一讀取電流以及第二讀取電流的大小關係不符合預設關係，對記憶體晶胞施加設定電壓以及重置電壓當中的另一者以作為第二選中電壓，並且再次對記憶體晶胞施加第一選中電壓。擾動電壓的極性與第一選中電壓的極性相反，且擾動電壓的絕對值小於第二選中電壓的絕對值。

在本發明的一實施例中，上述的電阻式記憶體儲存裝置的寫入方法更包括：在再次對記憶體晶胞施加第一選中電壓之前，增加第一選中電壓的絕對值。

在本發明的一實施例中，在對記憶體晶胞施加第一選中電壓之前，上述的記憶體晶胞具有高阻態。第一選中電壓是設定電壓，以及第二選中電壓是重置電壓。上述的預設關係包括第二讀取電流大於或等於第一讀取電流。

在本發明的一實施例中，在對記憶體晶胞施加第一選中電壓之前，上述的記憶體晶胞具有低阻態。第一選中電壓是重置電壓，以及第二選中電壓是設定電壓。上述的預設關係包括第二讀取電流小於第一讀取電流。

在本發明的一實施例中，上述的擾動電壓的絕對值大於改變記憶體晶胞的電阻值的臨界電壓。擾動電壓不改變記憶體的狀態。

本發明電阻式記憶體儲存裝置包括記憶體晶胞陣列以及記憶體控制電路。記憶體晶胞陣列包括記憶體晶胞。記憶體控制電路耦接至記憶體晶胞陣列。記憶體控制電路對記憶體晶胞施加設定電壓以及重置電壓當中的其中一者以作為第一選中電壓，並且取得記憶體晶胞的第一讀取電流。記憶體控制電路對記憶體晶胞施加擾動電壓，並且取得記憶體晶胞的第二讀取電流。記憶體控制電路判斷第一讀取電流以及第二讀取電流的大小關係是否符合預設關係。當第一讀取電流以及第二讀取電流的大小關係不符合預設關係，記憶體控制電路對記憶體晶胞施加設定電壓以及重置電壓當中的第二選中電壓，並且再次對記憶體晶胞施加第一選中電壓。擾動電壓的極性與第一選中電壓的極性相反，且擾動電壓的絕對值小於第二選中電壓的絕對值。

基於上述，在本發明的示範實施例中，記憶體控制電路依據施加擾動電壓前後的記憶體晶胞的讀取電流的大小關係來決定是否施加第二選中電壓以及是否再次施加第一選中電壓或者結束寫入操作，以維持記憶體儲存裝置的高溫資料保持能力以及優化記憶體儲存裝置的耐久性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧記憶體儲存裝置

110‧‧‧記憶體控制電路

120‧‧‧記憶體晶胞陣列

122‧‧‧記憶體晶胞

210‧‧‧上電極

212‧‧‧氧離子

220‧‧‧下電極

222‧‧‧氧原子

230‧‧‧介電層

232‧‧‧氧空缺

V1‧‧‧形成電壓

V2‧‧‧重置電壓

V3‧‧‧設定電壓

HRS‧‧‧高阻態

LRS‧‧‧低阻態

S100、S110、S120、S130、S200、S210、S220、S230、S240、S250、S260、S270、S280、S290、S300、S310、S320、S330、S340、S350、S360、S370、S380、S390‧‧‧方法步驟

圖1繪示本發明一實施例之記憶體儲存裝置的概要示意圖。

圖2繪示本發明一實施例之記憶體晶胞中的燈絲經形成程序、重置操作及設定操作的概要示意圖。

圖3繪示本發明一實施例之記憶體儲存裝置的寫入方法的步驟流程圖。

圖4繪示本發明另一實施例之記憶體儲存裝置的寫入方法的步驟流程圖。

圖5繪示本發明另一實施例之記憶體儲存裝置的寫入方法的步驟流程圖。

以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本申請說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、電磁波或任何其他一或多個訊號。

圖1繪示本發明一實施例之記憶體儲存裝置的概要示意圖。圖2繪示本發明一實施例之記憶體晶胞中的燈絲經形成程序、重置操作及設定操作的概要示意圖。請參考圖1及圖2，本實施例之記憶體儲存裝置100包括記憶體控制電路110以及記憶體晶胞陣列120。記憶體晶胞陣列120耦接至記憶體控制電路110。記憶體晶胞陣列120包括多個以陣列方式排列的記憶體晶胞122。在本實施例中，電阻式記憶體元件122包括上電極210、下電極220以及介電層230。上電極210及下電極220為良好的金屬導體，兩者的材料可以相同或不相同。介電層230設置在上電極210以及下電極220之間。介電層230包括介電材料，例如包括過渡金屬氧化物(Transition Metal Oxide，TMO)。此種結構的記憶體晶胞122至少具有兩種阻值狀態，利用在上電極210及下電極220分別施加不同的電壓來改變電阻式記憶體元件122的阻值狀態，以提供儲存資料的功能。

在本實施例中，記憶體晶胞122例如具有一電晶體一電阻(1T1R)的結構，或者二電晶體二電阻(2T2R)的結構，其實施方式可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明。本發明對記憶體晶胞122的結構並不加以限制。

在本實施例中，記憶體控制電路110用以對記憶體晶胞122進行形成程序。在此過程中，記憶體晶胞122兩端的電極持續被施加偏壓V1(即形成電壓)，以對介電層230產生一個外加電場。在本實施例中，在上電極210施加其值為V1伏特的正電壓，在下電極220施加0伏特的電壓。此外加電場會將氧原子222分離成氧離子212及氧空缺232。氧空缺232在介電層230中形成燈絲，作為電流傳遞路徑。當外加電場超過臨界值時，介電層230會產生介電崩潰現象，從而由高阻態轉變為低阻態。此種崩潰並非永久，其阻值仍可改變。

經形成程序的記憶體晶胞122具有低阻態。在重置操作時，記憶體晶胞122的上電極210被施加0伏特的電壓，下電極220被施加其值為V2伏特的正電壓。此電壓差值是重置電壓，例如-V2伏特。經重置操作的記憶體晶胞122其狀態由低阻態轉變為高阻態。接著，在設定操作時，記憶體晶胞122的上電極210被施加其值為V3伏特的正電壓，下電極220被施加0伏特的電壓。此電壓差值是設定電壓，例如+V3伏特。經設定操作的記憶體晶胞122其狀態由高阻態轉變為低阻態。在本實施例中，重置電壓及設定電壓的大小及極性僅用以例示說明，不用以限定本發明。在本實施例中，圖2所繪示的形成程序、重置操作及設定操作僅用以例示說明，不用以限定本發明。

另一方面，對可靠度測試以及商業化而言，記憶體儲存裝置100的高溫資料保持能力及耐久性具有決定性的影響。記憶體儲存裝置100的高溫資料保持能力之所以會漏失的原因之一在於在高溫環境下，氧離子212容易從電極層(例如上電極210)漂移至介電層230，與其中的氧空缺232再次結合，從而可能阻斷介電層230中的電流傳遞路徑，亦即造成其中的燈絲斷裂。

在本發明的示範實施例中，電阻式記憶體儲存裝置的寫入方法在記憶體晶胞122進行重置操作或設定操作之後，對記憶體晶胞122施加擾動電壓，並且比較被施加擾動電壓前後的記憶體晶胞的讀取電流，來判斷記憶體晶胞122是否已經達到穩態。此種寫入方式有助於維持記憶體儲存裝置100的高溫資料保持能力以及優化記憶體儲存裝置100的耐久性。以下例示多個示範實施例以說明電阻式記憶體儲存裝置的寫入方法。

圖3繪示本發明一實施例之記憶體儲存裝置的寫入方法的步驟流程圖。請參考圖1及圖3，在本實施例中，在步驟S100中，記憶體控制電路110對記憶體晶胞122施加設定電壓以及重置電壓當中的其中一者以作為第一選中電壓，並且取得記憶體晶胞122的第一讀取電流I1。若記憶體晶胞122處於高阻態，則記憶體控制電路110對記憶體晶胞122施加設定電壓，使記憶體晶胞122從高阻態轉變為低阻態。另一方面，若記憶體晶胞122處於低阻態，則記憶體控制電路110對記憶體晶胞122施加重置電壓，使記憶體晶胞122從低阻態轉變為高阻態。

在本實施例中，第一選中電壓的電壓值的大小例如是取決於記憶體晶胞122的閘極電壓或位元線電壓，或者取決於第一選中電壓的脈衝寬度。並且，在本實施例中，取得記憶體晶胞122的第一讀取電流I1的方式例如是對記憶體晶胞122施加讀取電壓或驗證電壓，以偵測記憶體晶胞122的電流值的大小。

接著，在步驟S110中，記憶體控制電路110對記憶體晶胞122施加擾動電壓，並且取得記憶體晶胞122的第二讀取電流I2。第二讀取電流I2的取得方式類似於第一讀取電流I1。在本實施例中，擾動電壓的極性與第一選中電壓的極性相反，且擾動電壓的絕對值小於設定電壓以及重置電壓當中的另一者的絕對值。舉例而言，若記憶體晶胞122在步驟S100中被施加設定電壓，則在步驟S110中，記憶體控制電路110對記憶體晶胞122施加一個絕對值小於重置電壓的絕對值且極性與設定電壓的極性相反的擾動電壓，或可稱之為反向干擾(reverse read disturbance)。若記憶體晶胞122在步驟S100中被施加重置電壓，則在步驟S110中，記憶體控制電路110對記憶體晶胞122施加一個絕對值小於設定電壓的絕對值且極性與重置電壓的極性相反的擾動電壓。

在另一實施例中，擾動電壓的絕對值大於改變記憶體晶胞122的電阻值的臨界電壓，以擾動記憶體晶胞122中的氧離子212而改變電阻值，但不致使記憶體晶胞122變更阻態。

在步驟S120中，記憶體控制電路110判斷第一讀取電流I1以及第二讀取電流I2的大小關係是否符合預設關係。在步驟S120中，當第一讀取電流I1以及第二讀取電流I2的大小關係符合預設關係，則記憶體控制電路110結束寫入方法。當第一讀取電流I1以及第二讀取電流I2的大小關係不符合預設關係，則執行步驟S130。在步驟S130中，對記憶體晶胞122施加設定電壓以及重置電壓當中的另一者以作為第二選中電壓。接著，回到步驟S100，以再次對記憶體晶胞施加第一選中電壓直到第一讀取電流I1以及第二讀取電流I2的大小關係符合預設關係。

舉例而言，若欲將高阻態的記憶體晶胞122寫為低阻態，則在步驟S100中對記憶體晶胞122施加設定電壓作為第一選中電壓，且所述預設關係例如是被設定為第二讀取電流I2大於或等於第一讀取電流I1(即I2≧I1)。在步驟S120中，若第二讀取電流I2大於或等於第一讀取電流I1，則記憶體控制電路110結束寫入方法，亦即不對記憶體晶胞122施加重置電壓作為第二選中電壓。若第二讀取電流I2小於第一讀取電流I1，則記憶體控制電路110會對記憶體晶胞122施加重置電壓作為第二選中電壓，使記憶體晶胞122重置為高阻態，接著回到步驟S100，直到第二讀取電流I2大於或等於第一讀取電流I1。在一實施例中，再次對記憶體晶胞122施加設定電壓之前，例如可以先增加設定電壓的絕對值，再對記憶體晶胞122施加絕對值增加後的設定電壓。此絕對值增加後的設定電壓可作為後續在對記憶體晶胞122設定操作時的電壓值。

另一方面，若欲將低阻態的記憶體晶胞122寫為高阻態，則在步驟S100中對記憶體晶胞122施加重置電壓作為第一選中電壓，且所述預設關係例如是被設定為第二讀取電流I2小於第一讀取電流I1(即I2<I1)。在步驟S120中，若第二讀取電流I2小於第一讀取電流I1，則記憶體控制電路110結束寫入方法。若第二讀取電流I2大於或等於第一讀取電流I1，則記憶體控制電路110會對記憶體晶胞122施加設定電壓作為第二選中電壓，使記憶體晶胞122設定為低阻態，接著回到步驟S100，直到第二讀取電流I2小於第一讀取電流I1。在一實施例中，再次對記憶體晶胞122施加重置電壓之前，例如可以先增加重置電壓的絕對值，再對記憶體晶胞122施加絕對值增加後的重置電壓。此絕對值增加後的重置電壓可作為後續在對記憶體晶胞122重置操作時的電壓值。

因此，在本實施例中，記憶體儲存裝置100的寫入方法在記憶體晶胞122進行重置操作或設定操作之後，記憶體控制電路110會對記憶體晶胞122施加擾動電壓，並且依據被施加擾動電壓前後的記憶體晶胞122的讀取電流的大小關係，來判斷是否再次對記憶體晶胞122進行重置操作或設定操作。同時，在第二次進行重置操作或設定操作之時，可增加重置電壓或設定電壓的大小，以使記憶體晶胞122在再次被擾動之後可符合預設關係。此種寫入方式有助於維持記憶體儲存裝置100的高溫資料保持能力以及優化記憶體儲存裝置100的耐久性。

在本實施例中，記憶體儲存裝置100的寫入方法也可作為判斷記憶體晶胞122的電性是否損壞的分法。例如，若記憶體晶胞122施加擾動電壓前後的讀取電流不符合預設關係，表示記憶體晶胞122已損壞，而在後續的資料寫入操作時，記憶體控制電路110可避免使用此類已損壞的記憶體晶胞122。

圖4繪示本發明另一實施例之記憶體儲存裝置的寫入方法的步驟流程圖。請參考圖1及圖4，在本實施例中，在步驟S200中，記憶體控制電路110取得記憶體晶胞122的狀態，例如高阻態。在步驟S210中，記憶體控制電路110設定對記憶體晶胞122施加擾動電壓的次數為一或多次(例如5次或更少)，此次數不用以限定本發明。在步驟S220中，記憶體控制電路110設定設定電壓的電壓值。設定電壓的電壓值的大小例如是依據記憶體晶胞122的閘極電壓或位元線電壓，或者依據設定電壓的脈衝寬度來決定。接著，在步驟S230中，記憶體控制電路110對記憶體晶胞122施加設定電壓，使記憶體晶胞122從高阻態轉變為低阻態。

在步驟S240中，記憶體控制電路110取得記憶體晶胞122的第一讀取電流I1。在步驟S250中，對記憶體晶胞122施加擾動電壓。在本實施例中，擾動電壓可設定為絕對值小於重置電壓且極性與設定電壓的極性相反的電壓，且擾動電壓的絕對值可大於改變記憶體晶胞122的電阻值的臨界電壓，但不能改變阻值狀態。在步驟S260中，記憶體控制電路110取得記憶體晶胞122的第二讀取電流I2。

在步驟S270中，記憶體控制電路110判斷第二讀取電流I2是否大於或等於第一讀取電流I1，亦即判斷第一讀取電流I1及第二讀取電流I2的大小關係是否符合預設關係。若第二讀取電流I2大於或等於第一讀取電流I1，記憶體控制電路110結束記憶體儲存裝置100的寫入方法。在圖4中，標示為LRS者表示在這些步驟中，記憶體晶胞122是處於低阻態。

若第二讀取電流I2小於第一讀取電流I1，記憶體控制電路110執行步驟S280，對記憶體晶胞122施加重置電壓，使記憶體晶胞122從低阻態轉變為高阻態。在一實施例中，若相對於第一讀取電流I1第二讀取電流I2減小幅度大於臨界百分比，例如15%，或者第二讀取電流I2小於電流臨界值，例如30微安培(microampere，μA)，記憶體控制電路110可判定此記憶體晶胞122不夠強健(robustness)。此處的臨界百分比及電流臨界值不用以限定本發明。在步驟S290中，記憶體控制電路110增加設定電壓之值。接著，記憶體控制電路110再次執行步驟S230對記憶體晶胞122施加增加後的設定電壓。之後，記憶體控制電路110依序執行步驟S240至S290直到第二讀取電流I2大於或等於第一讀取電流I1。

在本實施例中，記憶體控制電路110在步驟S210中已設定對記憶體晶胞122施加擾動電壓的次數，因此，記憶體控制電路110重複執行步驟S230至S290的次數不大於在步驟S210中所設定的次數。在一實施例中，記憶體控制電路110也可不重複執行步驟S230至S290，亦即在第一次施加擾動電壓之後，第一讀取電流I1及第二讀取電流I2的大小關係即符合預設關係。

圖5繪示本發明另一實施例之記憶體儲存裝置的寫入方法的步驟流程圖。請參考圖1及圖5，在本實施例中，在步驟S300 中，記憶體控制電路110取得記憶體晶胞122的狀態，例如低阻態。在步驟S310中，記憶體控制電路110設定對記憶體晶胞122施加擾動電壓的次數為一或多次(例如5次或更少)，此次數不用以限定本發明。在步驟S320中，記憶體控制電路110設定重置電壓的電壓值。重置電壓的電壓值的大小例如是依據記憶體晶胞122的閘極電壓或位元線電壓，或者依據重置電壓的脈衝寬度來決定。接著，在步驟S330中，記憶體控制電路110對記憶體晶胞122施加重置電壓，使記憶體晶胞122從低阻態轉變為高阻態。

在步驟S340中，記憶體控制電路110取得記憶體晶胞122的第一讀取電流I1。在步驟S350中，對記憶體晶胞122施加擾動電壓。在本實施例中，擾動電壓可設定為絕對值小於設定電壓且極性與重置電壓的極性相反的電壓，且擾動電壓的絕對值可大於改變記憶體晶胞122的電阻值的臨界電壓，但不能改變阻值狀態。在步驟S360中，記憶體控制電路110取得記憶體晶胞122的第二讀取電流I2。

在步驟S370中，記憶體控制電路110判斷第二讀取電流I2是否小於第一讀取電流I1，亦即判斷第一讀取電流I1及第二讀取電流I2的大小關係是否符合預設關係。若第二讀取電流I2小於第一讀取電流I1，記憶體控制電路110結束記憶體儲存裝置100的寫入方法。在圖5中，標示為HRS者表示在這些步驟中，記憶體晶胞122是處於高阻態。

若第二讀取電流I2大於或等於第一讀取電流I1，記憶體控制電路110執行步驟S380，對記憶體晶胞122施加設定電壓，使記憶體晶胞122從高阻態轉變為低阻態。在步驟S390中，記憶體控制電路110增加重置電壓之值。接著，記憶體控制電路110再次執行步驟S330對記憶體晶胞122施加增加後的重置電壓。之後，記憶體控制電路110依序執行步驟S340至S390直到第二讀取電流I2小於第一讀取電流I1。

在本實施例中，記憶體控制電路110在步驟S310中已設定對記憶體晶胞122施加擾動電壓的次數，因此，記憶體控制電路110重複執行步驟S330至S390的次數不大於在步驟S310中所設定的次數。在一實施例中，記憶體控制電路110也可不重複執行步驟S330至S390，亦即在第一次施加擾動電壓之後，第一讀取電流I1及第二讀取電流I2的大小關係即符合預設關係。

綜上所述，在本發明的示範實施例中，記憶體控制電路依據施加擾動電壓前後的記憶體晶胞的讀取電流的大小關係來決定是否施加第二選中電壓以及再次施加第一選中電壓或者結束寫入操作。記憶體控制電路也可在增加擾動電壓的電壓值之後再施加擾動電壓給記憶體晶胞。記憶體控制電路可重複施加第一選中電壓、擾動電壓以及第二選中電壓給記憶體晶胞的步驟，直到施加擾動電壓前後的記憶體晶胞的讀取電流的大小關係符合預設關係再結束寫入操作。此種寫入方式可維持記憶體儲存裝置的高溫資料保持能力以及優化記憶體儲存裝置的耐久性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims

一種電阻式記憶體儲存裝置的寫入方法，包括：對一記憶體晶胞施加一設定電壓以及一重置電壓當中的其中一者以作為一第一選中電壓，並且取得該記憶體晶胞的一第一讀取電流；對該記憶體晶胞施加一擾動電壓，並且取得該記憶體晶胞的一第二讀取電流；以及判斷該第一讀取電流以及該第二讀取電流的大小關係是否符合一預設關係，當該第一讀取電流以及該第二讀取電流的大小關係不符合該預設關係，對該記憶體晶胞施加該設定電壓以及該重置電壓當中的另一者以作為一第二選中電壓，並且再次對該記憶體晶胞施加該第一選中電壓；其中該擾動電壓的極性與該第一選中電壓的極性相反，且該擾動電壓的絕對值小於該第二選中電壓的絕對值。
如申請專利範圍第1項所述的電阻式記憶體儲存裝置的寫入方法，更包括：在再次對該記憶體晶胞施加該第一選中電壓之前，增加該第一選中電壓的絕對值。
如申請專利範圍第1項所述的電阻式記憶體儲存裝置的寫入方法，其中在對該記憶體晶胞施加該第一選中電壓之前，該記憶體晶胞具有一高阻態，且該第一選中電壓是設定電壓，該第二選中電壓是重置電壓。
如申請專利範圍第3項所述的電阻式記憶體儲存裝置的寫入方法，其中該預設關係包括該第二讀取電流大於或等於該第一讀取電流。
如申請專利範圍第1項所述的電阻式記憶體儲存裝置的寫入方法，其中在對該記憶體晶胞施加該第一選中電壓之前，該記憶體晶胞具有一低阻態，且該第一選中電壓是重置電壓，該第二選中電壓是設定電壓。
如申請專利範圍第5項所述的電阻式記憶體儲存裝置的寫入方法，其中該預設關係包括該第二讀取電流小於該第一讀取電流。
如申請專利範圍第1項所述的電阻式記憶體儲存裝置的寫入方法，其中該擾動電壓的絕對值大於改變該記憶體晶胞的電阻值的臨界電壓。
一種電阻式記憶體儲存裝置，包括：一記憶體晶胞陣列，包括一記憶體晶胞；以及一記憶體控制電路，耦接至該記憶體晶胞陣列，並且該記憶體控制電路對一記憶體晶胞施加一設定電壓以及一重置電壓當中的其中一者以作為一第一選中電壓，並且取得該記憶體晶胞的一第一讀取電流；該記憶體控制電路對該記憶體晶胞施加一擾動電壓，並且取得該記憶體晶胞的一第二讀取電流；以及該記憶體控制電路判斷該第一讀取電流以及該第二讀取電流的大小關係是否符合一預設關係，當該第一讀取電流以及該第二讀取電流的大小關係不符合該預設關係，該記憶體控制電路對該記憶體晶胞施加該設定電壓以及該重置電壓當中的另一者以作為一第二選中電壓，並且再次對該記憶體晶胞施加該第一選中電壓，其中該擾動電壓的極性與該第一選中電壓的極性相反，且該擾動電壓的絕對值小於該第二選中電壓的絕對值。
如申請專利範圍第8項所述的電阻式記憶體儲存裝置，其中該記憶體控制電路在再次對該記憶體晶胞施加該第一選中電壓之前，增加該第一選中電壓的絕對值。
如申請專利範圍第8項所述的電阻式記憶體儲存裝置，其中在對該記憶體晶胞施加該第一選中電壓之前，該記憶體晶胞具有一高阻態，且該第一選中電壓是設定電壓，該第二選中電壓是重置電壓。
如申請專利範圍第10項所述的電阻式記憶體儲存裝置，其中該預設關係包括該第二讀取電流大於或等於該第一讀取電流。
如申請專利範圍第8項所述的電阻式記憶體儲存裝置，其中在對該記憶體晶胞施加該第一選中電壓之前，該記憶體晶胞具有一低阻態，且該第一選中電壓是重置電壓，該第二選中電壓是設定電壓。
如申請專利範圍第12項所述的電阻式記憶體儲存裝置，其中該預設關係包括該第二讀取電流小於該第一讀取電流。
如申請專利範圍第8項所述的電阻式記憶體儲存裝置，其中該擾動電壓的絕對值大於改變該記憶體晶胞的電阻值的臨界電壓。