TWI582773B - 電阻式記憶體的控制方法 - Google Patents

電阻式記憶體的控制方法 Download PDF

Info

Publication number
TWI582773B
TWI582773B TW104144651A TW104144651A TWI582773B TW I582773 B TWI582773 B TW I582773B TW 104144651 A TW104144651 A TW 104144651A TW 104144651 A TW104144651 A TW 104144651A TW I582773 B TWI582773 B TW I582773B
Authority
TW
Taiwan
Prior art keywords
control signal
resistive memory
amplitude
period
reset
Prior art date
Application number
TW104144651A
Other languages
English (en)
Other versions
TW201629972A (zh
Inventor
許家榮
孫文堂
羅俊元
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201629972A publication Critical patent/TW201629972A/zh
Application granted granted Critical
Publication of TWI582773B publication Critical patent/TWI582773B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

電阻式記憶體的控制方法
本發明是有關於一種記憶體的控制方法，且特別是有關於一種電阻式記憶體(resistive random-access memory)的控制方法。
電阻式記憶體(resistive random-access memory，RRAM)是一種非揮發性記憶體(non-volatile memory)。由於電阻式記憶體具有大儲存容量、快速存取速度的優勢，因此記憶體廠商已經開始投入電阻式記憶體的開發與研究。
請參照第1圖，其所繪示為電阻式記憶體的結構。如第1圖所示，電阻式記憶體100包括堆疊的上電極102、絕緣層104、下電極106。當電阻式記憶體製造完成之後，其為初始狀態(initial state)。
於電阻式記憶體100開始正式運作之前，需要先進行一形成動作(forming action)。於形成動作時，在上電極102與下電極106之間加上第一電壓差(例如+3V)。例如，上電極102接收+3V，下電極106接收接地電壓。於形成動作時，絕緣層104 中聚集的氧空位會形成可導電的裂縫108，且可導電的裂縫108連接於上電極102與下電極106之間。當電阻式記憶體100中形成裂縫108之後，即完成形成動作。此時，上電極102與下電極106之間為低電阻值的設定狀態(set state)。而電阻式記憶體100經過形成動作之後，電阻式記憶體100即可以正常運作。
於低電阻值的設定狀態時，可經由一重置動作(reset action)將電阻式記憶體100變更為高電阻值的重置狀態(reset state)。於重置動作時，在上電極102與下電極106之間加上第二電壓差(例如-3V)。此時，上電極102接收-3V，下電極106接收接地電壓。於重置動作時，絕緣層104中的裂縫108會經由氧化還原程序(redox process)，使得裂縫108不會連接於上電極102與下電極106之間。當重置動作完成後，上電極102與下電極106之間為高電阻值的重置狀態。
於高電阻值的重置狀態時，可經由一設定動作(set action)將電阻式記憶體100變更為低電阻值的設定狀態。於設定動作時，在上電極102與下電極106之間加上第三電壓差(例如+3V)。此時，上電極102接收+3V，下電極106接收接地電壓。於設定動作時，絕緣層104中的裂縫108會再次連接於上電極102與下電極106之間。當設定動作完成後，上電極102與下電極104之間為低電阻值的設定狀態。
由以上之說明可知，於編程週期(program cycle)的編程動作(program action)時，電阻式記憶體100可經由設定動作或 者重置動作而成為設定狀態或者重置狀態。而上述設定狀態與重置狀態即為電阻式記憶體100的二種儲存狀態。
再者，於讀取週期(read cycle)的讀取動作(read action)時，於上電極102與下電極106之間提供讀取電壓(例如0.1V~0.5V)，即可根據電阻式記憶體100所產生的讀取電流來判定電阻式記憶體100為開啟狀態或者斷開狀態。亦即，當電阻式記憶體100為設定狀態時會產生較大的讀取電流；當電阻式記憶體100為重置狀態時會產生較小的讀取電流。
然而，由於現今電阻式記憶體100的製程不穩定，造成電阻式記憶體100的可靠度(reliability)太低。因此需要利用多個運作週期(operation period)來完成一次設定動作或者重置動作。
請參照第2A圖，其所繪示為習知電阻式記憶體進行設定動作與重置動作時的波形(waveform)示意圖。基本上，電阻式記憶體會連接至一控制電路(未繪示)，並由控制電路來對電阻式記憶體進行設定動作或者重置動作。
於設定動作與重置動作的過程皆需要多個運作週期Oper1~Oper4。再者，於設定動作中，每一個運作週期更區分為一設定週期(setting period)與一驗證週期(verifying period)。於重置動作中，每一個運作週期更區分為一重置週期(resetting period)與一驗證週期。
如第2A圖中的設定動作所示，於第一運作週期 Oper1中的設定週期時，提供設定電壓Vset(例如，+3V)至電阻式記憶體的上電極與下電極，用以使得電阻式記憶體呈現設定狀態。於之後的驗證週期時，提供讀取電壓Vv至電阻式記憶體的上電極與下電極，使得電阻式記憶體產生讀取電流供控制電路進行驗證。
當控制電路根據讀取電流確認電阻式記憶體為設定狀態時，則不再進行後續的第二運作週期Oper2。反之，當控制電路根據讀取電流確認電阻式記憶體不為設定狀態時，則繼續進行後續的第二運作週期Oper2。換句話說，於設定動作的過程，控制電路可能會執行多次的運作週期，直到電阻式記憶體被確認為設定狀態為止。
同理，如第2A圖中的重置動作所示，於第一運作週期Oper1中的重置週期時，提供重置電壓Vreset(例如，-3V)至電阻式記憶體的上電極與下電極，用以使得電阻式記憶體呈現重置狀態。於之後的驗證週期時，提供讀取電壓Vv至電阻式記憶體的上電極與下電極，使得電阻式記憶體產生讀取電流供控制電路進行驗證。
當控制電路根據讀取電流確認電阻式記憶體為重置狀態時，則不再進行後續的第二運作週期Oper2；反之，當控制電路根據讀取電流確認電阻式記憶體不為重置狀態時，則繼續進行後續的第二運作週期Oper2。換句話說，於重置動作的過程，控制電路可能會執行多次的運作週期，直到電阻式記憶體被確認 為重置狀態為止。
請參照第2B圖，其所繪示為習知電阻式記憶體進行設定動作與重置動作時的另一波形(waveform)示意圖。基本上，設定動作與重置動作的過程需要多個運作週期Oper1~Oper3。而每個運作週期中更區分為一設定週期、一重置週期與一驗證週期。其中，於設定動作時係依序經過設定週期、驗證週期與重置週期；於重置動作時係依序經過重置週期、驗證週期與設定週期。
其中，於設定週期時，控制電路提供設定電壓Vset(例如，+3V)至電阻式記憶體的上電極與下電極，用以使得電阻式記憶體呈現設定狀態。於驗證週期時，控制電路提供讀取電壓Vv至電阻式記憶體的上電極與下電極，使得電阻式記憶體產生讀取電流供控制電路進行驗證。於重置週期時，提供重置電壓Vreset(例如，-3V)至電阻式記憶體的上電極與下電極，用以使得電阻式記憶體呈現重置狀態。
如第2B圖中的設定動作所示，於第一運作週期Oper1中的設定週期時，先控制電阻式記憶體呈現設定狀態。於之後的驗證週期時，再根據電阻式記憶體產生的讀取電流供控制電路進行驗證。
接著，當控制電路確認電阻式記憶體為設定狀態時，則不進行第一運作週期Oper1中的重置週期，並結束設定動作。反之，當控制電路根據讀取電流確認電阻式記憶體不為設定 狀態時，則進行重置週期後繼續進行後續的第二運作週期Oper2。
由第2B圖所示可知，於設定動作的流程中，共執行了三次運作週期Oper1~Oper3。並且直到第三運作週期Oper3的驗證週期才確認電阻式記憶體呈現設定狀態，並且不再執行重置週期。
如第2B圖中的重置動作所示，於第一運作週期Oper1中的重置週期時，先控制電阻式記憶體呈現重置狀態。於之後的驗證週期時，再根據電阻式記憶體產生的讀取電流供控制電路進行驗證。
接著，當控制電路確認電阻式記憶體為重置狀態時，則不進行第一運作週期中的設定週期，並結束重置動作；反之，當控制電路根據讀取電流確認電阻式記憶體不為重置狀態時，則進行重置週期後繼續進行後續的第二運作週期Oper2。
由第2B圖所示可知，於重置動作的流程中，共執行了二次運作週期Oper1~Oper2。並且直到第二運作週期Oper2的驗證週期才確認電阻式記憶體呈現重置狀態，並且不再執行設定週期。
利用上述所述之信號來對電阻式記憶體進行設定動作後，仍無法穩定的控制電阻式記憶體呈現設定狀態。同理，利用上述所述之信號來對電阻式記憶體進行重置動作後，仍無法穩定的控制電阻式記憶體呈現重置狀態。
本發明之主要目的在於提出一種電阻式記憶體的控制方法，此控制方法提供各種信號運用於電阻式記憶體的設定動作與重置動作。
本發明係有關於一種電阻式記憶體的控制方法，包括下列步驟：(a1)開始對該電阻式記憶體進行一動作，用以變更該電阻式記憶體至一特定狀態；(a2)開始一運作週期；(a3)於該運作週期的一第一子週期時，提供一第一極性之一第一控制信號至該電阻式記憶體；(a4)於該運作週期的一第二子週期時，提供一第二極性之一第二控制信號至該電阻式記憶體；(a5)於該運作週期的一第三子週期時，提供該第一極性之一第三控制信號至該電阻式記憶體；以及(a6)於該運作週期的一第四子週期時，提供一讀取信號至該電阻式記憶體，使得該電阻性記憶體產生一讀取電流用以驗證該電阻式記憶體是否為該特定狀態。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧電阻式記憶體
102‧‧‧上電極
104‧‧‧絕緣層
106‧‧‧下電極
108‧‧‧裂縫
S310~S392‧‧‧步驟流程
第1圖所繪示為電阻式記憶體的結構。
第2A圖所繪示為習知電阻式記憶體進行設定動作與重置動作時的波形(waveform)示意圖。
第2B圖所繪示為習知電阻式記憶體進行設定動作與重置動作時的另一波形(waveform)示意圖。
第3A圖所繪示為本發明電阻式記憶體的控制方法的第一實施例。
第3B圖所繪示為第一實施例於設定動作與重置動作所產生的波形(waveform)示意圖。
第4A圖所繪示為本發明電阻式記憶體的控制方法的第二實施例。
第4B圖所繪示為第二實施例於設定動作與重置動作所產生的波形(waveform)示意圖。
第5A圖所繪示為本發明電阻式記憶體的控制方法的第三實施例。
第5B圖所繪示為第三實施例於設定動作與重置動作所產生的波形(waveform)示意圖。
第6圖所繪示為第四實施例於設定動作與重置動作所產生的波形(waveform)示意圖。
請參照第3A圖，其所繪示為本發明電阻式記憶體的控制方法的第一實施例。基本上，電阻式記憶體會連接至一控制電路(未繪示)，並由控制電路來進行第3A圖的流程。
首先，動作開始(步驟S310)。接著，開始一運作週期(步驟S320)。其中，運作週期依序被區分為四個子週期。
於第一子週期時，提供第一極性(polarity)的第一控制信號至電阻式記憶體(步驟S330)；於第二子週期時，提供第二極性的第二控制信號至電阻式記憶體(步驟S340)；於第三子週期 時，提供第一極性的第三控制信號至電阻式記憶體(步驟S350)；於第四子週期時，提供讀取信號(或者讀取電壓)至電阻式記憶體，使得電阻式記憶體產生一讀取電流，用以驗證電阻式記憶體是否成為一特定狀態(步驟S360)。
接著，根據讀取電流判斷出電阻式記憶體為特定狀態時(步驟S370)，則結束動作(步驟S380)；反之，根據讀取電流判斷出電阻式記憶體不為特定狀態時(步驟S370)，則回到步驟S320。
請參照第3B圖，其所繪示為第一實施例於設定動作與重置動作所產生的波形(waveform)示意圖。基本上，第一實施例中所述的動作可為針對電阻式記憶體所進行的設定動作，而特定狀態即為設定狀態。或者，上述的動作可為針對電阻式記憶體所進行的重置動作，而特定狀態即為重置狀態。以下詳細說明之：如第3B圖所示，於設定動作時，開始第一運作週期Oper1。其中，第一運作週期Oper1依序被區分為四個子週期I~IV，且第一控制信號c1、第二控制信號c2、第三控制信號c3與讀取信號c4組成第一運作週期Oper1中的波形(waveform)。
於第一子週期I時，提供正極性的第一控制信號c1至電阻式記憶體，用以控制電阻式記憶體呈現設定狀態。接著，於第二子週期II時，提供負極性的第二控制信號c2至電阻式記憶體。接著，於第三子週期III時，提供正極性的第三控制信號 c3至電阻式記憶體，用以控制電阻式記憶體呈現設定狀態。接著，於第四子週期IV時，提供讀取信號c4至電阻式記憶體，使得電阻式記憶體產生一讀取電流，用以驗證電阻式記憶體是否成為設定狀態。
接著，當電阻式記憶體被確認為設定狀態時，即結束設定動作；反之，當電阻式記憶體被確認不為設定狀態時，則繼續開始第二運作週期Oper2。
根據以上的說明可知，於設定動作的過程，控制電路可能會執行多次的運作週期，直到電阻式記憶體被確認為設定狀態為止。
再者，上述的第一控制信號c1、第二控制信號c2與第三控制信號c3可為電壓信號或者電流信號。並且，該第三控制信號c3的振幅(amplitude)Vs2大於或等於第一控制信號c1的振幅Vs1，第一控制信號c1的振幅Vs1大於第二控制信號c2的振幅Vsr。再者，讀取信號c4的振幅為讀取電壓Vv約為+0.1V~+0.5V。
在實際的運用中，第一控制信號c1振幅Vs1的範圍為+2V~+3V，脈波寬度約為100ns；第二控制信號c2振幅Vsr的範圍為-0.8V~-1.5V，脈波寬度約為20ns；第三控制信號c3振幅Vs2的範圍為+3V~+3.5V，脈波寬度約為2μs。
由以上的說明可知，於設定動作的過程，依序提供交替極性的第一控制信號c1、第二控制信號c2與第三控制信號 c3。如此可以大幅改善電阻式記憶體的穩定度(stability)、資料維持(data retention)、可靠度(reliability)。
同理，如第3B圖所示，於重置動作時，開始第一運作週期Oper1。其中，第一運作週期依序被區分為四個子週期I~IV，且第一控制信號c1、第二控制信號c2、第三控制信號c3與讀取信號c4組成第一運作週期Oper1中的波形(waveform)。
於第一子週期I時，提供負極性的第一控制信號c1至電阻式記憶體，用以控制電阻式記憶體呈現重置狀態。接著，於第二子週期II時，提供正極性的第二控制信號c2至電阻式記憶體。接著，於第三子週期III時，提供負極性的第三控制信號c3至電阻式記憶體，用以控制電阻式記憶體呈現重置狀態。接著，於第四子週期IV時，提供讀取信號c4至電阻式記憶體，使得電阻式記憶體產生一讀取電流，用以驗證電阻式記憶體是否成為重置狀態。
接著，當電阻式記憶體被確認為重置狀態時，即結束重置動作；反之，當電阻式記憶體被確認不為重置狀態時，則繼續開始第二運作週期Oper2。
根據以上的說明可知，於重置動作的過程，控制電路可能會執行多次的運作週期，直到電阻式記憶體被確認為重置狀態為止。
再者，上述的第一控制信號c1、第二控制信號c2與第三控制信號c3可為電壓信號或者電流信號；並且，該第三控 制信號c3的振幅(amplitude)Vr2大於或等於第一控制信c1的振幅Vr1，第一控制信號c1的振幅Vr1大於第二控制信號c2的振幅Vss。再者，讀取信號c4的振幅為讀取電壓Vv約為+0.1V~+0.5V。
在實際的運用中，第一控制信號c1振幅Vr1的範圍為-2V~-3V，脈波寬度約為100ns；第二控制信號c2振幅Vss的範圍為+0.8V~+1.5V，脈波寬度約為20ns；第三控制信號c3振幅Vr2的範圍為-3V~-3.5V，脈波寬度約為2μs。
由以上的說明可知，於重置動作的過程，依序提供交替極性的第一控制信號c1、第二控制信號c2與第三控制信號c3。如此可以大幅改善電阻式記憶體的穩定度(stability)、資料維持(data retention)、可靠度(reliability)。
請參照第4A圖，其所繪示為本發明電阻式記憶體的控制方法的第二實施例。相較於第一實施例，增加了步驟S390的流程。以下僅介紹此步驟，其於步驟不再贅述。
根據本發明的第二實施例，於確認電阻式記憶體不為特定狀態時，先更新第一控制信號、第二控制信號或者第三控制信號的振幅(步驟S390)。之後，再執行步驟S320。
由第二實施例之流程可知，進入下一個運作週期之前，需要先更新第一控制信號、第二控制信號或者第三控制信號的振幅。基本上，第二實施例的步驟S390可以同時更新三個控制信號的振幅、任二個控制信號的振幅、或者任一個控制信號的振幅。
請參照第4B圖，其所繪示為第二實施例於設定動作與重置動作所產生的波形示意圖。
由設定動作的波形(waveform)可知，進入第二運作週期Oper2時，會依序提供更新的第一控制信號c1'、更新的第二控制信號c2'、更新的第三控制信號c3'至電阻式記憶體。同理，進入第三運作週期Oper3時，會依序提供更新的第一控制信號c1"、更新的第二控制信號c2"、更新的第三控制信號c3"至電阻式記憶體。
再者，於設定動作流程中，每個動作週期中的第三控制信號的振幅大於或等於第一控制信號的振幅，第一控制信號的振幅大於第二控制信號的振幅。例如，第二運作週期Oper2中，該第三控制信號c3'的振幅Vs2'大於或等於第一控制信c1'的振幅Vs1'，第一控制信號c1'的振幅Vs1'大於第二控制信號c2'的振幅Vsr'。以及，第三運作週期Oper3中，該第三控制信號c3"的振幅Vs2"大於或等於第一控制信c1'的振幅Vs1"，第一控制信號c1"的振幅Vs1"大於第二控制信號c2"的振幅Vsr"。
另外，由重置動作的波形(waveform)可知，進入第二運作週期Oper2時，會依序提供更新的第一控制信號c1'、更新的第二控制信號c2'、更新的第三控制信號c3'至電阻式記憶體。同理，進入第三運作週期Oper3時，會依序提供更新的第一控制信號c1"、更新的第二控制信號c2"、更新的第三控制信號c3"至電阻式記憶體。
再者，於重置動作流程中，每個動作週期中的第三控制信號的振幅大於或等於第一控制信號的振幅，第一控制信號的振幅大於第二控制信號的振幅。
例如，第二運作週期Oper2中，該第三控制信號c3'的振幅Vr2'大於或等於第一控制信c1'的振幅Vr1'，第一控制信號c1'的振幅Vr1'大於第二控制信號c2'的振幅Vss'。以及，第三運作週期Oper3中，該第三控制信號c3"的振幅Vr2"大於或等於第一控制信c1"的振幅Vr1"，第一控制信號c1"的振幅Vr1"大於第二控制信號c2"的振幅Vss"。
請參照第5A圖，其所繪示為本發明電阻式記憶體的控制方法的第三實施例。相較於第一實施例，增加了步驟S392的流程。以下僅介紹此步驟，其於步驟不再贅述。
根據本發明的第三實施例，於確認電阻式記憶體不為特定狀態時，先更新第一控制信號、第二控制信號或者第三控制信號的脈波寬度(pulse width)(步驟S392)。之後，再執行步驟S320。
由第三實施例之流程可知，進入下一個運作週期之前，需要先更新第一控制信號、第二控制信號或者第三控制信號的脈波寬度，而振幅維持不變。基本上，第三實施例的步驟S392可以同時更新三個控制信號的脈波寬度、任二個控制信號的脈波寬度、或者任一個控制信號的脈波寬度。
請參照第5B圖，其所繪示為第三實施例於設定動 作與重置動作所產生的波形示意圖。
由設定動作的波形(waveform)可知，進入第二運作週期Oper2時，會提供更新脈波寬度的第一控制信號c1'、第二控制信號c2'、第三控制信號c3'至電阻式記憶體。同理，入第三運作週期Oper3時，會提供更新脈波寬度的第一控制信號c1"、第二控制信號c2"、第三控制信號c3"至電阻式記憶體。
另外，由重置動作的波形(waveform)可知，進入第二運作週期Oper2時，會依序更新脈波寬度的第一控制信號c1'、第二控制信號c2'、第三控制信號c3'至電阻式記憶體。同理，進入第三運作週期Oper3時，會提供更新脈波寬度的第一控制信號c1"、第二控制信號c2"、第三控制信號c3"至電阻式記憶體。
再者，根據第二實施例以及第三實施例的說明，在此領域的技術人員也可以修改控制流程。於進入下一個動作週期之前，同時更新控制信號的振幅與脈波寬度，並實現本發明的設定動作與重置動作。
再者，上述的三個實施例中，係於每一個子週期中皆提供單一脈波的控制信號來進行說明。然而，本發明並不限定於此，上述的三個實施例中，於每個子週期中的控制信號皆可以由多個脈波所組成。
請參照第6圖，其所繪示為本發明的第四實施例於設定動作與重置動作所產生的波形示意圖。相較於第一實施例，於每一個子週期中的控制信號皆由多個脈衝所組成。
舉例來說，於設定動作的過程中，於第一子週期I中係提供正極性的第一控制信號c1至電阻式記憶體，且第一控制信號c1由振幅為Vs1的多個脈波所組成，用以控制電阻式記憶體呈現設定狀態。接著，於第二子週期II時，提供負極性的第二控制信號c2至電阻式記憶體，且第二控制信號c2由振幅為Vsr的多個脈波所組成。接著，於第三子週期III時，提供正極性的第三控制信號c3至電阻式記憶體，且第三控制信號c3由振幅為Vs2的多個脈波所組成，用以控制電阻式記憶體呈現設定狀態。接著，於第四子週期IV時，提供讀取電壓Vv至電阻式記憶體，使得電阻式記憶體產生一讀取電流，用以驗證電阻式記憶體是否成為設定狀態。
舉例來說，於重置動作的過程中，於第一子週期I中係提供負極性的第一控制信號c1至電阻式記憶體，且第一控制信號c1由振幅為Vr1的多個脈波所組成，用以控制電阻式記憶體呈現重置狀態。接著，於第二子週期II時，提供正極性的第二控制信號c2至電阻式記憶體，且第二控制信號c2由振幅為Vss的多個脈波所組成。接著，於第三子週期III時，提供負極性的第三控制信號c3至電阻式記憶體，且第三控制信號c3由振幅為Vr2的多個脈波所組成，用以控制電阻式記憶體呈現重置狀態。接著，於第四子週期IV時，提供讀取電壓Vv至電阻式記憶體，使得電阻式記憶體產生一讀取電流，用以驗證電阻式記憶體是否成為設定狀態。
由以上的說明可知，本發明係提出一種電阻式記憶體的控制方法，此控制方法提供各種信號運用於電阻式記憶體的設定動作與重置動作。於設定動作的過程，依序提供交替極性的第一控制信號c1、第二控制信號c2與第三控制信號c3至電阻式記憶體。同理，於重置動作的過程，依序提供交替極性的第一控制信號c1、第二控制信號c2與第三控制信號c3至電阻式記憶體。如此可以大幅改善電阻式記憶體的穩定度(stability)、資料維持(data retention)、可靠度(reliability)。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S310~S380‧‧‧步驟流程

Claims (12)

  1. 一種電阻式記憶體的控制方法，包括下列步驟：(a1)開始對該電阻式記憶體進行一動作，用以變更該電阻式記憶體至一特定狀態；(a2)開始一運作週期；(a3)於該運作週期的一第一子週期時，提供一第一極性之一第一控制信號至該電阻式記憶體；(a4)於該運作週期的一第二子週期時，提供一第二極性之一第二控制信號至該電阻式記憶體；(a5)於該運作週期的一第三子週期時，提供該第一極性之一第三控制信號至該電阻式記憶體；以及(a6)於該運作週期的一第四子週期時，提供一讀取信號至該電阻式記憶體，使得該電阻性記憶體產生一讀取電流用以驗證該電阻式記憶體是否為該特定狀態其中，該第三控制信號的振幅大於該第一控制信號的振幅，且該第一控制信號的振幅大於該第二控制信號的振幅。
  2. 如申請專利範圍第1項所述之的控制方法，其中該讀取信號的振幅小於該第一控制信號的振幅；該讀取信號的振幅小於該第二控制信號的振幅；且該讀取信號的振幅小於該第三控制信號的振幅。
  3. 如申請專利範圍第2項所述之的控制方法，其中(a6)步驟中更包括下列步驟： (b1)當確認該電阻式記憶體為該特定狀態時，結束該動作；以及(b2)當確認該電阻式記憶體不為該特定狀態時，回到步驟(a2)。
  4. 如申請專利範圍第2項所述之的控制方法，其中(a6)步驟中更包括下列步驟：(c1)當確認該電阻式記憶體為該特定狀態時，結束該動作；以及(c2)當確認該電阻式記憶體不為該特定狀態時，更新該第一控制信號、該第二控制信號或者該第三控制信號後，回到步驟(a2)。
  5. 如申請專利範圍第4項所述之的控制方法，其中於(c2)步驟中，係更新該第一控制信號、該第二控制信號或者該第三控制信號的振幅或者脈波寬度。
  6. 如申請專利範圍第2項所述之的控制方法，其中該動作係為一設定動作，且該特定狀態係為一設定狀態。
  7. 如申請專利範圍第2項所述之的控制方法，其中該動作係為一重置動作，且該特定狀態係為一重置狀態。
  8. 如申請專利範圍第2項所述之的控制方法，其中該第一控制信號、該第二控制信號以及該第三控制信號係為一電壓信號或者一電流信號。
  9. 如申請專利範圍第2項所述之的控制方法，其中該讀取信 號係為一讀取電壓。
  10. 如申請專利範圍第2項所述之的控制方法，其中該第一控制信號為一單一脈波控制信號或者一多脈波控制信號。
  11. 如申請專利範圍第2項所述之的控制方法，其中該第二控制信號為一單一脈波控制信號或者一多脈波控制信號。
  12. 如申請專利範圍第2項所述之的控制方法，其中該第三控制信號為一單一脈波控制信號或者一多脈波控制信號。
TW104144651A 2015-01-21 2015-12-31 電阻式記憶體的控制方法 TWI582773B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562105744P 2015-01-21 2015-01-21

Publications (2)

Publication Number Publication Date
TW201629972A TW201629972A (zh) 2016-08-16
TWI582773B true TWI582773B (zh) 2017-05-11

Family

ID=56408331

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104144651A TWI582773B (zh) 2015-01-21 2015-12-31 電阻式記憶體的控制方法
TW104144654A TWI581266B (zh) 2015-01-21 2015-12-31 電阻式記憶體的記憶胞陣列

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104144654A TWI581266B (zh) 2015-01-21 2015-12-31 電阻式記憶體的記憶胞陣列

Country Status (4)

Country Link
US (1) US9484094B2 (zh)
JP (2) JP6124269B2 (zh)
CN (2) CN105810241B (zh)
TW (2) TWI582773B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI629682B (zh) * 2017-09-01 2018-07-11 華邦電子股份有限公司 電阻式記憶體儲存裝置及其寫入方法
US10783962B2 (en) 2017-09-01 2020-09-22 Winbond Electronics Corp. Resistive memory storage apparatus and writing method thereof including disturbance voltage

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6482959B2 (ja) * 2015-06-10 2019-03-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN107688304B (zh) * 2016-08-04 2019-10-18 东元电机股份有限公司 利用控制指令转换波形检核驱动装置控制指令的方法
CN109410997B (zh) * 2017-08-16 2021-04-30 华邦电子股份有限公司 电阻式存储器存储装置及其写入方法
US10515694B2 (en) * 2017-11-03 2019-12-24 Silicon Storage Technology, Inc. System and method for storing multibit data in non-volatile memory
JP6599494B2 (ja) * 2018-02-14 2019-10-30 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6829733B2 (ja) * 2019-01-16 2021-02-10 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
US10861547B1 (en) * 2019-05-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step reset technique to enlarge memory window
CN110752229A (zh) * 2019-11-28 2020-02-04 厦门半导体工业技术研发有限公司 一种集成电路和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120069633A1 (en) * 2010-03-30 2012-03-22 Yoshikazu Katoh Nonvolatile storage device and method for writing into the same
US20130044534A1 (en) * 2010-03-30 2013-02-21 Ken Kawai Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8804401B2 (en) * 2012-03-26 2014-08-12 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US20140321196A1 (en) * 2013-04-26 2014-10-30 Panasonic Corporation Variable resistance nonvolatile memory device and method for writing into the same
US20150016177A1 (en) * 2013-07-12 2015-01-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324594B1 (ko) * 1999-06-28 2002-02-16 박종섭 강유전체 메모리 장치
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
JP4894757B2 (ja) * 2005-07-29 2012-03-14 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
US7679952B2 (en) * 2005-12-07 2010-03-16 Nxp B.V. Electronic circuit with a memory matrix
JP4203506B2 (ja) * 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP4195715B2 (ja) * 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
US7697316B2 (en) * 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides
US7440315B2 (en) * 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
CN101042933B (zh) * 2007-04-12 2010-05-19 复旦大学 非挥发sram单元、阵列及其操作方法和应用
WO2009057275A1 (ja) * 2007-10-29 2009-05-07 Panasonic Corporation 不揮発性記憶装置および不揮発性データ記録メディア
WO2009084514A1 (ja) * 2007-12-27 2009-07-09 Nec Corporation 記憶素子、半導体記憶装置、および情報読み出し方法
KR101418434B1 (ko) * 2008-03-13 2014-08-14 삼성전자주식회사 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
JP4796640B2 (ja) * 2009-05-19 2011-10-19 シャープ株式会社 半導体記憶装置、及び、電子機器
US8233309B2 (en) * 2009-10-26 2012-07-31 Sandisk 3D Llc Non-volatile memory array architecture incorporating 1T-1R near 4F2 memory cell
JP5790660B2 (ja) * 2010-09-28 2015-10-07 日本電気株式会社 半導体装置
JP2013084640A (ja) * 2011-10-06 2013-05-09 Sharp Corp 可変抵抗素子を備える不揮発性メモリセル及び不揮発性半導体記憶装置
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
TWI451570B (zh) * 2011-11-15 2014-09-01 Univ Nat Chiao Tung 多位元電阻切換記憶體元件與陣列
JP2013254539A (ja) * 2012-06-07 2013-12-19 Sharp Corp 半導体記憶装置
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
US8861258B2 (en) 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
US9196356B2 (en) * 2013-03-14 2015-11-24 Globalfoundries Singapore Pte. Ltd. Stackable non-volatile memory
US10157669B2 (en) * 2013-04-02 2018-12-18 Micron Technology, Inc. Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120069633A1 (en) * 2010-03-30 2012-03-22 Yoshikazu Katoh Nonvolatile storage device and method for writing into the same
US20130044534A1 (en) * 2010-03-30 2013-02-21 Ken Kawai Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8804401B2 (en) * 2012-03-26 2014-08-12 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US20140321196A1 (en) * 2013-04-26 2014-10-30 Panasonic Corporation Variable resistance nonvolatile memory device and method for writing into the same
US20150016177A1 (en) * 2013-07-12 2015-01-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI629682B (zh) * 2017-09-01 2018-07-11 華邦電子股份有限公司 電阻式記憶體儲存裝置及其寫入方法
US10783962B2 (en) 2017-09-01 2020-09-22 Winbond Electronics Corp. Resistive memory storage apparatus and writing method thereof including disturbance voltage

Also Published As

Publication number Publication date
TW201629973A (zh) 2016-08-16
CN105810241B (zh) 2018-11-09
CN105810709A (zh) 2016-07-27
JP2016134191A (ja) 2016-07-25
CN105810241A (zh) 2016-07-27
US20160211020A1 (en) 2016-07-21
JP6282258B2 (ja) 2018-02-21
JP6124269B2 (ja) 2017-05-10
TW201629972A (zh) 2016-08-16
TWI581266B (zh) 2017-05-01
JP2016134193A (ja) 2016-07-25
US9484094B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
TWI582773B (zh) 電阻式記憶體的控制方法
US11024378B2 (en) Memory systems and memory programming methods
JP6425137B2 (ja) データ記録方法および不揮発性記憶装置
CN106158016B (zh) 集成电路与其相关的方法
US9627060B2 (en) Memory circuit and method of programming memory circuit
TWI446352B (zh) 電阻式記憶體及其驗證方法
JP2011181144A (ja) 不揮発性半導体記憶装置
JP2011146111A (ja) 不揮発性記憶装置及びその製造方法
US20130329484A1 (en) Nonvolatile semiconductor memory device of variable resistive type
TWI514384B (zh) 半導體記憶體裝置與其驅動方法
JP2012212477A (ja) 抵抗変化メモリ
TW201543485A (zh) 電阻式記憶體之形成以及測試方法
TWI579850B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
WO2015127778A1 (zh) 一种电阻型随机读取存储器及其写操作方法
TW201715526A (zh) 電阻式記憶胞的操作方法及電阻式記憶體
US9025396B1 (en) Pre-conditioning circuits and methods for programmable impedance elements in memory devices
JP2013048004A (ja) 抵抗変化型素子の抵抗状態変化方法
US9472279B2 (en) Memory cell dynamic grouping using write detection
TWI642057B (zh) 非揮發性記憶體元件的操作方法及其應用
TWI626654B (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
JP6628053B2 (ja) 半導体記憶装置の書き換え方法
TW202309900A (zh) 對電阻式記憶體裝置的記憶體單元進行程式化的方法
TWI647704B (zh) 電阻式記憶體儲存裝置的上電復位方法
TWI633558B (zh) 電阻式記憶體元件的操作方法
TWI588828B (zh) 記憶裝置及其控制方法