CN101042933B - 非挥发sram单元、阵列及其操作方法和应用 - Google Patents

非挥发sram单元、阵列及其操作方法和应用 Download PDF

Info

Publication number
CN101042933B
CN101042933B CN200710039404A CN200710039404A CN101042933B CN 101042933 B CN101042933 B CN 101042933B CN 200710039404 A CN200710039404 A CN 200710039404A CN 200710039404 A CN200710039404 A CN 200710039404A CN 101042933 B CN101042933 B CN 101042933B
Authority
CN
China
Prior art keywords
coupled
random access
static random
memory resistor
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710039404A
Other languages
English (en)
Other versions
CN101042933A (zh
Inventor
林殷茵
陈邦明
李莹
傅秀峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN200710039404A priority Critical patent/CN101042933B/zh
Publication of CN101042933A publication Critical patent/CN101042933A/zh
Application granted granted Critical
Publication of CN101042933B publication Critical patent/CN101042933B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明属于集成电路技术领域，具体为一种采用金属氧化物作为存储介质的非挥发SRAM及其应用。该非挥发SRAM以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管SRAM、一个存储电阻以及一个参考电阻构成；存储电阻的下电极与SRAM的一个上拉pmos管的源端耦连，上电极与电源线耦连；由一mmos选通管与存储电阻串联，该选通管栅极与该上拉pmos管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号。本发明可实现存储信息的非挥发。上述非挥发SRAM可作为编程单元应用于非挥发现场可编程门阵列中。

Description

非挥发SRAM单元、阵列及其操作方法和应用
技术领域
本发明属于集成电路技术领域，具体涉及一种采用金属氧化物作为存储介质的非挥发SRAM单元、阵列、非挥发SRAM单元操作方法以及采用这种非挥发SRAM单元在FPGA器件中的应用。
背景技术
静态随机存取存储器(static random access memory，简称SRAM)是一种具有静态存取功能的内存，不需要刷新电路即能保存它内部存储的数据。SRAM具有较高的性能，突出表现在速度快，节能，不必配合内存刷新电路，可提高整体的工作效率。但是SRAM也有它的缺点，如它的集成度较低。此外，SRAM最大的缺陷就是掉电后存储信息会丢失，称为易失性或挥发性。
非挥发SRAM(NVSRAM)结合了SRAM与非挥发存储器的优点，适用于要求连续高速数据写入且确保非易失数据绝对安全的场合，应用领域广泛，例如：网络通讯类(路由器、高端交换机、防火墙等)；打印设备类(打印机、传真机、扫描仪)；工业控制类(工控板、铁路/地铁信号控制系统、高压电继电器等)；汽车电子类(行驶记录仪等)；医疗设备(如彩超)；服务器类(Redundant Arrays of Inexpensive Disks服务器)。
最近电阻随机存储器(resistive random access memory，简称为RRAM)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料[1]、掺杂的SrZrO3 [2]、铁电材料PbZrTiO3 [3]、铁磁材料Pr1-xCaxMnO3 [4]、二元金属氧化物材料[5]、有机材料[6]等。这其中CuxO可用作存储介质的特性已被证实[7]。
图1是已被报道的基于相变存储器的NVSRAM的结构，原理和操作流程[8]。相变材料在电或热等形式的能量作用下，可在多晶和非晶两相间发生可逆转变，相应地，电阻在低阻和高阻间发生可逆变化，从而可用于信息1或0的存储。掉电时SRAM中的信息写入到PCM中，上电时恢复至SRAM。即在存储(store)和初始化(initialize)阶段对相变材料进行编程。
图2是已被报道的电阻存储单元的I-V特性曲线的示意图[7]，(a)是采用极性不同的电压进行高阻和低阻间转换情形，曲线201表示起始态为高阻的IV曲线，电压扫描方向如箭头所示，当电压从0开始向正向逐渐增大到VT1时，电流会突然迅速增大，表明存储电阻从高阻突变成低阻状态，示意图中电流增大不是无限制的，而是受回路中电流限制元件的约束，到达最大值(以下称为钳制值)后不再随电压增加而增加。曲线200表示起始态为低阻的状态，当电压由0向负向逐渐增大到VT2时，电流会突然迅速减小，表明存储电阻从低阻突变成高阻状态。高阻和低阻分别代表不同的数据状态，这种改变是多次可逆的，由此可实现数据存储。(b)是采用极性相同的电压来进行高阻和低阻转换的情形，曲线201和202分别表示采用正向电压使存储电阻由高阻向低阻转换和由低阻向高阻转换的过程，而203和200分别表示采用负向电压使存储电阻由高阻向低阻转换和由低阻向高阻转换的过程。
现场可编程逻辑阵列(Field Programmable Logic Arrays)是技术和市场双重作用下的产物，它较之ASIC具有开发周期短、可靠性高、市场风险低的优点；随着半导体工艺技术的发展，FPGA的上述优势使得它不仅作为硬件仿真手段，而且在一些柔性的领域(如程控交换机、重配置硬件系统)[9]正取代ASIC发挥着越来越大的作用。
FPGA的逻辑单元阵列LCA(Logic Cell Array)一般包括了三个主要的可构造元素：可配置逻辑模块CLB(Configuration Logic Blocks)、输入/输出模块IOB(Input/Output Blocks)和可编程互连资源。如图3所示[10]。模块101表示CLB，主要部件为组合逻辑功能块，触发器和多路开关。组合逻辑功能块是以查找表(Look Up Table，简称LUT)的结构来完成逻辑函数输出，可构成各种组合逻辑，触发器具有记忆功能，多路开关提供了电路的多种组合。模块102表示IOB，IOB分布在器件的四周，它提供了器件外部和内部逻辑之间的连接，主要由触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成。模块103表示可编程互联资源开关矩阵，提供了把这些可构造元素的输入输出连接在适当网络上的途径。用户设计的编程逻辑功能和互联均由存储在内部静态存储单元的配置数据决定，该配置数据存储在外部的存储单元中，如E2PROM，EPROM，ROM以及软盘，硬盘等。
现有的大多数商用FPGA都是基于SRAM架构进行编程的，这取决于SRAM自身特点[11]，但它的最大的缺陷就是掉电后存储信息会丢失，称为易失性或挥发性，这虽可以通过外置非易失或非挥发存储器件(如EPROM)，在每次工作时重新装载编程信息来解决[12]，但这不仅消耗硬件资源，而且带来的另一个问题就是：编程信息的保密性。这就使得研究关于内置式且非挥发的FPGA成为可能和必要。目前已经有了基于SRAM编程且片上集成了E2PROM或者FLASH非挥发器件的FPGA产品，如LATTICE公司的ispXPGA系列、ACTEL公司的ProASIC系列。但是由于上述存储器件工作电压高、功耗大和不耐辐射从而限制了它们的使用范围。
也有应用其他非挥发存储介质作为编程单元的FPGA，如硫化亚铜[13]。它的工作原理类似熔丝型可编程逻辑器件，通过在硫化亚铜两端加电压对其编程，实现通、断两态的转换。但与一般熔丝型可编程逻辑器件不同，该FPGA器件可多次编程，重复使用。它的编程电压约为1V，编程电流为1.5-2.5mA，转换速度5-32us，可重复编程1000次以上。
非挥发SRAM结合了SRAM与非挥发存储器的优点，适用于要求连续高速数据写入且确保非易失数据绝对安全的应用，恰好满足FPGA内置式且非挥发的要求。目前已有关于采用NVSRAM编程的FPGA的报道，如基于铁电的NVSRAM[14]。铁电FPGA具有低电压，低功耗，无需外置非挥发存储器等优点。但由于铁电材料自身的特点，导致其制造工艺复杂，造成铁电FPGA成本相对较高，并且随技术代向小特征尺寸延伸的速度慢。鉴于此，需要进一步研究和开发一种成本低廉，性能优越的NVSRAM，该NVSRAM采用的非挥发存储介质需满足低编程功耗，高兼容性，高可靠性等要求。
发明内容
本发明的目的在于提供一种以金属氧化物为存储介质的NVSRAM单元，并提出相应的操作方法、NVSRAM整列。进一步提供这种NVSRAM存储单元作为编程单元在FPGA中应用方法。
本发明提出的NVSRAM单元，以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管SRAM、一个存储电阻以及一个参考电阻构成；其中，存储电阻的下电极与SRAM的一个上拉pmos管的源端耦连，上电极与电源线耦连；由一nmos选通管与存储电阻串联，该选通管栅极与该上拉pmos管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号；参考电阻的一端与SRAM的另一个上拉pmos管的源端耦连，另一端与电源线耦连。具体工作时，在写操作前要先将存储电阻复位至初始状态，然后方可对NVSRAM进行读写操作。电源正常供电时，存储电阻状态保持；若电源监视电路检测到电源掉电，则操作信号对存储电阻进行操作，将SRAM单元里的信息写入到存储电阻中；待电源恢复供电后，再由操作信号对存储电阻进行操作，将存储电阻中的信息回写至SRAM单元。从而实现存储信息的非挥发。
本发明提出的NVSRAM单元，存储电阻的一端与六管静态随机存取存储单元的上拉管的源端耦连，另一端与电源线耦连；与存储电阻耦连的选通管的栅极信号无需外加，由电路内部信号提供；存储电阻既可通过同相电压编程，也可通过反相电压编程。
本发明所述的金属氧化物具有快速转换特性，低操作电流电压的特点，并且与现代COMS工艺的兼容性很高。该金属氧化物为铜的氧化物、钛的氧化物、镍的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、SrZrO3、PbZrTiO3或者Pr1-xCaxMnO3(0.2≤x≤0.5)。铜的氧化物为CuxO，1＜x≤2。
本发明提出的NVSRAM单元的操作方法，包括复位操作、读写操作、非挥发存储操作、回写操作。复位操作是指在写操作前要先将存储电阻复位至初始状态。在对存储电阻进行操作前，通过对位线与六管静态随机存储单元选通管的操作，确保存储电阻的选通管导通，复操作可执行。读写操作与传统六管SRAM单元相同，由地址信号选中需要操作的存储单元，被选中单元的字线使能，写入时由配置寄存器对其进行操作；读出时位线信号经由灵敏放大器输出。。非挥发存储操作是指当电源监视电路检测到电源掉电时，操作信号变为Vstore，对存储电阻进行操作，将六管静态随机存取存储单元里的信息写入到存储电阻中。回写操作是指待电源恢复供电后，操作信号变为Vrecall，再对存储电阻进行操作，将存储电阻中的信息回写至六管静态随机存取存储单元。
在上述结构中，存储电阻为两端器件，其中一端与金属连线的阻挡层材料相连。在对存储电阻进行读写操作时，既可采用相同极性的电信号进行数据操作，也可采用相反极性的电信号。
本发明同时一种非挥发静态随机存取存储阵列，包括多个非挥发静态随机存取存储单元，以行和列的矩阵来排列；非挥发静态随机存取存储单元以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管SRAM、一个存储电阻以及一个参考电阻构成，其中，存储电阻的下电极与SRAM的一个上拉pmos管的源端耦连，上电极与电源线耦连，由一nmos选通管与存储电阻串联，该选通管栅极与该上拉pmos管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号，参考电阻的一端与SRAM的另一个上拉pmos管的源端耦连，另一端与电源线耦连；
其中，所述非挥发静态随机存取存储阵列中所有的非挥发静态随机存取存储单元都采用同一操作信号对非挥发静态随机存取存储单元的存储电阻进行操作。
本发明进一步提出的NVSRAM单元的应用：采用本发明中的NVSRAM作为编程单元，具体来说，是将该NVSRAM单元作为LUT的查找内容，即将NVSRAM的位线与LUT的输入端耦连；并用该NVSRAM单元控制可编程互连开关矩阵的各选通管，即将NVSRAM的位线与开关矩阵各选通管的栅级耦连。
附图说明
图1目前报道的基于相变材料的NVSRAM。
图2目前报道的电阻随机存储器的I-V特性曲线。
图3Xilinx公司FPGA产品的系统电路结构。
图4本发明提出的一个NVSRAM单元结构实施例。
图5NVSRAM单元结构的版图实施例。
图6NVSRAM单元的操作流程图。
图7NVSRAM单元结构实施例的剖面图(部分)。
图8NVSRAM单元的一个同相电压操作时序实施例。
图9NVSRAM单元的一个反相电压操作时序实施例。
图10NVSRAM存储器阵列的结构。
图11应用NVSRAM的CLB电路的一个实施例。
图12应用NVSRAM的可编程互连开关矩阵电路的一个实施例。
具体实施方式
下文结合图示及参考实施例更具体地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。
在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。
应当理解，当称一个元件与“另一个元件连接”或“与另一个元件耦接”时，这个元件可以直接连接或耦接到另一个元件，也可以存在插入元件。相反，当称一个元件“直接与另一个元件连接”或“直接与另一个元件耦接”时，不存在插入元件。
附图(1～3)在发明技术背景中进行了解释。
下面参考图4来说明本发明提出的一个NVSRAM结构的实施例。图4给出了一个NVSRAM单元的电路结构。该实施例中，MOS管609-614构成了一个传统的SRAM结构。存储电阻607的一端与上拉PMOS管610源端耦连，另一端与电源线602(Vdd)连接。控制存储电阻607操作的选通管608，漏端与存储电阻607相连，源端与操作信号603(STR)连接，栅端连接到SRAM选通管613的漏端。当字线601(WL)使能时，选通管613导通，选通管608栅极即连接到位线604(BL)。参考电阻606串联在电源线602与另一上拉pmos管609之间，参考电阻的阻值介于存储电阻高阻阻值与低阻阻值之间。操作信号603和选通管608的设置是为了实现正常供电时对的SRAM操作与非正常供电时对存储电阻的操作互不干扰。这里存储介质采用CuxO，1＜x≤2。
图5给出了NVSRAM单元的版图实施例。第一层为有源区(Active area)，第二层为多晶硅栅(Poly-Si gate)，第三层为接触层(Contact)，第四层为第一层金属互连(Metal1)，第五层为电阻层(Resistor)，第六层为第一层通孔(Via 1)，第七层为第二层金属互连(Metal 2)。与传统六管SRAM相比，NVSRAM单元在版图上增加了一个nmos管的面积，但其与CMOS工艺，尤其是铜互连工艺兼容性很高。
图6给出了本发明中NVSRAM单元的操作流程的一个实施例。在对NVSRAM完成复位操作后，即可进行正常的读写操作。同时，电源正常供电时，NVSRAM处于侦测电源掉电与否的保持状态，一旦侦测到电源掉电，则进入存储状态；恢复供电后自动进入回写状态。与相变NVSRAM不同的是，每次对NVSRAM单元进行写操作前，需要进行复位操作将存储电阻擦写成低电阻状态。在掉电前实施存储操作，恢复供电后进行回写操作。正常供电时NVSRAM的读写操作与传统六管SRAM一致。
图7给出了NVSRAM单元结构实施例的一部分剖面图，包括存储电阻607及其选通管608。电源信号602(Vdd)与选通管608的漏端701分别和存储电阻607的上下电极相连。
图8给出了一个对NVSRAM单元进行同相电压操作时序的实施例。
下面举例说明，假设位线604(BL)信号为“1”。首先将存储电阻607复位至低阻状态。在对存储电阻进行操作前，通过位线604与选通管613将节点615置为高电平，以确保选通管608导通，复位操作可执行。再将位线601置为低电平，操作信号603由高电平Vdd下降至复位电平801Vreset(GND≤Vreset≤Vdd-VT1)，复位操作完成以后恢复至Vdd。复位完成以后即可对NVSRAM单元进行读写操作，读写操作时字线601为高电平。
当电源监视电路检测到电源掉电时，选通管608处于导通状态，操作信号603由Vdd下降至存储电平802Vstore(Vdd-VT1＜Vstore≤Vdd-VT2)，操作完成以后恢复至Vdd，此时存储电阻607被转为高阻状态。电源恢复供电后，因存储电阻607阻值大于参考电阻606阻值，节点615的电平上升得比节点616快，最终节点615达到高电平，节点616则为低电平。此时选通管608仍处于导通状态，将操作信号603由Vdd降为回写电平803Vrecall(GND≤Vrecall≤Vdd-VT1)，此时存储电阻607被再次转为低阻状态，操作信号603恢复为Vdd。至此回写操作完成。
图9给出了一个对NVSRAM单元进行反相电压操作时序的实施例。
下面举例说明，假设位线604(BL)信号为“1”。首先将存储电阻607复位至低阻状态。在对存储电阻进行操作前，通过位线604与选通管613将节点615置为高电平，以确保选通管608导通，复位操作可执行。再将位线601置为低电平，操作信号603由高电平Vdd下降至复位电平801Vreset(GND≤Vreset≤Vdd-VT1)，复位操作完成以后恢复至Vdd。复位完成以后即可对NVSRAM单元进行读写操作，读写操作时字线601为高电平。
当电源监视电路检测到电源掉电时，选通管608处于导通状态，操作信号603由Vdd上升至存储电平804Vstore(Vdd+VT2≤Vstore)，操作完成以后恢复至Vdd，此时存储电阻607被转为高阻状态。电源恢复供电后，因存储电阻607阻值大于参考电阻606阻值，节点615的电平上升得比节点616快，最终节点615达到高电平，节点616则为低电平。此时选通管608仍处于导通状态，将操作信号603由Vdd降为回写电平803Vrecall(GND≤Vrecall≤Vdd-VT1)，此时存储电阻607被再次转为低阻状态，操作信号603恢复为Vdd。至此回写操作完成。
图10给出了本发明提出的NVSRAM的阵列结构。位于同一行的不同存储单元中的选通器件与同一条字线WL相连，例如，第一行中的不同存储单元中的选通器件均与WL0相连，其它行依次类推；而位于同一列上不同存储单元均与同一条位线相连，例如，第一列中不同存储单元均与位线BL0相连，其它列依次类推。字线与行译码器501相连，行译码器的作用是选中一行，位线与列译码器502相连，列译码器的作用是选中一列，行和列交叉处的存储单元就是选中要进行操作的单元。每一列都与相应的配置寄存器503相连，配置寄存器的作用是对所选择的存储单元的逻辑状态进行读出和提供对存储单元进行操作的电信号。时钟模块504提供阵列操作的时钟信号。阵列中所有的NVSRAM单元都采用同一操作信号603对单元中的存储电阻进行操作。
图11给出了应用本发明NVSRAM结构的FPGA中CLB模块的架构的一个实施例。模块400是CLB中的一个四输入查找表，模块600是本发明中的NVSRAM单元。如图所示，16个NVSRAM单元的位线输出端604分别与LUT16个查找信号的输入端耦连。信号401-404是查找表的四个选择信号，分别与查找表四级的mos管栅极连接，通过控制这些mos管的开或关来实现查找输出的功能。当系统掉电时，查找表与多位选择器输入端所连接的NVSRAM单元600会将系统当下的状态记录到存储单元中；至系统恢复供电，即会将掉电时记录的信息回写至FPGA系统，从而实现无需重新加载即可恢复状态，即FPGA不挥发。
图12给出了应用本发明NVSRAM结构的FPGA中开关矩阵的电路结构的一个实施例。NVSRAM单元600的位线输出端604与开关矩阵中mos选通管的栅极连接，通过控制这些mos管的开或关来控制FPGA中信号传输的路径。需要指出的是，该开关矩阵的结构只是FPGA系统中开关矩阵的一例，对矩阵中mos选通管个数或排布的改变不应视作对本发明的限制。
参考文献
[1]J.Maimon，E.Spall，R.Quinn，S.Schnur，″Chalcogenide-based nonvolaile memorytechnology″，IEEE Proceedings of Aerospace Conference，p.2289，2001.
[2]A.Beck，J.G.Bednorz，Ch.Gerber，C.Rossel，and D.Widmer，“Reproducible switchingeffect in thin oxide films for memory applications”，Appl.Phys.Lett.Vol.77，p.139，2000；C.Y.Liu，P.H.Wu，A.Wang，W.Y.Jang，J.C.Young，K.Y.Chiu，and T.Y Tseng，“Bistableresistive switching of a sputter-deposited Cr-doped SrZrO3 memory film”，IEEE EDL vol.26，p.351，2005.
[3]J.R.Contreras，H.Kohlstedt，U.Pooppe，R.Waser，C.Buchal，and N.A.Pertsev，“Resistiveswitching in metal-ferroelectric-metal junctions”，Appl.Phys.Lett.vol.83，p.4595，2003.
[4]A.Asamitsu，Y.Tomioka，H.Kuwahara，and Y.Tokura，“Current switching of resistive statesin magnetoresistive manganites”，Nature(London)vol.388，p.50，1997.
[5]I.G.Baek，M.S.Lee，S.Seo，M.J.Lee，D.H.Seo，.S.Suh，J.C.Park，S.O.Park，H.S.Kim，I.K.Yoo，U-In Chung，and J.T.Moon，“Highly scalable non-volatile resistive memory usingsimple binary oxide driven by asymmetric unipolar voltage pulses”，IEDM Tech.Dig.p.587(2004).
[6]L.P.Ma，J.Liu，and Y.Yang，“Organic electrical bistable devices and rewriteable memorycells”，Appl.Phys.Lett.vol.80，p.2997，2002；L.D.Bozano，B.W.Kean，V.R.Deline，J.R.Salem，and J.C.Scott，“Mechanism for bistability in organic memory elements”，Appl.Phys.Lett.vol.84，p.607，2004.
[7]A.Chen，S.Haddad，Y.-C.Wu，”Non-Volatile Resistive Switching for Advanced MemoryApplications”in NVSMW，2006
[8]M.Takata，K.Nakayama，et al.Nonvolatile SRAM based on Phase Change，NonvolatileMemory Workshop，p.95-96，2006.
[9]Brown S，Francis R，Rose J，et al.Field-Programmable Gate Arrays.Kluwer AcademicPublishers，1992.
[10]Xilinx XC4000E and XC4000X Series，Xilinx.inc
[11]S.Brown and J.Rose，″FPGA and CPLD Architectures：A Tutorial″，IEEE Design & Test ofComputers，Summer 1996.
[12]孟宪元，可编程专用集成电路原理，设计和应用，电子工业出版社，1995.
[13]S.Kaeriyama，T.Skamoto，et al.“A Nonvolatile Programmable Solid-Electrolyte NanometerSwitch”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.40，NO.1，JANUARY2005.
[14]S.Masui，T.Ninomiya，et al.“A Ferroelectric Memory-Based Secure DynamicallyProgrammable Gate Array”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.38，NO.5，MAY2003.

Claims (7)

1.一种非挥发静态随机存取存储单元，其特征在于以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管SRAM、一个存储电阻以及一个参考电阻构成；其中，存储电阻的下电极与SRAM的一个上拉pmos管的源端耦连，上电极与电源线耦连；由一nmos选通管与存储电阻串联，该选通管栅极与该上拉pmos管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号；参考电阻的一端与SRAM的另一个上拉pmos管的源端耦连，另一端与电源线耦连。
2.根据权利要求1所述的非挥发静态随机存取存储单元，其特征在于：与存储电阻耦连的选通管的栅极信号无需外加，由电路内部信号提供。
3.根据权利要求1所述的非挥发静态随机存取存储单元，其特征在于：存储电阻既可通过同相电压编程，也可通过反相电压编程。
4.根据权利要求1所述的非挥发静态随机存取存储单元，其特征在于：所述的金属氧化物为铜的氧化物、钛的氧化物、镍的氧化物、锆的氧化物、铝的氧化物、铌的氧化物或者钽的氧化物，或者为SrZrO3、PbZrTiO3或者Pr1-xCaxMnO3，0.2≤x≤0.5。
5.一种对权利要求1所述的非挥发静态随机存取存储单元进行操作的方法，包括复位操作、读写操作、非挥发存储操作、回写操作，其特征在于：
复位操作：在写操作前要先将存储电阻复位至初始状态，在对存储电阻进行操作前，通过对位线与六管静态随机存取存储单元选通管的操作，确保存储电阻的选通管导通，复位操作可执行；
读写操作：与传统六管SRAM单元相同，由地址信号选中需要操作的存储单元，被选中单元的字线信号使能，写入时由配置寄存器对其进行操作；读出时位线信号经由灵敏放大器输出；
非挥发存储操作：当电源监视电路检测到电源掉电时，操作信号变为Vstore，对存储电阻进行操作，将六管静态随机存取存储单元里的信息写入到存储电阻中；
回写操作：待电源恢复供电后，操作信号变为Vrecall，再对存储电阻进行操作，将存储电阻中的信息回写至六管静态随机存取存储单元。
6.一种非挥发静态随机存取存储阵列，包括多个非挥发静态随机存取存储单元，以行和列的矩阵来排列；非挥发静态随机存取存储单元以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管SRAM、一个存储电阻以及一个参考电阻构成，其中，存储电阻的下电极与SRAM的一个上拉pmos管的源端耦连，上电极与电源线耦连，由一nmos选通管与存储电阻串联，该选通管栅极与该上拉pmos管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号，参考电阻的一端与SRAM的另一个上拉pmos管的源端耦连，另一端与电源线耦连；
其中，所述非挥发静态随机存取存储阵列中所有的非挥发静态随机存取存储单元都采用同一操作信号对非挥发静态随机存取存储单元的存储电阻进行操作。
7.一种如权利要求1所述的非挥发静态随机存取存储单元作为编程单元在非挥发现场可编程的阵列中的应用，其特征在于，所述非挥发静态随机存取存储单元作为查找表的查找内容，其位线与所述查找表的输入端耦连，并且非挥发静态随机存取存储单元的位线与可编程互连开关矩阵各选通管的栅极耦连，用于控制可编程互连开关矩阵的各选通管。
CN200710039404A 2007-04-12 2007-04-12 非挥发sram单元、阵列及其操作方法和应用 Expired - Fee Related CN101042933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710039404A CN101042933B (zh) 2007-04-12 2007-04-12 非挥发sram单元、阵列及其操作方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710039404A CN101042933B (zh) 2007-04-12 2007-04-12 非挥发sram单元、阵列及其操作方法和应用

Publications (2)

Publication Number Publication Date
CN101042933A CN101042933A (zh) 2007-09-26
CN101042933B true CN101042933B (zh) 2010-05-19

Family

ID=38808348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710039404A Expired - Fee Related CN101042933B (zh) 2007-04-12 2007-04-12 非挥发sram单元、阵列及其操作方法和应用

Country Status (1)

Country Link
CN (1) CN101042933B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810241A (zh) * 2015-01-21 2016-07-27 力旺电子股份有限公司 电阻式存储器的控制方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779814B2 (en) * 2011-08-09 2017-10-03 Flashsilicon Incorporation Non-volatile static random access memory devices and methods of operations
CN102411990B (zh) * 2011-11-11 2014-04-16 上海新储集成电路有限公司 一种位级双口非易失性静态随机存取存储器及其实现方法
CN103247342A (zh) * 2013-04-17 2013-08-14 上海新储集成电路有限公司 一种基于相变存储单元的非挥发查找表电路及其工作方法
CN103310841B (zh) * 2013-05-22 2016-03-30 复旦大学 非易失fpga编程点电路
CN105897253B (zh) * 2016-04-01 2018-10-23 上海新储集成电路有限公司 一种非易失性查找表电路的实现方法
US9966128B1 (en) * 2017-03-20 2018-05-08 Globalfoundries Inc. Storage structure with non-volatile storage capability and a method of operating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1130730C (zh) * 1995-09-14 2003-12-10 三星电子株式会社 动态随机存取存储器
US20050141266A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Semiconductor device
CN1790726A (zh) * 2004-11-10 2006-06-21 三星电子株式会社 包括一个电阻器和一个二极管的非挥发性存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1130730C (zh) * 1995-09-14 2003-12-10 三星电子株式会社 动态随机存取存储器
US20050141266A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Semiconductor device
CN1790726A (zh) * 2004-11-10 2006-06-21 三星电子株式会社 包括一个电阻器和一个二极管的非挥发性存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810241A (zh) * 2015-01-21 2016-07-27 力旺电子股份有限公司 电阻式存储器的控制方法
CN105810241B (zh) * 2015-01-21 2018-11-09 力旺电子股份有限公司 电阻式存储器的控制方法

Also Published As

Publication number Publication date
CN101042933A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
US10971224B2 (en) High voltage switching circuitry for a cross-point array
CN101042933B (zh) 非挥发sram单元、阵列及其操作方法和应用
CN100541664C (zh) 一种电阻随机存储器及其存储操作方法
JP7378423B2 (ja) 揮発性メモリビットセルと不揮発性メモリビットセルとの統合のための方法、システム、およびデバイス
CN205656857U (zh) 集成电路及用于相变非易失性存储器器件的行解码器电路
WO2013099536A1 (ja) 集積回路
CN102460585B (zh) 对具有二极管的交叉点非易失性存储器单元的写入方法
CN101246740A (zh) 一种超低功耗非挥发静态随机存取存储单元及其操作方法
CN102439666B (zh) 非易失性存储设备和对存储器系统进行编程的方法
CN103646668B (zh) 一次性可编程存储器及其编程方法与读取方法
CN101359503A (zh) 一种电阻转换存储器及其存储操作方法
CN101097778A (zh) 基于金属氧化物存储介质的编程单元复用的fpga器件
Faruque et al. Memristor-based low-power high-speed nonvolatile hybrid memory array design
JP6213926B2 (ja) 記憶装置、メモリセル及びデータ書き込み方法
Dao et al. Memristor-based reconfigurable circuits: Challenges in implementation
CN110164497A (zh) 非易失存储器灵敏放大器及相变存储器
WO2008050398A1 (fr) Mémoire à changement de résistance
US20220351774A1 (en) Semiconductor memory devices with different word lines
Sribhuvaneshwari et al. Enhanced test algorithm for nanoelectronic Resistive Random Access Memory testing using self check write scheme
CN101325084B (zh) 对交叉型存储阵列提供动态电压偏置的方法及其实现电路
TWI452689B (zh) 非揮發性記憶體元件及其陣列
Teman et al. An Improved AB 2 C scheme for leakage power reduction in image sensors with on-chip memory
KEJIE LOW POWER CIRCUITS DESIGN USING RESISTIVE NON-VOLATILE MEMORIES
Leong et al. Nonvolatile configurable logic block for FPGAs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20140412